KR100720425B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100720425B1
KR100720425B1 KR1020020083400A KR20020083400A KR100720425B1 KR 100720425 B1 KR100720425 B1 KR 100720425B1 KR 1020020083400 A KR1020020083400 A KR 1020020083400A KR 20020083400 A KR20020083400 A KR 20020083400A KR 100720425 B1 KR100720425 B1 KR 100720425B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal panel
gate
data
lines
Prior art date
Application number
KR1020020083400A
Other languages
English (en)
Other versions
KR20040056818A (ko
Inventor
공남용
이천석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020083400A priority Critical patent/KR100720425B1/ko
Publication of KR20040056818A publication Critical patent/KR20040056818A/ko
Application granted granted Critical
Publication of KR100720425B1 publication Critical patent/KR100720425B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/46—Fixing elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 대면적의 화면을 구현하기 위한 액정표시장치에 관한 것으로, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동 IC 및 데이터 구동 IC를 구비한 제 1 액정패널과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동IC를 구비한 제 2 액정패널과, 상기 제 1 액정패널에 구비된 상기 게이트 구동 IC로부터의 신호가 상기 제 2 액정패널의 게이트 라인에 전달되도록 상기 제 1 액정패널의 게이트 라인과 상기 제 2 액정패널의 게이트 라인을 서로 연결하는 연결수단과, 상기 제 1, 제 2 액정패널의 게이트 라인이 정확하게 연결되도록 상기 제 1, 제 2 액정패널의 소정부분에 형성된 정렬키와, 상기 게이트 구동 IC로부터 출력되는 게이트 신호를 증폭하여 상기 제 2 액정패널의 게이트 라인에 인가하는 증폭부를 포함함을 특징으로 한다.
액정패널, TCP(Tape Carrier Package), PCB(Printed Circuit Board)

Description

액정표시장치{Liquid Crystal Display device}
도 1은 종래의 일반적인 액정표시장치의 상세 평면도이고, 도 2는 도 1의 I~I'선상에서의 단면도이다.
도 3은 종래 기술에 따른 액정표시장치의 개략적인 구성 평면도이다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 구조 평면도이다.
도 5는 본 발명에 따른 액정표시장치의 구조적 연결 수단을 도시한 단면도이다.
도 6은 본 발명에 따른 액정표시장치의 신호 연결 방법을 도시한 도면이다.
도 7 내지 도 8은 본 발명의 제 2 내지 제 3 실시예에 따른 액정표시장치의 구조 평면도이다.
도면의 주요부분에 대한 부호의 설명
100 : 제 1 액정패널 101 : 게이트 IC
101a : 게이트 라인 103 : 소스 드라이브 IC
103b : 데이터 라인 105a,105b : 이음새
107 : 패드부 109 : TCP
111 : PCB 113 : 커넥터
본 발명은 액정표시장치에 관한 것으로, 특히 복수개의 액정패널을 결합하여 대면적의 화상을 구현할 수 있는 액정표시장치에 관한 것이다.
최근, 정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(cathod ray tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다.
하지만, 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.
현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(liquid crystal display : LCD), 전계 발광 디스플레이(electro luminescent display : ELD), 전계 방출 디스플레이(field emission display : FED), 플라즈마 디스플레이(plasma display panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(cost) 및 천연색 디스플레이 특성 등이 요구된다. 이와 같은 평판 디스플레이 중 상기 LCD는 상기 욕구뿐만 아니라 내구성 및 휴대가 간편하기 때문에 각광을 받고 있다.
한편, 액정표시장치는 액정의 광학적 이방특성을 이용한 화상표시 장치로서, 전압의 인가상태에 따라 분극특성을 보이는 액정에 빛을 조사하게 되면 상기 전압인가에 따른 액정의 배향상태에 따라 통과되는 빛의 양을 조절하여 이미지를 표현할 수 있게된다.
상기 액정표시장치를 구성하기 위해서는, 상기 액정층을 포함하는 액정패널과, 상기 액정패널의 주변에 구비되어 상기 액정패널에 신호를 인가하고 이러한 신호를 제어하는 회로를 더 필요로 한다.
이하, 도면을 참조하여 일반적인 액정표시장치의 개략적인 구성에 대하여 설명한다.
도 1은 종래의 일반적인 액정표시장치의 상세 평면도이고, 도 2는 도 1의 I~I'선상에서의 단면도이다.
도 1 내지 도 2에 도시된 바와 같이, 일반적인 액정표시장치는 하부 기판(9) 및 상부 기판(10)이 서로 마주보도록 형성되어 있고, 상기 하부 기판(9) 상에 일방향으로 게이트 라인(1)과, 상기 게이트 라인(1)에서 돌출되도록 게이트 전극(2)이 형성되어 있다.
또한, 상기 게이트 전극(2)을 포함하는 상기 하부 기판(9) 전면에 게이트 절연막(11)이 형성되어 있고, 상기 게이트 전극(2)의 상측 상기 게이트 절연막(11) 상에 섬모양으로 반도체층(12)이 형성되어 있고, 상기 반도체층(12) 상의 양측에 소스/드레인 전극(5a,5b)이 형성되어 있고, 상기 소스/드레인 전극(5a,5b)과 동시에 상기 게이트 라인(1)에 수직하도록 데이터 라인(3)이 형성되어 있다.
이때, 하부 기판(9) 상의 상기 게이트 라인(1)에서 돌출되도록 형성된 게이트 전극(2)과, 상기 게이트 전극(2) 상에 게이트 절연막(11)을 개재하여 채널영역으로 사용되는 반도체층(12)과, 상기 반도체층(12) 상의 양측에 형성된 소스 및 드레인 전극(5a,5b)은 박막트랜지스터(7)를 구성한다.
또한, 상기 소스/드레인 전극(5a,5b)을 포함하는 하부 기판(9) 상에 보호막(13)이 형성되어 있고, 상기 드레인 전극(5a)과 전기적으로 연결되도록 상기 보호막(13) 상에 화소전극(8)이 형성되어 있고, 상기 화소 전극(8) 상에 액정의 배향을 위한 제 1 배향막(17a)이 형성되어 있다.
그리고, 상기 하부 기판(9)에 대향하는 상부 기판(10) 상에 상기 게이트 라인(1), 데이터 라인(3) 및 박막트랜지스터(7)로의 빛샘을 막기 위해 형성된 블랙매트릭스(14)가 형성되어 있고, 상기 블랙매트릭스(14) 상에 R.G.B 색상을 구현하기 위해 칼라필터층(15)이 형성되어 있다.
상기 칼라필터층(15) 상에 공통 전극(16)이 형성되어 있고, 상기 공통 전극(16) 상에 제 2 배향막(17b)형성되어 있고, 상기 두 기판 사이에 액정층(18)이 형성되어 있다.
도면에는 도시하지 않았지만, 상기 하부 기판(9)과 상부 기판(10) 사이에 일정공간을 갖도록 하기 위해 스페이서가 형성되어 있다.
여기서, 상기 하부 기판(9) 상에 종횡으로 형성된 상기 게이트 라인(1) 및 데이터 라인(3)에 의해 화소 영역이 정의되고, 상기 화소 영역 상에 형성되는 상기 화소 전극(8)은 듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 투명 도전금속으 로 이루어진다.
또한, 상기 게이터 라인(1) 및 데이터 라인(3)이 교차하는 부분에 형성된 박막트랜지스터(7)는 상기 화소전극(8)에 인가되는 데이터 신호를 제어하기 위한 스위칭 소자이다.
이와 같은 액정표시장치는 상기 화소전극(8)상에 위치한 액정층(18)이 상기 박막트랜지스터(7)로부터 인가된 데이터 신호에 의해 배향되고, 상기 액정층(18)의 배향정도에 따라 상기 액정층(18)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
따라서, 액정표시장치는 상기 화소전극(8)에 신호의 인가 여부를 스위칭 하는 박막트랜지스터(7)의 온/오프 동작에 의해 상기 화소전극(8)의 온/오프가 결정된다.
즉, 박막트랜지스터(7)의 온/오프를 결정하기 위해 사용되는 게이트 구동회로는 화소들 각각에 형성되어 있는 박막트랜지스터(7)의 게이트 전극(2)들을 한 라인씩 차례대로 구동하여, 데이터 신호가 소스 드라이브 집적회로(Integrated Circuit : 이하 IC로 표기함)로부터 데이터라인을 통해 각 화소전극(8)으로 전달되도록 한다.
따라서, 상기 데이터 라인(3)과 게이트 라인(1)들은 각각 액정패널의 주변에까지 연장되어서 외부 단자를 구성하고, 이 외부단자에 접속된 복수개의 소스 드라이브 IC 및 게이트 드라이브 IC가 상기 액정패널의 주변에 배치된다.
도 3은 종래 기술에 따른 액정표시장치의 개략적인 구성 평면도로서, 다수개 의 화소영역 및 박막트랜지스터가 N개의 행과 M개의 렬로 이루어진 매트릭스 형태로 배열되는 액정패널(20)과, 영상신호의 수평/수직 동기신호(H/V)를 입력받아 각 동기에 대응하는 타이밍에 셀구동을 위한 제어신호를 발생시키는 타이밍 제어부(30)와, 각 수평동기에 실리는 아날로그 영상신호(AV)를 입력받아 디지털 신호로 변환하여 출력하는 영상신호 발생부(40)와, N개의 주사선을 가지며 각 주사선에 공통적으로 연결되어 있는 소정갯수의 셀에 해당주사선을 통해 상기 타이밍 제어부(30)의 제어에 따라 박막트랜지스터의 게이트 구동전압을 공급하는 게이트 구동회로(50), 및 M개의 신호선을 가지며 영상신호 발생부(40)에서 발생되는 디지털 화상 데이터를 입력받아 하나의 수평동기에 대응하는 분량을 저장한 후 게이트 구동회로(50)에서 박막트랜지스터의 게이트 구동전압을 발생시키는 경우 제 1 신호선 모두를 통해 저장된 화상 데이터를 병렬적으로 공급하는 데이터 구동회로(60)를 포함하여 구성된다.
이때, 상기 게이트 구동회로(50)는 각각 게이트 드라이브 IC(51)와 게이트 PCB(52)로 이루어져 있고, 상기 게이트 드라이브 IC(51)와 상기 게이트 PCB(52)는 상기 액정패널(20)의 일측 가장자리로부터 순차적으로 TCP(Tape Carrier Package)(70)에 의해 연결되어 있다.
마찬가지로, 상기 데이터 구동회로(60)는 소스 드라이브 IC(61)와 소스 PCB(62)로 이루어져 있고, 상기 소스 드라이브 IC(61)와 소스 PCB(62)는 상기 게이트 구동회로(50)가 형성된 액정패널(20)의 수직하는 가장자리로부터 순차적으로 TCP(70)에 의해 연결되어 있다.
따라서, 종래 기술의 액정표시장치는 액정패널(20)의 일측 가장자리에 게이트 드라이브 IC(51)가 형성되어 있고, 상기 게이트 드라이브 IC(51)가 형성된 액정패널(20)의 수직하는 가장자리에 소스 드라이브 IC(61)가 형성되어 있다.
한편, 이와 같은 구조의 종래 기술에 따른 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 하부 기판(9) 상에 일방향의 게이트 라인(1)과 상기 게이트 라인(2)에서 돌출되는 게이트 전극(2)을 형성하고, 상기 게이트 전극(2)을 포함하는 하부 기판(9) 전면에 게이트 절연막(11)을 형성하고, 상기 게이트 전극(2)의 상측에 반도체층(12)을 형성한다.
또한, 상기 게이트 라인(1)에 수직하는 데이터 라인(3), 소스/드레인 전극(5a,5b)을 형성하고, 상기 소스/드레인 전극(5a,5b)을 포함하는 하부 기판(9) 상에 보호막(13)을 형성하고, 상기 보호막(13) 상에서 상기 드레인 전극(5b)과 전기적으로 연결되도록 화소 전극(8)을 형성하고, 상기 화소 전극(8)을 포함하는 하부 기판(9) 상에 제 1 배향(17a)막을 형성한다. 이때, 상기 게이트 라인(1) 및 데이터 라인(3)에서 연장되는 상기 하부 기판(9)의 가장자리 부분의 패드 영역(도시하지 않음)은 외부 단자와 전기적으로 연결되도록 형성한다.
다음, 상부 기판(10) 상의 화소 영역이외의 부분에 블랙매트릭스(14)를 형성하고, 상기 블랙매트릭스(14) 상에 칼라필터층(15)을 형성하고, 상기 칼라필터층(15)을 포함하는 상기 상부 기판(10) 상에 공통전극(16)을 형성하고, 상기 공통전극 상에 제 2 배향막(17b)을 형성한다.
마지막으로, 상기 두 기판을 합착하고, 상기 두 기판(9,10) 사이에 액정층(18)을 형성하고, 상기 패드 영역에 TCP를 연결하여 각각의 구동회로와 접속시킨다.
이와 같은 종래 기술의 액정표시장치는 상기 상부 기판(9) 및 하부 기판(10)의 제조 공정이 실리콘 반도체 제조공정과 유사하여 박막 증착(Thin Film Deposition), 사진(Photolithography), 식각(Etching)과 같은 단위공정을 이용한 패터닝(Patterning)이 다수번에 걸쳐 행하여짐으로써 이루어질 수 있다.
하지만, 종래 기술의 액정표시장치는 다음과 같은 문제점이 있었다.
종래 기술의 액정표시장치는 대면적의 화면 구현하고자할 경우, 대면적의 액정패널의 제조 공정에 따른 불량률이 높아져 수율이 떨어지는 문제점 때문에 일정 크기 이상의 액정패널을 획득하는데 제약이 따른다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 다수개의 액정패널을 사각형 모양으로 배열하고, 일측의 가장자리에 형성된 액정패널에 게이트 드라이브 IC를 탑재하고, 상기 게이트 드라이브 IC가 탑재된 수직하는 가장자리에 형성된 액정패널에 소스 드라이브 IC를 탑재하고, 상기 다수개의 액정패널을 연결하는 연결수단을 구비하여 대면적의 화면을 구현할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동 IC 및 데이터 구동 IC를 구비한 제 1 액정패널과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동IC를 구비한 제 2 액정패널과, 상기 제 1 액정패널에 구비된 상기 게이트 구동 IC로부터의 신호가 상기 제 2 액정패널의 게이트 라인에 전달되도록 상기 제 1 액정패널의 게이트 라인과 상기 제 2 액정패널의 게이트 라인을 서로 연결하는 연결수단과, 상기 제 1, 제 2 액정패널의 게이트 라인이 정확하게 연결되도록 상기 제 1, 제 2 액정패널의 소정부분에 형성된 정렬키와, 상기 게이트 구동 IC로부터 출력되는 게이트 신호를 증폭하여 상기 제 2 액정패널의 게이트 라인에 인가하는 증폭부를 포함함을 특징으로 한다.
삭제
그리고, 본 발명의 또 다른 특징은, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동 IC 및 데이터 구동 IC를 구비한 제 1 액정패널과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동 IC를 구비한 제 2 액정패널과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인을 구동하는 게이트 구동 IC를 구비한 제 3 액정패널과, 서로 수직하는 방향으로 복수개의 게이트 라인 및 데이터 라인을 구비한 제 4 액정패널과, 상기 제 1 액정패널에 구비된 상기 데이터 구동 IC로부터의 신호가 상기 제 3 액정패널의 데이터 라인에 전달되도록 상기 제 1 액정패널의 데이터 라인과 상기 제 3 액정패널의 데이터 라인을 서로 연결하는 제 1 연결수단과, 상기 제 1 액정패널에 구비된 상기 게이트 구동 IC로부터의 신호가 상기 제 2 액정패널의 게이트 라인에 전달되도록 상기 제 1 액정패널의 게이트 라인과 상기 제 2 액정패널의 게이트 라인을 서로 연결하는 제 2 연결수단과, 상기 제 3 액정패널에 구비된 게이트 구동 IC로부터의 신호가 상기 제 4 액정패널의 게이트 라인에 전달되도록 상기 제 3 액정패널의 게이트 라인과 상기 제 4 액정패널의 게이트 라인을 서로 연결하는 제 3 연결수단과, 상기 제 2 액정패널에 구비된 데이터 구동 IC로부터의 신호가 상기 제 4 액정패널의 데이터 라인에 전달되도록 상기 제 2 액정패널의 데이터 라인과 상기 제 4 액정패널의 데이터 라인을 서로 연결하는 제 4 연결수단과, 상기 제 1, 제 2, 제 3, 제 4 액정패널의 각 게이트 라인 또는 데이터 라인이 정확하게 연결되도록 상기 제 1, 제 2, 제 3, 제 4 액정패널의 소정부분에 형성된 정렬키와, 상기 각 게이트 구동 IC 또는 데이터 구동 IC로부터 출력되는 게이트 신호 또는 데이터 신호를 증폭하여 상기 제 2 액정패널의 데이터 라인 및 제 2 액정패널의 게이트 라인 및 상기 제 4 액정패널의 데이터 라인에 인가하는 증폭부를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 제 1, 제 2 , 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널이 보조판에 의해 고정 배열됨을 특징으로 하는 액정표시장치.
상기 제 1, 제 2, 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널 각각의 인접 모서리에 형성된 이음새에 고정 연결된다.
상기 제 1, 제 2, 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널은 각각의 정렬키를 구비한다.
상기 각각의 연결수단은 TCP(Tape Carrier Package)를 구비한다.
상기 각각의 연결수단은 TCP와 PCB(Printed Circuit Board)를 구비한다.
상기 제 2 액정패널이 적어도 1 개 이상 더 배열되고 각 제 2 액정패널의 게이트 라인을 연결하는 연결수단을 더 구비한다.
상기 제 3 액정패널이 적어도 1 개 이상 더 배열되고 각 제 3 액정패널의 데이터 라인을 연결하는 연결수단을 더 구비한다.
상기 제 4 액정패널이 적어도 1 개 이상 더 배열되고 각 제 2 액정패널의 게이트 라인 또는 제 3 액정패널의 데이터 라인 또는 제 4 액정패널의 게이터 라인 및 데이터 라인을 연결하는 연결수단을 더 구비한다.
상기 제 1, 제 2, 제 3 , 제 4 액정패널 중 적어도 두 개 이상의 액정패널을 조합하여 N ×N 블록 형태로 배열된다.
복수개의 액정패널을 더 사용하여 대형 화면을 구현하고자 할 경우, 제 1 기판에 상기 제 2 액정패널이 형성된 방향으로 소스 드라이브 IC를 탑재한 액정패널을 연결하고, 상기 제 3 액정패널이 형성된 방향으로 게이트 드라이브 IC를 탑재한 액정패널을 연결하고, 이외에 소스 연결부 및 게이트 연결부가 형성된 액정패널을 더 연결한다.
이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치에 대하여 살펴보면 다음과 같다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 구조 평면도이다.
도 4에 도시한 바와 같이, 본 발명의 액정표시장치는 서로 수직한 방향으로 복수개의 게이트 라인(도시하지 않음) 및 데이터 라인(도시하지 않음)과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동IC(101) 및 데이터 구동 IC를 구비한 제 1 액정패널(100)과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동IC(103)를 구비한 제 2 액정패널(200)과, 상기 제 1 액정패널(100)의 게이트 라인과 상기 제 2 액정패널(200)의 게이트 라인을 서로 연결하는 연결수단을 포함하여 구성된다.
도시하지는 않았지만, 상기 게이트 라인 및 데이터 라인이 교차하는 부분에 형성된 박막트랜지스터와, 상기 제 1, 제 2 액정패널(100,200) 각각의 가장자리에는 상기 게이트 라인 및 데이터 라인으로부터 연장되는 패드부를 더 포함하여 구성 된다.
또한, 상기 소스 드라이브 IC(103) 및 게이트 드라이브 IC(101) 각각에 데이터 신호 및 게이트 신호를 출력하기 위한 영상변환 처리부와 타이밍 제어부를 더 포함하여 구성된다.
여기서, 상기 제 1 및 제 2 액정패널(100,200)을 구조적으로 연결하기 위한 연결 수단으로 평면상에 배열되는 제 1 및 제 2 액정패널(100,200) 상부 또는 하부에 보조 평판으로 고정하거나, 상기 제 1 및 제 2 액정패널(100,200)이 연결되는 각각의 모서리 부분에 도 5와 같은 이음새(105a,105b)를 형성하여 결합시킬 수 있다.
이때, 상기 제 1 및 제 2 액정패널(100,200)을 정확한 위치를 갖도록 연결하기 위해 두 액정패널을 연결하는 정렬키(Align Key)를 각각의 액정패널에 형성할 수도 있다.
또한, 상기 제 1 및 제 2 액정패널(100,200)의 상기 게이트 라인 라인을 연결하기 위한 상기 연결수단은 인접하는 두 액정패널의 가장자리 양측 각각의 패드부에 연결된 TCP를 이용하여 전기적으로 접속시킬 수 있다.
이때, 상기 제 1 및 제 2 액정패널(100,200)을 전기적으로 연결하는 연결 수단으로 인접하는 가장자리에 서로 연결하는 TCP를 사용할 수 있을 뿐만 아니라, 상기 TCP에 별도의 PCB를 장착하여 연결시킬 수 있다.
즉, 도 6은 본 발명에 따른 액정표시장치의 전기적인 연결 수단을 도시한 도면으로, 본 발명의 제 1 실시예에 따른 액정표시장치의 전기적인 연결 수단은 제 1 및 제 2 액정패널(100,200) 각각의 가장자리에 형성된 패드부(107)에 적어도 하나 이상의 TCP(109)가 연결되어 있고, 상기 TCP(109)에 연결된 PCB(111)의 타측에는 커넥터(113)가 연결되어 있다.
도시되지는 않았지만, 상기 제 1 및 제 2 액정패널(100,200) 중 하나의 액정패널의 가장자리에 상기 TCP, PCB 및 커넥터가 형성되어 있다면 상기 액정패널에 인접하는 액정패널의 가장자리에 또 다른 TCP, PCB 또는 커넥터가 형성되어 있어 상기 두 개의 액정패널을 서로 연결시킬 수 있다.
따라서, 본 발명의 제 1 실시예에 따른 액정표시장치는 두 액정패널 각각이 인접하는 가장자리에 형성된 게이트 연결부의 커넥터(113)에 의해 자유로이 분리 또는 연결할 수 있음을 알 수 있다.
이때, 상기 제 1 액정패널(100)에 연결되는 제 2 액정패널(200)은 상기 게이트 구동IC(101)로부터 멀리 떨어져 있기 때문에 게이트 신호가 약해질 수 있으므로, 상기 PCB(111)에 데이터 신호 또는 게이트 신호를 증폭하기 위한 별도의 증폭회로를 더 구비할 수도 있다.
따라서, 본 발명의 제 1 실시예에 따른 액정표시장치는 제 1 및 제 2 액정패널(100,200)을 상기 보조 평판 또는 이음새(105a,105b)를 이용하여 구조적으로 연결하고, 각각의 액정패널의 가장자리에 형성된 패드부(107)를 TCP(109)와 같은 연결 수단을 이용하여 전기적으로 접속할 수 있다.
또한, 본 발명의 액정표시장치는 제 2 액정패널(100,200)이 형성된 방향으로 데이터 구동IC(103)를 구비한 복수개의 제 2 액정패널(200)이 더 배열되고 상기 복 수개의 액정패널의 인접하는 가장자리 각각에 게이트 라인을 연결하는 게이트 연결부를 구비하여도 무방하다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 구조 평면도이다.
도 7에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동IC(101) 및 데이터 구동 IC를 구비한 제 1 액정패널(100)과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인을 구동하는 게이트 구동IC(101)를 구비한 제 3 액정패널(300)과, 상기 제 1 액정패널(100)의 데이터 라인과 상기 제 3 액정패널(300)의 데이터 라인을 서로 연결하는 연결수단을 포함하여 구성된다.
마찬가지로, 상기 제 1 및 제 3 액정패널(100,300)을 구조적으로 연결하기 위한 연결 수단은 평면상에 배열되는 제 1 및 제 3 액정패널(100,300) 상부 또는 하부에 보조 평판으로 고정할 수 있고, 상기 제 1 및 제 3 액정패널(100,300)이 연결되는 각각의 모서리 부분에 이음새를 형성하여 결합시킬 수 있다.
이때, 상기 제 1 및 제 3 액정패널(100,300)을 정확한 위치를 갖도록 연결하기 위해 두 액정패널을 연결하는 정렬키를 각각의 액정패널에 형성할 수도 있다.
또한, 상기 제 1 및 제 3 액정패널(100,300)의 상기 데이터 라인 라인을 연결하기 위한 연결수단으로 인접하는 두 액정패널의 인접하는 가장자리 양측 각각의 패드부에 연결된 TCP를 이용하여 전기적으로 접속시킬 수 있다.
이때, 상기 제 1 및 제 3 액정패널(100,300)을 연결하는 연결수단은 TCP를 인접하는 가장자리에 서로 연결하여 사용할 수 있을 뿐만 아니라, 상기 TCP에 별도의 PCB를 장착하여 연결시킬 수 있다.
또한, 상기 TCP에 장착되는 PCB는 커넥터가 형성되어 마주보는 각각의 액정패널의 분리 또는 연결을 자유롭도록 할 수 있다.
더욱이, 상기 제 1 액정패널(100)에 연결되는 제 3 액정패널(300)은 상기 데이터 구동IC(103)로부터 떨어져 있기 때문에 데이터 신호가 약해질 수 있으므로, 상기 PCB에 소스 신호 또는 게이트 신호를 증폭하기 위한 별도의 증폭회로를 더 구비할 수도 있다.
따라서, 본 발명의 액정표시장치는 상기 제 1, 제 3 액정패널(100,300)이 형성된 방향으로 데이터 구동IC(103)를 구비한 복수개의 액정패널이 더 배열되고, 상기 복수개의 액정패널의 인접하는 가장자리 각각에 데이터 라인을 연결하는 데이터 연결부를 구비하여도 무방하다.
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치의 구조 평면도이다.
도 8에 도시된 바와 같이, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동IC(101) 및 데이터 구동 IC를 구비한 제 1 액정패널(100)과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동IC(103)를 구비한 제 2 액정패널(200)과, 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인을 구동하는 게이트 구동IC(101)를 구비한 제 3 액정패널(300)과, 서로 수직하는 방향으로 복수개의 게이트 라인 및 데이터 라인을 구비한 제 4 액정패널(400)과, 상기 제 1 액정패널(100)의 데이터 라인과 상기 제 3 액정패널(300)의 데이터 라인을 서로 연결하는 제 1 연결수단과, 상기 제 1 액정패널(100)의 게이트 라인과 상기 제 2 액정패널(200)의 게이트 라인을 서로 연결하는 제 2 연결수단과, 상기 제 3 액정패널(300)의 게이트 라인과 상기 제 4 액정패널(400)의 게이트 라인을 서로 연결하는 제 3 연결수단과, 상기 제 2 액정패널(200)의 데이터 라인과 상기 제 4 액정패널(400)의 데이터 라인을 서로 연결하는 제 4 연결수단을 포함하여여 구성된다.
여기서, 상기 제 1 내지 제 4 액정패널(100,200,300,400)은 평면으로 배열되는 복수개의 상부 또는 하부에 보조 평판을 이용하여 연결하거나, 상기 복수개의 액정패널이 연결되는 각각의 모서리 부분에 형성된 이음새를 이용하여 구조적으로 결합시킬 수 있다.
이때, 상기 복수개의 액정패널 각각에 정렬키를 형성하여 정확한 위치를 갖도록 할 수도 있다.
또한, 상기 복수개의 액정패널에 형성된 각각의 게이트 라인 및 데이터 라인을 연결하기 위해 인접하는 복수개의 액정패널 양측 각각의 패드부에 TCP를 연결하고, 상기 TCP에 별도의 PCB를 장착할 수 있다.
이때, 상기 TCP가 연결되는 PCB의 타측에는 커넥터가 형성되어 복수개의 액정패널이 자유롭게 연결 또는 분리되도록 할 수 있고, 상기 PCB는 별도의 증폭회로를 더 구비하여 상기 게이트 구동IC(101) 및 데이터 구동IC(103)로부터 떨어진 액 정패널에 상기 게이트 신호 및 데이터 신호를 증폭하여 공급할 수 있다.
또한, 본 발명의 제 3 실시예에 따른 액정표시장치는 구조적 결합과 전기적인 접속 방법을 이용하여 2 ×2 블록(Block), 3 ×2 블록, 2 ×3 블록 또는 4 ×4 블록과 같이 복수개의 액정패널을 N ×N 블록으로 배열할 수 있기 때문에 큰 대면적의 화상을 필요로 할 경우, 복수개의 액정패널을 조합하여 매트릭스 형태로 배열할 수 있다.
이상 상술한 바와 같이, 본 발명의 액정표시장치는 다음과 같은 효과가 있다.
본 발명의 액정표시장치는 복수개의 액정패널을 사각형 모양으로 배열하고, 일측의 가장자리에 형성된 액정패널에 게이트 드라이브 IC를 탑재하고, 상기 게이트 드라이브 IC가 탑재된 수직하는 가장자리에 형성된 액정패널에 소스 드라이브 IC를 탑재하고, 상기 다수개의 액정패널을 연결 수단으로 연결할 수 있기 때문에 대면적의 화면을 구현할 수 있다.

Claims (17)

  1. 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동 IC 및 데이터 구동 IC를 구비한 제 1 액정패널;
    서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동IC를 구비한 제 2 액정패널;
    상기 제 1 액정패널에 구비된 상기 게이트 구동 IC로부터의 신호가 상기 제 2 액정패널의 게이트 라인에 전달되도록 상기 제 1 액정패널의 게이트 라인과 상기 제 2 액정패널의 게이트 라인을 서로 연결하는 연결수단;
    상기 제 1, 제 2 액정패널의 게이트 라인이 정확하게 연결되도록 상기 제 1, 제 2 액정패널의 소정부분에 형성된 정렬키;
    상기 게이트 구동 IC로부터 출력되는 게이트 신호를 증폭하여 상기 제 2 액정패널의 게이트 라인에 인가하는 증폭부를 포함함을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인을 구동하는 게이트 구동 IC 및 데이터 구동 IC를 구비한 제 1 액정패널;
    서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 데이터 라인을 구동하는 데이터 구동 IC를 구비한 제 2 액정패널;
    서로 수직한 방향으로 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인을 구동하는 게이트 구동 IC를 구비한 제 3 액정패널;
    서로 수직하는 방향으로 복수개의 게이트 라인 및 데이터 라인을 구비한 제 4 액정패널;
    상기 제 1 액정패널에 구비된 상기 데이터 구동 IC로부터의 신호가 상기 제 3 액정패널의 데이터 라인에 전달되도록 상기 제 1 액정패널의 데이터 라인과 상기 제 3 액정패널의 데이터 라인을 서로 연결하는 제 1 연결수단;
    상기 제 1 액정패널에 구비된 상기 게이트 구동 IC로부터의 신호가 상기 제 2 액정패널의 게이트 라인에 전달되도록 상기 제 1 액정패널의 게이트 라인과 상기 제 2 액정패널의 게이트 라인을 서로 연결하는 제 2 연결수단;
    상기 제 3 액정패널에 구비된 게이트 구동 IC로부터의 신호가 상기 제 4 액정패널의 게이트 라인에 전달되도록 상기 제 3 액정패널의 게이트 라인과 상기 제 4 액정패널의 게이트 라인을 서로 연결하는 제 3 연결수단;
    상기 제 2 액정패널에 구비된 데이터 구동 IC로부터의 신호가 상기 제 4 액정패널의 데이터 라인에 전달되도록 상기 제 2 액정패널의 데이터 라인과 상기 제 4 액정패널의 데이터 라인을 서로 연결하는 제 4 연결수단;
    상기 제 1, 제 2, 제 3, 제 4 액정패널의 각 게이트 라인 또는 데이터 라인이 정확하게 연결되도록 상기 제 1, 제 2, 제 3, 제 4 액정패널의 소정부분에 형성된 정렬키;
    상기 각 게이트 구동 IC 또는 데이터 구동 IC로부터 출력되는 게이트 신호 또는 데이터 신호를 증폭하여 상기 제 2 액정패널의 데이터 라인 및 제 2 액정패널의 게이트 라인 및 상기 제 4 액정패널의 데이터 라인에 인가하는 증폭부를 포함하여 구성됨을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 1, 제 2, 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널이 보조판에 의해 평면상에 고정 배열됨을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제 1, 제 2, 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널 각각의 인접 모서리에 형성된 이음새에 의해 고정 연결됨을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 제 1, 제 2, 제 3, 제 4 액정패널 중 적어도 두 개 이상의 액정패널은 각각의 정렬키를 구비함을 특징으로 하는 액정표시장치.
  7. 제 1 항 도는 제 3 항에 있어서,
    상기 각각의 연결수단은 TCP(Tape Carrier Package)를 구비함을 특징으로 하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 각각의 연결수단은 TCP와 PCB(Printed Circuit Board)를 구비함을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 2 액정패널이 적어도 1 개 이상 더 배열되고 각 제 2 액정패널의 게이트 라인을 연결하는 연결수단을 더 구비함을 특징으로 하는 액정표시장치.
  12. 삭제
  13. 제 3 항에 있어서,
    상기 제 4 액정패널이 적어도 1 개 이상 더 배열되고 각 제 2 액정패널의 게이트 라인 또는 제 3 액정패널의 데이터 라인 또는 제 4 액정패널의 게이터 라인 및 데이터 라인을 연결하는 연결수단을 더 구비함을 특징으로 하는 액정표시장치.
  14. 제 3 항에 있어서,
    상기 제 1, 제 2, 제 3 , 제 4 액정패널 중 적어도 두 개 이상의 액정패널을 조합하여 N ×N(N은 자연수) 블록 형태로 배열됨을 특징으로 하는 액정표시장치.
  15. 제 1 항에 있어서,
    상기 제 1 및 제 2 액정패널이 보조판에 의해 평면상에 고정 배열됨을 특징으로 하는 액정표시장치.
  16. 제 1 항에 있어서,
    상기 제 1 및 제 2 액정패널이 각각의 인접 모서리에 형성된 이음새에 의해 고정 연결됨을 특징으로 하는 액정표시장치.
  17. 제 1 항에 있어서,
    상기 제 1 및 제 2 액정패널은 각각 정렬키를 구비함을 특징으로 하는 액정표시장치.
KR1020020083400A 2002-12-24 2002-12-24 액정표시장치 KR100720425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083400A KR100720425B1 (ko) 2002-12-24 2002-12-24 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083400A KR100720425B1 (ko) 2002-12-24 2002-12-24 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040056818A KR20040056818A (ko) 2004-07-01
KR100720425B1 true KR100720425B1 (ko) 2007-05-22

Family

ID=37349452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083400A KR100720425B1 (ko) 2002-12-24 2002-12-24 액정표시장치

Country Status (1)

Country Link
KR (1) KR100720425B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254638B1 (ko) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 듀얼 뷰 표시 장치 및 그 구동 방법
KR101415571B1 (ko) * 2007-10-15 2014-07-07 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101718819B1 (ko) * 2008-08-19 2017-03-23 삼성디스플레이 주식회사 모패널 및 이를 이용한 표시패널의 제조방법
KR20110017497A (ko) * 2009-08-14 2011-02-22 주식회사 토비스 멀티 디스플레이 장치 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867236A (en) 1996-05-21 1999-02-02 Rainbow Displays, Inc. Construction and sealing of tiled, flat-panel displays
JP2000241828A (ja) * 1999-02-24 2000-09-08 Minolta Co Ltd 情報表示装置
JP2000250064A (ja) * 1999-03-03 2000-09-14 Seiko Epson Corp 液晶装置および電子機器
JP2002244592A (ja) * 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd 表示素子及び表示装置及びその製造方法
KR20020071570A (ko) * 2001-03-07 2002-09-13 삼성전자 주식회사 다중 화면을 갖는 액정 표시 장치
KR20020075261A (ko) * 2001-03-22 2002-10-04 이스트맨 코닥 캄파니 타일형 방출 디스플레이 구성 방법
KR20030037102A (ko) * 2001-11-02 2003-05-12 엘지전자 주식회사 휴대용 액정 표시 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867236A (en) 1996-05-21 1999-02-02 Rainbow Displays, Inc. Construction and sealing of tiled, flat-panel displays
JP2000241828A (ja) * 1999-02-24 2000-09-08 Minolta Co Ltd 情報表示装置
JP2000250064A (ja) * 1999-03-03 2000-09-14 Seiko Epson Corp 液晶装置および電子機器
JP2002244592A (ja) * 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd 表示素子及び表示装置及びその製造方法
KR20020071570A (ko) * 2001-03-07 2002-09-13 삼성전자 주식회사 다중 화면을 갖는 액정 표시 장치
KR20020075261A (ko) * 2001-03-22 2002-10-04 이스트맨 코닥 캄파니 타일형 방출 디스플레이 구성 방법
KR20030037102A (ko) * 2001-11-02 2003-05-12 엘지전자 주식회사 휴대용 액정 표시 소자

Also Published As

Publication number Publication date
KR20040056818A (ko) 2004-07-01

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
JP3696512B2 (ja) 表示素子駆動装置およびそれを用いた表示装置
KR101138261B1 (ko) 액정표시장치
US7336253B2 (en) Liquid crystal display device and method for driving the same
US20020105508A1 (en) Display device
KR100720425B1 (ko) 액정표시장치
KR20110049094A (ko) 액정표시장치
JPS59210419A (ja) 液晶表示体装置
JPH11288001A (ja) 液晶表示装置
KR100990315B1 (ko) 액정표시장치
JP3835442B2 (ja) 電気光学装置および電子機器
KR101879300B1 (ko) 액정표시장치
US20060256064A1 (en) Liquid crystal display device
JP3272296B2 (ja) 液晶表示装置
JP2003241217A (ja) 液晶表示パネル及びそれを用いた液晶表示装置
KR20220056019A (ko) 디스플레이 장치 및 이의 제조방법
KR102262709B1 (ko) 평판표시장치
US20230261008A1 (en) Display device
US20230163138A1 (en) Display device
KR101108296B1 (ko) 액정표시장치 및 그 구동방법
KR100754123B1 (ko) 액정표시장치
KR100859472B1 (ko) 액정 표시장치
KR20040034239A (ko) 액정표시장치
KR101441376B1 (ko) 액정표시장치
JP4289092B2 (ja) Ｉｃ実装基板、電気光学装置、電子機器、およびｉｃ実装基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050401

Effective date: 20060912

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 13