KR20020059782A - 전도성 접착제 필름을 이용한 파워 반도체 다이 부착 공정 - Google Patents

전도성 접착제 필름을 이용한 파워 반도체 다이 부착 공정 Download PDF

Info

Publication number
KR20020059782A
KR20020059782A KR1020027006634A KR20027006634A KR20020059782A KR 20020059782 A KR20020059782 A KR 20020059782A KR 1020027006634 A KR1020027006634 A KR 1020027006634A KR 20027006634 A KR20027006634 A KR 20027006634A KR 20020059782 A KR20020059782 A KR 20020059782A
Authority
KR
South Korea
Prior art keywords
die
film
substrate
area
adhesive film
Prior art date
Application number
KR1020027006634A
Other languages
English (en)
Other versions
KR100468233B1 (ko
Inventor
파비에르마크
Original Assignee
클레버터 레슬리 씨.
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클레버터 레슬리 씨., 인터내쇼널 렉티파이어 코포레이션 filed Critical 클레버터 레슬리 씨.
Publication of KR20020059782A publication Critical patent/KR20020059782A/ko
Application granted granted Critical
Publication of KR100468233B1 publication Critical patent/KR100468233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

많은 수의 동일한 구조들을 갖는 반도체 웨이퍼(21)에 큰 면적을 갖는 접착제 필름(20)이 부착된다. 이후, 필름(20) 및 웨이퍼(21)는 동시에 단일화되고, 그 위에 필름을 갖는 각 다이는 이후 리드 프레임의 상부에 놓여지며, 그리고 상기 필름은 완전히 경화되어 반도체 다이를 리드 프레임에 접착시킨다. 복수의 다이가 공통 기판 상에 측면이 서로 이웃하는 식으로 장착되거나, 또는 한 다이가 기판(11) 상에 있는 제 2 다이의 상부에 장착될 수 있다.

Description

전도성 접착제 필름을 이용한 파워 반도체 다이 부착 공정{POWER SEMICONDUCTOR DIE ATTACH PROCESS USING CONDUCTIVE ADHESIVE FILM}
일반적으로, 다이오드들, MOSFETs, IGBTs 등과 같은 파워 반도체 다이는 에폭시들, 열경화성 플라스틱들, 솔더들 등과 같은 전기적으로 전도성인 물질들에 의해, 또는 전기적인 절연이 요구되는 경우에는 전기적인 절연성인 물질들에 의해 전도성 리드 프레임들 또는 다른 기판들에 부착된다. 이러한 공정은 다이가 웨이퍼로부터 단일화(singulation)된 후 각 다이에 대하여 연속적으로 수행되며, 시간 소모적이다.
본 발명은 반도체 디바이스들에 관한 것으로서, 특히 열적으로 및/또는 전기적으로 전도성인 지지체(support)에 파워 반도체 다이를 부착하는 새로운 공정에 관한 것이다.
도 1 및 2는 각각 종래 기술에 따른 다이 부착의 평면도 및 측면도이다.
도 3 및 4는 각각 전도성 접착제 필름에 의해 기판에 부착된 파워 반도체 다이의 평면도 및 측면도이다.
도 5는 단일화 이전의 큰 면적의 접착제 필름 및 반도체 디바이스의 투시도이다.
도 6는 접착된 후의 도 5의 투시도이다.
도 7은 기판에 부착되기 전의, 도 6의 어셈블리로부터 단일화된 하나의 다이/필름 스택을 도시한다.
도 8은 열 경화 및 본딩 이후의 도 8의 어셈블리를 도시한다.
도 9는 다이 위의 다이 어셈블리에 적용되는 본 발명의 공정을 도시한다.
도 10은 공통 기판 상의 다이 옆 다이 어셈블리에 적용된 본 발명의 공정을 도시한다.
본 발명에 따르면, 전기적으로 전도성이거나 절연성인 접착제 필름(adhesive film)들이 파워 반도체들에 대한 다이 부착 물질로서 이용된다. 또한, 이러한 접착제 필름들은 다이 단일화 단계 이전에 파워 반도체 웨이퍼들에 부착된다.
오늘날, 이러한 접착제 필름들은 저 파워 집적 회로들을 리드 프레임들에 본딩시키기는 데에 이용된다. 본 발명에 따르면, 전기적으로 전도성이거나 절연성인 접착제 필름들은 기판들/리드 프레임들에 파워 반도체들을 본딩시키는 데에 이용된다.
종래 기술에서 이러한 접착제 필름들은 규격에 맞추어 잘라진 다음, 필름 상에 다이가 놓여지기 전에 기판 상에 놓여진다. 이후, 결과적인 기판/필름/다이 어셈블리는 부분적으로 가열되어 다이/리드 프레임 간에 접착이 이루어지게 한다. 본 발명에 따르면, 접착제 필름은 다이 단일화 단계 이전에 파워 반도체 웨이퍼 상에 놓여진다. 이후, 웨이퍼/접착제 필름 스택은 종래의 단일화 방법들을 이용하여 절단되어, 접착제 필름이 미리 부착되어 있는 다이가 생성되게 한다. 이후, 절단된 다이/필름 스택은, 본딩 촉진 및 경화(curing)가 완료되도록 접착제를 열 처리를 통하여 재-활성화(re-activating)하기 전에 기판/리드 프레임 상에 놓여진다.
본 발명은 많은 장점들을 제공한다. 따라서, 종래의 파워 반도체 다이 부착은 페이스트 또는 액체 형태의 에폭시 또는 솔더 타입의 접착제들의 이용을 포함한다. 이러한 물질들은 종종 다이 본딩을 하는 동안 다이의 에지로부터 기판/리드 프레임 상에서 과도한 퍼짐(overspill)이 일어난다. 이렇게 물질들이 과도하게 퍼지면, 리드 프레임/기판 상에 놓여질 수 있는 다이의 크기를 제한하게 된다. 이러한 물질들의 과도한 퍼짐은 접착제 필름을 이용함으로써 제거된다. 이렇게 되면, 더 큰 다이가 소정 크기의 패키지 내에 놓여질 수 있게 된다. 본딩 라인의 두께 또한 접착제 필름의 두께에 의해 설정되며, 일정하게 될 것이다. 본딩 내의 공극들 또한 없어진다.
또한, 다이 단일화 이전에 전기적으로 전도성이거나 (또는 전기적으로 절연성인) 접착제 필름을 파워 반도체 웨이퍼 상에 미리 본딩함으로써, 어셈블리 동안 픽업 배치(pick and place) 단계를 없앨 수 있다. 이에 따라, 제조 장비의 비용 및 교체 횟수들이 감소된다.
도 1 및 2는 솔더 또는 에폭시 부착 물질(12)에 의해 서로 부착된 종래 기술의 전도성 기판(11)과 파워 반도체 다이(10)를 도시한다. 상기 물질(12)은 대개 과도하게 퍼지며, 이에 의해 소정 면적을 갖는 기판 상에서의 다이의 최대 크기를 제한한다는 것을 유념하자.
도 3 및 4는 도 1 및 2의 다이(10)를 도시하는 바, 여기에서는 다이(10)와 기판(11)을 본딩하는 데에 얇고 유연한 접착제 필름(13)이 이용된다. 필름(13)은 전기적으로 전도성이거나 절연성이며, 열 경화될 수 있다. 도 3 및 4에서와 같이 이러한 필름을 이용하게 되면 부착 물질의 과도한 퍼짐을 없앰으로써, 도 1 및 2에서와 동일한 크기의 기판(11) 상에 더 큰 면적의 다이(10)가 부착될 수 있게 된다.
도 5 내지 8은 본 발명의 신규한 공정을 보인 것이다. 도 5는 종래의 방법으로 동시에 처리되는 많은 수의 동일한 파워 반도체 다이를 포함하는 반도체 디바이스 웨이퍼(21)를 도시한다. 따라서, 웨이퍼는 수 백개의 동일한 수직 전도 파워 MOSFET 다이를 포함할 수 있는데, 이들의 상부 표면에는 P/N 접합부들이 일반적으로 전도성 소스 전극 및 하부의 전도성 드레인 전극으로 덮여져 있다. 웨이퍼의 다이는 종래의 절단 장치(sawing apparatus)를 이용하여 웨이퍼를 절단함으로써 단일화된다. 이후, 각 다이는 기판에 다이의 드레인 전극을 솔더링 또는 에폭시 본딩함으로써 리드 프레임 또는 다른 기판 상에 장착된다.
본 발명에 따르면, 접착제 필름(20)은 웨이퍼의 크기로 절단되며, 이들의 직경은 전형적으로 약 6인치이다.
필름(20)은 바람직하게는 PC 기판들, 전기적인 권선 절연 등을 위한 "플렉서블flex)" 회로 등에서 빈번하게 이용되는 "캡톤(KAPTON)" 필름으로서 공지된 폴리이미드 필름이다. 이 캡톤 폴리이미드는 우수한 절연체이다. 이후, 웨이퍼(21) 및필름(20)은 서로의 상부에 놓여지게 되고, 접착이 촉진되도록 그러나 필름(20)을 완전히 경화시키지 않도록 미리 가열된다.
이후, 도 6에 개략적으로 도시된 바와 같이, 필름(20) 및 웨이퍼(21)는 절단 선들(22)을 따라 개별적인 다이로 동시에 절단된다. 일반적인 프레임 또는 지지체는 개별 필름/다이 스택들을 적소에 유지하며, 이후 스택들은 일반적인 픽업 배치 장치 내에 놓여진다. 이로써, 단일화된 디바이스들은 자동화된 방법으로 픽업된 다음, 가열된 각 리드 프레임들 또는 기판들 상의 장착될 위치로 운반될 수 있게 된다.
따라서, 도 7에 도시된 바와 같이, 다이/필름 스택(21/20)은 일반적인 픽업 배치 장치를 이용하여 픽업되어 각 기판(11)의 상부에 놓여진다. 미리 가열된 기판(11)의 표면 상에 스택(21/20)을 누르기 위한 압력이 적절하게 가해진다.
이후, 다이/필름 스택(21/20) 및 기판(11)은 경화 필름(20)을 완전히 가열하도록 약 260℃로 가열됨으로써, 기판(11)에 대한 본딩부가 형성된다.
도 7 및 8의 구조가 또한 다이 위의 다이 패키지들(도 9) 또는 다이 옆 다이 패키지들(도 10)을 형성하도록 실시될 수 있다. 따라서, 도 9에서는, 접착층들(20) 및 반도체 다이들(21)을 갖는 두 개의 동일한 다이(30 및 31)가 장착되는 바, 여기서는 다이(30)의 상부에 다이(31)가 장착된다. 다이(30 및 31)는 다른 디바이스들, 예를 들어 각각 MOSFET 및 쇼트키(schottky) 다이오드가 될 수 있으며, 다른 크기 또는 면적을 가질 수 있다. 대안적으로, 다이(31)는 집적 회로가 될 수 있다.
또한, 도 9에서 층들(20)은 다이(30 및 31)의 백 투 백(back to back) 결합을 가능하게 하는 전기적으로 전도성인 적절한 접착제 필름이 될 수 있다.
도 10에 도시된 바와 같이, 다이(30 및 31)는 각각 MOSFET 및 IC(다이 21)를 포함할 수 있다.
필름(20)으로 이용될 수 있는 다른 필름으로는, 알파 금속 383G(RHS) 및 UH2W-E 폴리이미드 필름(LHS)과 같은 열경화성 플라스틱 접착제 페이스트가 있다.
지금까지 본 발명이 특정한 실시예들에 관련하여 설명되었지만, 다른 많은 변형들, 수정들, 및 기타 이용이 당업자들에게 명백해질 것이다. 따라서, 본 발명은 본원에 개시된 내용에 한정되지 않으며, 첨부된 청구항들에 의해 규정된다.

Claims (11)

  1. 기판에 반도체 다이를 결합시키는 공정으로서,
    적어도 부분적으로 경화되며 제 1 면적을 갖는 얇고 유연한 열 경화가능한 필름을 제 2 면적을 갖는 얇은 반도체 웨이퍼에 접착시키는 단계와, 여기서 상기 반도체 웨이퍼는 각각 제 3 면적들을 가지며 횡으로 배열된(laterally displaced) 다수의 동일한 반도체 다이를 포함하고, 상기 제 3 면적은 상기 제 1 면적 보다 작으며;
    각각 상기 다이의 면적 및 상기 다이의 한 표면에 접착된 접착제 필름의 정합 면적을 갖는 개별 요소들을 형성하기 위하여, 상기 열 경화가능한 필름과 상기 다수의 동일한 다이를 동시에 단일화하는 단계와;
    상기 기판의 상부 표면에 상기 단일화된 다이를 대고, 상기 다이 상의 상기 필름을 상기 기판의 상부 표면에 대하여 가압하는 단계와; 그리고
    상기 다이를 상기 기판에 단단히 접착시키기 위하여 상기 필름을 완전히 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 기판은 전도성 리드 프레임인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 필름은 폴리이미드인 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 필름은 폴리이미드인 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 다이 상의 상기 필름은 상기 기판 상에 어셈블리된 후 상기 다이의 면적과 동일한 면적을 갖는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    상기 제 1 다이로부터 측면 제거된 위치에서, 그 위에 제 2 접착제 필름을 갖는 제 2 반도체 다이를 상기 기판에 접착시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    그 위에 상기 제 2 접착제 필름을 갖는 상기 제 2 다이를 상기 기판에 고정된 상기 다이의 상부에 접착시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 제 1 면적과 상기 제 2 면적은 실질적으로 동일한 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 다이 및 상기 필름은 픽업 배치 장치에 의해 상기 기판으로 이동되는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 접착제 필름은 상기 다이의 상기 상부 표면 보다 더적은 면적을 갖는 것을 특징으로 하는 방법.
  11. 제 7 항에 있어서, 상기 접착제 필름은 상기 다이의 상기 상부 표면 보다 저 적은 면적을 가지며, 상기 제 2 다이 및 상기 제 2 접착제 필름은 상기 접착제 필름과 동일한 면적을 갖는 것을 특징으로 하는 방법.
KR10-2002-7006634A 1999-11-24 2000-11-22 도전성 접착 필름을 이용한 파워 반도체 다이 부착 방법 KR100468233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16745699P 1999-11-24 1999-11-24
US60/167,456 1999-11-24

Publications (2)

Publication Number Publication Date
KR20020059782A true KR20020059782A (ko) 2002-07-13
KR100468233B1 KR100468233B1 (ko) 2005-01-26

Family

ID=22607438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7006634A KR100468233B1 (ko) 1999-11-24 2000-11-22 도전성 접착 필름을 이용한 파워 반도체 다이 부착 방법

Country Status (6)

Country Link
JP (1) JP3771843B2 (ko)
KR (1) KR100468233B1 (ko)
CN (1) CN1187804C (ko)
AU (1) AU1927501A (ko)
TW (1) TW501207B (ko)
WO (1) WO2001039266A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620651B2 (en) 2001-10-23 2003-09-16 National Starch And Chemical Investment Holding Corporation Adhesive wafers for die attach application
US6781352B2 (en) 2002-12-16 2004-08-24 International Rectifer Corporation One cycle control continuous conduction mode PFC boost converter integrated circuit with integrated power switch and boost converter
WO2005057644A1 (ja) * 2003-12-15 2005-06-23 The Furukawa Electric Co., Ltd. ウェハ加工用テープおよびその製造方法
JP2006114649A (ja) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same

Also Published As

Publication number Publication date
JP2003515929A (ja) 2003-05-07
JP3771843B2 (ja) 2006-04-26
KR100468233B1 (ko) 2005-01-26
AU1927501A (en) 2001-06-04
TW501207B (en) 2002-09-01
WO2001039266A1 (en) 2001-05-31
CN1399794A (zh) 2003-02-26
WO2001039266A9 (en) 2002-04-18
CN1187804C (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100317648B1 (ko) 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
US6620651B2 (en) Adhesive wafers for die attach application
US8513059B2 (en) Pre-molded clip structure
US6544864B2 (en) Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
US20090261462A1 (en) Semiconductor package with stacked die assembly
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
US7182118B2 (en) Pick and place assembly for transporting a film of material
CN100380653C (zh) 半导体器件及其制造方法
US9263299B2 (en) Exposed die clip bond power package
KR100468233B1 (ko) 도전성 접착 필름을 이용한 파워 반도체 다이 부착 방법
US6723620B1 (en) Power semiconductor die attach process using conductive adhesive film
US10319659B2 (en) Semiconductor package and related methods
KR20170113974A (ko) 전력 반도체 모듈 및 이의 제조 방법
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JP2004311603A (ja) 半導体装置の製造方法
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
US8691624B2 (en) Die fixing method and apparatus
JP2001210610A (ja) 異方導電性フィルム付き半導体ウエハの製造方法
JPH11121515A (ja) 半導体チップの実装方法および半導体装置
JP2000174177A (ja) 半導体パッケージの製造方法及びその装置
US20120074561A1 (en) Backmetal replacement for use in the packaging of integrated circuits
JP2003007913A (ja) 半導体装置及び半導体モジュールの製造方法
JP2001176935A (ja) スティフナ貼着装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee