KR20020056015A - 반도체 소자의 콘택 및 그 형성방법 - Google Patents

반도체 소자의 콘택 및 그 형성방법 Download PDF

Info

Publication number
KR20020056015A
KR20020056015A KR1020000085296A KR20000085296A KR20020056015A KR 20020056015 A KR20020056015 A KR 20020056015A KR 1020000085296 A KR1020000085296 A KR 1020000085296A KR 20000085296 A KR20000085296 A KR 20000085296A KR 20020056015 A KR20020056015 A KR 20020056015A
Authority
KR
South Korea
Prior art keywords
contact
insulating film
sides
forming
gate electrode
Prior art date
Application number
KR1020000085296A
Other languages
English (en)
Inventor
남웅대
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000085296A priority Critical patent/KR20020056015A/ko
Publication of KR20020056015A publication Critical patent/KR20020056015A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

디자인룰이 감소되어도 게이트전극과 콘택배선간에 쇼트가 발생하지 않도록 하기에 알맞은 반도체 소자의 콘택 및 그 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체 소자의 콘택은 기판상에 실린더 구조로 형성된 절연막, 상기 실린더 구조의 절연막 양측의 상기 기판내에 형성된 불순물영역, 상기 실린더 구조의 절연막내에 형성된 게이트전극, 상기 실린더 구조의 절연막 양측에 형성된 측벽스페이서, 상기 일 불순물영역이 드러나도록 콘택홀을 갖고 형성된 층간절연막, 상기 콘택홀내에 형성된 콘택배선을 포함함을 특징으로 한다.

Description

반도체 소자의 콘택 및 그 형성방법{CONTACT OF SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체소자에 대한 것으로, 특히 미스 얼라인이 발생해도 게이트와 콘택간에 쇼트가 발생하지 않는 반도체 소자의 콘택 및 그 형성방법에 관한 것이다.
반도체소자의 고집적화에 따라 디자인룰의 감소는 피할 수 없는 상황이다. 라인과 스페이스의 감소로 포토리소그래피 공정시 전 레이어와 후 레이어간의 정렬도는 소자특성을 좌우하는 매우 중요한 요소가 되었다.
동일 다이(die)내에서 웨이퍼간 차이 그리고 ??(lot)간의 정렬도는 후속공정에 주는 영향이 크므로 매우 신중하게 관찰해야 하는 항목이다. 그러나 정렬도에 대한 마진이 디자인 룰 감소에 따라 점점 감소하기 때문에 미스얼라인 될 가능성 또한 커지고 있다.
이하, 첨부 도면을 참조하여 종래 반도체소자의 콘택에 대하여 설명하면 다음과 같다.
도 1은 종래 반도체소자의 콘택을 나타낸 구조단면도이다.
격리영역과 활성영역이 정의된 실리콘기판(1)의 격리영역에 형성된 셀로우 트랜치(Shallow trench) 영역내에 격리산화막(2)이 형성되어 있고, 실리콘기판(1)의 일영역에 게이트산화막(3)과 게이트전극(4)과 실리사이드(6)가 차례로 형성되어 있다.
그리고 게이트산화막(3)과 게이트전극(4)과 실리사이드(6)의 양측면에 측벽스페이서가 형성되어 있고, 게이트전극(4)과 측벽스페이서 양측의 실리콘기판(1)의 표면내에 소오스/드레인(5)이 형성되어 있다.
그리고 상기 결과물 전면에 소오스 또는 드레인이 드러나도록 콘택홀을 갖는 층간절연막(7)이 형성되어 있다.
그리고 상기 콘택홀을 포함한 층간절연막(7)상에 콘택배선(8)이 형성되어 있다.
이때 콘택홀 형성시 미스얼라인이 발생하면 도 1에서와 같이 게이트전극(4)일측의 측벽스페이서가 식각되어 콘택배선(8)과 게이트전극(4)이 쇼트된다.
상기와 같은 종래 반도체소자의 콘택은 다음과 같은 문제가 있다.
디자인 룰이 감소함에 따라서 콘택홀 형성을 위한 사진식각공정시 미스얼라인이 발생하게 되어 게이트전극과 콘택홀내의 배선이 쇼트되어 소자이 특성이 악화될 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 디자인룰이 감소되어도 게이트전극과 콘택배선간에 쇼트가 발생하지 않도록 하기에 알맞은 반도체 소자의 콘택 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래 반도체소자의 콘택을 나타낸 구조단면도
도 2a 내지 도 2e는 본 발명 실시예에 따른 반도체소자의 콘택 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘기판 22 : 격리산화막
23 : 산화막 23a : 측벽산화막
23b : 게이트산화막 24 : 감광막
25 : 소오스/드레인 26 : 게이트전극
27 : 실리사이드 28 : 측벽스페이서
29 : 층간절연막 30 : 콘택배선
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택은 기판상에 실린더 구조로 형성된 절연막, 상기 실린더 구조의 절연막 양측의 상기 기판내에 형성된 불순물영역, 상기 실린더 구조의 절연막내에 형성된 게이트전극, 상기 실린더 구조의 절연막 양측에 형성된 측벽스페이서, 상기 일 불순물영역이 드러나도록 콘택홀을 갖고 형성된 층간절연막, 상기 콘택홀내에 형성된 콘택배선을 포함함을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 반도체 소자의 콘택 형성방법은 기판상에실린더 구조의 절연막을 형성하는 공정, 상기 실린더 구조의 절연막 양측의 상기 기판내에 불순물영역을 형성하는 공정, 상기 실린더 구조의 절연막내에 게이트전극을 형성하는 공정, 상기 실린더 구조의 절연막 양측에 측벽스페이서를 형성하는 공정, 상기 일 불순물영역이 드러나도록 콘택홀을 갖는 층간절연막을 형성하는 공정, 상기 콘택홀내에 콘택배선을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자의 콘택 및 그 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명 실시예에 따른 반도체소자의 콘택 형성방법을 나타낸 공정단면도 이다.
본 발명은 미스얼라인시 스페이서가 식각되더라도 게이트와 콘택의 도전물질간의 쇼트가 발생되지 않도록 하기 위한 것이다.
이를 달성하기 위한 본 발명 반도체소자의 콘택은 도 2e에 도시한 바와 같이 격리영역과 활성영역이 정의된 실리콘기판(21)의 격리영역에 형성된 셀로우 트랜치(Shallow trench) 영역내에 격리산화막(22)이 형성되어 있고, 실리콘기판(21)상에 실린더 구조로 형성된 산화막(23)이 있다.
이때 실린더 구조의 산화막(23)은 양측이 측벽산화막(23a) 역할을 하고, 그 사이가 게이트산화막(23b) 역할을 한다.
그리고 상기 실린더 구조의 산화막(23) 양측의 상기 실리콘기판(21)내에 소오스/드레인(25)의 불순물영역이 형성되어 있고, 실린더 구조의 산화막내 즉, 측벽산화막(23a) 사이와 게이트산화막(23b)상에 게이트전극(26)과 실리사이드(27)가 차례로 형성되어 있다.
그리고 상기 실린더 구조의 산화막 즉, 측벽산화막(23a)양측에 실리콘질화막으로 구성된 측벽스페이서(28)가 형성되어 있다.
그리고 상기 결과물 전면에 소오스나 드레인이 드러나도록 콘택홀을 갖는 층간절연막(29)이 형성되어 있고, 상기 콘택홀을 포함한 층간절연막(29)상에 텅스텐으로 구성된 콘택배선(30)이 있다.
상기의 구성을 갖는 본 발명 반도체소자의 콘택 형성방법은 도 2a에 도시한 바와 같이 격리영역과 활성영역이 정의된 실리콘기판(21)의 격리영역에 셀로우 트랜치(Shallow trench)를 형성하고, 셀로우 트랜치내에 격리산화막(22)을 형성한다.
그리고 격리산화막(22)을 포함한 실리콘기판(21)상에 산화막(23)을 증착하고, 산화막(23)상에 감광막(24)을 도포한다.
이후에 도 2b에 도시한 바와 같이 감광막(24)을 노광하고 현상해서 감광막(24)을 선택적으로 패터닝한다.
이때 감광막(24)의 패턴은 일정간격을 갖는 인접하는 두 개의 감광막(24) 패턴이 하나의 쌍을 이루도록 하고, 이런 쌍이 복수개 형성된다.
그리고 이렇게 패터닝된 감광막(24)을 마스크로 산화막(23)을 식각하는데, 이때 한쌍을 이루는 감광막(24) 패턴 사이의 산화막(23)이 일정 두께 남도록 산화막(23)을 식각한다.
이와 같이 식각하면 산화막(23)은 실린더 형성을 이룬다.
실린더 형상을 이루는 산화막(23)은 양측이 측벽산화막(23a) 역할을 하고,그 사이는 게이트산화막(23b) 역할을 한다.
그리고 측벽산화막(23a) 양측의 실리콘기판(21)의 표면내에 실리콘기판(21)과 반대도전형의 불순물이온을 주입해서 소오스/드레인(25)을 형성한다.
이후에 감광막(24)을 제거하고, 도 2c에 도시한 바와 같이 전면에 폴리실리콘과 같은 게이트 형성물질을 증착하고 측벽산화막(23a)사이의 게이트산화막(23b)상에만 형성되도록 이방성 식각해서 게이트전극(26)을 형성한다.
그리고 금속을 얇게 증착한 후 열처리해서 게이트전극(26)상에 실리사이드(27)를 형성한다. 이후에 반응하지 않고 남은 금속을 제거한다.
다음에 도 2d에 도시한 바와 같이 전면에 실리콘질화막(Si3N4)을 증착하고 에치백하여서 게이트전극(26) 양측의 측벽산화막(23a)의 측면에 측벽스페이서(28)를 형성한다. 이때 측벽스페이서(28)양측에 고농도 불순물이온을 주입해서 LDD구조의 소오스/드레인을 형성할 수도 있다.
이후에 도 2e에 도시한 바와 같이 전면에 BPSG나 TEOS와 같은 층간절연막(29)을 증착하고 화학적 기계적 연마공정을 진행한다.
그리고 포토리소그래피 공정으로 소오스 또는 드레인이 드러나도록 층간절연막(29)에 콘택홀을 형성한다. 이때 콘택홀은 종횡비가 크다.
이후에 콘택홀을 채우도록 층간절연막(29)상에 텅스텐을 증착해서 콘택배선(30)을 형성한다.
이때 도 2e에 도시된 바와 같이 상기 포토리소그래피 공정시 미스얼라인이 발생하게 되어 측벽스페이서(28)가 식각되더라도 게이트전극(26)양측에 형성된 측벽산화막(23a)으로 인하여 게이트전극(26)과 콘택배선(30)이 쇼트되는 것이 방지된다.
상기와 같은 본 발명 반도체 소자의 콘택 및 그 형성방법은 다음과 같은 효과가 있다.
소오스/드레인에 콘택배선을 위한 콘택홀을 형성할 때 미스얼라인이 발생되어 측벽스페이서가 식각되더라도 게이트전극 양측에 형성된 측벽산화막으로 인하여 게이트전극과 콘택배선간에 쇼트가 발생하는 것을 방지할 수 있다.
이와 같이 미스얼라인에 대한 공정마진 폭이 넓어지고, 쇼트 현상에 의한 소자 특성의 저하를 방지하여서 제품의 수율을 향상시키기에 효과적이다.

Claims (6)

  1. 기판상에 실린더 구조로 형성된 절연막,
    상기 실린더 구조의 절연막 양측의 상기 기판내에 형성된 불순물영역,
    상기 실린더 구조의 절연막내에 형성된 게이트전극,
    상기 실린더 구조의 절연막 양측에 형성된 측벽스페이서,
    상기 일 불순물영역이 드러나도록 콘택홀을 갖고 형성된 층간절연막,
    상기 콘택홀내에 형성된 콘택배선을 포함함을 특징으로 하는 반도체소자의 콘택.
  2. 제 1 항에 있어서, 상기 게이트전극상에 실리사이드가 더 구비됨을 특징으로 하는 반도체소자의 콘택.
  3. 기판상에 실린더 구조의 절연막을 형성하는 공정,
    상기 실린더 구조의 절연막 양측의 상기 기판내에 불순물영역을 형성하는 공정,
    상기 실린더 구조의 절연막내에 게이트전극을 형성하는 공정,
    상기 실린더 구조의 절연막 양측에 측벽스페이서를 형성하는 공정,
    상기 일 불순물영역이 드러나도록 콘택홀을 갖는 층간절연막을 형성하는 공정,
    상기 콘택홀내에 콘택배선을 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제 3 항에 있어서, 상기 실린더 구조의 절연막의 형성은
    상기 기판상에 산화막을 증착하는 공정,
    상기 산화막상에 일정간격을 갖고 쌍을 이루는 감광막 패턴을 형성하는 공정,
    상기 쌍을 이루는 감광막 패턴 사이의 상기 산화막이 일정두께 남도록 상기 산화막을 식각하는 공정,
    상기 감광막 패턴을 제거하는 공정을 포함함을 특징으로 하는 반도체소자의 콘택 형성방법.
  5. 제 3 항에 있어서, 상기 측벽스페이서는 실리콘질화막을 전면에 증착한 후 에치백하여 형성함을 특징으로 하는 반도체소자의 콘택 형성방법.
  6. 제 3 항에 있어서, 상기 게이트전극상에 실리사이드를 형성하는 공정을 더 포함함을 특징으로 하는 반도체소자의 콘택 형성방법.
KR1020000085296A 2000-12-29 2000-12-29 반도체 소자의 콘택 및 그 형성방법 KR20020056015A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085296A KR20020056015A (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085296A KR20020056015A (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20020056015A true KR20020056015A (ko) 2002-07-10

Family

ID=27688526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085296A KR20020056015A (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR20020056015A (ko)

Similar Documents

Publication Publication Date Title
KR100223832B1 (ko) 반도체 소자 및 그 제조방법
KR100192521B1 (ko) 반도체장치의 제조방법
KR100396686B1 (ko) 반도체소자의콘택홀형성방법
KR20020056015A (ko) 반도체 소자의 콘택 및 그 형성방법
KR100226778B1 (ko) 반도체 소자의 제조 방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100331278B1 (ko) 디램 소자 제조방법
KR0166824B1 (ko) 반도체 소자의 제조방법
KR100261682B1 (ko) 반도체 소자의 제조방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR20000015465A (ko) 실리사이드화된 자기 정렬 콘택 형성 방법
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법
KR20010008581A (ko) 반도체장치의 콘택 형성 방법
KR20040008600A (ko) 반도체 메모리 소자의 콘택홀 형성방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR100280522B1 (ko) 반도체 메모리 제조방법
KR100673882B1 (ko) 반도체소자의 자기정렬콘택 형성 방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR960012574B1 (ko) 반도체장치의 제조방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination