KR20020045549A - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR20020045549A
KR20020045549A KR1020010076701A KR20010076701A KR20020045549A KR 20020045549 A KR20020045549 A KR 20020045549A KR 1020010076701 A KR1020010076701 A KR 1020010076701A KR 20010076701 A KR20010076701 A KR 20010076701A KR 20020045549 A KR20020045549 A KR 20020045549A
Authority
KR
South Korea
Prior art keywords
anode
electrode
contact
potential
potential regulating
Prior art date
Application number
KR1020010076701A
Other languages
English (en)
Other versions
KR100450627B1 (ko
Inventor
오니시토모야
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR20020045549A publication Critical patent/KR20020045549A/ko
Application granted granted Critical
Publication of KR100450627B1 publication Critical patent/KR100450627B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

비정상적인 방전을 억제할 수 있는 화상표시장치는, 다음의 구성요소를 포함한다. 즉, 화상표시장치는, 전자빔원을 구비한 배면판(1005)과; 전자빔원의 전계보다 높은 전위에서 규제되고 전자빔의 조사에 의해 광을 방출하는 형광체막(1008)을 갖춘 화상영역과, 양극(1014)의 전위보다 낮은 소정의 전위에서 외부를 규제하는 양극(1014)의 외부에 설치된 전위규제전극(1015)과를 포함하는 전면판(1007)과; 배면판(1005)과 전면판(1007)사이에 형성된 스페이서(1012)와를 포함하고, 상기 화상표시장치는, 스페이서(1012)가 양극(1014)과 전위규제전극(1015)의 양자와 접촉하고 또한 전극이 접촉점에서 형성하게 하는 구조를 가진다.

Description

화상표시장치{IMAGE DISPLAYING APPARATUS}
본 발명은 전계방출표시장치(FED) 및 음극선관(CRT)등의 전자빔을 이용하는 화상표시장치에 관한 것이다.
지금까지, CRT등의 화상표시장치는 항상 더 큰 스크린을 가지도록 요구되어 왔고, 그 연구가 활발하게 행해지고 있다. 또한, 스크린이 더 커짐에 따라서 장치의 두께의 감소, 경량화, 코스트의 절감 등이 중요한 문제가 되고 있다. 그러나. CRT는 고전압에 의해 가속된 전자를 그 편향전극으로 편형시켜서 그 전면판에서 형광체를 여기시키기 때문에 원리적으로 그 깊이를 깊게 하는 것이 필요하게 되어, CRT의 두께의 감소 및 경량화하는 것이 어렵게 된다. 본 발명자들은 이러한 문제를 해결할 수 있는 표면전도형전자방출장치 및 화상표시장치로서 이 표면전도형전자방출장치를 사용하는 화상표시장치에 관해서 연구했다.
예를 들면, 본 발명자들은 화상표시장치에 도 11에 표시한 전기배선방법에 의해 다전자빔원을 적용하려고 했다. 즉, 본 발명의 발명자들은 다전자빔원을 사용해서 화상표시장치를 구성하려고 하였으며, 이 다전자빔원에서는 많은 표면전도형전자방출장치가 2차원적으로 배치되어 있고, 이와같이 배치된 표면전도형전자방출장치는 도 11에 표시한 바와 같은 순매트릭스 내에 배선되어 있다. 도 11에 있어서, 부호(4001)은 모식적으로 표시한 표면전도형전자방출장치를 나타내며; (4002)는 행방향의 배선을 나타내고; (4003)은 열방향의 배선을 나타낸다. 또한, 6×6매트릭스는 표시상의 편의 때문에 도 11에 표시되어 있지만, 이 매트릭스의 스케일은 6×6매트릭스에 한정되지 않으며, 소망하는 화상을 표시하기에 필요한 장치로 구성할 수 있다.
도 12는 다전자빔원을 사용하는 음극선관의 구성을 표시한다. 이 구성은 다전자빔원(4004)을 포함하는 외부하우징저면(배면판)(4005),외부하우징프레임(4007), 및 형광체막(4008)과 금속백킹(4009)을 포함하는 전면판(4006)을 포함하고 있다. 또한, 전면판(4006)의 형광체막(4008)은 광을 방출하기 위하여 전자빔에 의하여 여기된 형광체와 형광체의 혼색을 방지하기 위하여 외부광의 반사를 억제하는 블랙매트릭스를 포함한다. 고전위가 고전압단자(4011)를 개재해서 형광체막(4008)에 인가되고, 형광체막(4008)과 금속백킹(4009)은 양극을 구성한다.
표면전도형전자방출장치(4001)가 순매트릭스 내에 배선된 다전자빔원(4004)으로부터 소망하는 3전자빔을 출력하기 위하여 다전자빔원(4004)의 행방향의 배선(4002)과 열방향의 배선(4003)에 적절한 전기신호가 인가된다. 예를 들면, 매트릭스의 임의의 열의 표면전도형전자방출장치(4001)를 구성하기 위하여 선택되는 행방향의 배선(4002)에 선택전위Vs가 인가되는 동시에, 선택되지 않은 열방향의 배선(4002)에 비선택전위Vns가 인가된다. 이것과 동기하여, 열방향의 배선(4003)에 전자빔을 출력하기 위한 구동전위Ve가 인가된다.
이 방법에 의하여, 선택되는 열의 표면전도형전자방출장치(4001)에 전압Ve 및 Vs이 인가되고, 선택되지 않은 열의 표면전도형전자방출장치(4001)에 전압Ve 및 Vns가 인가된다. 전압Ve, Vs 및 Vns를 적절한 전위로 설정함으로써, 소망하는 길이를 가진 전자빔은 선택되는 열의 표면전도형전자방출장치(4001)로부터만 출력될 수 있다. 그리고, 서로 다른 길이를 가진 구동전위(Ve)는 열방향의 배선(4003)의 각각에 인가되고, 다른 길이를 가진 전자빔은 선택되는 열의 각 표면전도형전자방출장치(4001)로부터 출력된다. 또한, 표면전도형전자방출장치(4001)의 응답속도는 빠르기 때문에 전자빔이 출력되는 시간의 길이를 구동전위Ve가 인가되는 시간의 길이의 변경에 의해 변경할 수도 있다.
이러한 전위의 인가에 의해, 다전자빔원(4004)으로부터 출력되는 전자빔은 고전위Va가 인가되는 금속백킹(4009)을 조사해서 형광체, 또는 타깃을 여기함으로써 형광을 발하게 한다. 또한, 이 화상표시장치에 있어서, 고전위Va(때때로 "가속전위" 또는 "양극전위"로 칭함)가 금속백킹(4009)에 인가되어, 외부하우징저면(4005)(때때로 "배면판"으로 칭함)과 전면판(4006) 사이에 전계를 발생시킨다. 이에 의해, 다전자빔원(4004)으로부터 방출된 전자는 가속되어, 형광체를 여기해서 발광시킨다. 그 결과, 화상이 형성된다.
화상표시장치의 휘도는 가속전위에 크게 의존하기 때문에 고휘도의 실현을 위해 가속전위를 높이는 것이 필요하다. 또한, 화상표시패널의 두께는 화상표시장치의 두께감소를 실현하기 위해서 얇게 하여야 하므로 배면판(4005)과 전면판(4006)사이의 거리는 짧게 하여야 한다. 따라서, 배면판(4005)과 전면판(4006) 사이에 상당히 높은 전계가 발생한다. 따라서, 배면판(4005)과 전면판(4006)사이의 거리는 짧게 하여야 한다.
전자의 가속을 위한 가속전위가 인가된 양극을 구비한 구성에 있어서, 이 양극과 다른 부재 사이에 때때로 불필요한 방전이 발생한다.
본 발명의 발명자들은 양극과 다른 부재 사이의 크리페이지(creepage)의 중간점의 양극 사이에 크리핑방전을 발생할 수 있는 양극과 다른 부재 사이의 방전을억제할 수 있는 전위규제전극을 배치하려고 계획했다.
본 발명자들은, 열성적인 고려의 결과로서, 전위규제전극을 가진 구조에 추가된 스페이싱부재를 배치한 구조를 사용하면 스페이싱부재의 존재에 기인하여 비정상적인 방전의 문제를 야기한다는 사실을 발견했다.
본 발명의 하나의 목적은, 양극, 전위규제전극 및 스페이싱부재를 포함하는 구조에서 바람직하지 않은 방전을 억제할 수 있는 구조를 실현하는 데 있다.
도 1은 본 발명의 화상표시장치의 제 1실시예의 구성을 표시하는 부분 분해 사시도;
도 2는 본 발명의 제 1실시예의 주요부의 구성을 표시하는 모식적단면도;
도 3(a) 및 도 3(b)는 화상표시패널의 형광체의 구성을 표시한 모식적 평면도;
도 4(a) 및 도 (4b)는 본 발명의 제 1실시예의 전면판위의 전극의 구성을 표시하는 도면;
도 5는 도 1의 선(5-5)를 따라서 취한 모식적인 단면도;
도 6은 본 발명의 제 2실시예의 주요부의 구성을 표시하는 모식적단면도;
도 7은 본 발명의 제 3실시예의 주요부의 구성을 표시하는 모식적단면도;
도 8은 본 발명의 제 4실시예의 주요부의 구성을 표시하는 모식적단면도;
도 9는 본 발명의 제 5실시예의 주요부의 구성을 표시하는 모식적단면도;
도 10은 본 발명에 대한 비교예를 표시하는 모식적단면도;
도 11은 표면전도전자방출소자가 매트릭스 형상으로 배치된 다전자빔원을 사용하는 화상표시장치의 예를 표시하는 다이어그램;
도 12는 도 11으 다전자빔원을 사용하는 화상표시장치의 화상표시패널을 표시하는 부분분해사시도;
도 13은 화상표시장치의 종래의 대기압지지기구를 표시하는 모식적단면도.
〈도면의 주요부분에 대한 설명〉
1001: 기판1002,4001: 표면전도형전자방출장치
1003,1004: 행방향의 배선1004,4003: 열방향의 배선
1005,4005: 배면판1006,4007: 측벽(외부하우징프레임)
1007,4006: 전면판1008,4008: 형광체막
1009,4009: 금속백킹1010,1019: 블랙매트릭스
1012: 스페이서1013: 스페이서 고정부재
1014,4014: 양극1015,1025: 전위규제전극
1016,1017,1018: 전극1020,4010: 고전압원
1021: 고전압인출부1024: 양극외주부
1026: 절연부재1027: 고저항막
1031: 고전압유도단자4004: 다전자빔원
4012: 지지부재
본 발명에 의한 화상표시장치는 다음과 같이 구성된다. 즉, 화상표시장치는,
적어도 전자빔원을 포함하는 제 1플레이트와;
전자빔원으로부터 전자빔을 가속하는 전위가 인가된 양극과, 양극의 전위보다 낮은 소정의 전위가 인가되고 양극의 외부에 설치된 전위규제전극과를 포함하는 제 2플레이트와;
양극과 전위규제전극의 양자를 접촉하고, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극과 전기적으로 접속된 전극을 포함하고, 제 1 및 제 2플레이트사이에 설치된 스페이싱부재와
로 이루어진다.
또한, 상기한 발명에서, 스페이싱부재가 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극을 부가하여 포함하는 구성이 사용되는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이싱부재가 제 1플레이트측에 배치된 전극에 접촉하거나 근접하여 배치되고 이에 의해 전극과 전기적으로 접속된 전극을 부가하여 포함하는 구성을 사용하는 것이 바람직하다.
제 1플레이트측에 배치되는 전극으로서, 제 1플레이트에 배치되는 전극이 사용되어도 된다. 제 1플레이트에 배치되는 전극으로서, 제 1플레이트에 배치되는 배선이 사용될 수 있다. 특히, 전자원이 전자를 방출하게 하는 신호를 전자방출소자에 공급하는 배선을 사용해도 된다.
또한, 상기한 각 발명에서, 전위규제전극에 접지전위를 공급하기 위한 구성 또는 전자빔원에 공급된 전위중에서 가장 낮은 전위와 동일한 전위를 공급하기 위한 구성을 사용해도 된다.
또한, 상기한 각 발명에서, 양극은, 전자빔원으로부터의 전자에 의해 조사됨으로써 형광체가 광을 방출하는 화상영역을 포함하고, 화상영역의 외부에 스페이싱부재를 접촉하는 양극의 부분의 평균높이를 Da로 나타내고, 그 부분의 표면거칠기를 Ra로 나타내고, 스페이싱부재를 접촉하는 전위규제전극의 부분의 평균높이를 Db로 나타내고, 그 부분의 표면거칠기를 Rb로 나타내면, 평균높이 Da,Db와 표면거칠기 Ra,Rb는:및의 조건을 만족하는 구성이 사용되는 것이 바람직하다. 또한, 여기서 칭하는 높이는, 공통기준면(여기서, 제 2플레이트의 표면)으로부터 측정된 스페이싱부재를 가진 양극의 접촉표면의 높이를 의미한다.
또한, 상기한 각 발명에서, 양극과 전위규제전극 사이의 제 2플레이트의 영역이 적어도 107(Ω/□) 내지 1014(Ω/□)의 범위내의 시트저항이 있는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 고저항막이 적어도 양극과 전위규제전극 사이의 제 2플레이트의 영역에서 형성되는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 107(Ω/□) 내지 1014(Ω/□)의 범위내의 시트저항을 가진 영역은, 적어도 전위규제전극을 접촉하는 부분과 양극에 접촉하는 부분 사이의 스페이싱부재위에 존재하는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 고저항막이 적어도 양극에 접촉하는 부분과 전위규제전극을 접촉하는 부분사이의 스페이싱부재위에 형성되는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이서부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극을 포함하고, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 밀접하게 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극사이의 영역은 107(Ω/□) 내지 1014(Ω/□)의 범위내의 시트저항을 가지는, 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이서부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극과, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극과의 각각에 접촉하거나 근접하여 배치되고 이에 의해 그들과 전기적으로 접속된 고저항막을 포함한 구성을 사용하는 것이 바람직하다.
또한, 상기 각 발명에서, 스페이서부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극을 포함하고, 또한 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극사이의 간격은, 양극과 전위규제전극사이의 간격과 대략 동일한 구성을 사용하는 것이 바람직하다. 여기서, "대략 동일한"이란, (양극과 전위규제전극사이의 간격)×0.8≤(양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극사이의 간격)≤(양극과 전위규제전극사이의 간격)×1.2로 되는 것을 의미한다.
또한, 상기한 각 발명에서, 스페이싱부재에 대한 전위규제전극의 양극측위의 극단점의 돌출위치와, 전위규제전극과 전기적으로 접속되게 하는 스페이싱부재의 전위규제전극에 접촉하거나 밀접하게 배치된 양극측의 극단점의 위치사이의 간격이, 전위규제전극과 양극사이의 간격의 10%미만이 되는 구성을 사용하는 것이바람직하다. 극단점이 스페이싱부재를 접촉하는 경우에, "스페이싱부재에 대한 전위규제전극의 양극측위의 극단점의 돌출위치"는, 스페이싱부재에 의한 극단점의 접촉점에 대응한다. 즉, 스페이서위에 형성된 전극과 전위규제전극사이의 위치이동을 억제함으로써, 방전이 바람직하게 억제된다.
또한, 상기한 각 발명에 있어서, 스페이서부재는 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극에 전기적으로 접속된 전극을 포함하고, 또한 상기 스페이싱부재에 양극의 전위규제전극측에 극단점의 돌출위치와 스페이싱부재의 전극의 전위규제전극측위의 극단점의 위치사이의 간격은, 전위규제전극과 양극사이의 간격의 10%미만이고, 전극은 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 접속되는 구성을 사용하는 것이 바람직하다. 극단점이 스페이싱부재를 접촉하는 경우에, "스페이싱부재에 양극의 전위규제전극측에 극단점의 돌출위치"는 스페이싱부재와 극단점의 접촉점에 대응한다.
또한, 상기한 각 발명에서, 제 2플레이트의 적어도 일부와 스페이싱부재가 제 2플레이트의 양극과 전위규제전극 사이에 접촉하는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이싱부재를 접촉하는 구조물은, 제 2플레이트의 양극과 전위규제전극사이의 영역에 형성되는, 구성을 사용하는 것이 바람직하다.
이 구성에서, 제 2플레이트의 스페이싱부재를 접촉하는 구조물의 평균높이를 Dc로 나타내고, 스페이싱부재를 접촉하는 양극의 부분의 평균높이를 Da로나타내고, 그 부분의 표면거칠기를 Ra로 나타내고, 스페이싱부재를 접촉하는 전위규제전극의 부분의 평균높이를 Db로 나타내고, 또한 그 부분의 표면거칠기를 Rb로 나타내는 경우에, 평균높이 Dc,Da,Db와 표면거칠기 Ra,Rb는,의 식 중의 적어도 하나를 만족하도록 설정되는 것이 바람직하다.
또한, 상기한 각 발명에서, 제 2플레이트의 스페이싱부재를 접촉하는 구조물은 고저항재료로 구성되는 것이 바람직하다. 또한, 구조물의 체적저항보다 낮은 체적저항을 가진 고저항막이 제 2플레이트의 스페이싱부재를 접촉하는 구조물의 표면위에 형성된 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이싱부재는 제 2부재의 양극과 전위규제전극사이의 영역을 접촉하는 구조를 가진 구성을 사용하는 것이 바람직하다. 이 경우에, 제 2플레이트의 양극과 전위규제전극사이의 영역을 접촉하는 스페이싱부재의 구조가 돌출구성으로 되는 구성을 사용하는 것이 바람직하다.
또한, 상기한 각 발명에서, 스페이싱부재는 고저항막을 포함하는 구성을 사용하는 것이 바람직하다. 이 경우에, 스페이싱부재의 고저항막의 시트저항은 107(Ω/□) 내지 1014(Ω/□)의 범위내에 있는 것이 바람직하다.
또한, 상기한 각 발명에서, 제 1플레이트위에 형성된 전자빔원은 매트릭스에 배치된 구성을 사용하는 것이 바람직하다. 또한, 전자빔원은 표면전도형 전자방출디바이스로 구성된 것이 바람직하다.
본 발명의 상기 목적, 기타목적, 특징 및 이점은 첨부도면과 관련하여 취해진 본 발명의 바람직한 실시예의 다음 설명으로부터 명백해질 것이다.
(바람직한 실시예의 상세한 설명)
이하, 본 발명의 실시예를 설명한다.
우선, 바람직하지 못한 방전이 어떻게 발생하는지를 구체적으로 설명한다. 전자의 사용에 의해 화상을 표시하는 화상표시장치의 내부는 고진공으로 되어 있는 것이 바람직하다. 구체적으로는, 그 내부는 약1×10-4(㎩)미만의 압력으로 유지하는 것이 바람직하다. 낮은 압력상태를 유지하기 위해서 화상표시영역의 외부에 때때로 게터(도시생략)가 형성된다. 게터로서는, 예를 들면 Ba기화형이 사용된다. 진동도를 유지하기 위한 게터박막은 화상표시영역의 외부에 게터부재와 지지본체를 배치하고, 진공실로서의 화상표시패널을 밀봉하고, 그 후 Ba를 고주파가열 등에 의해 분산시킴으로써 형성된다.
그러나, 상기한 바와 같이, 전면판의 화상표시영역에 가속전위가 인가되고, 배면판과 전면판 사이에 고전계가 발생된다. 또한, 전면판의 화상표시영역의 외부의 전계는 때때로 그 외부에 전압이 직접 인가되지 않더라도 상승한다. 일단 화상표시영역의 외부에 전계가 발생되면, 전계가 집중하기 쉬운 대기압지지기구의 게터부재, 게터지지체 및 지지부재(4013) 등의 구성요소로부터 방전이 발생하며, 그 후 이 방전은 화질을 현저히 저하시킨다.
또한, 화상표시장치가 형성되면, 화상표시패널의 내부는 고진공상태에 있어야 한다. 화상표시장치의 내부의 간격영역을 바람직한 상태로 유지하기 위한 간격부재를 구비한 구성은, 이 장치의 내부와 외부 사이에 큰 압력차가 있더라도, 압력차가 존재하는 상태에서 화상표시장치의 두께를 얇게 하고 스크린 사이즈를 크게 하는데 적합하다. 간격부재(대기압지지기구)로서는 원통부재, 박판형상부재 등이 사용된다. 판형상대기압지지기구가 사용되면, 도 13에 도시된 바와같은 구성이 때때로 사용되며, 이 구성에서 지지부재(4013)는 양극(4014)의 영역의 외부에 위치하고, 대기압지지기구(4012)는 배면판(4005)과 전면판(4006) 사이에 위치한다.
대기압지지기구(4012)의 지지부재(4013)가 양극(4014)의 영역의 내부에 위치하면, 방전을 초래하는, 지지부재(4013)를 둘러싸는 전계의 집중의 문제가 발생할 가능성이 있다. 지지부재(4013)는 때때로 화상표시영역의 외부에 위치한다. 여기서, 대기압지지기구(4012)는 양극(4014)에 인접해 있다.
상기한 바와 같이, 양극(4014)과 게터 사이에 또는 양극(4014)과 간격부재를 지지하는 부재 사이에 방전이 발생할 가능성이 있다. 또는 양극(4014)과 그 부근 사이에 크리핑 방전이 발생할 가능성이 있다. 본 발명은 이러한 바람직하지 못한 방전을 억제할 수 있는 구성으로서 전위규제전극이 양극(4014)으로부터 간격을 두고 배치되어 있는 구성을 채용한다. 또한, 양극(4014)는 형광체, 블랙매트릭스, 금속백킹 등으로 구성되고, 이 두께를 글라스기판의 전면판(4006)으로부터 보았을 때수 마이크로미터 내지 수십 마이크로미터정도의 두께를 가진다. 따라서, 대기압지지기구(4012)는 양극(4014)의 외부의 전면판(4006)과 접촉하지 않고 때때로 작은 갭을 형성한다. 그러나, 대기압지지기구(4012)와 전면판(4006)의 재료 및 구조가 서로 다르면 작은 갭의 양 측면 사이에 전위차가 발생하고, 이 갭이 작기 때문에 상당히 강한 전계가 발생한다. 그 결과, 방전이 발생해서 화질을 저하시킨다고 하는 문제가 있다. 전위규제 전극이 공급되더라도 전위규제전극과 대기압지지기구 사이에 형성될 수있는 갭은 그 내부에 방전을 일으킨다.
따라서, 본 발명에서는 전위규제전극이 공급되고, 또한 이 전위규제전극은 간격부재와 접촉하게 된다.
또한, 접촉하게 되어 있는 표면이 설계상의 오차, 전위규제전극과 간격부재와의 접촉구조에 있어서의 접촉면의 조립 도는 조도상의 오차의 존재 때문에 완전히 접촉하지 않는 경우가 있다. 예를 들면, 표면이 일부에서만 접촉하게 되어 있고 다른 부분에서는 접촉하지 않는 경우, 접촉하지 않는 부분은 서로 접근하더라도 다른 전위를 가질 가능성이 있다. 따라서 본 발명은 전극(저저항 박막)을 간격부재위에 형성하고 그리고 상기 전극을 전위규제전극과 접촉시킴으로써 또는 이 전극을 전위규제전극 근방에 놓아서 이 전극과 전위규제전극을 전기적을 접속함으로써 비정상적인 방전을 억제한다.
이하, 첨부도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
(제 1실시예)
도 1은 본 발명의 화상표시장치의 제 1실시예의 구성을 표시하는 사시도이다. 또한, 도 1은 화상표시장치의 내부구조를 표시하기 위해서 그의 화상표시패널의 일부를 잘라낸 화상표시장치를 표시한다. 도 1에 있어서, (1005)는 외부용기(배면판); (1006)는 측벽; (1007)은 전면판을 표시한다. 배면판(1005),측벽(1006) 및 전면판(1007)은 화상표시패널의 내부를 진공으로 유지하기 위한 밀폐용기를 구성한다.
배면판(1005)은 기판(1001)에 구비되어 있으며, 복수의 표면전도형전자방출장치(1002)는 기판(1001)위에 매트릭스로 형성되어 있다. 전면판(1007)위에는 형광체막(1008)과 금속백킹(1009)이 형성되어 있다.
또한, 스페이서(대기압지지기구)가 배면판(1005)과 전면판(1007)사이에 방향으로 소정 간격을 두고 형성되어 있다. 또한 양극(1014), 전위규제전극(1015)등의 주요부의 구성과 스페이서(1012)와의 위치관계는 후에 상세히 설명한다.
밀폐용기가 조립되면, 각 부재의 접합부의 충분한 강도 및 충분한 기밀성으 로 유지를 위해 그 접합부의 밀봉접합을 행하는 것이 필요하다. 여기서, 밀봉접합은 접합부 상에 프릿 글라스를 코팅하고 이 플릿글라스를 공기 또는 질소 분위기 에서 400-500℃에서 10분 이상 연소시킴으로써 달성된다. 밀폐용기의 내부를 진공이 될때까지 배기하는 방법은 후에 설명한다. 또한, 밀폐용기의 내부는 10-4(㎩)정도의 진공으로 유지된다. 화상표시장치의 표시영역이 커짐에 따라서 밀폐용기의 내부와 외부 사이의 압력차 때문에 배면판(1005)과 전면판(1007)의 변형 또는 파괴를 방지하는 수단이 필요하게 된다.
배면판(1005)과 전면판(1007)의 두께를 두껍게 하는 방법은, 이 방법이 화상표시장치의 무게를 증가시킬 뿐만 아니라, 화상을 비스듬히 보았을 때 화상의 왜곡과 변위를 발생시키기 때문에 바람직하지 않다. 이에 반하여, 본 발명은 상기한바와 같이 배면판(1005)과 전면판(1007) 사이의 대기압을 지탱하기 위해, 비교적 얇은 유리판으로 이루어진 스페이서(1012)를 구비하고 있다. 이 구조를 채용함으로써 다전자빔이 형성되는 기판(1001)과 형광체막(1008)이 형성되는 전면판(1007) 사이의 공간이 통상 서브밀리미터 내지 수 밀리미터 정도로 유지되고, 밀폐용기의 내부가 고진공으로 유지되고, 또한 밀폐용기의 변형 및 파괴를 방지할 수 있다.
본 실시예에 있어서, 기판(1001)은 배면판(1005)에 고정되고, 기판(1001)상에는 NXM표면전도형전자방출장치(1002)가 형성된다. N과 M은 2 이상의 양의 정수이고, N과 M은 표시되어야 할 대상이 되는 화소의 수에 따라 적절하게 설정된다. 본 실시형태에 있어서 N은 1,440으로 설정하고, M은 480으로 설정한다. N×M표면전도형전자방출장치는 행방향의 M개의 배선(1003)과 열방향의 N개의 배선(1004)을 가진 순매트리스 내에 배선되어 있다. 기판(1001), 전자방출장치(1002), 행방향의 배선(1003) 및 열방향의 배선(1004)으로 이루어진 부분은 다전자빔원으로 칭한다.
본 발명은 다전자빔원의 기판(1001)의 밀폐용기의 배면판(1005)에 고정되어 있는 구성을 가진다. 그러나, 다전자빔원이 충분한 강도를 가질 경우, 다전자빔원의 기판(1001)자체를 밀폐용기의 배면판(1005)으로서 사용할 수 있다. 또한, Dx1-Dxm, Dy1-Dyn 및 Hv는 화상표시패널과 도시하지 않은 전기회로와의 전기접속을 위한 밀폐용기의 단자들을 표시한다. 단자Dx1-Dxm은 구성방향의 배선(1003)과 접속되어 있고, 단자Dy1-Dyn은 열방향의 배선(1004)과 접속되어 있으며, 단자Hv는 금속백킹(1009)을 포함하는 양극(1014)과 접속되어있다.
또한, 밀폐용기의 내부를 진공상태로 하기 위한 배기는 상기 밀폐용기의 조립 후 10-6(㎩)정도의 진공도까지 도시하지 않는 배기 파이프와 접속된 진공펌프에 의해 행해진다. 그후, 배기파이프가 밀봉되면. 밀폐용기내의 진공도를 유지하기 위해서 밀봉 직전 또는 직후에 밀폐용기 내의 소정 위치에 게터박막이 형성된다. 이 게터박막은 히터 또는 고주파가열을 사용해서, 예를 들면 주요구성요소가 Ba인 게터재료의 가열 및 기화에 의해 형성된 박막이며, 밀폐용기의 내부는 게터막박의 흡수동작때문에 1×10-3(Torr) 내지 10-5(Torr)의 진공도로 유지된다.
다음에, 본 실시예의 화상표시장치의 주요부의 구성을 설명한다, 도 2는 도 1의 화상표시장치의 스페이서(1012)의 주변구조를 상세히 표시하는 모식적단면도이다. 도 2는 스페이서(1012)가 스페이서 고정부재(1013)에 인접해 있는 부분의 단면도로서, 그 부분을 스페이서(1012)의 길이방향에 직교하는 방향에서 보았을 때의 단면도이다. 또한, 도 2에 있어서, 도 1과 동일한부호로 표시된다. 도 2에 있어서, 우선, 배면판(1005), 전판(1007) 및 스페이서(1012)는 도 1과 동일한 것이다.
양극(1014)과 전위규제전극(1015)는 전면판(1007) 위에 형성되고, 고전압전원으로부터 양극(1014)에 가속전위Va가 인가된다. 전위규제전극(1015)은 접지전위와 접속된다. 스페이서(1012)는 양극(1014)의 영역으로부터 위부까지 뻗어있다. 스페이서(1012)는 전면판(1007) 위의 양극(1007) 위의 양극(1014) 및 전위규제전극(1015)과 접촉하고 있다. 또한, 스페이서(1012)는 스페어서고정부재(1013)에 의해 배면판(1005)의 소정 위치에 고정되어 있다.
스페이서(1012)는 양극(1014), 전위규제전극(1015) 및 배면판(1005)의 화상표시영역의 전극(배선)과 접촉해서 형성되거나 그 근방에 형성된 전극(1016), (1017) 및 (1018)을 구비하고 있으며, 또한 양극(1014), 전위규제전극(1015) 및 배면판(1005)의 각각과 전기적으로 접속되어 있다. 또한, "간격부재인 스페이서 위에 형성된 전극은 다른 전극과 접촉해서 또는 그 근방에 전기적으로 접속되어 있다"는 것은 2개의 전극이 서로 접촉해서 전기적으로 접속되어 있는 경우 또는 2개의 전극을 전기적으로 접속하기 위하여 서로 접근해 있는 이들 전극 사이에 실질적으로 낮는 저항부재가 존재하는 경우를 표시한다. 예를 들면, 고저항 박막이 스페이서(1012) 위에 형성되는 경우가 고려되며, 이것은 후에 설명한다. 저저항박막(전극)이 다른 전극과 접촉하는 고저항박막 위에 형성되는 경우가 포함되는 것은 물론이다. 한편, 전극(저저항박막)이 우선 형성되고 이 저저항박막 위에 고저항 박막이 형성되는 경우에, 이 전극은 다른 저저항전극(양극(1014), 전위규제전극(1015) 및 배면판(1005등)과 접촉하지만, 이 전극은 고저항박막을 통해서 그들과 전기적으로 접속한다. 또한, 이경우에, 중간박막은 고저항박막이지만, 두께방향의 저항만이 이들 전극 사이에서 고려할 가치가 있다. 예를 들면, 고저항박막의 두께가 1㎛미만이면, 이 저항박막은 실질적으로 두께방향의 저저항 박막으로서 간주할 수 있으며, 따라서 이 전극들 사이에 충분한 전기접속을 실현할 수 있다. 본 발명은 이와 같은 경우를 포함한다.
또한, 본 발명에 있어서, 스페이서(1012)는 배선(1003)과 접촉하고 있는 화상표시영역의 배면판(1005) 위의 X방향의 배선 (행방향의 배선(1003))위에 배치되어 있으며, 전극(1018)은 X방향이 배선은 전위에 의해 규제된다. 또한, 본 발명에 있어서, 전극(1017)은 전면판(1007)은 배면판(1005)의 양자를 접촉한다. 따라서, 전극(1017)은 전면판(1007)의 측면에서 접지와 접속되지만(이 사실은 나중에 설명한다). 전극(1017)은 전면판(1007)의 측면에서 접지와 접속하는 것이 어려울 경우 배면판(1005)의 측면에서 접지와 접속할 수 있다.
또한, 양극(1014)은 색표시를 위해 적색, 녹색, 흑색(R,G,B)형광체를 함유한다. 이 형광체는 도 3(a)에 표시한 바와 같이 블랙매트릭스(1010)의 개방부분에서 독립적으로 도포된다. 또한, 금속백킹은 그 외부(미폐용기의 내부)를 덮는다. 또한, 양극(1014)은 가속전위가 공급되는 부분이고, 양극(1014)은 이 양극(1014)의 전영역에 걸쳐 가속전위를 적절히 공급하기 위해서 양호한 도전재료를 포함한다. 본 실시예에 있어서, 금속백킹(1009)은 양호한 도전재료에 상당한다. 또한, 본 실시예에 있어서, 양극(1014)의 주변부분에는 이 양호한 도전재료가 배치되어 있다. 이 주변부분은 실질적으로 양극(1014)의 외주를 규제한다. 또한. 가속전위는 밀폐용기의 외부로부터 주변부분까지 공급된 후, 이 가속전위는 이 주변부분과 금속백킹(1009)을 개재해서 양극(1014)의 전영역에 공급된다. 또한, 이 실시예에 있어서, 양극(1014)은 블랙매트릭스(1010)를 포함한다. 스페이서(1012)들은 그들과 접촉하고 있는 블랙매트릭스(1010)의 X방향의 구성요소 위에 배치되어 있다. 또한, 전위규제전극(1015)은 접지전위와 접지하고 있다. 또한, 복수의 스페이서(1014)가 도 1에 표시한 바와 같이 설치되어 있고 그들 모두가 전위규제전극(1015)과 접촉하는 것이 바람직하지만, 그들의 적어도 하나가 전위규제전극(1015)과 접촉하는 것도 허용할 수 있다.
상기한 바와 같이, 전면판(1007)의 기판의 표면으로부터 양극(1014) 및 전위규제전극(1015)의 높이는 대략 동일하게 되어 있다. 또한, 스페이서(1012)는 이들 전극의 양자와 접촉하고 있다. 본 발명자들이 패널에 대한 그 조립 및 그 내부의 진공까지의 흡인 후 화상표시패널을 분석해서 관찰 했을때, 본 발명자들은 양극(1014)의 전극 및 전위규제전극(1015)의 스페이서(1012)와의 접촉부가 대기압에 의해 가압됨으로써 전극의 재료가 분쇄되는 궤적을 관찰할 수 있었다. 이들 부분은 확실히 접촉하고 있는 것이 입증되었다. 또한, 스페이서(1012), 배면판(1015) 및 전면판(1007)을 가진 화상표시패널을 조립하기 전에 본 발명자들은 접촉형표면조도시험기로 스페이서(1012)의 접촉점의 근방의 화상표시영역의 외부의 블랙매트릭스(1010)에서의 평균높이를 측정했다. 그 결과, 높이는 10.2마이크로미터였고, 표면조도는 Ra=1.5마이크로미터였다. 또한, 본 발명자들이 접촉형표면조도시험기로 스페이서(1012)의 접촉점의 근방의 전위규제전극(1015)에서의 평균높이를 측정했을 때, 본 발명자들은 높이가 9.5마이크로미터이고, 표면조도가 Ra=1.3마이크로미터라는 결과를 얻었다. 또한, 블랙매트릭스(1010)위에 형성된 금속백킹(1009)의 존재는, 이 금속백킹(1009)이 충분히 얇고 또한 간격부재와의 접촉에 의해 쉽게 분쇄되기 때문에 간격부재와 양극(1014)과의 접촉에는 겨의 방향을 주지 못한다. 즉, 양극(1014)의 평가가 행해질 때 금속백킹(1009)은 무시된다. 그러나, 금속백킹이 유효두께를 가졌을 경우에는 그 두께는 고려해야 한다.
또한, 전면판(1007)위의 전위규제전극(1015)과 양극(1014) 사이의 영역(1023) 및 양극(1014)에 접촉하는 스페이서(1012)영역과 전위규제전극(1015)에 접촉하는 스페이서(1012)의 영역 사이의 영역(1022)에, 10㎛의 공간(작은 갭)이 존재한다. 고저항막(이 막의 재료 및 제조 방법은 나중에 설명함)은 영역(1023)에 형성하고, 양극(1014) 및 전위규제전극(1015) 사이의 전위는 저항분할에 의해 분할되어 각각의 위치에서의 전위를 형성한다. 더욱이, 고저항막(이 막의 재료 및 제조방법은 나중에 설명함)은 스페이서(1012)위에 형성하고, 양극(1014)에 접촉하는 영역 및 전위규제전극(1015)에 접촉하는 영역 사이의 전위는 저항분할에 의해 분할되어 각각의 위치에서 전위를 형성한다.
또한, 양극(1014)에 접촉하는 모든 스페이서(1012) 영역이 양극(1014)에 접촉하는 것은 아니지만, 전극의 형성영역이 접촉영역에 일치하도록 스페이서(1012)위에 형성하기때문에 접촉영역의 전기전위는 양극(1014)의 전기전위와 대략 동일하게 될 수 있다. 또한, 전위규제전극(1015)에 접촉하는 모든 스페이서(1012)의 영역이 전극(1015)에 접촉하는 것은 아니지만, 전극의 형성영역이 접촉영역에 일치하도록 스페이서(1012)위에 전극이 형성하기 때문에, 접촉영역의 전위는 전위규제전극(1015)의 전위와 대략 동일하게 될 수 있다. 그 결과, 양극(1014)의 전위와 대략 동일한 전위를 가지는 전극 및 전위규제전극(1015)의 전위와 대략 동일한 전위를 가지는 전극이, 양극(1014) 및 전위규제전극(1015) 사이의 거리와 동일한 거리로 설정된다. 실제로, 거리사이의 차이는 20%범위 이내일 수 있다. 더욱이, 거리의 정확도에 유의하면, 전위규제전극(1015)의 측면위에 양극(1014) 단부의 위치및 양극(1014)의 전위와 대략 동일한 전위를 가지는 스페이서(1012)위에 전극 단부의 위치와의 차이는, 양극(1014)과 전위규제전극(1015) 사이 거리의 10%이하의 범위내에 설정된다. 전위규제전극(1015)의 위치와 이 전위규제전극(1015)의 전위와 대략 동일한 전위를 가지는 스페이서(1012)위의 전극 위치 사이의 차이도 또한 마찬가지로 설정된다.
상기 설명한 설정에 의해 영역(1022)의 전위규제전극(1015)과 양극(1014) 사이의 거리 및 영역(1023)의 전위규제전극(1015)과 양극(1014) 사이의 거리를 대략 동일하게 함으로써 영역 (1022)과 영역(1023) (영역 (1022)과 영역(1023) 사이 거리의 일부는 근접하게 됨)의 대향부분에서 전위를 대략 동일하게 할 수 있다. 그 결과, 전위차는 작은 갭에서 발생하기 어려우므로, 고전계는 발생하기 어렵다. 이런 구조의 화상표시장치는 가속전위(Va)를 10kV에서 구동하는 경우, 방전은 관측되지 않으며, 화상표시장치가 양호한 화질로 표시되는 것을 확인하였다. 더욱이, 가속전위(Va)를 양극에 인가하지 않는 경우 및 다중전자빔원을 구동하지 않는 상태에서 가속전압(Va)의 점진적인 증가에 따라 화상표시장치가 방전을 시작하는 전압(Vb)을 얻는 경우에 전압(Vb)은 14.5kV이었다. 그런데, 양극(1014) 및 전위규제전극(1015) 사이의 거리는 2mm이었고, 이에 대하여는 후술한다.
다음에, 화상표시패널로서 사용하는 다중전자빔원에 대하여 설명한다. 본 실시예의 화상표시장치에서 사용되는 다중전자빔원의 재료, 형상 및 제조방법은 제한되는 것은 아니지만, 다중전자빔원이, 순매트릭스배열 또는 사다리형상의 배열로 배치된 냉 음극소자로 이루어진 전자원인 경우인 한 임의의 재료, 형상 및 제조방법을 사용하여도 된다. 따라서, 예를 들면, 표면전도형 전자방출소자, 및 FE 타입, MIM타입 또는 다른 타입의 냉 음극소자를 사용할 수 있다. 그러나, 저가이고 대형 표시스크린을 가지는 화상표시장치가 요구되는 조건하에서, 표면전도형 전자방출소자는 냉음극소자중에서 특히 바람직하다.
즉, FE타입 냉 음극소자는, 이미터콘과 그 게이트전극의 상대위치 및 형상이 전자방출특성에 크게 영향을 끼치기 때문에 상당히 정밀한 제조기술을 필요로 한다. 상기와 같은 사실은 스크린 확대 및 제조단가의 저감을 실현하는 데 있어 불리한 요소가 된다. 또한, MIM타입 냉음극소자에서는 절연층과 상부전극의 막이 얇고 단일화할 필요가 있으므로 스크린의 확대와 제조단가의 저감을 실현하는 데 있어 또한 불리한 요소가 된다. 이 점에 대하여, 표면전도형전자방출소자의 제조방법은 비교적 간단하기 때문에, 스크린영역의 확대 및 제조단가의 감소가 용이하다.
더욱이, 본 발명의 발명자들은 미립자막으로 형성된 전자방출부 또는 외주부를 가지는 표면전도형전자방출소자가 초전자방출특성을 가지고 제조가 용이한 것을 발견하였다. 그 결과, 표면전도형전자방출소자는 화상표시장치의 다중전자빔원을 사용하기에 가장 적합하다. 따라서, 본 실시예의 화상표시패널은, 미립자막에 의해 형성되는 전자방출부 또는 외주부를 가지는 표면전도형전자방출소자를 사용한다.
다음에, 화상표시패널을 위해 사용되는 전면판(1007)의 제조방법 및 구조물에 대하여 구체적인 예를 이용하여 설명한다. 전면판(1007)의 기판으로서, 예를 들면, 소다석회유리등의 유리, Na등의 불순물을 거의 함유하지 않는 유리, 전기절연성이 증가하는 구성요소로서 알카리 접지금속을 함유하는 유리(예를 들면, 아사히유리주식회사에 의해 제조된 PD200)를 사용할 수 있다. 본 실시예에서는, 아사히유리주식회사에 의해 제조된 PD200을 사용한다. 제조방법은 다음과 같다. PD200의 기판을 세척 및 건조한 후에, 유리페이스트와 흑색안료로 이루어진 흑색안료페이스트를 사용하여 화상표시영역에서 10㎛ 두께의 설계값에 의거한 스크린인쇄방법에 의한 블랙매트릭스(1010)가 도 3a에 도시된 매트릭스처럼 형성된다. 형광체의 색혼합을 방지하고, 빔의 작은 발산에 기인한 색 전이를 방지하고, 또한 화상대조의 개선을 위한 외부광을 흡수하기 위해 블랙매트릭스(1010)를 형성한다.
본 실시예에서는, 블랙매트릭스(1010)는 스크린인쇄방법에 의해 제조되지만, 이 제조방법에 제한되는 것은 아니고, 예를 들면, 광리소그래피방법이 사용될수있음은 물론이다. 더욱이, 유리 페이스트 및 흑색안료를 함유하는 흑색 안료 페이스트는 블랙매트릭스(1010)의 재료로서 사용되지만, 재료가 흑색안료페이스트에 제한되지 않는 것은 당연하다. 예를 들면, 카본블랙동이 사용되어도 된다. 더욱이, 블랙매트릭스(1010)는 도 3a에 도시된 매트릭스형태로 이루어지지만, 형태가 매트릭스에 제한되지 않는 것은 당연하다. 도 3b에 도시된 삼각형 형상의 배열, 줄무늬 형상의 배열(도시되지 않음)등이 사용되어도 된다.
또한, 고저항막은, 전면판(1007)위의 전위규제전극(1015) 및 양극(1014) 사이의 영역(1023)의 일부에 형성된다. 본 실시예에서는, 고저항막은 후술하는 WGeN으로 제조된다. 막의 형성조건은 다음과 같다. 전체압력은 1.5Pa이고; Ar의 흐름속도는 50sccm이고; N2의 흐름속도는 5sccm이고; W목표물에 고주파수전원을 600W로 인가하고; GeW목표물에 고주파수전원을 600W로 인가하고; 시트저항값은 약 4x1011(Ω/?)이다.
다음에, 도 4a에 도시된 바와 같이, 양극외주부(1024)는 화상표시영역(1019)의 외부측에 형성된다. 폭이 4mm이고 두께가 10㎛로 설계된 층으로서 은입자를 함유하는 도전성페이스트 및 유리페이스트의 스크린 인쇄방법에 의해 양극외주부(1024)를 형성한다. 양극외주부(1024)가 본 실시예의 스크린 인쇄방법에 의해 형성되지만, 본 발명의 양극외주부(1024)를 형성하는 방법은 스크린인쇄방법에 제한되지 않는 것은 당연하다. 예를 들면, 광리소그래피방법이 양극외주부(1024)의 형성을 위하여 이용되어도 된다. 또한, 유리페이스트 및 은입자를 함유하는 도전성페이스트가 양극외주부(1024)의 재료로서 이용되지만, 재료가 이 재료에 제한되지 않는 것은 당연하다. 예를 들면, 블랙카본등이 사용되어도 된다.
다음에, 도 4a에 도시된 바와 같이, 2mm의 공간을 가진 양극(1014)의 외부측에 전위규제전극(1015)을 형성한다. 폭이 4mm이고 두께가 10㎛로 설계된 층으로서, 은입자를 함유하는 도전성페이스트 및 유리페이스트의 스크린인쇄에 의해 전위규제전극(1015)을 형성한다. 전위규제전극(1015)가 본발명의 스크린인쇄방법에 의하여 제조되지만, 본발명의 전위규제전극(1015)을 형성하는 방법은 스크린인쇄방법에 제한되지 않는 것은 당연하다. 예를 들면, 광리소그래피방법이 전위규제전극(1015)을 형성하기 위하여 이용되어도 된다. 또한, 은입자를 함유하는 도전성페이스트 및 유리페이스트는 전위규제전극(1015)의 재료로서 이용되지만, 상기 재료는 전술한 재료에 제한되지 않는 것은 당연하다. 예를 들면, 블랙카본등이 사용되어도 된다.
블랙매트릭스(1010), 양극외주부(1024) 및 전위규제전극(1015)은 상기의 분리공정에서 형성되지만, 그들의 높이는 그들과 스페이서(1012)의 접촉을 고려하여 대략 동일한 것이 바람직하다. 따라서, 그들의 적어도 2종류의 재료로 이루어지는 것이 바람직하고, 그들의 3종류의 재료로 이루어지는 것이 더욱 바람직하고, 상기와 같은 경우에 그들의 두께가 용이하게 제조되므로 그들을 동시에 제조하는 것이 바람직하다. 또한, 전위규제전극(1015)을 전외주부에 걸쳐서 양극(1014)의 주위에 형성하고, 전위규제전극(1015)을 형성하는 방법은 형태에 제한되지 않으며, 양극(1014) 및 외부측의 사이에서 발생하는 방전이 문제가 되는 위치에서만 전위규제전극(1015)을 형성하여도 된다. 그러나 전위규제전극(1015)의 외부측의 전계는 이와 같은 경우에 양호하게 완화할 수 있기 때문에 양극(1014)의 외주부 전체에 걸쳐서 전위규제전극(1015)을 형성하기 위해 가압하는 것이 더욱 바람직하다.
다음에, 도 3a에 도시된 바와 같이, 적색, 청색 및 청색의 3개의 컬러 형광체는 블랙매트릭스(1019)의 개구부에서 3회에 걸쳐서 하나씩 형성되어 적색, 청색 및 흑색의 형광체 페이스트로 스크린인쇄방법에 의해 약 20㎛의 두께로 된다. 형광체막이 본 실시예의 스크린인쇄방법에 의해 형성되지만, 형광체막의 형성방법은 스크린인쇄방법으로 제한되지 않는 것은 당연하다. 형광체막(1008)은, 예를 들면, 광리소그래피방법에 의해 형성되어도 된다. 또한, CRT전계에서 사용된 P22형광체, 또는 적색 형광체(P22-RE3; Y2O2S:Eu3+), 청색형광체(P22-B2;ZnS:Ag, Al) 및 녹색 형광체(P22-GN4;ZnS: Cu,Al)가 본 실시예에서 사용되지만, 형광체는 이에 제한되지 않고 다른 형광체가 사용되어도 됨은 물론이다.
다음에, 수지 증간층은 브라운관의 분야에서 알려진 박막공정에 의해 형성된 후에, 금속 증착막이 형성된다. 마지막으로, 수지중간층은 열분해되어 제거됨으로써 금속백킹(1009)이 제조된다. 양극(1014)이 형성된다. 또한, 가속전압을 고전압인출부(1021)(여기에서는 양극 외주부(1024)의 인출부)에 공급하는 고전압유도단자(1031)가 도 4b에 도시된 바와 같이 전면판(1007)위에 형성되고, 고전압을 유도하는 단자(Hv)는 고전압전원(1020)에 접속한다. 또한, 전위규제전극(1015)의 인출부(1028)는 접지접위에 접속한다.
다음에, 화상표시패널에 사용되는 스페이서(1021)의 구조물과 제조방법에 대해서 구체적인 예에 의해 설명한다. 도 5는 도 1의 선(5-5)을 따라서 취한 도 1의 화상표시장치의 모식적인단면도이다. 도 5의 화상표시장치의 각 부분의 참조번호는 도 1의 참조번호에 대응한다. 스페이서(1012)로서는, 절연부재(1026)에 대한 방출을 방지하는 고저항막(1027)이 형성됨으로써 제조된 스페이서가 사용된다. 또한, 전극(1016)은 저저항막에 전면판(1007)의 내부측(양극 (1014))을 대향하는 각각 스페이서(1012)의 측면 및 한쪽 접촉면위에 형성되고, 전극(1018)은 저저항막에 기판(1001)의 표면(행방향의 배선(1003) 및 열방향의 배선(1004))을 대향하는 각각의 스페이서(1012)의 다른쪽 접촉표면위에 형성한다. 또한, 도 2에 도시한 바와 같이, 전위규제전극(1015)에 대향하는 각각의 스페이서(1012)의 측면 및 한쪽접촉면위에 저저항막을 가진 전극(1017)을 형성한다. 그런데, 고저항막은 상기 설명한 바와 같이 저저항막위에 형성되어도 된다.
목적을 이루기 위해 필요한 다수의 스페이서(1012)를 목적을 이루기 위해 필요한 그들 각각 사이에 거리를 두고 배치한다. 스페이서(1012)는 기판(1001)의 표면 및 전면판(1007)의 내측에 접촉한다. 또한, 고저항막(1027)은 밀봉패키지의 진공상태에서 노출된 절연부재(1026)의 표면위에 적어도 형성된다. 여기서, 고저항막(1027)은, 각각 스페이서(1012)위의 전극 (1016) 및 (1018)을 통하여 기판(1001)의 표면(행방향의 배선(1003) 및 열방향의 배선(1004))의 표면 및 양극(1014)등의 전면판(1007)의 내부측에 전기적으로 접속한다. 여기서 설명한 실시예에서는, 스페이서(1012)의 형태는 박판이고 스페이서(1012)는 행방향의 배선(1012)의 일부에 평행하게 배열되어 배선(1003)에 접촉하여 전기적으로 접속된다.
스페이서(1012)로서 기능하기 위해서는, 스페이서는 기판(1001)위의 행방향의 배선(1003)과 열방향의 배선(1004)과 전면판(1007)의 내부면위의 양극(1014) 사이에 인가된 고전압을 견디는 정도의 전기절연성을 갖도록 요구되고, 스페이서(1012)는 스페이서(1012)의 표면위에 충전되는 것을 방지할 수 있는 정도의 전기도전성을 갖도록 요구된다. 또한, 다중전자빔원과 양극(1014) 사이에서 그리드전극등의 제어전극을 사용하는 구조에서 스페이싱부재를 제어전극 및양극(1014) 사이에 형성하는 경우에 본 발명을 적용할 수 있다. 이 경우에, 스페이싱부재는 양극(1014) 및 제어전극 사이의 전압을 견디는 정도의 전기절연성을 가져야하며, 스페이서(1012)의 표면위에서 충전하는 것을 방지하는 정도의 도전성을 가져야 한다. 절연부재(1026)가 스페이서(1012)의 기판으로서 이용하는 경우에, 다음 재료를 절연부재(1026)로서 사용할 수 있다. 즉, 예를 들면, 실리카유리, Na등의 불순물을 감소된 양으로 함유하는 유리, 전기절연성이 증가하는 구성요소로서 알카리 토금속을 함유하는 유리(아사히 유리주식회사에 의해 제조된 PD200), 소다 석회유리, 알루미나 등의 세라믹부재등을 사용할 수 있다. 그런데, 절연부재(1026)의 열팽창계수는 밀봉패키지 및 기판(1001) 부재의 열팽창계수와 근사한 것이 바람직하다. 본 실시예에서는, 아사이유리주식회사에 의해 제조된 PD를 이용한다.
스페이서(1012)를 구성하는 고저항막(1027)에 있어서, 고전위측위에 전면판(1007)(양극1014)에 인가되는 가속전위(Va) 및 충전방지막인 고저항막(1027)의 저항값(Rs)에 의한 저전위측인 후면(1005)측의 전위(또는 전위규제전극(1015)의 전위) 사이의 전위차를 분할함으로써 얻은 전류값이 흐른다. 따라서, 스페이서(1012)의 저항값(Rs)는 충전 및 장치의 전원소비를 방지하고자하는 관점으로부터 매우 바람직한 범위내에서 설정될 것이 요구된다. 충전방지의 관점에서 볼때, 스페이서(1012)의 표면저항 R/□은 1414Ω이하인 것이 바람직하다. 표면저항 R/□은 충전방지의 충분한 효과를 얻기 위하여 1013Ω인 것이 더욱 바람직하다.표면저항 R/□의 저경계는 스페이서(1012)의 형상 및 스페이서(1012)사이에 인가된 전압에 따라서 좌우되고, 저경계는 107Ω이상인 것이 바람직하다.
절연부재(1026)위에 형성된 충전방지막인 고저항막(1027)의 두께t는 10nm 내지 1㎛ 범위이내인 것이 바람직하다. 재료의 표면에너지에 따라서 조건이 다르겠지만, 기판에 대한 재료의 흡착특질 및 기판의 온도, 10nm 이하의 두께를 가지는 박막은 일반적으로 아일랜드로 형성하고, 박막의 저항은 불안정하며 박막의 재현성이 낮다. 한편, 충전방지막의 두께t가 1㎛이상인 경우에, 막의 응력이 증가하여 막의 박리위험성이 높아진다. 또한, 막을 형성하기 위한 주기가 장기화되므로, 생산성이 악화된다. 결과적으로, 두께"t"는 50-500nm의 범위내에서 설정되는 것이 바람직하다. 표면저항 R/□가 ρ/t이고 표면저항 R/□의 바람직한 범위 및 두께"t"는 상기에서 설명했기 때문에, 충전방지막의 비저항ρ는 10 내지 1010Ωㆍcm 범위이내인 것이 바람직하다. 표면저항 R/□ 및 두께"t"의 보다 바람직한 범위를 현실화하기 위해서는 비저항ρ는 104내지 108Ωㆍcm 범위내에 있어야 한다.
전이금속 및 게르마늄 합금 질화물의 저항값은 전이금속의 성분 조절에 의해 양호한 도전재료로부터 절연체까지의 폭넓은 범위로 제어할 수 있으며, 질화물은 충전방지의 특성을 가지는 고저항막(1027)의 다른 재료와 같은 재료가 바람직하다. 또한, 화상표시장치의 제조공정에서 질화물의 저항값의 변화는 거의 없으므로, 질화물은 안정한 재료이다. 전이금속으로서 Ti, V, Cr, Mn, Fe, Co, Cu, Zr, Nb, Mo, Hf, W등을 사용할 수 있다.
합금의 질화막을, 스퍼터링, 잘화물가스분위기에서의 반응스퍼터링, 전자빔증착, 이온도금, 이온의 조력에 의한 퇴적등의 박막형성수단에 의해 절연부재위에 형성한다. 금속산화막은 마찬가지의 박막형성방법에 의해 형성할 수 있지만, 이런 경우의 몇몇 산소가스를 질소가스를 대체하여 사용하여도 된다. 이외에도, 금속산화막을 CVD방법 및 알킬옥사이드코팅방법에 의해 또한 형성할 수 있다. 증착방법, 스퍼터링방법, CVD방법 및 플라즈마CVD방법에 의해 카본막을 제조한다. 특히, 비결정탄소을 제조하는 경우, 막이 형성하는 동안에 대기에서 함유된 수소로 제조되거나, 막을 형성하는 가스로서 탄화수소가스를 이용하여도 된다.
본 실시예에서는, 고저항막(1027)을 스퍼터링방법에 의해 형성한다. 막(1027)의 형성조건은 다음과 같다. 전체 압력은 1.5Pa이다. Ar의 흐름속도는 50sccm이다. N2의 흐름속도 5sccm이었다. W목표물에 대해서는 고주파수전원 180W를 인가하였고, Ge목표물에 대해서는 고주파수전원 600W를 인가하였다. 이와 같이 제조된 스페이서의 시트저항값은 2 x 1012[Ω/?]으로 측정되었다.
고전위측의 전면판(1007)(양극(1014) 및 기판(1001)(배선 (1003), 배선 (1004) 등) 및 저전위측의 전위규제전극(1015)이 스페이서(1012)와 전기적으로 접속하여 스페이서(1012)의 전극 (1016), (1018) 및 (1017)을 형성하고, 고저항막(1027)의 저항값 보다 낮은 저항값을 가지는 재료는 스페이서(1027)의 재료로서 충분하게 선택되어야 한다. 재료를 이하 재료 중에서 적절하게 선택할 수 있다.: 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd등의 금속; 합금; Pd,Ag, Au, RuO2, Pd-Ag 등의 금속, 산화금속, 유리 등으로 이루어진 인쇄용도체; In2O3-SnO2등의 투명도체; 폴리실리콘의 반도체재료 등이 있다. 본 실시예에서는, 전극 (1016), (1017) 및 (1018)은 Ti(하부층; 200Å) 및 Pt(800Å)로 이루어진 저저항막을 스퍼터링함으로써 형성된다.
(제 2실시예)
본 발명의 화상표시장치의 제 2실시예에 대하여 이하에 설명한다. 그런데, 화상표시장치의 전체적인 구조는 제 1실시예와 동일하기 때문에, 본 실시예의 특징적인 구조만 이하 상세하게 설명한다. 도 6은 본발명의 제 2실시예의 주요부의 구조를 도시하는 모식적인 단면도이고, 도 2와 마찬가지로 스페이서(1012)의 세로방향과 직교하는 방향으로 관찰한 스페이서고정부재(1013) 및 스페이서(1012) 중의 하나의 단면도이다.
양극(1014), 전위규제전극(1015) 및 후면판(1005)의 화상표시영역의 접촉부에서 전위에 의해 각각 규제되는 전극 (1016),(1017) 및 (1018)을 스페이서(1012)에 형성하며, 전극 (1017) 및 (1018)을 서로 전기적으로 접속한다. 여기, 스페이서(1012)는 배선편과 접촉하는 화상표시영역의 후면판(1005)위에서 X방향으로 배선편위에 배치하고, 전극(1018)을 X방향의 배선편의 전위에 의해 규제한다. 그런데, 본 실시예에서는, 전위규제전극(1015)을 개재하여 X방향으로 복수의 배선편의 도전성을 방지하기 위하여, 서로 인접하는 스페이서(1012) 사이의 전위규제전극(1015)위에 적어도 하나의 불연속인 부분을 형성한다.
양극(1014) 및 전위규제전극(1015)을 전면판(1007)위에 형성하고, 가속전위(Va)를 고전압전원으로부터 양극(1014)에 인가한다. 전극 (1017) 및 (1018)을 접속함으로써 X 방향의 배선 전극의 전위에 의해 전위규제전극(1015)을 규제한다. 더욱이, 스페이서(1012)는 양극(1014)의 영역으로부터 바깥쪽으로 뻗어있다. 스페이서(1012)는 전면판(1007)위의 전위규제전극(1015) 및 양극(1014)을 접촉한다. 또한, 스페이서고정부재(1013)에 의해 후면판(1005)위의 소정의 위치에서 스페이서(1012)를 고정한다.
또한, 고저항막을 제 1실시예에서와 마찬가지로 전면판(1007)위의 전위규제전극(1015) 및 양극(1014) 사이의 영역(1023)에서 형성하고, 양극(1014) 및 전위규제전극(1015) 사이의 전위를 저항분할에 의해 분할하여 각각의 위치에서 전위를 형성한다. 또한, 고저항막을 제 1실시예에서와 마찬가지로 스페이서(1012)위에 형성하고, 양극(1014)과 접촉하는 영역 및 전위규제전극(1015)과 접촉하는 영역 사이의 전위를 저항분할에 의해 분할하여 각각의 위치에서 전위를 형성한다. 여기에서, 영역(1022)의 거리(즉 전극 (1016) 및 (1017) 사이의 간격)를 영역(1023)의 거리(즉 양극(1014) 및 전위규제전극(1015) 사이의 간격)와 대략 동일하게 하여 상호간의 간격을 일치하도록 하고, 영역 (1022) 및 (1023)의 대향부(영역 (1022) 및 (1023) 사이의 거리가 가장 근접하게 되는 부분)에서의 전위를 대략 동일하게 한다. 그 결과, 전위차는 작은 갭에서 발생하기 어려우므로, 고전계가 발생하기 어렵다.
이러한 구조의 화상표시장치를 가속전위 Va=10kV로 구동하는 경우, 방전을관찰할 수 없으므로, 양호한 화질을 얻을 수 있다. 또한, 다중전자빔원이 구동하는 않는 상태에서 양극(1014)에 가속전위Va를 인가하여 화상표시장치가 가속전압Va으로서 방전하기 시작하는 전압Vb가 점진적으로 증가하는 경우에, 전압 Vb는 14.0kV이다. 그런데, 제 1실시예에서와 마찬가지로 양극(1014) 및 전위규제전극(1015) 사이의 거리는 2mm이다. 또한, 제 1실시예에서와 마찬가지로 발명자는 접촉형표면거칠기테스터에 의해 전면판(1007)의 유리표면으로부터 스페이서(1012)까지 양극(1014)의 접촉부에서 블랙매트릭스(1010)의 평균높이를 측정한 바, 높이가 10.2㎛이고 표면거칠기 Ra=1.5㎛인 결과를 얻었다. 또한, 발명자들은 접촉형표면거칠기테스터에 의해 전위규제전극(1015)의 평균두께를 측정한 바 두께가 9.5㎛이고 표면거칠기 Ra=1.3㎛라는 결과를 얻었다.
(제 3실시예)
이하, 본 발명의 제 3실시예를 설명한다. 본 실시예의 화상표시장치의 전체구조는 제 1실시예와 동일하기 때문에, 본 실시예의 특징적 구성만을 기술한다. 도 7은 제 3실시예의 주요부의 구성을 나타내는 모식적 단면도이며, 스페이서(1012)의 길이방향에 직각방향으로부터 본, 스페이서(1012)와 스페이서고정부재(1013) 중 하나의 단면도이다.
스페이서(1012)에는 양극(1014), 전위규제전극(1015) 및 배면판(1005)의 화상표시영역에 있어서 접촉점에서의 전위에 의해 각각 규제되는 전극(1016),(1017) 및 (1018)이 설치되어 있다. 여기에 있어서, 스페이서(1012)는 배선편과 접촉하여 화상표시영역내에서 배면판(1005)상의 ×방향으로의 배선편에 배치되어 있고,전극(1018)은 ×방향의 배선편의 전위에 의해 규제된다. 또, 전극(1017)은 전면판(1007)쪽하고만 접촉한다.
양극(1014)과 전위규제전극(1015)은 페이스플레이트(1007)상에 형성되고, 가속전위(Va)가 고전압전원으로부터 양극(1014)에 인가된다. 전위규제전극(1015)은 접지전위에 의해 규제된다. 또, 스페이서(1012)는 양극(1014)의 영역으로부터 외부로 뻗어서 전면판(1007)상의 전위규제전극(1015) 및 양극(1014)과 접촉한다. 또, 스페이서(1012)는 스페이서고정부재(1013)에 의해 배면판(1005)상의 소정의 위치에서 고정된다.
또한, 전면판(1007)의 스페이서(1012)와의 접촉을 양호하게 하기 위하여 전면판(1007)상의 전극규제전극(1015)과 양극(1014)사이의 영역(1023)에 부재(1029)가 설치된다. 부재(1029)는 전면판제조공정에서의 형광체막의 형성이전에 4산화루테늄을 포함하는 글래스페이스트에 의해 10㎛의 설계치이하로 스크린인쇄법에 의해 제조된다. 여기서 부재(1029)로서는 4산화루테늄이 사용되지만, 글래스페이스트가 그에 한정되지 않는 것은 물론이다. 예를 들면, 탄소 등을 포함하는 글래스페이스트를 사용해도 된다.
제 1실시예와 마찬가지로 고저항막이 스페이서(1012)상에 형성되고, 양극(1014)과 전위규제전극(1015)사이의 전위는 저항분할에 의해 분할되어 각 위치에서의 전위를 규제한다. 또, 양극(1014), 전위규제전극(1015) 및 부재(1029)의 높이는 대략 동일하기 때문에, 스페이서(1012)는 화상표시패널의 내부가 진공으로 되면 이들 부품의 모두와 접촉한다. 전면판(1007)과 스페이서(1012)의 접촉점의전위는 모든 점에서 대략 동일해진다.
또한, 본 발명자들은 접촉정도를 확인하기 위해 화상표시패널을 패널에 조립하고, 그 내부를 진공상태로 배기한 후에, 상기 패널을 분석하는 것에 의해 상기 화상표시패널을 관찰한 바, 양극(1014), 전위규제전극(1015) 및 부재(1029)의 스페이서(1012)와의 접촉부분이 대기압에 의해 가압되도록 하는 궤적을 관찰할 수 있었다. 본 발명자들이 스페이서(1012)와 접촉하지 않았던 부재(1029)의 부분의 거리를 측정한 바, 50㎛이상동안 스페이서(1012)와 접촉하지 않았던 어떠한 부분도 발견할 수 없었다. 또, 본 발명자들이 제 1실시예와 마찬가지로 접촉형표면거칠기테스터에 의해 부재(1029)의 평균높이를 측정한 바, 높이는 9.8㎛이었고, 표면거칠기는 Ra=1.6㎛이었다. 또, 본 발명자들이 부재(1029)의 시트저항을 측정한 바, 시트저항은 5×1010(Ω/?)이었다.
또한, 본 발명자들이 접촉형표면거칠기테스터로 전면판(1007)의 글래스표면으로부터 양극(1014)과 스페이서(1012)의 접촉부분에서의 블랙매트릭스(1010)의 평균높이를 측정한 바, 높이는 10.2㎛이었고, 표면거칠기는 Ra=1.5㎛이었다. 또, 본 발명자들은 접촉형표면거칠기테스터로 전위규제전극(1015)의 평균높이를 측정한 바, 높이는 9.5㎛이었고, 표면거칠기는 Ra=1.3㎛이었다.
이러한 구조의 화상표시장치를 가속전압 Va=10㎸에서 구동하였을 때, 방전은 관찰되지 않았고, 양호한 화상품질을 얻을 수 있었다. 또, 다전자빔원이 구동되지 않는 상태에서 양극(1014)에 가속전압(Va)을 인가하고, 이 가속전압(Va)을 점차적으로 증가하여 화상표시장치가 방전을 시작한 전압(Vb)이 얻어졌을 때, 전압(Vb)은 17.2㎸이었다. 또, 양극(1014)과 전위규제전극(1015)사이의 거리는 제 1실시예와 마찬가지로 2㎜이었다.
(제 4실시예)
본 발명의 제 4실시예를 이하 설명한다. 본 실시예의 화상표시장치의 전체구조는 제 1실시예와 동일하기 때문에, 본 실시예의 특징적 구성만을 기재한다. 도 8은, 제 4실시예의 주요부의 구성을 나타내는 도면이고, 스페이서(1012)의 길이방향에 직각인 방향으로부터 본, 스페이서(1012)와 스페이서고정부재(1013)중 하나의 단면도이다.
스페이서(1012)에는 양극(1014), 전위규제전극(1015) 및 배면판(1005)의 화상표시영역에 있어서 접촉점에서의 전위에 의해 각각 규제되는 전극(1016),(1017) 및 (1018)이 설치되어있다. 여기에서, 스페이서(1012)는 배선편과 접촉하여 화상표시영역내의 배면판(1005)상에서 ×방향으로의 배선편상에 배치되고, 전극(1018)은 ×방향의 배선편의 전위에 의해 규제된다.
양극(1014) 및 전위규제전극(1015)이 전면판(107)상에 형성되고, 가속전압(Va)이 고전압전원으로부터 양극(1014)에 인가된다. 전위규제전극(1015)은 접지전위에 의해 규제된다. 또, 스페이서(1012)는 양극(1014)의 영역으로부터 외부로 뻗고, 전면판(1007)상의 전위규제전극(1015) 및 양극(1014)과 접촉한다. 또, 스페이서(1012)는 스페이서고정부재(1013)에 의해 배면판(1005)상의 소정의 위치에서 고정된다.
또, 전면판(1007)과 스페이서(1012)의 접촉을 양호하게 하기 위해 전면판(1007)상의 전위규제전극(1015)과 양극(1014)사이의 영역(1023)에 부재(1029)가 설치된다. 부재(1029)는 전면판의 제조공정에서의 형광체막의 형성이전에 글래스프릿에 의해 10㎛의 설계치이하로 스크린인쇄법에 의해 제조된다. 부재(1029)로서는 글래스프릿을 사용하지만, 재료는 그에 한정되지 않는 것은 물론이다. 다음에, 고저항막을 부재(1029)의 표면상에 형성한다. 제 1실시예의 페이스플레이트(1007)상에 형성된 것과 같은 고저항막을 본 실시예의 고저항막으로서 사용하였다.
또, 제 1실시예와 마찬가지로 고저항막을 스페이스(1012)상에 형성하고, 양극(1014)과 전위규제전극(1015)사이의 전위를 저항분할에 의해 분할하여 각 위치에서의 전위를 규제한다. 또, 양극(1014), 위치규제전극(1015) 및 부재(1029)의 높이는 대략 동일하기 때문에, 화상표시패널의 내부를 진공으로 하였을 때 스페이서(1012)는 이들 모든 부품과 접촉한다. 전면판(1007)과 스페이서(1012)의 접촉점의 전위는 모든 점에서 대략 동일해진다.
또한, 본 발명자들이 접촉정도를 확인하기 위해 화상표시패널을 패널에 조립하고, 그 내부를 진공으로 배기한 후에, 패널을 분석하는 것에 의해 화상표시패널을 관찰한 바, 본 발명자들은 양극(1014), 전위규제전극(1015) 및 부재(1029)의 스페이서(1012)와의 접촉부분이 대기압에 의해 가압되도록 하는 궤적을 관찰할 수 있었고, 접촉부분은 양호한 접촉상태를 나타내었다. 또, 본 발명자들이 제 1실시예와마찬가지로 접촉형표면거칠기테스터로 부재(1029)의 평균높이를 측정한 바, 높이는 10.4㎛이었고, 표면거칠기는 Ra=1.0㎛이었다.
또, 본 발명자들이 부재(1029)표면의 고저항막의 저항을 측정한 바, 막의 시트저항은 5×1011(Ω/?)이었다. 또한, 본 발명자들이 접촉형표면거칠기테스터에 의해 페이스플레이트(1007)의 글래스표면으로부터 양극(1014)의 스페이서(1012)와의 접촉부분에서의 블랙매트릭스(1010)의 평균높이를 측정한 바, 높이는 10.2㎛이었고, 표면거칠기는 Ra=1.5㎛이었다. 또, 본 발명자들이 접촉형표면거칠기테스터로 전위규제전극(1015)의 평균높이를 측정한 바, 높이는 9.5㎛이었고, 표면거칠기는 Ra=1.3㎛이었다.
이러한 구조의 화상표시장치를 가속전압Va=10㎸에서 구동하였을 때, 방전이 관찰되지 않았고 양호한 화상품질을 얻을 수 있었다. 또, 다전자빔원이 구동되지 않은 상태에서 양극(1014)에 가속전압(Va)을 인가하고 이 가속전압(Va)을 점진적으로 증가하여 화상표시장치가 방전을 시작한 전압(Vb)을 얻었을 때, 전압(Vb)은 18.0㎸이었다. 또, 양극(1014)과 전위규제전극(1015)사이의 거리는 제 1실시예와 마찬가지로 2㎜이었다.
(제 5실시예)
본 발명의 제 5실시예를 이하 설명한다. 본 실시예에 의한 화상표시장치의 전체구조는 제 1실시예와 역시 동일하기 때문에, 본 실시예의 특징적 구성만을 기재한다. 도 9는, 제 5실시예의 주요부의 구성을 나타내는 모식적 단면도이고, 스페이서(1012)의 길이방향과 직각방향에서 본, 스페이서(1012)와스페이서고정부재(1013)중 하나의 단면도이다.
양극(1014), 위치규제전극(1015) 및 배면판(1005)의 화상표시영역내에서의 접촉부에서의 전위에 의해 각각 규제된 전극(1016),(1017) 및 (1018)이 스페이서(1012)에 설치되어 있다. 여기서, 스페이서(1012)는 배선편과 접촉하여 화상표시영역내의 배면판(1005)상에 있는 ×방향으로의 배선편상에 배치되고, 전극(1018)은 ×방향의 배선편의 전위에 의해 규제된다. 또, 전면판(1007)과 접촉하기 위해 양극(1014)과 전위규제전극(1015)사이의 스페이서(1012)의 부분에 돌출하는 구성(1030)이 형성되고, 이 돌출하는 구성을 가진 스페이서(1012)의 부분에 재료로서는 알루미나의 세라믹이 사용된다. 돌출하는 구성의 형상에 관해서는, 돌출부의 높이는 10㎛이고, 그 폭은 2㎜이다.
페이스플레이트(1007)위에 양극(1014)과 전위규제전극(1015)을 형성하고, 고압전원으로부터 양극(1014)에 가속전압(Va)을 인가한다. 전위규제전극(1015)은 접지전위에 의해 규제된다. 스페이서(1012)는 양극(1014)의 영역으로부터 외부로 뻗는다. 스페이서(1012)는 전면판(1007)상의 전위규제전극(1015)과 양극(1014)에 접촉하고, 또 스페이서고정부재(1013)에 의해 배면판(1005)상의 소정의 위치에서 고정된다.
제 1실시예와 마찬가지로 고저항막을 스페이서(1012)와 전면판(1007)위에 형성하고, 양극(1014)과 전위규제전극(1015)사이의 전위를 저항분할에 의해 분할하여 각 위치에서의 전위를 규제한다. 본 실시예에서는, 전면판(1007)과 접촉하기 위한 돌출하는 구성(1030)이 형성되기 때문에, 스페이서(1012)는 화상표시패널의 내부를 진공으로 하였을 때 이들 모든 부품과 접촉한다. 전면판(1007)과 스페이서(1012)의 접촉점의 전위는 모든 점에서 대략 동일해진다.
여기에서, 본 발명자들은 접촉정도를 확인하기 위해 화상표시패널을 패널에 조립하고, 내부를 진공상태로 배기한 후에, 상기 패널을 분석하는 것에 의해 상기 화상표시패널을 관찰한 바, 양극(1014)과 전위규제전극(1015)의 스페이서(1012)와의 대기압에 의해 가압되도록 하는 궤적을 관찰할 수 있었고, 또한 막이 스페이서(1012)에 접촉된 전면판(1007)의 고저항막의 부분에서 긁힘을 관찰할 수 있었다. 이들 궤적과 긁힘은, 스페이서(1012)와 접촉된 부분에서 나타났다. 또한, 본 발명자들이, 제 1실시예와 마찬가지로 접촉형표면거칠기테스터로 전면판(1007)의 글래스표면으로부터 양극(1014)의 스페이서(1012)와의 접촉부분분에서의 블랙매트릭스(1010)의 평균높이를 측정한 바, 높이는 10.2㎛이었고, 표면거칠기는 Ra=1.5㎛이었다. 또한, 본 발명자들이 접촉형표면거칠기테스터로 전위규제전극(1015)의 평균높이를 측정한 바, 높이는 9.5㎛이었고, 표면거칠기는 Ra=1.3㎛이었다.
이러한 구조의 화상표시장치를 가속전압 Va=10kV에서 구동하였을 때, 방전이 관찰되지 않았고 양호한 화상품질을 얻을 수 있었다. 또한, 다전자빔원이 구동되지 않은 상태에서 양극(1014)에 가속전압(Va)을 인가하고, 이 가속전압(Va)을 점진적으로 증가하여 화상표시장치가 방전을 시작한 전압(Vb)을 얻을 때, 전압(Vb)은 14.0kV이었다. 또, 양극(1014)과 전위규제전극(1015)사이의 거리는, 제 1실시예와 마찬가지로 2mm이었다.
(비교예)
다음에, 본 발명의 비교예를 설명한다. 본 비교예에 있어서, 화상표시장치의 전체구조는 제 1실시예와 역시 동일하기 때문에, 본 비교예의 특징적 구성만을 기재한다. 또한, 비교예에서와 마찬가지로, 스페이서(1012)가 전위규제전극(1015)과 접촉하지 않는 예는, 상기한 실시예와 비교하기 위해 사용한다. 도 10은 비교예를 도시하는 모식적 단면도이고, 스페이서(1012)의 길이방향과 수직인 방향에서 본, 스페이서(1012)와 스페이서고정부재(1013)중 하나의 단면도이다.
양극(1014)과 전위규제전극(1015)은 페이스플레이트(1007)상에 형성되고, 가속전압(Va)이 고전압전원으로부터 양극(1014)에 인가된다. 전위규제전극(1015)은 접지전위와 접촉되어 접지전위에 의해 규제된다. 스페이서(1012)는 양극(1014)의 영역으로부터 외부로 뻗는다. 스페이서(1012)는 페이스플레이트(1007)상의 양극(1014)과 접촉하지만, 전위규제전극(1015)과는 접촉하지 않는다. 그러나, 스페이서(1012)는, 스페이서고정부재(1013)에 의해 배면판(1005)상에 소정의 위치에서 고정된다.
화상표시영역에는 양극(1014)과 배면판(1005)의 접촉부분분의 전위에 의해 각각 규제되는 전극(1016),(1018)이 형성된다. 또한, 스페이서(1012)는, 배선편과 접촉하여 화상표시영역내에서 배면판(1005)상에 X방향으로의 배선편에 배치되어 있고, 전극(1018)은 X방향의 배선편의 전위에 의해 규제된다.
이에 관해서, 본 발명자들이 접촉형표면거칠기테스터로 전면판(1007)의 글래스표면으로부터 양극(1014)과 스페이서(1012)의 접촉부분에서의 블랙매트릭스(1010)의 평균높이를 측정한 바, 높이는 10.2㎛이었고, 표면거칠기는 Ra=1.5㎛이었다. 또한, 본 발명자들은 접촉형표면거칠기테스터로 전위규제전극(1015)의 평균높이를 측정한 바, 높이는 4.5㎛이었고, 표면거칠기는 Ra=0.5㎛이었다.
또한, 본 발명자들은 스페이서(1012)와 전면판(1007)의 접촉정도를 확인하기 위해 화상표시패널을 패널에 조립하고, 그 내부를 진공상태로 배기한 후에, 상기 패널을 분석하는 것에 의해 상기 화상표시패널을 관찰한 바, 양극(1014)과 스페이서(1012)의 접촉부분이 대기압에 의해 가압되도록 하는 궤적을 관찰할 수 있었고, 이는 그들 부분이 접촉된 것을 나타낸다. 그러나, 전위규제전극(1015)의 부분에서는 궤적을 관찰할 수 없었고, 그것은 그 부분이 접촉하지 않는 것이 명백하다. 이러한 구조의 화상표시장치를 가속전압 Va=10kV에서 구동하였을 때, 방전은 자주 발생하였고, 화상이 크게 열화되었다. 또한, 다전자빔원이 구동되지 않은 상태에서 양극(1014)에 가속전압(Va)을 인가하고, 가속전압(Va)을 점진적으로 증가하여 화상표시장치가 방전을 시작한 전압(Vb)이 얻어졌을 때, 전압(Vb)은 7.6kV이었다.
다음에, 제 1 내지 제 5실시예의 동작을 설명한다. 우선, 실시예는, 스페이서(1012)가 양극(1014)과 전위규제전극(1015)의 양자에 접촉되어 그들과 전기적으로 접촉된 구조를 가지기 때문에, 전위규제전극(1015)의 외부에서의 영역에서 전계는 경감될 수 있다. 이에 의해, 전위규제전극(1015)의 외부에서의 영역의 구조에서 비정상방전이 발생하는 전계가 발생하지 않고, 또한 그들 구조에서 방전을 제거할 수 있다. 또한, 방전의 발생때문에 화질의 열화를 방지할 수 있고, 양호한 화질과 고신뢰도를 가진 화상표시장치는 실현될 수 있다. 또한, 스페이서(1012)의 전위는, 전위규제전극(1015)과 양극(1014)을 전기적으로 스페이서(1012)와 접촉하는 전위규제전극(1015)과 양극(1014)을 접촉하기 위하여 스페이서(1012)위에 전극(1016-1018)의 장착에 의해 확실하게 규제될 수 있기 때문에, 화상표시영역의 외부에서 전면판(1007)과 스페이서(1012) 사이의 전위차는, 전면판(1007)과 스페이서(1012)사이의 구조와 재료사이에 차이가 존재하더라도, 발생되는 것이 어렵다.
또한, 특히, 스페이서(1012)는 전위규제전극(1015)을 접촉함으로써 전위규제전극(1015)과 전기적으로 접촉된(또는 밀접하게 배치된) 전극(1016-1018)을 가지기 때문에, 전위는 전위규제전극과 스페이서(1012)의 접촉점에서 뿐만 아니라 전극부분에서도 확실하게 규제될 수 있다. 또한, 전위가 접촉실패에 기인하여 안정화되지 않는 부분이 제거될 수 있다. 현재, 전극(1016-1018)은 대략 전극부에서 전위를 만들기 위한 목적을 가지고, 전극(1016-1018)이 전극(1016-1018) 주위의 구조의 저항보다 낮은 저항을 가지는 한 목적이 달성될 수 있다. 또한, 스페이서(1012)가 전면판(1007)과 배면판(1005)의 양자에 접촉되는 전극(1017)을 가지는 경우에, 전면판(1007)과 배면판(1005)의 양자는 스페이서(1012)의 전위를 규제할 수 있다. 또한, 전면판(1007)와 배면판(1005)의 하나만이 스페이서(1012)의 전위를 조정하는 전극으로서 장착될 수 있고, 이에 의해 전극의 구조는 단순화될 수 있다.
또한, 스페이서(1012)가 양극(1014)에 접촉되거나 밀접하게 배치되는전극(1016)을 가지고 이에 의해 양극(1014)에 전기적으로 접촉된 경우에, 전위는 양극(1014)과의 접촉점에서 뿐만 아니라 전극(1016)의 부분에서 규제될 수 있다. 또한, 전위가 접촉실패에 의해 안정화되지 않는 부분이 제거될 수 있다. 또, 스페이서(1012)가, 화상표시장치에서 배면판(1005)을 접촉하는 전극(1018)의 부분에서 배면판의 전위와 동일한 전위를 가진 전극(1018)을 가지는 경우에, 배면판(1005)을 접촉하는 스페이서(1012)의 점에서 뿐만 아니라 전극(1018)의 부분에서도 전위를 규제하는 것이 가능한다. 또한, 접촉실패에 의해 전위가 안정화되지 않는 부분이 제거될 수 있다.
또한, 전위규제전극(1015)의 전위가 화상표시영역에서 배면판(1005)을 접촉하는 스페이서(1012)의 부분에서 전위에 동일하게 규제되는 구조를 사용하고, 배면판(1005)을 접촉하는 부분에서 스페이서(1012)의 전극(1018)과, 전위규제전극(1015)을 접촉하는 부분에서 스페이서(1012)의 전극(1017)이 접촉되는 경우에, 화상표시패널의 구조는 단순화될 수 있다. 또한, 전위규제전극(1015)의 전위가 접지전위로 될 경우에, 전원은 전위규제전극(1015)의 전위를 규제하는 것이 필요하지 않고, 이는 화상표시패널의 구조를 단순하게 한다.
또한, 스페이서(1012)를 접촉하는 양극(1014)의 부분의 평균높이를 Da로 나타내고, 그 부분의 표면거칠기를 Ra로 나타내고, 스페이서(1012)에 접촉하는 전위규제전극(1015)의 부분의 평균높이를 Db로 나타내고, 그 부분의 표면거칠기를 Rb로 나타내는 경우에, 양극(1014)과 전위규제전극(1015)에 의한 스페이서(1012)의 접촉은 양호하게 될 수 있고, 이에 의해 다음의 조건을 만족하도록 상기한 평균높이Da,Db와 표면거칠기 Ra,Rb를 설정함으로써 접촉실패에 기인하여 전위가 불안정해지는 것을 방지할 수 있다.
및
또한, 양극(1014)과 전위규제전극(1015)사이의 전면판(1007)의 영역(1023)의 시트저항이 107(Ω/□) 내지 1014(Ω/□)의 범위내에 있는 경우에, 페이스플레이트(1007)상의 양극(1014)과 전위규제전극(1015)사이의 영역(1023)의 저항분포는 저항분할에 의해 규제될 수 있다. 또한, 전계에서 농도는 경감될 수 있다.
또한, 적어도 전면판(1007)위의 양극(01014)과 전위규제전극(1015)사이의 영역(1023)이 고저항박막을 가질 때, 전면판(1007)위의 양극(1014)과 전위규제전극(1015) 사이의 영역(1023)의 저항 분포는 전면판(1007)이 절연체로 구성되더라도 저항분할에 의해 규제될 수 있다. 따라서 전계의 집중을 완화시킬 수 있다. 또한, 적어도 양극(1014)과 위치규제전극(1012) 사이의 스페이서(1012)의 영역(1023)의 시트저항이 107(Ω/?)의 범위내에 있게 되면, 스페이서(1012) 위의 양극(1014)과 전위규제전극(1015) 사이의 영역(1023)의 저항분포는 저항분할에 의해 조절될 수 있다. 따라서, 전계의 집중을 완화시킬 수 있다.
또한, 적어도 스페이서(1012) 위의 양극(1014)과 전위규제전극(1015)사이의 영역(1023)이 고저항박막을 가지게 될 때, 스페이서(1012)상의 양극(1014)과 전위규제전극(1015) 사이의 영역(1023)의 전위분포는 저항분할에 의해 조절될 수 있다.따라서, 전계의 집중을 완화시킬 수 있다.
또한, 전면판(1007)상의 전위규제전극(1015)과 양극(1014) 사이에서 전면판(1007)과 각 스페이서(1012)가 접촉하는 적어도 하나의 영역이 형성될 때, 접촉부에서의 전면판(1007)과 각 스페이서(1012)의 전위는 같게 될 수 있다. 따라서, 전위규제전극(1015)과 양극(1014) 사이의 영역(1023)의 전위차와 전계는 완화되어, 영역(1023)에서의 방전을 억제하는 것이 가능하게 된다. 또한, 전면판(1007)위의 양극(1014)와 전위규제전극(1015) 사이의 영역에서 스페이서(1012)와 접촉하는 부재(1029)의 형성에 의해, 전면판(1007)과 스페이서(1012)는 양호한 상태에서 접촉하고, 접촉부의 전위는, 양극(1014)과 전위규제전극(1015)이 스페이서(1012)와 전면판(1012)사이에 갭을 형성할 정도의 두께를 가지더라도 동일할 수 있다.
또한, 스페이서(1012)와 접촉하는 전면판(1007)의 부재(1029)의 평균높이가 Dc로 표시되고, 스페이서(1012)와 접촉하는 양극(1014)의 부분들의 평균높이가 Da로 표시되며, 이 부분들이 표면거칠기가 Ra로 표시되고, 스페이서(1012)와 접촉하는 전위규제전극(1015)의 부분들의 평균높이가 Db로 표시되며, 이 부분들의 표준거칠기가 Rb로 표시되면, 스페이서(1012)와 전면판(1007)과의 접촉은 양호하게 될 수 있으며, 그에 의해 접촉부의 전위는, 다음 2개의 식 중 적어도 하나를 만족하도록 상기한 평균높이 Dc, Da 및 Db와 표면조도 Ra 및 Ra를 설정함으로써 동일하게 될 수 있다.
또한, 스페이서(1012)와 접촉하는 전면판(1007)의 부재(1029)가 고저항재료로 구성되면, 적당한 전위의 인가에 의해 전계의 집중을 방지할 수 있으며, 필드방출전자의 충돌로 인한 부재(1029)의 표면상의 충전을 방지할수 있다. 또한, 스페이서(1012)와 접촉하는 전면판(1007)의 부재(1029)의 표면 위의 부재(1029)보다 낮은 체적저항률을 가진 고저항박막의 형성에 의해 부재(1029)의 표면 근망의 체적저항은 양극(1014)과 전위규제전극(1015)사이를 흐르는 전류치의 큰 증가없이 감소될 수 있으며, 이에 의해 대전을 방지하는 기능을 향상시키는 것이 가능하다.
또한, 양극(1014)과 전위규제전극(1015) 사이의 전면판(1007)의 영역과 접촉하는 스페이서(1012)에 돌출 부분(1030)을 구비함으로써 전면판(1007)과 스페이서(1012)는 양호한 상태로 접촉해서, 접촉부의 전위는 동일하게 될 수 있다. 또한, 스페이서(1012)의 고저항박막의 구비에 의해 전계의 집중이 적당한 전위의 인가에 의해 방지될 수 있으며, 필드방출전자로 인한 돌출부분(1030)의 표면 상의 충전을 방지할 수 있다. 또한, 스페이서(1012)의 고저항박막의 시트저항을 1×107(Ω/?) 내지 1×1014(Ω/?)의 범위 내에 있도록 설정함으로써 전계의 집중을 적당한 전위의 인가에 의해 방지할 수 있으며, 또한 필드방출전자로 인한 돌출 부분(1030)의 표면 위의 충전을 방지할 수 있다.
상기한 바와 같이, 본 발명에 의하면, 바람직하지 못한 방전의 발생을 방지할 수 있으며, 고화질의 화상을 표시할 수 있고 또한 향상된 내구성 및 신뢰성을가지는 화상표시장치를 실현할 수 있다.
본 발명을 그 바람직한 형태에 대해서 어느 정도 상세하게 설명했지만, 명백히 많은 변경과 변형이 가능하다. 따라서, 본 발명은 그 범위 및 정신에서 벗어나는 일이없이 여기에 구체적으로 기재된 것 이외의 방법으로 실시할 수 있는 것으로 이해해야 한다.

Claims (26)

  1. 적어도 전자빔원을 포함하는 제 1플레이트와;
    전자빔원으로부터 전자빔을 가속하는 전위가 인가된 양극과, 양극의 전위보다 낮은 소정의 전위가 인가되고 양극의 외부에 설치된 전위규제전극과를 포함하는 제 2플레이트와;
    양극과 전위규제전극의 양자를 접촉하고, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극과 전기적으로 접속된 전극을 포함하고, 제 1 및 제 2플레이트사이에 설치된 스페이싱부재와
    로 이루어진 것을 특징으로 하는 화상표시장치.
  2. 제 1항에 있어서, 상기 스페이싱부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 접촉된 전극을 부가하여 포함하는 것을 특징으로 하는 화상표시장치.
  3. 제 1항에 있어서, 상기 스페이싱부재는 전극과 전기적으로 접속된 제 1플레이트측에 배치된 전극에 접촉하거나 근접하여 배치된 전극을 부가하여 포함하는 것을 특징으로 하는 화상표시장치.
  4. 제 1항에 있어서, 접지전위는 전위규제전극에 공급되는 것을 특징으로 하는화상표시장치.
  5. 제 1항에 있어서, 전위는, 전자빔에 공급될 전위중에서 가장 낮은 전위와 동일하거나 그 이상인 것을 특징으로 하는 화상표시장치.
  6. 제 1항에 있어서,
    양극은, 전자빔원으로부터의 전자에 의해 조사됨으로써 형광체가 광을 방출하는 화상영역을 포함하고;
    화상영역의 외부에 스페이싱부재를 접촉하는 양극의 부분의 평균높이를 Da로 나타내고, 그 부분의 표면거칠기를 Ra로 나타내고, 스페이싱부재를 접촉하는 전위규제전극의 부분의 평균높이를 Db로 나타내고, 그 부분의 표면거칠기를 Rb로 나타내고, 평균높이 Da,Db와 표면거칠기 Ra,Rb는,및의 조건을 만족하는 것을 특징으로 하는 화상표시장치.
  7. 제 1항에 있어서, 적어도 양극과 전위규제전극사이의 제 2플레이트의 영역은 107(Ω/□) 내지 1014(Ω/□)의 범위내의 시트저항을 가지는 것을 특징으로 하는 화상표시장치.
  8. 제 1항에 있어서, 고저항막은, 적어도 양극과 전위규제전극사이의 제 2플레이트의 영역에 형성되는 것을 특징으로 하는 화상표시장치.
  9. 제 1항에 있어서, 107(Ω/□) 내지 1014(Ω/□)의 범위내에서 시트저항을 가진 영역이, 적어도 전위규제전극을 접촉하는 부분과 양극을 접촉하는 부분사이의 스페이싱부재위에 존재하는 것을 특징으로 하는 화상표시장치.
  10. 제 1항에 있어서, 고저항막은, 적어도 양극을 접촉하는 부분과 전위규제전극을 접촉하는 부분사이의 스페이싱부재위에 형성되는 것을 특징으로 하는 화상표시장치.
  11. 제 1항에 있어서,
    스페이서부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접촉된 전극을 포함하고,
    양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접촉된 전극사이의 영역은, 107(Ω/□) 내지 1014(Ω/□)의 범위내의 시트저항을 가지는 것을 특징으로 하는 화상표시장치.
  12. 제 1항에 있어서,
    스페이서부재는, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극과, 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 결합된 전극과 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극과의 각각에 접촉하거나 근접하여 배치되고 이에 의해 그들과 전기적으로 접속된 고저항막을 포함하는 것을 특징으로 하는 화상표시장치.
  13. 제 1항에 있어서,
    스페이서부재는, 양극에 접촉하거나 밀접하게 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극을 포함하고,
    양극에 접촉하거나 밀접하게 배치되고 이에 의해 양극과 전기적으로 결합된 전극과, 전위규제전극에 접촉하거나 근접하여 배치되고 이에 의해 전위규제전극에 전기적으로 접속된 전극과의 사이의 간격은, 양극과 전위규제전극사이의 간격과 대략 동일한 것을 특징으로 하는 화상표시장치.
  14. 제 1항에 있어서,
    스페이싱부재에 대한 전위규제전극의 양극측위의 극단점의 돌출위치와, 전위규제전극과 전기적으로 접속되게 하는 스페이싱부재의 전위규제전극에 접촉하거나 근접하여 배치된 양극측의 극단점의 위치사이의 간격이, 전위규제전극과 양극사이의 간격의 10%미만이 되는 것을 특징으로 하는 화상표시장치.
  15. 제 1항에 있어서,
    스페이서부재는 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극에 전기적으로 접속된 전극을 포함하고,
    스페이싱부재에 대한 양극의 전위규제전극측위의 극단점의 돌출위치와 스페이싱부재의 전극의 전위규제전극측위의 극단점의 위치사이의 간격은, 전위규제전극과 양극사이의 간격의 10%미만이고, 상기 전극은 양극에 접촉하거나 근접하여 배치되고 이에 의해 양극과 전기적으로 접속되는것을 특징으로 하는 화상표시장치.
  16. 제 1항에 있어서, 상기 제 2플레이트과 스페이싱부재의 적어도 일부는, 상기 제 2플레이트의 양극과 전위규제전극사이에 접촉되는 것을 특징으로 하는 화상표시장치.
  17. 제 1항에 있어서, 스페이싱부재를 접촉하는 구조물은, 상기 제 2플레이트의 전위규제전극과 양극사이의 영역에서 형성되는 것을 특징으로 하는 화상표시장치.
  18. 제 17항에 있어서, 제 2플레이트의 스페이싱부재를 접촉하는 구조물의 평균높이를 Dc로 나타내고, 스페이싱부재를 접촉하는 양극의 부분의 평균높이를 Da로 나타내고, 그 부분의 표면거칠기를 Ra로 나타내고, 스페이싱부재를 접촉하는 전위규제전극의 부분의 평균높이를 Db로 나타내고, 또한 그 부분의 표면거칠기를 Rb로 나타내는 경우에, 평균높이 Dc,Da,Db와 표면거칠기 Ra,Rb는 다음의 식:의 식중의 적어도 하나를 만족하도록 설정되는 것을 특징으로 하는 화상표시장치.
  19. 제 17항에 있어서, 상기 제 2플레이트의 스페이싱부재를 접촉하는 상기 구조는, 고저항재료로 구성되는 것을 특징으로 하는 화상표시장치.
  20. 제 17항에 있어서, 상기 구조물의 체적저항보다 낮은 체적저항 가진 고저항막은, 상기 제 2플레이트의 스페이싱부재를 접촉하는 상기 구조물의 표면위에 형성되는 것을 특징으로 하는 화상표시장치.
  21. 제 1항에 있어서, 스페이싱부재는, 상기 제 2플레이트의 전위규제전극과 양극사이의 영역을 접촉하는 구조물을 가진 것을 특징으로 하는 화상표시장치.
  22. 제 21항에 있어서, 상기 제 2플레이트의 전위규제전극과 양극사이의 영역을 접촉하는 스페이싱부재의 상기 구조물은, 돌출형상인 것을 특징으로 하는 화상표시장치.
  23. 제 1항에 있어서, 상기 스페이싱부재는 고저항막을 포함하는 것을 특징으로 하는 화상표시장치.
  24. 제 23항에 있어서, 스페이싱부재의 고저항막의 시트저항이 107(Ω/□) 내지 1014(Ω/□)의 범위내에 있는 것을 특징으로 하는 화상표시장치.
  25. 제 1항에 있어서, 제 1플레이트위에 형성된 전자빔원이 매트릭스로 배치되어 있는 것을 특징으로 하는 화상표시장치.
  26. 제 1항에 있어서, 전자빔원은 표면전도형 전자방출디바이스로 구성된 것을 특징으로 하는 화상표시장치.
KR10-2001-0076701A 2000-12-06 2001-12-05 화상표시장치 KR100450627B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000371770 2000-12-06
JPJP-P-2000-00371770 2000-12-06
JPJP-P-2001-00368681 2001-12-03
JP2001368681A JP3814527B2 (ja) 2000-12-06 2001-12-03 画像表示装置

Publications (2)

Publication Number Publication Date
KR20020045549A true KR20020045549A (ko) 2002-06-19
KR100450627B1 KR100450627B1 (ko) 2004-10-01

Family

ID=26605352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076701A KR100450627B1 (ko) 2000-12-06 2001-12-05 화상표시장치

Country Status (5)

Country Link
US (2) US6803717B2 (ko)
EP (1) EP1220273B1 (ko)
JP (1) JP3814527B2 (ko)
KR (1) KR100450627B1 (ko)
DE (1) DE60135624D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708717B1 (ko) * 2005-10-11 2007-04-17 삼성에스디아이 주식회사 전자 방출 발광 소자 및 이를 이용한 평판 디스플레이 장치
KR200449448Y1 (ko) * 2009-09-02 2010-07-12 주식회사 이안씨앤에스 가드레일용 델리니에이터

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848240B2 (ja) * 2001-11-30 2006-11-22 キヤノン株式会社 画像表示装置
JP3919676B2 (ja) 2002-03-05 2007-05-30 キヤノン株式会社 高電圧型画像表示装置
KR100459904B1 (ko) * 2002-08-05 2004-12-03 삼성에스디아이 주식회사 분리된 상부 전극 구조를 가지는 전계방출소자
JP4481892B2 (ja) * 2004-06-30 2010-06-16 キヤノン株式会社 画像表示装置
US7391149B2 (en) 2004-06-30 2008-06-24 Canon Kabushiki Kaisha Image display apparatus provided with high resistive spacer element
JP2006126260A (ja) * 2004-10-26 2006-05-18 Canon Inc 画像表示装置
CN100499015C (zh) * 2004-11-18 2009-06-10 佳能株式会社 图像形成装置
JP2006173093A (ja) 2004-11-18 2006-06-29 Canon Inc 画像形成装置
JP2006202585A (ja) * 2005-01-20 2006-08-03 Hitachi Displays Ltd 画像表示装置
US20070120460A1 (en) * 2005-11-30 2007-05-31 Youn Hae-Su Image display device
US7728501B2 (en) 2006-01-17 2010-06-01 Canon Kabushiki Kaisha Image display apparatus and video signal receiving and display apparatus
JP2008257913A (ja) * 2007-04-02 2008-10-23 Canon Inc 電子線装置
JP2009176424A (ja) * 2008-01-21 2009-08-06 Canon Inc 画像表示装置
JP5213631B2 (ja) * 2008-10-09 2013-06-19 キヤノン株式会社 画像表示装置
JP2011044397A (ja) * 2009-08-24 2011-03-03 Canon Inc スペーサを有したディスプレイパネル
JP2011071099A (ja) * 2009-08-26 2011-04-07 Canon Inc 表示装置
JP2011237591A (ja) * 2010-05-10 2011-11-24 Canon Inc 表示装置及び表示パネルの駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
CN1271675C (zh) * 1994-06-27 2006-08-23 佳能株式会社 电子束设备
JP3083076B2 (ja) * 1995-04-21 2000-09-04 キヤノン株式会社 画像形成装置
CN1230865C (zh) * 1997-03-14 2005-12-07 佳能株式会社 成像装置
JP3187367B2 (ja) * 1997-03-31 2001-07-11 キヤノン株式会社 電子装置及びそれを用いた画像形成装置
JP3305252B2 (ja) * 1997-04-11 2002-07-22 キヤノン株式会社 画像形成装置
US6169358B1 (en) * 1997-07-11 2001-01-02 Emagin Corporation Method and apparatus for flashover control, including a high voltage spacer for parallel plate electron beam array devices and method of making thereof
JP2000235837A (ja) 1999-02-15 2000-08-29 Canon Inc 表示パネル及びそれを用いた画像表示装置
JP2000251708A (ja) 1999-02-25 2000-09-14 Canon Inc 電子線装置用スペーサの製造方法、電子線装置用スペーサ、及び該スペーサを備えた電子線装置
JP3747154B2 (ja) * 1999-12-28 2006-02-22 キヤノン株式会社 画像形成装置
JP4046959B2 (ja) * 2000-09-04 2008-02-13 キヤノン株式会社 電子線発生装置及び画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708717B1 (ko) * 2005-10-11 2007-04-17 삼성에스디아이 주식회사 전자 방출 발광 소자 및 이를 이용한 평판 디스플레이 장치
KR200449448Y1 (ko) * 2009-09-02 2010-07-12 주식회사 이안씨앤에스 가드레일용 델리니에이터

Also Published As

Publication number Publication date
EP1220273A2 (en) 2002-07-03
US6803717B2 (en) 2004-10-12
KR100450627B1 (ko) 2004-10-01
DE60135624D1 (de) 2008-10-16
US20020084997A1 (en) 2002-07-04
EP1220273A3 (en) 2005-10-12
US6998769B2 (en) 2006-02-14
JP3814527B2 (ja) 2006-08-30
EP1220273B1 (en) 2008-09-03
US20050007009A1 (en) 2005-01-13
JP2002237268A (ja) 2002-08-23

Similar Documents

Publication Publication Date Title
KR100450627B1 (ko) 화상표시장치
JP3689651B2 (ja) 電子線装置
JP3780182B2 (ja) 画像形成装置
US20060267477A1 (en) Image display device
EP1137041B1 (en) Electron beam device, method for producing charging-suppressing member used in the electron beam device, and image forming device
US6963159B2 (en) Image-forming apparatus and spacer
US7378788B2 (en) Image display apparatus
JP2004111143A (ja) 電子線装置、これを用いた画像表示装置
JP3848240B2 (ja) 画像表示装置
US7839071B2 (en) Vacuum container and method for manufacturing the same, and image display apparatus and method for manufacturing the same
US6856097B2 (en) High voltage type image display apparatus
JPWO2002023578A1 (ja) 表示装置
JP4089786B2 (ja) 画像表示装置
JP4036417B2 (ja) 画像形成装置
JP3478774B2 (ja) 画像表示装置
JP2002367540A (ja) 画像表示装置
JP3647342B2 (ja) 画像形成装置
JP3689608B2 (ja) 画像形成装置の製造方法
JP2002197998A (ja) 電子線装置及び画像形成装置及び電子線装置の製造方法
KR20050030435A (ko) 전계 방출 표시장치
JP2003249183A (ja) 画像形成装置
GB2404279A (en) Display device comprising box-type spacers located on scanning electrodes
JP2000251782A (ja) 画像形成装置
JP2005135827A (ja) 発光体基板および該基板を用いた画像表示装置
KR20080006912A (ko) 스페이서 및 이 스페이서를 구비한 전자 방출 표시디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee