KR20020035708A - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR20020035708A
KR20020035708A KR1020000066010A KR20000066010A KR20020035708A KR 20020035708 A KR20020035708 A KR 20020035708A KR 1020000066010 A KR1020000066010 A KR 1020000066010A KR 20000066010 A KR20000066010 A KR 20000066010A KR 20020035708 A KR20020035708 A KR 20020035708A
Authority
KR
South Korea
Prior art keywords
wafer
photoresist
pattern
exposure
width
Prior art date
Application number
KR1020000066010A
Other languages
English (en)
Inventor
김영철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000066010A priority Critical patent/KR20020035708A/ko
Publication of KR20020035708A publication Critical patent/KR20020035708A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 제조 방법에 관한 것으로 웨이퍼에 더미 패턴을 형성하는 단계와, 웨이퍼에 포토 레지스트를 코팅하는 단계와, 웨이퍼에 코팅된 포토 레지스트를 일정패턴으로 노광하는 단계를 포함하며, 상기 웨이퍼의 제거해야 할 포토 레지스트 측면 폭만큼의 포토 레지스트를 세척하는 단계와, 상기 웨이퍼의 포토 레지스트 세척 단계에서 제거되지 못한 포토 레지스트를 제거하기 위하여 더미 패턴에 영향을 주지 않는 만큼의 웨이퍼 측면 노광폭 만큼을 웨이퍼 측면 노광하는 단계와, 상기 웨이퍼에 노광된 패턴을 식각하는 단계를 추가로 포함하여 웨이퍼 더미 노광부 페터닝 열화를 방지(wickedness holding method for wafer dummy exposure)할 수 있는 반도체 제조 방법에 관한 것이다.

Description

반도체 제조 방법{Wickedness holding method for wafer dummy exposure}
본 발명은 반도체 제조 방법에 관한 것으로서, 특히 웨이퍼 측면 웨이퍼 더미 노광부 페터닝 열화 방지 방법에 관한 것이다.
도 1은 종래의 기술에 의한 웨이퍼 더미 페터닝 평면도이고,
도 2a는 종래의 기술에 의한 웨이퍼 더미의 노광 후의 상세도이며, 도 2b는 종래의기술에 의한 웨이퍼 더미의 식각 후의 상세도이다.
종래 기술에 의한 반도체 제조방법은 웨이퍼(10)에 더미 패턴을 형성하는 단계와,
웨이퍼(10)에 포토 레지스트를 코팅하는 단계와,
상기 웨이퍼에 코팅된 포토 레지스트를 일정패턴으로 노광하는 단계와,
상기 웨이퍼(10) 측면의 포토 레지스트를 제거해야 할 부분 보다 적은폭(13)의 포토 레지스트를 세척하는 단계와,
상기 웨이퍼(10) 측면에서 세척되지 않은 포토 레지스트의 폭(11) 만큼 웨이퍼 측면을 노광하는 단계와,
상기 웨이퍼(10)에 노광된 패턴을 식각하는 단계를 포함한다.
상기 종래의 기술에서는 도 2a, 내지 도 2b에서 웨이퍼 상의 더미 패턴과 보면 웨이퍼의 패턴 부분이 웨이퍼 측면의 노광된 부분에서 패턴을 식각하는 단계를 거친 후 패턴 열화 현상이 발생하여 particle의 원인이 되는 문제점을 가진다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점을 해결하여 패턴 열화 형상을 방지할 수 있는 반도체 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 제조 방법은 웨이퍼에 더미 패턴을 형성하는 단계와, 웨이퍼에 포토 레지스트를 코팅하는 단계와, 상기 웨이퍼에 코팅된 포토 레지스트를 일정패턴으로 노광하는 단계와, 상기 웨이퍼의 제거해야 할 포토 레지스트 측면 폭만큼의 포토 레지스트를 세척하는 단계와, 상기 웨이퍼의 포토 레지스트 세척 단계에서 제거되지 못한 포토 레지스트를 제거하기 위하여더미 패턴에 영향을 주지 않는 만큼의 웨이퍼 측면 노광폭 만큼의 웨이퍼 측면을 노광하는 단계와, 상기 웨이퍼에 노광된 패턴을 식각하는 단계를 포함한다.
도 1은 종래의 기술에 의한 웨이퍼 더미 페터닝 평면도.
도 2a는 종래의 기술에 의한 웨이퍼 더미의 노광 후의 상세도.
도 2b는 종래의 기술에 의한 웨이퍼 더미의 식각 후의 상세도.
도 3는 본 발명에 따른 웨이퍼 더미 노광부의 평면도.
도 4a는 본 발명에 따른 웨이퍼 더미의 포토 레지스트 측면 세척 후의 상세도.
도 4b는 본 발명에 따른 웨이퍼 더미의 노광후 상세도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 10 : 웨이퍼11, 21 : 웨이퍼 측면 노광폭
13, 23 : 포토레지스트의 측면 세척폭
이하, 첨부한 도면을 참고하여 본 발명에 따른 반도체 제조공정중의 웨이퍼 더미 노광부 페터닝 열화 방지 방법을 상세히 설명한다.
도 3는 본 발명에 따른 웨이퍼 더미 노광부의 평면도이고, 도 4a는 본 발명에 따른 웨이퍼 더미의 포토 레지스트 측면 세척 후의 상세이며, 도 4b는 본 발명에 따른 웨이퍼 더미의 노광후 상세도이다.
본 발명에 따른 반도체 제조 공정은 웨이퍼(20)에 더미 패턴을 형성하는 단계와,
웨이퍼(20)에 포토 레지스트를 코팅하는 단계와,
상기 웨이퍼에 코팅된 포토 레지스트를 일정패턴으로 노광하는 단계와,
상기 웨이퍼(20)의 제거해야 할 포토 레지스트 측면 폭(23)만큼의 포토 레지스트를 세척하는 단계와,
상기 웨이퍼(20)의 포토 레지스트 세척 단계에서 제거되지 못한 포토 레지스트를 제거하기 위하여 더미 패턴에 영향을 주지 않는 만큼의 웨이퍼 측면 노광폭(21) 만큼의 웨이퍼 측면을 노광하는 단계와,
상기 웨이퍼(20)에 노광된 패턴을 식각하는 단계를 포함한다.
상기 웨이퍼(20)측면 노광폭(21)은 웨이퍼(20)의 제거해야 할 포토 레지스트 측면 폭(23)보다 0.5mm정도 작게 노광을 하여 세척되지 않은 포토 레지스트와 평면영역을 제거한다.
따라서, 본 발명에 따른 반도체 제조 공정은 더미 패턴과 웨이퍼 측면의 노광패턴의 경계부분에서 식각하는 단계를 거친 후 발생하는 패턴 열화 현상을 방지하는 효과가 있다.

Claims (2)

  1. 웨이퍼에 더미 패턴을 형성하는 단계와, 웨이퍼에 포토 레지스트를 코팅하는 단계와, 웨이퍼에 코팅된 포토 레지스트를 일정패턴으로 노광하는 단계를 포함하는 반도체 제조 방법에 있어서,
    상기 웨이퍼의 제거해야 할 포토 레지스트 측면 폭만큼의 포토 레지스트를 세척하는 단계와,
    상기 웨이퍼의 포토 레지스트 세척 단계에서 제거되지 못한 포토 레지스트를 제거하기 위하여 더미 패턴에 영향을 주지 않는 만큼의 웨이퍼 측면 노광폭 만큼을 웨이퍼 측면 노광하는 단계와,
    상기 웨이퍼에 노광된 패턴을 식각하는 단계를 추가로 포함하여 웨이퍼 더미 노광부 페터닝 열화를 방지할 수 있는 것이 특징인 반도체 제조 방법.
  2. 청구항 1에 있어서, 웨이퍼 측면 노광하는 단계는
    노광폭이 웨이퍼의 제거해야 할 포토 레지스트 측면 폭보다 0.5mm정도 작게 노광을 하여 세척되지 않은 포토 레지스트와 평면영역을 제거하는 것이 특징인 웨이퍼 더미 노광부 페터닝 열화를 방지할 수 있는 반도체 제조 방법.
KR1020000066010A 2000-11-08 2000-11-08 반도체 제조 방법 KR20020035708A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000066010A KR20020035708A (ko) 2000-11-08 2000-11-08 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000066010A KR20020035708A (ko) 2000-11-08 2000-11-08 반도체 제조 방법

Publications (1)

Publication Number Publication Date
KR20020035708A true KR20020035708A (ko) 2002-05-15

Family

ID=19697782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066010A KR20020035708A (ko) 2000-11-08 2000-11-08 반도체 제조 방법

Country Status (1)

Country Link
KR (1) KR20020035708A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106242A (ja) * 1993-10-06 1995-04-21 Sony Corp 半導体露光装置
KR960002587A (ko) * 1994-06-09 1996-01-26 김주용 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법
KR970076077A (ko) * 1996-05-28 1997-12-10 김광호 더미패턴을 사용하는 반도체소자의 제조방법
JPH11329920A (ja) * 1998-03-09 1999-11-30 Seiko Epson Corp 半導体装置の製造方法
KR20000061437A (ko) * 1999-03-26 2000-10-16 황인길 웨이퍼 에지 노광 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106242A (ja) * 1993-10-06 1995-04-21 Sony Corp 半導体露光装置
KR960002587A (ko) * 1994-06-09 1996-01-26 김주용 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법
KR970076077A (ko) * 1996-05-28 1997-12-10 김광호 더미패턴을 사용하는 반도체소자의 제조방법
JPH11329920A (ja) * 1998-03-09 1999-11-30 Seiko Epson Corp 半導体装置の製造方法
KR20000061437A (ko) * 1999-03-26 2000-10-16 황인길 웨이퍼 에지 노광 장치

Similar Documents

Publication Publication Date Title
KR20010113838A (ko) 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPH08227873A (ja) 半導体装置の製造方法
KR20020035708A (ko) 반도체 제조 방법
KR20060015949A (ko) 금속 패턴 형성 방법
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR100640974B1 (ko) 반도체 소자의 제조방법
KR20030000475A (ko) 패턴 형성 방법
KR100790294B1 (ko) 반도체 소자의 제조 방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100192548B1 (ko) 캐패시터 제조방법
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR20060000873A (ko) 반도체 소자의 제조방법
KR20040060310A (ko) 반도체소자의 형성방법
KR19990011634A (ko) 반도체장치의 반사방지막을 이용한 패턴 형성방법
KR100701367B1 (ko) 반도체의 엠아이엠 커패시터 제작방법
KR20050053244A (ko) 오염 제거용 세정 척
KR20050064265A (ko) 반도체 소자의 절연막 패터닝 방법
KR20100022731A (ko) 선폭이 변하는 미세 패턴을 형성하는 방법
KR20050064459A (ko) 포토 마스크 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application