KR20020032572A - 지상 디지털 텔레비전 수신을 위한 주파수-도메인 균등화기 - Google Patents

지상 디지털 텔레비전 수신을 위한 주파수-도메인 균등화기 Download PDF

Info

Publication number
KR20020032572A
KR20020032572A KR1020027003040A KR20027003040A KR20020032572A KR 20020032572 A KR20020032572 A KR 20020032572A KR 1020027003040 A KR1020027003040 A KR 1020027003040A KR 20027003040 A KR20027003040 A KR 20027003040A KR 20020032572 A KR20020032572 A KR 20020032572A
Authority
KR
South Korea
Prior art keywords
frequency domain
inverse channel
signal
output
channel estimate
Prior art date
Application number
KR1020027003040A
Other languages
English (en)
Inventor
다그나츄비루
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20020032572A publication Critical patent/KR20020032572A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03414—Multicarrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

단일 집적 회로 다중-표준 복조기는 주파수 도메인 균등화를 위해 적응형 역 채널 추정기를 포함하며, 이는 에러 추정과 수신된 신호로부터 역 채널을 추정하는데에 회귀적인 최소 제곱 코스트 함수를 사용한다. 대각 상관 매트릭스를 사용하여, 계산 집중을 메모리 집중 구현으로 전환하여 종래의 주파수 도메인 균등화기들에 의해 요구되는 것보다 더 적은 계산 자원들을 활용하여 해결방안이 결정될 수 있다. 메모리 요구는 종래 OFDM 디코더들 내에서 활용 가능한 메모리에 의해 충분히 만족되고, 필수 계산 자원들은 다중-표준 복조기의 집적 회로 비용 효율을 향상하면서 그러한 디코더들 내에 활용 가능한 자원들로 쉽게 맵핑될 수 있다.

Description

지상 디지털 텔레비전 수신을 위한 주파수-도메인 균등화기{A frequency-domain equalizer for terrestrial digital TV reception}
디지털 텔레비전(DTV) 방송 변조를 위한 두가지 현저한 표준들이 지역적으로 채택되어왔다 : 미국은 진보된 텔레비전 시스템들 위원회(ATSC ; Advanced Television Systems Committee) 디지털 텔레비전 표준(ATSC 문서 A/53, 1995년 9월 16일)에 의해 공표된 바와 같은 8개의 불연속 진폭 레벨들을 갖는 흔적 측파대 변조(VSB ; vestigial sideband modulation)(8-VSB)를 선택했고, 유럽, 오스트레일리아, 및 다른 지역들은 "Digital Video Broadcasting : Framing Structure, Channel Coding and Modulation for Digital Terrestrial Television" ETSI 300 744(March 1997)에 따른 직교 주파수 분할 다중화(COFDM)에 의해 코딩된 디지털 비디오 방송-텔레비전(Digital Video Broadcasting-Television ; DVB-T)을 선택했다. 이들 표준들은 각각 단일 반송파 및 다중 반송파 시스템들을 커버한다.
이들 두 표준들에 대해 사용되는 타입의 직교 주파수 분할 다중화(OFDM) 복조기들과 집적된 회로 흔적 측파대의 일반적인 구현들을 위한 비교 블록 다이어그램들이 도 10a 및 10b에 각각 도시된다. 샘플 레이트 변환(sample rate conversion ; SRC), 혼합, 및 필터링 또는 니퀴스트 필터링 유닛들(Nyquist filtering units ; 1001a 및 1001b)을 포함하는 두 채널 디코더들(1000a 및 1000b)에 대한 최앞단은 유사하다. 또한, 포워드 에러 정정(forward error correction ; FEC)유닛들(1002a 및 1002b)도 유사하다. 그러므로, 단일, 다중-표준 채널 디코딩 집적된 회로는 직접 하드웨어 공유 기술들을 활용하여 결합된 방식으로 이들 부분들을 구현할 수 있다. 그러나, 이 두 표준들을 구현하는 현존 알고리즘들에 대해 사용되는 집적된 회로 영역의 대부분은 VSB에서는 균등화기(1003)에 의해 차지되고, OFDM에서는 고속 푸리에 변환(FFT)과 채널 추정 및 정정 유닛들(1004)에 의해 차지된다. 더욱이, VSB는 매우 계산 집중적이며, 반면 OFDM은 매우 메모리 집중적이다. 이런 이유들에 대해, 현재 알고리즘들은 비용-효율적인 방식으로 두 표준들에 대해 결합된 채널 디코더를 구현하기 어렵게 한다.
이 각각의 표준들을 구현하는 현재 알고리즘들의 수정을 각각 요구하는, VSB 및 OFDM 표준들의 알고리즘 수준에서 단일화에 대한 두 가능성들이 존재한다. 첫째, 시간 도메인 균등화기는, 현재 VSB 균등화기 하드웨어 상에 맵핑되는 시간 도메인 균등화기로 대체되는 이 표준에 대한 채널 추정과 정정 유닛들과 함께 OFDM에 대해 사용되어 질 수 있다. 그러나, 이러한 기술은 OFDM 표준에 대한 파일럿 반송파들의 효과적인 사용을 어렵게 만들 것이므로, 이 기술은 현존하는 OFDM 알고리즘에 비할 만한 수행결과를 갖지 못할 것이다.
본 발명에 사용되는 둘째 접근은, VSB에 대해 주파수 도메인(FD) 균등화기를 사용하여 균등화기 부분이 OFDM 하드웨어 상으로 맵핑될 수 있게하는 것이다. 단일 반송파 시스템들에 대한 일반화된 주파수 도메인 균등화기의 블록 다이어그램이 도 11에 도시된다. 주파수 도메인 균등화기(1100)로 입력(1101)에서 수신된 신호들은 먼저, M 샘플들을 중첩하는 직렬-병렬 변환기(S/P 1102)에 의해 처리된다. 그후, FFT 유닛(1103)의 출력은 추정기 유닛(1104)으로부터 역 채널 추정에 의해 증배되면서, 고속 푸리에 변환(FFT) 유닛(1103)은 디지털 데이터 스트림을 주파수 도메인으로 변환한다. 그후, 신호 증배기(1105)의 균등화된 출력 결과는 역 고속 푸리에 변환(IFFT) 유닛(1106)을 이용하여 시간 도메인으로 다시 변환되고 병렬-직렬(P/S) 변환기(1107)를 이용하여 직렬 신호로 변환되며, 이것은 M 샘플들을 버린다.
도 11에 도시된 타입의 주파수 도메인 균증화기들의 구현들 사이의 주요한 차이들은 중첩-및-저장 FFT/IFFT 동작들의 파라메터들(즉, 중첩 파라메터 M의 사이즈와 FFT/IFFT 사이즈 N이며, 여기서 IFFT 동작은 중첩 사이즈가 N-1이면 채널 정정과 결합될 수 있다.)과 역 채널이 추정되는 방법이다. 역 채널을 추정화기 위해 제안된 기술들은 고차원 통계적 추정기들 또는 적응형 추정기들을 사용하며, 후자의 접근이 본 발명에 의해 사용된다.
도 12에 도시된 하나의 전형적인 적응형 주파수 도메인 균등화 기술이 유한 임펄스 응답(finite impulse response ; FIR) 필터의 주파수 도메인 구현으로부터근본적으로 유도된다. 두 FFT 동작들은 채널 추정 루프에 삽입되어 모든 동작이 블록 적응형 FIR 필터와 동일하게 된다. 도 12에 도시된 실시예에서, 역 채널 추정기(1104) 내의 블록 지연 유닛(1201)은 에러 계산 유닛(1202)이 IFFT 유닛(1106)의 출력을 수신하면서, FFT 유닛(1103)의 출력을 수신한다. FFT 유닛(1203)은 에러 계산 유닛에 의해 유도되는 에러의 FFT 동작을 수행하고 블록 지연 유닛(1201)으로부터 블록 지연의 영향하에 에러의 주파수 도메인 변환을 최소 평균 제곱(least mean square ; LMS) 적응형 횡단 필터(transversal filter ; 1204)로 통과 시킨다. 필터링된 결과는 IFFT 유닛(1205)에 의해 시간 도메인으로 다시 변환되어 역 채널 추정은 자르고 0들 삽입 유닛(cut-and-insert-zeros unit ; 1206)에 의해 생성될 수 있다. 그후 역 채널 추정은 FFT 유닛(1207)에 의해 주파수 도메인으로 변환되고 신호 증배기(1105)로 제공된다.
적응형 역 채널 추정에 대한 이 접근의 한 단점은 채널 추정기(1104)의 루프 내에 두 FFT 동작들에 의해 개입된 루프 지연에 기인하는 열악한 트랙킹 수행에 있다. 또 다른 단점은 두 FFT 동작들과 관련된 집적 회로 영역 비용이다.
그러므로, 역 채널 추정 동안 요구되는 FFT 동작들의 수를 감소하지만 VSB 채널 디코더의 균등화 부분이 단일 집적 회로 다중-표준 채널 디코더 내의 OFDM 하드웨어 상으로 맵핑되도록 가능하게하는 주파수 도메인 균등화기에 대한 요구가 이 분야에 존재한다.
본 발명은 일반적으로 무선 신호들의 디코딩 동안의 균등화에 관한 것이며, 특히, 단일 집적된 회로 다중-표준 디코더(single integrated circuit multi-standard decoder) 내에 구현하기 적합한 방식으로 주파수 도메인 균등화(frequency domain equalization)를 위한 적응형 역 채널 추정(adaptive inverse channel estimation)에 관한 것이다.
본 발명의 더 확실한 이해와 본 발명의 장점들을 위해서, 첨부된 도면들과 연계하여 취해진 다음의 설명들에 참조가 이루어지며, 여기서 같은 번호들은 같은 대상들을 지정한다.
도 1은 적응형 역 채널 추정을 사용하는 주파수 도메인 균등화기를 포함하는 단일 집적 회로 다중-표준 채널 디코더가 본 발명의 한 실시예에 따라 구현되는 시스템을 도시한다.
도 2는 본 발명의 한 실시예에 따라 다중-표준 채널 디코더에 사용하기 위한적응형 역 채널 추정기를 사용하는 주파수 도메인 균등화기를 더 상세히 도시하는 간단한 다이어그램이다.
도 3은 본 발명의 한 실시예에 따른 주파수 도메인 균등화기를 위한 적응형 역 채널 추정기를 더 상세히 도시한다.
도 4a 및 4b는 본 발명의 한 실시예에 따른 적응형 역 채널 추정기를 사용하는 주파수 도메인 균등화기를 포함하는 다중-표준 채널 디코더를 도시한다.
도 5 내지 9는 본 발명의 한 실시예에 따른 적응형 역 채널 추정을 사용하는 주파수 도메인 균등화기에 대한 시뮬레이션 결과들을 도시한다.
도 10a 및 10b는 흔적 측파대 및 직교 주파수 분할 다중 디코더들의 블록 다이어그램들이다.
도 11 및 12는 종래 주파수 도메인 균등화기의 고레벨 블록 다이어그램들이다.
선행 기술의 위에 논의된 부족한 점들을 처리하기 위해, 본 발명의 제 1 목적은 단일 집적 회로 다중-표준 복조기에서 사용하기 위한, 수신된 신호와 에러 추정으로부터 역 채널을 추정하는데에 회귀적인 최소 제곱 코스트 함수(recursive least square cost function)를 사용하는 주파수 도메인 균등화를 위한 적응형 역 채널 추정기를 제공하는 것이다. 대각 상관 매트릭스(diagonal correlation matrix)를 사용하여, 계산 집중을 메모리 집중 구현으로 이동하여, 종래의 주파수 도메인 균등화기에 의해 요구되는 것 보다 더 작은 계산 자원들을 사용하여 해결 방안이 결정될 수 있다. 메모리 요구는 종래의 OFDM 디코더들 내에서 활용 가능한 메모리에 의해 충분히 만족되고, 필수적인 계산 자원들은 다중-표준 복조기의 집적 회로 비용효율을 개선하면서, 그러한 디코더들 내에서 활용 가능한 자원들로 쉽게 맵핑될 수 있다.
앞의 설명이 본 발명의 특성들 및 기술적 장점들을 다소 넓게 윤곽을 보였으므로 당업자는 다음의 본 발명의 상세한 설명을 더 잘 이해할 수 있을 것이다. 본 발명의 부가적인 특성들 및 장점들은 본 발명의 청구항들의 주제를 형성하는 것으로서 이후에 설명될 것이다. 당업자는, 본 발명의 동일한 목적들을 수행하기 위한 다른 구성들의 변경 또는 설계를 위한 근본으로서 공개되는 특정 실시예 및 개념을 그들이 쉽게 사용할 수 있다고 평가할 수 있을 것이다. 또한, 당업자는, 그러한 동등한 구성들이 가장 넓은 형식에서 본 발명의 정신과 범위를 벗어나지 않는다는 것을 알 수 있을 것이다.
아래에 본 발명의 상세한 설명을 시작하기 전에, 본 발명 문서 전체를 통해 사용되는 특정 단어들 또는 구들의 정의들을 먼저 설명하는 것이 바람직하다 : 용어 "포함" 뿐만 아니라 이 파생어들은 제한적이지 않은 포함을 의미하고; 용어 "또는"은 및/또는을 의미하는 포함적인 의미이미; "관련된" 뿐만 아니라 이 파생어들의 구들은 포함하다, ~에 포함되다, ~와 상호 연결되다, 함유하다, 함유되다, ~와 또는 ~에 연결되다, ~와 또는 ~에 결합되다, ~와 통신할 수 있다, ~와 협력하다, 끼워지다, 병렬하다, ~에 근접하다, 필히 ~ 하다, 갖다, ~한 특성을 갖다, 등을 의미할 수 있으며; 용어"제어기"는 적어도 하나의 동작을 제어하는 장치, 시스템, 또는 이들의 일부를 의미하며, 이런 장치가 하드웨어, 펌웨어, 소프트웨어 또는 이들의 적어도 두 개의 몇몇 조합으로 구현되는지에 상관않는다. 어떠한 특정 제어기와 관련된 기능성도 국부적 또는 원격적으로 집중화 또는 분배될 수 있음을 주지해야 한다. 특정 단어들과 구들의 정의들은 본 문서 전체를 통해 제공되며, 당업자는 이렇게 정의된 단어들 및 구들의 앞으로 뿐만 아니라 미래의 사용에 많은, 대부분이 아니면, 예들에서 적용된다는 것을 이해할 것이다.
아래에서 논의되는 도 1 내지 9와, 본 특허 문서의 본 발명의 원리들을 설명하기 위해 사용되는 다양한 실시예들은 단지 예시적인 것이며, 본 발명의 범위를 어떤식으로든 제한하도록 해석되어서는 안된다. 당업자는 본 발명의 원리들이 어떠한 적절히 구성된 장치로도 구현될 수 있음을 이해할 것이다.
도 1은, 적응형 역 채널 추정을 사용하는 주파수 도메인 균등화기를 포함하는 단일 집적 회로 다중-표준채널 디코더가 본 발명의 한 실시예에 따라 구현되는 시스템을 도시한다. 시스템(100)은 수신기(101)를 포함하며, 실시예에서 이것은,더욱 상세히 설명될 코딩된 직교 주파수 분할 다중화(COFDM)표준들 또는 흔적 측파대(VSB)에 따라 디지털 텔레비전 방송 신호들을 복조할 수 있는 단일 집적 회로 다중-표준 채널 디코더(102)를 포함하는 디지털 텔레비전(DTV) 수신기이며, 여기서 디지털 텔레비전 신호들은 입력(103)에서 수신된다.
당업자는 도 1이 실시예의 디지털 텔레비전 수신기 내의 모든 구성요소들을 명확하게 도시하는 것이 아니라고 인식할 것이다. 본 발명의 이해를 위해 요구되고/또는 본 발명에 독특한 디지털 텔레비전 수신기의 구성요소들과 디지털 텔레비전 수신기의 동작과 공통적으로 알려진 구성 만큼만이 도시되고 여기서 설명된다.
도 2는 본 발명의 한 실시예에 따라 다중-표준 채널 디코더에 사용하기 위한 적응형 역 채널 추정기를 사용하는 주파수 도메인 균등화기를 더욱 상세히 도시하는 간결화된 다이어그램이다. 주파수 도메인 균등화기(200)는 디코딩되고 N 샘플들을 형성하기 위해 M 샘플들을 중첩할 입력 신호들(202)을 수신하는 중첩 유닛(201)을 포함하고, 여기서 N은 FFT 사이즈이며, 이것은 FFT 유닛(203)에 의해 주파수 도메인으로 변환된다. FFT 유닛(203)의 출력은 NxN 대각 매트릭스(Xk)로서 모델링되고, 여기서 배열(Xk)의 대각 요소들{X(n,k)}은 FFT 유닛(203)의 출력이다. 기호(n,k)는 k 번째 FFT 블록에서 n 번째 주파수 빈(bin)을 말하며, 여기서 n=1,...,N 이다.
FFT 유닛(203)의 출력은, 균등화된 주파수 도메인 출력을 갖는 N 사이즈 로우(row) 벡터{Y(n,k)}인 Yk를 생성하기 위해, 역 채널 추정의 주파수 빈들을 갖는 n사이즈 로우 벡터{G(n,k)}인 Gk로 신호 증배기(204)에 의해 증배된다. 그러므로, 균등화된 주파수 도메인 출력은 다음과 같다:
Yk=GkXk
본 발명에서 주파수 도메인 역 채널 추정(Gk)은, 주파수 도메인 데이터에 인가되는 시간 도메인 회귀 최소 제곱(RLS) 코스트 함수(시간 도메인 RLS 시스템들의 트랙킹 수행 장점을 얻기 위해 원칙적으로 선택됨)의 수정된 버전을 최소화하는 Gk의 값을 찾아서 얻어진다:
여기서, El은 El=Sl-GkXl에 의해 정의되는 주파수 도메인 에러 벡터이며, Sk는 (알려진 것으로 가정되는) 전송된 VSB 소스 신호의 주파수 도메인 표시를 갖는 N 사이즈 로우 벡터이고, ∥E∥2=EEH(여기서 기호 (H)는 이항된 복소 공액을 나타냄), λ는 망각 인자(forgetting factor)로 알려진 포지티브 상수이고 0<λ<1로 제약된 값을 갖는다.
코스트 함수(Jk)의 최소는 다음의 부분 도함수를 만족하는 값(Gk)을 찾아 식별된다:
추가의 분석을 간결하게 하기 위하여, 입력 신호(Xk)의 상관 매트릭스(Rk)는 다음과 같이 정의된다:
입력 신호(Xk)와 희망 신호(Sk) 사이의 교차-상관 벡터(Pk)와 함께:
이 코스트 함수(Jk) 내의 이들 두 상관 값들을 활용하고, 추가의 간결화 후에, 이 코스트 함수(Jk)는 다음과 같이 표현될 수 있다:
Rk가 대각 매트릭스이고, Pk가 벡터이기 때문에, Gk의 소자들에 관한 식(1)의 부분적 차이는 다음과 같다:
그후, Gk의 최적 값은 GkRk-Pk= 0 식들의 세트의 풀이로부터 얻어지고, 이 풀이는 다음과 같다:
이고가 에러(Ek)의 앞선 추정이라 가정되기 때문에, 교차-상관 벡터는 다음과 같이 표현될 수 있다:
이는때문이다. 추가의 간결화로 식(2)의 교차-상관 벡터(Pk)를 위한 이 표현의 대체는 다음과 같다:
그러나, Rk-1이 적절한 상수로 시작할 경우, 상관 매트릭스(Rx)는 또한 다음의 회귀 식에 의해 기술될 수 있다:
식(3)에서 이 대체식을 사용하는 것은 추가의 간결화 후에 다음과 같은 결과가 된다:
신호 증배기(204)로부터 균등화된 주파수 도메인 출력(Yk)은 시간 도메인으로 변환을 위해 IFFT 유닛(205)으로 입력된다. IFFT 유닛(205)의 출력은 버리는 유닛(206)으로 전달되고, 이는 M 샘플들을 버리고 나머지 샘플들을 에러에 관한 임시결정들(209) 뿐만 아니라 디코딩된 출력(208)을 발생하는 트렐리스 디코더(비터비) 유닛(trellis decoder unit ; 207)으로 전달한다. 에러는 IFFT 유닛(205)으로부터 균등화된 주파수 도메인 출력(Yk)의 변환을 활용하여 시간 도메인의 에러 유닛(210) 내에 계산되고, 그후, FFT 유닛(211)에 의해 주파수 도메인으로 다시 변환된다. 그후, 변환된 에러는 역 채널 추정(Gk)을 계산하기 위해 적응형 RLS 역 채널 추정기(212)에 의해 사용된다.
수렴 현상(convergence status)에 의존하여, 에러는 트렐리스 디코더(207)로부터 임시 결정들(209), 블라인드 알고리즘들(blind algorithms), 및/또는 트레이닝 시퀀스(training sequence)를 활용하여 에러 유닛(210)에 의해 계산된다. 적응형 역 채널 추정의 상기 분석은, 실행에서만 전송된 시퀀스의 부분이 알려지고 에러 시퀀스는 종종 알려지지 않으므로, 전송된 시퀀스 및 에러 시퀀스가 미리 알려진 것이라 가정한다. 따라서, 확률론적인 기술들은 동등한 에러를 얻기 위해 사용되어야 한다. 대체 에러를 계산하기 위한 불변 모듈들 알고리즘(CMA)과 결정 지향 기술들과 같은 다른 기술들의 활용은 식(5)을 다음과 같이 수정하여 수용될 수 있을 것이다:
여기서, μ는 적응 속도와 초과 평균 제곱 에러(MSE)를 제어하는 포지티브 상수이다.
VSB의 경우에, 연속적인 트레이닝 시퀀스들(트레이닝 신호들) 사이의 시간거리가 너무 멀어서 다른 기술들이 트레이닝 시퀀스들 사이의 에러를 계산하기 위해 사용되어야 한다. 내부 심벌 간섭(inter symbol interference ; ISI)의 엄격함에 의존하여, 블라인드 알고리즘들 및 결정 지향 알고리즘들이 실제 에러를 대체할 수 있는 동등한 에러를 계산하기 위해 사용될 수 있다.
또한, 블록 지연 유닛(213)은 추정기 루프 지연[즉, IFFT 유닛(205), 에러 유닛(210) 및 FFT 유닛(211)과 관련된 지연]에 관련된 구현을 반영하기 위해 주파수 도메인 균등화기(200) 내에 삽입된다. 그러므로, 역 채널 추정(Gk)은 주파수 도메인 입력(Xk)과 에러(Ek)[및 계산 에러(Ek)에 사용되는 상관 매트릭스(Rk)]의 지연된 버전들을 활용하여 업데이트된다.
도 3은 본 발명의 한 실시예에 따른 주파수 도메인 균등화기를 위한 적응형 역 채널 추정기를 더욱 상세히 도시한다. 도 2에 도시된 적응형 역 채널 추정기(212)는 도시된 바와 같이 구현된다. 상관 매트릭스(Rk)가 대각 매트릭스이기 때문에, 역 동작은 대각 요소들의 역 만을 포함한다. n=1,...N인 예를 들어 Gn,k와 같은 k 번째 FFT 프레임 내의 n 번째 주파수 빈을 기술하여, 식(4) 및 식(6)에 대한 주파수 빈 업데이트는 다음과 같이 감소한다:
및
여기서, Rn,k, Xn,k, Gn,k, 및 En,k들은 각각 상관 매트릭스 Rx, 입력 신호 Xk, 역 채널 추정 Gk, 및 에러 Ek이다.
도 3에 도시된 바와 같이, 주파수 빈 업데이트 식(7 및 8)은 몇몇 가산기들(301 및 302), 두 복소 증배기들(303 및 304), 및 하나의 복소 분할기(305)를 요구한다. 블록 지연(213)으로 부터의 지연된 출력(Xk-d)은 신호 복소 공액기(306) 뿐만 아니라 증배기(303)로 전달된다. 또한 증배기(303)는 분할기(305)에서 한것과 같이 복소 공액기(306)의 출력을 수신한다. 증배기(303)의 출력인 ∥Xn,k∥2은, 현재 상관 매트릭스 대각 소자(Rn,k)를 계산하기 위해 λ필터(308)에 의해 필터링된 후 메모리(307)로부터 이전 상관 매트릭스 대각 소자(Rn,k-1)에 부가가(301)에 의해 더해진다.
상관 매트릭스 대각 소자(Rn,k)는 메모리(307)에 저장되고 X* n,kR-1 n,k를 계산하기 위해 분할기(305)로 전달되며, 그후 에러 대각 소자(En,k)로 증배되도록 증배기(304)로 전달되며, 이 결과는 가산기(302)로 전달되기 전에 μ필터(309)에 의해 필터링된다. 또한 가산기(302)는 메모리(307)로부터 이전 역 채널 추정 대각소자(Gn,k-1)를 수신하고, 가산기(302)의 출력은 현재 역 채널 추정 대각 소자(Gn,k)이며, 이는 증배기(204)로 전달되고 메모리(307)에 저장된다.
식(7 및 8)을 사용하는 RLS 기초 적응형 역 채널 추정기(212)에 대해 요구되는 계산 자원들은 현존 OFDM 알고리즘들을 위해 통상적으로 사용되는 하드웨어 상으로 쉽게 맵핑될 수 있다. (비록 상관 매트릭스(Rk)가 수렴 및 트랙킹에 대해 또한 매우 유용하지만) 적응 알고리즘의 초과 MSE 및 트랙킹/수렴 움직임을 제어하는 λ 및 μ의 값들은 이들 값들로의 증배는 쉬프트하고 가산하는 동작들 만으로 구현될 수 있다.
도 2 및 3에 도시된 주파수 도메인 균등화기의 근사 시간 도메인 움직임은 주기적인 콘벌루션(cyclic convolution)을 사용하는 FIR 필터의 FFT 구현과 근사하게 동일한 필터링 부분과 와이너(Wiener) FIR 필터 해법에 근사하게 수렴하는 블록 시간 도메인 RLS 업데이트에 균등한 업데이트 부분을 포함한다:
여기서 H는 채널의 효과적인 주파수 응답이며, σ는 부가적인 화이트 가우스 노이즈(additive white Gaussian noise ; AWGN)이다.
도 4a 및 4b는 본 발명의 한 실시예에 따른 적응형 역 채널 추정기를 사용하는 주파수 도메인 균등화기를 포함하는 다중-표준 채널 디코더를 도시한다. 도 4a는 채널 디코더(104)의 VSB 수신기 부분을 도시하며, 이는 샘플 레이트 변환(SRC)유닛(401) 및 포워드 에러 정정(FEC) 유닛(402)을 포함한다. 증배기(403)는 SRC 유닛(401)의 출력 뿐만 아니라 반송파 복구(carrier recovery ; CR) 유닛(404)의 출력을 수신하며, 이는 디지털 신호 처리기(405)의 제어하에 동작하고, 입력으로서 증배기(403)의 출력을 수신한다. 증배기(403)의 출력은 또한 제곱근 올림 코사인(square root raised cosine ; SQRC) 필터 유닛(406)으로 전달되고, 이 출력은 SRC 유닛(401)에 결합된 타이밍 복구 유닛(407)과 주파수 도메인 균등화기(200)에 의해 수신된다. 주파수 도메인 균등화기(200)의 출력은 FEC 유닛(402)으로 전달된다.
도 4b는 채널 디코더(104)의 코딩된 직교 주파수 분할 다중화기(COFDM) 부분을 도시한다. SRC 유닛(401), FEC 유닛(402), 및 증배기(403)들은 COFDM 디코더를 위해 다시 사용된다. 도시된 예는 SRC 유닛(401) 및 증배기(403)를 제어하는 DSP 기초 동기 루프(408)를 사용한다. 증배기(403)의 출력은 주파수 도메인으로 변환을 위해 FFT 유닛(409)으로 전달되며, 이로부터 주파수 도메인 신호들은 채널 추정과 동기 검출 유닛(410) 및 3 심벌 지연 라인(411)으로 전달된다. 유닛(410 및 411)의 출력들은 균등화기(412)에 의해 수신되며, 이는 FEC 유닛(402)에 결합된다. 채널 추정과 동기 검출 유닛(410)은 또한 DSP 기초 동기 루프(408)에 결합된다.
채널 디코더(104)의 VSB 부분 내의 주파수 도메인 균등화기(200)는, 단지 3 FFT 동작들, 메모리의 몇 블록들(각각은 1K-2K 샘플들) 및 몇몇 산술 연산들을 요구하는 메모리 집중 균등화기로 현존 VSB 알고리즘들을 구현하는 종래의 하드웨어의 계산 집중 시간 도메인 균등화기를 교환한다. 주파수 도메인 균등화기(200)의메모리 요구는 현존 COFDM 알고리즘을 위한 일반적인 하드웨어 구현 내의 활용 가능한 메모리에 의해 충분히 만족된다. 재구성 가능한 데이터 경로 유닛(도시안됨)의 도움으로, 산술 연산들은 또한 COFDM 동작들 상으로 맵핑될 수 있어서, COFDM 하드웨어 상에 주파수 도메인 균등화기(200)의 완전한 맵핑(map)이 지지구조(supporting architecture)의 도움으로 가능하게 한다.
도 5 내지 도 9는 본 발명의 한 실시예에 따른 적응형 역 채널 추정을 사용하는 주파수 도메인 균등화기에 대한 시뮬레이션 결과들을 도시한다. 주파수 도메인 균등화기(200)는 FFT 마다 1 VSB 필드(832 세그먼트들)와 2K FFT로 시뮬레이션되고, 중앙 탭(tap)이 포워드 균등화기의 중간에 위치하면서 256 피드백 탭들과 64 포워드 탭들을 갖는 시간 도메인 결정 피드백 균등화기(DFE)에 대한 시뮬레이션 결과들과 비교된다. 두 균등화기들은 한 VSB 세그먼트(313 샘플들)에 대한 트레이닝 모드에서 시작되었고, 그후 고달드/트레이닝된 모드(Goddard/trained mode)가 다음 필드들에서 사용되었다. 트레이닝 시퀀스는 모든 VSB 필드(832 샘플들)에 대해 구현되었다. 시뮬레이션들은 1200 세그먼트들 이상에 대해 수행되었고, 심벌 에러 레이트(SER)는 각 세그먼트의 심벌 에러들의 평균에 의해 계산되었다.
도 5는 정적 움직임(static behavior)을 연구하기 위해 시뮬레이션들 내에 사용되는 채널의 펄스 응답을 도시하며, 도 6은 정적 채널에 대한 SER 곡선들을 그린다. 도 7은 동적 채널에 대한 SER 곡선들을 도시하며, 여기서 1.8 마이크로초(μs) 경로가 20dB의 신호대 잡음비(SNR)와 메인 경로 아래의 10 데시벨(dB)로 최대 진폭을 설정하면서 5헤르츠(Hz)의 사인파로 변조되었다.
DFE의 결과들을 에러가 블라인드 또는 트레이닝된 모드 내에서 계산된 본 발명의 주파수 도메인 균등화기(200)와 비교하면, 본 발명의 주파수 도메인 균등화기는 DFE 수행에 대해 상대적으로 원만한 수행 개선을 보여준다. 한 이유는 RLS 적응형 역 채널 추정기를 경유하여 채널의 상대적으로 빠른 트랙킹에 있다. 주파수 도메인 균등화기 내의 에러가 트렐리스(비터비) 디코더로부터 임시 결정들을 사용하여 계산되면, 수행 개선은 더욱 중대하다.
도 8은 국가 텔레비전 시스템 위원회(National Television System Committee ; NTSC) 공동 채널 간섭이 VSB 신호에 더해질 때 시뮬레이션 결과들을 기술한다. 주파수 도메인 균등화기는 더욱 좋은 수행을 보여주며, 이는 간섭 신호의 가능한 충분한 억압을 만드는 주파수 도메인 균등화기의 긴 탭 움직임에 부분적으로 기인한다.
도 9는 맨끝 에코(far-end echo)에 대한 시뮬레이션 결과들을 기술하며, 여기서 DFE는 빈약하게 수행되었으며 이는 DFE의 탭들의 수가 맨끝 에코를 커버하기에 불충분하기 때문이다. 탭들의 수가 반드시 증가되거나 클러스터 알고리즘들(clustering algorithms)이 반드시 사용되어 시간 도메인 균등화기에서 그러한 맨끝 에코들을 다루어야한다.
단일 반송파 시스템들에 대한 주파수 도메인 균등화기의 적합성은 시간 도메인 대안에 비해 다중-경로 수행과 집적 회로 영역 비용-효율에 달려있다. COFDM을 포함하는 다중-표준 복조기에 대해, 주파수 도메인 균등화기는 시간 도메인 균등화기에 비해 비용 효율적인 해결이 된다. 또한 본 발명의 주파수 도메인 균등화기가실제 결정 피드백 균등화기에 비할 수 있는 다중-경로 수행을 보였으며, 동적 및 다중-경로와 같은 일부 경우에서 조차, 공동-채널 간섭 및 맨끝 에코는 높은 수행 장점들에 비할 수 있다. 다른 잠재적인 장점들은 주파수 도메인 표현을 사용하여 반송파/타이밍 복구의 가능한 개선과 프리-커서 경로들(pre-cursor paths)을 유동적으로 처리하는 것을 포함한다.
COFDM 및 VSB의 최적 하드웨어 공유가 단일 반송파 시스템에 대한 주파수 도메인 균등화기를 고려하는 주요 동기이지만, 다른 장점들도 그러한 구성들을 활용하는데 있을 수 있다. 대분분의 균등화기 동작들이 메모리 집중이기 때문에, 또한 부가적인 균등화기 동작들도 상당한 부가적인 하드웨어 과부하 없이 COFDM 하드웨어 상에 구현될 수 있다. 그러한 부가적인 동작들은 듀얼 채널 단일-반송파(예를 들어, 구적법(quadrature) 진폭 변조된 및 흔적 측파대) 복조 및 복소/실수 모드의 동작 및 듀얼 적응형 선형 필터를 사용하는 다양한 수용을 포함한다. 최소 부가적인 하드웨어 과부하로 현존 COFDM 자원들을 활용하는 스케일 가능한 채널 디코딩 알고리즘들이 더욱 매력적이다.
비록 본 발명이 상세히 설명되었지만, 당업자는 본 발명에서 다양한 변화들, 대체들 및 변경들이 가장 넓은 형식에서 본원의 정신과 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (20)

  1. 단일 집적 회로 다중-표준 복조기(single integrated circuit multi-standard demodulator ; 104)에서 사용하기 위한, 단일 반송파 신호의 복조를 위한 주파수 도메인 균등화기(frequency domain equalizer ; 200)에 있어서,
    주파수 도메인 입력(Xk)과 주파수 도메인 역 채널 추정(Gk)으로부터 균등화된 출력을 생성하는 신호 증배기(signal multiplier ; 204); 및
    최소 제곱 코스트 함수(least square cost function)를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 적응형 역 채널 추정기(adaptive inverse channel estimator ; 212)를 포함하는, 주파수 도메인 균등화기.
  2. 제 1 항에 있어서,
    상기 적응형 역 채널 추정기(212)는 대각 상관 매트릭스(Rk)를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는, 주파수 도메인 균등화기.
  3. 제 2 항에 있어서,
    상기 적응형 역 채널 추정기(212)는 메모리(307), 상기 상관 매트릭스(Rk) 내의 이전 대각 요소(Rn,k-1)로부터 상기 상관 매트릭스(Rk) 내의 현재 대각요소(Rn,k)를 계산하기 위해 사용되는 망각 인자(forgetting factor ; λ), 및 현재 역 채널 추정 매트릭스 요소(Gn,k)를 유도하기 위해 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 변경하도록 사용되는 적응 및 에러 제어 상수(μ)를 채용하며,
    상기 망각 인자(λ)와 상기 적응 및 에러 제어 상수(μ)에 대한 값들이 선택되어, 상기 망각 인자(λ) 또는 상기 적응 및 에러 제어 상수(μ)에 의한 증배가 쉬프트 및 가산 동작들에 의해 구현될 수 있는, 주파수 도메인 균등화기.
  4. 제 3 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    지연된 입력 신호(Xk-d)를 수신하는 복소 공액기(complex conjugator ; 306);
    상기 지연된 입력 신호(Xk-d)와 상기 복소 공액기(306)의 출력을 둘 다 수신하는 신호 증배기(303); 및
    상기 망각 인자(λ)에 의해 증배된 상기 상관 매트릭스(Rk) 내의 상기 이전 대각 요소(Rn,k-1)와 상기 신호 증배기(303)의 출력을 수신하는 신호 가산기(signal adder ; 301)로서, 상기 신호 가산기(301)의 출력은 상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)를 포함하는 상기 신호 가산기를 더 포함하는, 주파수 도메인 균등화기.
  5. 제 4 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    상기 복소 공액기(306)의 상기 출력과 상기 신호 가산기(301)의 상기 출력을 수신하는 신호 분할기(305);
    주파수 도메인 에러 추정(Ek)과 상기 신호 분할기(305)의 출력을 수신하는 제 2 신호 증배기(304); 및
    상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)와 상기 적응 및 에러 제어 상수(μ) 만큼 증배된 상기 제 2 신호 증배기(304)의 출력을 수신하는 제 2 신호 가산기(302)로서, 상기 제 2 신호 가산기(302)의 출력은 상기 현재 역 채널 추정 매트릭스 요소(Gn,k)를 포함하는 상기 제 2 신호 가산기를 더 포함하는, 주파수 도메인 균등화기.
  6. 단일 집적 회로 다중-표준 복조기(104)에 있어서,
    다중-반송파 신호를 선택적으로 복조하는 제 1 디코더(104b); 및
    주파수 도메인 균등화기(200)를 포함하고 단일 반송파 신호를 선택적으로 복조하는 제 2 디코더(104a)를 포함하며,
    상기 주파수 도메인 균등화기는,
    주파수 도메인 입력(Xk)과 주파수 도메인 역 채널 추정(Gk)으로부터 균등화된 출력을 생성하는 신호 증배기(204); 및
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 적응형 역 채널 추정기(212)를 포함하는, 단일 집적 회로 다중-표준 복조기.
  7. 제 6 항에 있어서,
    상기 적응형 역 채널 추정기(212)는 대각 상관 매트릭스(Rk)를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는, 단일 집적 회로 다중-표준 복조기.
  8. 제 7 항에 있어서,
    상기 적응형 역 채널 추정기(212)는 메모리(307), 상기 상관 매트릭스(Rk) 내의 이전 대각 요소(Rn,k-1)로부터 상기 상관 매트릭스(Rk) 내의 현재 대각 요소(Rn,k)를 계산하기 위해 사용되는 망각 인자(λ), 및 현재 역 채널 추정 매트릭스 요소(Gn,k)를 유도하기 위해 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 변경하도록 사용되는 적응 및 에러 제어 상수(μ)를 포함하며,
    상기 망각 인자(λ)와 상기 적응 및 에러 제어 상수(μ)에 대한 값들이 선택되어, 상기 망각 인자(λ) 또는 상기 적응 및 에러 제어 상수(μ)에 의한 증배가 쉬프트 및 가산 동작들에 의해 구현될 수 있는, 단일 집적 회로 다중-표준 복조기.
  9. 제 8 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    지연된 입력 신호(Xk-d)를 수신하는 복소 공액기(306);
    상기 지연된 입력 신호(Xk-d)와 상기 복소 공액기(306)의 출력을 둘 다 수신하는 신호 증배기(303); 및
    상기 망각 인자(λ)에 의해 증배된 상기 상관 매트릭스(Rk) 내의 상기 이전 대각 요소(Rn,k-1)와 상기 신호 증배기(303)의 출력을 수신하는 신호 가산기(301)로서, 상기 신호 가산기(301)의 출력은 상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)를 포함하는 상기 신호 가산기를 더 포함하는, 단일 집적 회로 다중-표준 복조기.
  10. 제 9 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    상기 복소 공액기(306)의 상기 출력과 상기 신호 가산기(301)의 상기 출력을 수신하는 신호 분할기(305);
    주파수 도메인 에러 추정(Ek)과 상기 신호 분할기(305)의 출력을 수신하는 제 2 신호 증배기(304); 및
    상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)와 상기 적응 및 에러 제어 상수(μ) 만큼 증배된 상기 제 2 신호 증배기(304)의 출력을 수신하는 제 2 신호 가산기(302)로서, 상기 제 2 신호 가산기(302)의 출력은 상기 현재 역 채널 추정 매트릭스 요소(Gn,k)를 포함하는 상기 제 2 신호 가산기를 더 포함하는, 단일 집적 회로 다중-표준 복조기.
  11. 주파수 도메인 균등화기(200)에서 사용하기 위한, 적응형 역 채널 추정 방법에 있어서,
    균등화된 출력(Yk)을 생성하기 위해 단일 반송파로 부터의 주파수 도메인 입력(Xk)과 주파수 도메인 역 채널 추정(Gk)을 증배하는 단계; 및
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 단계를 포함하는, 적응형 역 채널 추정 방법.
  12. 제 11 항에 있어서,
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 상기 단계는,
    대각 상관 매트릭스(Rk)를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 단계를 더 포함하는, 적응형 역 채널 추정 방법.
  13. 제 12 항에 있어서,
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 상기 단계는,
    상기 상관 매트릭스(Rk) 내에 이전 대각 요소(Rn,k-1)와 메모리(307) 내에 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 저장하는 단계;
    상기 상관 매트릭스(Rk) 내의 이전 대각 요소(Rn,k-1)로부터 상기 상관 매트릭스(Rk) 내의 현재 대각 요소(Rn,k)를 계산하기 위해 망각 인자(λ)를 사용하는 단계; 및
    상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 변경하고 현재 역 채널 추정 매트릭스 요소(Gn,k)를 유도하기 위해 적응 및 에러 제어 상수(μ)를 사용하는 단계를 더 포함하며,
    상기 망각 인자(λ)와 상기 적응 및 에러 제어 상수(μ)에 대한 값들이 선택되어, 상기 망각 인자(λ) 또는 상기 적응 및 에러 제어 상수(μ)에 의한 증배가 쉬프트 및 가산 동작들에 의해 구현될 수 있는, 적응형 역 채널 추정 방법.
  14. 제 13 항에 있어서,
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 상기 단계는,
    지연된 입력 신호(Xk-d)의 복소 공액을 계산하는 단계;
    상기 지연된 입력 신호(Xk-d)를 상기 복소 공액으로 증배하는 단계; 및
    상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)를 생성하기 위해, 상기 망각 인자(λ)에 의해 증배된 상기 상관 매트릭스(Rk) 내의 상기 이전 대각 요소(Rn,k-1)에 상기 지연된 입력 신호(Xk-d)를 상기 복소 공액으로 증배한 결과를 가산하는 단계를 더 포함하는, 적응형 역 채널 추정 방법.
  15. 제 14 항에 있어서,
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 상기 단계는,
    상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)로 상기 복소 공액을 나누는 단계;
    상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)로 상기 복소 공액을 나눈 결과를 주파수 도메인 에러 추정(Ek)과 상기 적응 및 에러 제어 상수(μ)로 증배하는 단계; 및
    상기 현재 역 채널 추정 매트릭스 요소(Gn,k)를 생성하기 위해, 상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)로 상기 복소 공액을 나눈 결과를 주파수도메인 에러 추정(Ek)과 상기 적응 및 에러 제어 상수(μ)로 증배한 결과에 상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 가산하는 단계를 더 포함하는, 적응형 역 채널 추정 방법.
  16. 단일 집적 회로 다중-표준 복조기(104)에 있어서,
    OFDM 디코더(104b); 및
    주파수 도메인 균등화기(200)를 갖는 VSB 디코더(104a)를 포함하며,
    상기 주파수 도메인 균등화기는,
    주파수 도메인 입력(Xk)과 주파수 도메인 역 채널 추정(Gk)으로부터 균등화된 출력을 생성하는 신호 증배기(204); 및
    최소 제곱 코스트 함수를 활용하여 상기 주파수 도메인 역 채널 추정(Gk)을 계산하는 적응형 역 채널 추정기(212)를 포함하며,
    상기 주파수 도메인 균등화기(200)는 상기 OFDM 디코더(104b)를 위해 사용되는 하드웨어를 활용하는, 단일 집적 회로 다중-표준 복조기.
  17. 제 16 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    대각 상관 매트릭스(Rk);
    상기 상관 매트릭스(Rk) 내의 이전 대각 요소(Rn,k-1)로부터 상기 상관 매트릭스(Rk) 내의 현재 대각 요소(Rn,k)를 계산하는 망각 인자(λ); 및
    현재 역 채널 추정 매트릭스 요소(Gn,k)를 유도하기 위해 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 변경하는 적응 및 에러 제어 상수(μ)를 활용하여, 상기 주파수 도메인 역 채널 추정(Gk)을 계산하고,
    상기 망각 인자(λ)와 상기 적응 및 에러 제어 상수(μ)에 대한 값들이 선택되어, 상기 망각 인자(λ) 또는 상기 적응 및 에러 제어 상수(μ)에 의한 증배가, 상기 OFDM 디코더(104b)를 위해 사용되는 상기 하드웨어 내에서 쉬프트 및 가산 동작들에 의해 구현될 수 있는, 단일 집적 회로 다중-표준 복조기.
  18. 제 17 항에 있어서,
    상기 적응형 역 채널 추정기(212)는, 상기 상관 매트릭스(Rk)를 위한 상기 이전 대각 요소(Rn,k-1)와 상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)를 저장하기 위해, 상기 OFDM 디코더(104b)를 위해 사용되는 상기 하드웨어 내에 메모리(307)를 사용하는, 단일 집적 회로 다중-표준 복조기.
  19. 제 18 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    지연된 입력 신호(Xk-d)를 수신하는 복소 공액기(306);
    상기 지연된 입력 신호(Xk-d)와 상기 복소 공액기(306)의 출력을 둘 다 수신하는 신호 증배기(303); 및
    상기 망각 인자(λ)에 의해 증배된 상기 상관 매트릭스(Rk) 내의 상기 이전 대각 요소(Rn,k-1)와 상기 신호 증배기(303)의 출력을 수신하는 신호 가산기(301)로서, 상기 신호 가산기(301)의 출력은 상기 상관 매트릭스(Rk) 내의 상기 현재 대각 요소(Rn,k)를 포함하는 상기 신호 가산기를 더 포함하는, 단일 집적 회로 다중-표준 복조기.
  20. 제 19 항에 있어서,
    상기 적응형 역 채널 추정기(212)는,
    상기 복소 공액기(306)의 상기 출력과 상기 신호 가산기(301)의 상기 출력을 수신하는 신호 분할기(305);
    주파수 도메인 에러 추정(Ek)과 상기 신호 분할기(305)의 출력을 수신하는 제 2 신호 증배기(304); 및
    상기 이전 역 채널 추정 매트릭스 요소(Gn,k-1)와 상기 적응 및 에러 제어 상수(μ) 만큼 증배된 상기 제 2 신호 증배기(304)의 출력을 수신하는 제 2 신호 가산기(302)로서, 상기 제 2 신호 가산기(302)의 출력은 상기 현재 역 채널 추정 매트릭스 요소(Gn,k)를 포함하는 상기 제 2 신호 가산기를 더 포함하는, 단일 집적 회로 다중-표준 복조기.
KR1020027003040A 2000-07-07 2001-06-27 지상 디지털 텔레비전 수신을 위한 주파수-도메인 균등화기 KR20020032572A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21714300P 2000-07-07 2000-07-07
US60/217,143 2000-07-07
US09/840,200 2001-04-23
US09/840,200 US6912258B2 (en) 2000-07-07 2001-04-23 Frequency-domain equalizer for terrestrial digital TV reception
PCT/EP2001/007244 WO2002005505A2 (en) 2000-07-07 2001-06-27 A frequency-domain equalizer for terrestrial digital tv reception.

Publications (1)

Publication Number Publication Date
KR20020032572A true KR20020032572A (ko) 2002-05-03

Family

ID=26911659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003040A KR20020032572A (ko) 2000-07-07 2001-06-27 지상 디지털 텔레비전 수신을 위한 주파수-도메인 균등화기

Country Status (6)

Country Link
US (1) US6912258B2 (ko)
EP (1) EP1236324A2 (ko)
JP (1) JP2004503180A (ko)
KR (1) KR20020032572A (ko)
CN (1) CN1401176A (ko)
WO (1) WO2002005505A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097192A (ko) * 2002-06-20 2003-12-31 대한민국(전남대학교총장) 결정 궤환 최소평균자승 등화기를 연동시킨 결정 궤환 패스트 회귀최소자승 등화기
KR100463544B1 (ko) * 2002-12-14 2004-12-29 엘지전자 주식회사 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9901491D0 (en) * 1999-01-22 1999-03-17 Univ Bristol Receiver
US6630964B2 (en) * 2000-12-28 2003-10-07 Koninklijke Philips Electronics N.V. Multi-standard channel decoder for real-time digital broadcast reception
US7379508B1 (en) * 2001-04-09 2008-05-27 At&T Corp. Frequency-domain method for joint equalization and decoding of space-time block codes
US7092450B1 (en) * 2001-04-09 2006-08-15 At&T Corp. Frequency-domain method for joint equalization and decoding of space-time block codes
US7010269B2 (en) * 2001-05-07 2006-03-07 Koninklijke Philips Electronics N.V. Pre-equalizer structure based on PN511 sequence for terrestrial DTV reception
EP1421700A4 (en) * 2001-08-10 2008-04-23 Adaptive Networks Inc METHOD AND MECHANISM FOR DIGITAL EQUALIZATION
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US8238404B2 (en) * 2001-10-23 2012-08-07 Koninklijke Philps Electronics N.V. Method to improve ATSC-VSB transceiver performance employing a time-frequency waveform processor
WO2003039089A1 (en) * 2001-10-31 2003-05-08 Koninklijke Philips Electronics N.V. Zf-based adaptive asynchronous receiver
KR100398884B1 (ko) * 2001-11-01 2003-09-19 삼성전자주식회사 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치
JP2005510182A (ja) * 2001-11-21 2005-04-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データレートに非同期のサンプリングレートで動作するアダプティブ・イコライザ
JP4533740B2 (ja) * 2002-04-23 2010-09-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 干渉のない最小平均二乗法に基づいた適応型非同期受信機
US7212569B1 (en) * 2002-06-28 2007-05-01 At&T Corp. Frequency domain decision feedback equalizer
JP2004032568A (ja) * 2002-06-28 2004-01-29 Hitachi Kokusai Electric Inc 相関検出装置およびフーリエ変換装置
US7633849B1 (en) * 2002-08-13 2009-12-15 National Semiconductor Corporation Coded OFDM system using error control coding and cyclic prefix for channel estimation
CN100556012C (zh) * 2002-08-30 2009-10-28 皇家飞利浦电子股份有限公司 单载波信号的频域均衡
KR100451750B1 (ko) * 2002-10-31 2004-10-08 엘지전자 주식회사 디지털 텔레비전 수신기의 채널 등화 장치
KR100706217B1 (ko) * 2003-03-19 2007-04-12 가부시키가이샤 아드반테스트 검파 장치, 방법 및 기록 매체
US7289425B2 (en) * 2003-06-20 2007-10-30 The Aerospace Corporation Parallel orthogonal frequency division multiplexed communication system
KR20050008431A (ko) * 2003-07-15 2005-01-21 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송/수신 시스템 및 그의신호처리방법
US7471736B2 (en) * 2003-09-30 2008-12-30 Alcatel-Lucent Usa Inc. Frequency based modulator compensation
US20080291972A1 (en) * 2004-01-20 2008-11-27 Agency For Science, Technology And Research Method and Transmitter, Receiver and Transceiver Systems for Ultra Widebrand Communication
KR100896684B1 (ko) * 2004-01-27 2009-05-14 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
US8055755B2 (en) * 2004-02-05 2011-11-08 At&T Intellectual Property Ii, L.P. Method for determining VoIP gateway performance and SLAs based upon path measurements
US7321550B2 (en) * 2004-02-17 2008-01-22 Industrial Technology Research Institute Method of equalization in an OFDM system
US7756003B1 (en) 2004-02-27 2010-07-13 Marvell International Ltd. Adaptive OFDM transmitter based on carrier frequency offset
PL1732773T3 (pl) * 2004-04-06 2009-05-29 Michael Stegmair Urządzenie do rozłącznego umieszczania pomocniczego środka trakcyjnego na kole pojazdu mającym obręcz i oponę z bieżnikiem
KR100989314B1 (ko) * 2004-04-09 2010-10-25 삼성전자주식회사 디스플레이장치
KR100692596B1 (ko) * 2004-05-06 2007-03-13 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
US7355959B2 (en) * 2004-05-28 2008-04-08 Mitsubishi Electric Research Laboratories, Inc. Interference suppression for OFDM-based UWB communication
US7660340B2 (en) * 2004-06-22 2010-02-09 Alcatel-Lucent Usa Inc. Method of receiver processing of CDMA signals in a CDMA system
WO2006006238A1 (ja) * 2004-07-14 2006-01-19 Fujitsu Limited マルチキャリア受信方法及びマルチキャリア受信装置
JP4271235B2 (ja) * 2004-07-16 2009-06-03 富士通株式会社 シングルキャリア受信機における周波数領域イコライゼーション方法及び装置
US7760811B2 (en) * 2004-08-05 2010-07-20 Panasonic Corporation Radio transmission device, radio reception device, radio transmission method, and radio reception method
US7388907B2 (en) * 2004-08-09 2008-06-17 Texas Instruments Incorporated Frequency domain equalization
US7483480B2 (en) * 2004-11-24 2009-01-27 Nokia Corporation FFT accelerated iterative MIMO equalizer receiver architecture
CN101103572B (zh) * 2005-01-20 2011-03-23 松下电器产业株式会社 发送装置、接收装置及无线通信方法
KR101025245B1 (ko) * 2005-01-31 2011-03-29 지티이 코포레이션 더블링 샘플링에 근거한 베이스밴드 처리 방법
US7848463B2 (en) * 2005-04-07 2010-12-07 Qualcomm Incorporated Adaptive time-filtering for channel estimation in OFDM system
JP4737747B2 (ja) * 2005-04-25 2011-08-03 パナソニック株式会社 無線通信装置および無線通信方法
CN1933467B (zh) * 2005-09-14 2010-10-06 中国科学院上海微系统与信息技术研究所 宽带单载波/多载波均衡接收装置及其接收方法
JP4264550B2 (ja) * 2005-11-15 2009-05-20 ソニー株式会社 受信装置並びにチャネル推定装置
SG133423A1 (en) * 2005-12-14 2007-07-30 Oki Techno Ct Singapore Pte A method, apraratus and receiver for demapping dual carrier modulated cofdm signals
KR100755820B1 (ko) 2006-01-04 2007-09-05 한국전자통신연구원 셀룰러 시스템의 하향 링크 신호 생성 장치와 셀 탐색 방법및 장치
US7817735B2 (en) * 2006-01-11 2010-10-19 Amicus Wireless Technology Ltd. Device and method of performing channel estimation for OFDM-based wireless communication system
JPWO2007083502A1 (ja) * 2006-01-23 2009-06-11 直樹 末広 通信方法、マルチパス削減方法及び受信装置
WO2007091779A1 (en) 2006-02-10 2007-08-16 Lg Electronics Inc. Digital broadcasting receiver and method of processing data
KR100742787B1 (ko) * 2006-02-21 2007-07-25 포스데이타 주식회사 디코딩 장치 및 디코딩 방법
WO2007126196A1 (en) 2006-04-29 2007-11-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
US7746924B2 (en) * 2006-05-09 2010-06-29 Hewlett-Packard Development Company, L.P. Determination of filter weights
WO2007136166A1 (en) 2006-05-23 2007-11-29 Lg Electronics Inc. Digital broadcasting system and method of processing data
EP2057811B1 (en) * 2006-08-28 2020-04-22 SK Telecom Co., Ltd. Apparatus for generating down link signal, and method and apparatus for cell search in cellular system
CN101146076B (zh) * 2006-09-12 2011-07-06 华为技术有限公司 一种基于均匀覆盖的数据传输方法及装置
KR100799922B1 (ko) 2006-09-22 2008-01-31 포스데이타 주식회사 직교 주파수 분할 접속방식을 지원하는 시스템을 위한디코딩 장치 및 방법
AU2007304830B2 (en) * 2006-10-05 2012-09-06 Cohda Wireless Pty Ltd Improving receiver performance in a communication network
US7873104B2 (en) 2006-10-12 2011-01-18 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
KR100811892B1 (ko) * 2006-11-17 2008-03-10 한국전자통신연구원 고속 무선 통신 시스템에서의 채널 등화 및 반송파 복원방법 및 수신 장치
US8385397B2 (en) * 2007-01-19 2013-02-26 Techwell Llc Method for determining the step size for an LMS adaptive equalizer for 8VSB
US7616685B2 (en) * 2007-01-19 2009-11-10 Techwell, Inc. Method for channel tracking in an LMS adaptive equalizer for 8VSB
KR101285887B1 (ko) 2007-03-26 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101253185B1 (ko) 2007-03-26 2013-04-10 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101285888B1 (ko) 2007-03-30 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
WO2009005326A2 (en) 2007-07-04 2009-01-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
US20090055459A1 (en) * 2007-08-24 2009-02-26 Michael Speth Frequency-domain equalizer
US8059737B2 (en) * 2008-06-23 2011-11-15 Mediatek Inc. OFDM receiver having memory capable of acting in a single-chip mode and a diversity mode
JP2010045672A (ja) * 2008-08-15 2010-02-25 Nippon Telegr & Teleph Corp <Ntt> 信号受信装置及び方法
CN101662576B (zh) * 2008-08-27 2011-07-20 扬智科技股份有限公司 适用于消除同频道干扰的信号处理电路与方法
US20100074346A1 (en) * 2008-09-22 2010-03-25 Acorn Technologies, Inc. Channel estimation in ofdm receivers
FR2936593B1 (fr) * 2008-09-26 2010-10-15 Guilbert Express Sa Generateur d'air chaud
GB201001469D0 (en) * 2010-01-29 2010-03-17 Icera Inc Signal processing in wireless communication receivers
KR20140092293A (ko) 2011-10-17 2014-07-23 파나소닉 주식회사 적응 등화기
EP2645652A1 (en) * 2012-03-30 2013-10-02 Imec Receiver architecture for block transmission with known symbol padding
DE102012220488A1 (de) * 2012-11-09 2014-05-15 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung der Empfangsqualität von Nachrichten bei einer Teilnehmerstation eines Bussystems
US9306718B2 (en) 2013-08-01 2016-04-05 Honeywell International Inc. System and method for mitigating helicopter rotor blockage of communications systems
TWI575901B (zh) * 2015-06-17 2017-03-21 晨星半導體股份有限公司 通道效應消除裝置及通道效應消除方法
TWI627846B (zh) * 2016-03-30 2018-06-21 晨星半導體股份有限公司 等化增強模組、解調變系統以及等化增強方法
CN109981222B (zh) * 2019-03-28 2022-01-07 中国传媒大学 预偏置的有线数字电视校验和的串行产生装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363551B1 (en) 1988-10-17 1994-12-07 International Business Machines Corporation Adaptive equalization for recording systems using partial-response signaling
US5293402A (en) 1991-05-02 1994-03-08 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
JPH04352523A (ja) 1991-05-30 1992-12-07 Oki Electric Ind Co Ltd データ伝送復調器
US5303263A (en) 1991-06-25 1994-04-12 Oki Electric Industry Co., Ltd. Transmission channel characteristic equalizer
US5886749A (en) * 1996-12-13 1999-03-23 Cable Television Laboratories, Inc. Demodulation using a time domain guard interval with an overlapped transform
US5779047A (en) 1997-03-25 1998-07-14 Darrah; Scott A. Water tight steel tool box
US6005894A (en) * 1997-04-04 1999-12-21 Kumar; Derek D. AM-compatible digital broadcasting method and system
EP0912023A1 (en) * 1997-10-27 1999-04-28 Alcatel Demodulation and equalisation of multicarrier signals
US6239657B1 (en) * 1998-03-27 2001-05-29 Rohde & Schwarz Gmbh & Co. Kg Method and device for measuring the distortion of a high-frequency power amplifier and method and means for automatically equalizing a high-frequency power amplifier
US6327314B1 (en) * 1998-04-01 2001-12-04 At&T Corp. Method and apparatus for channel estimation for multicarrier systems
EP0967763B1 (en) 1998-06-29 2004-12-01 Alcatel Multicarrier receiver with per-carrier RLS frequency domain equalisation
JP2002525917A (ja) 1998-09-15 2002-08-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善した信号調整手段を有する伝送システム
US6654429B1 (en) * 1998-12-31 2003-11-25 At&T Corp. Pilot-aided channel estimation for OFDM in wireless systems
US6252902B1 (en) * 1999-09-13 2001-06-26 Virata Corporation xDSL modem having DMT symbol boundary detection
US6377636B1 (en) * 1999-11-02 2002-04-23 Iospan Wirless, Inc. Method and wireless communications system using coordinated transmission and training for interference mitigation
US6445342B1 (en) * 2000-06-30 2002-09-03 Motorola, Inc. Method and device for multi-user frequency-domain channel estimation
US6771591B1 (en) * 2000-07-31 2004-08-03 Thomson Licensing S.A. Method and system for processing orthogonal frequency division multiplexed signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097192A (ko) * 2002-06-20 2003-12-31 대한민국(전남대학교총장) 결정 궤환 최소평균자승 등화기를 연동시킨 결정 궤환 패스트 회귀최소자승 등화기
KR100463544B1 (ko) * 2002-12-14 2004-12-29 엘지전자 주식회사 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기

Also Published As

Publication number Publication date
CN1401176A (zh) 2003-03-05
EP1236324A2 (en) 2002-09-04
WO2002005505A3 (en) 2002-07-04
WO2002005505A2 (en) 2002-01-17
US6912258B2 (en) 2005-06-28
US20020037058A1 (en) 2002-03-28
JP2004503180A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
US6912258B2 (en) Frequency-domain equalizer for terrestrial digital TV reception
KR100876068B1 (ko) 하이브리드 주파수-시간 영역 등화기
US7912118B2 (en) Hybrid domain block equalizer
KR100447201B1 (ko) 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
KR100226698B1 (ko) 직교 주파수 분할 다중화 수신 시스템의 채널 등화 장치
US7555080B2 (en) Digital broadcasting receiving system and equalizing method thereof
US20100091822A1 (en) Adaptive known signal canceller
US8767844B2 (en) Method and apparatus for multicarrier communications
JP4545209B2 (ja) 直交周波数分割多重信号の受信装置およびその受信方法
US20060146690A1 (en) Methods, circuits and computer program products for estimating frequency domain channel in a DVB-T receiver using transform domain complex filtering
JP4780161B2 (ja) 受信装置、受信方法、およびプログラム
KR20070117791A (ko) 추정된 잡음전력을 이용하는 등화장치
JP2006222836A (ja) 受信装置、受信回路、受信方法及び受信プログラム
WO2006000950A1 (en) Noise canceling in equalized signals
JP2002344414A (ja) Ｏｆｄｍ復調装置及び方法
KR100753502B1 (ko) 잡음 제거 장치 및 방법 그리고 채널 등화 시스템
JP5881453B2 (ja) 等化装置、受信装置及び等化方法
KR101181778B1 (ko) 채널 등화 방법 및 장치, 이를 적용한 디지털 방송 수신시스템
KR100710294B1 (ko) 채널 등화 장치
KR101208518B1 (ko) 디지털 방송 수신 시스템 및 처리 방법
KR20060097385A (ko) 다매체 디지털 방송 수신기의 채널 등화 장치
KR20070081277A (ko) 디지털 방송 수신 시스템 및 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee