KR20020029702A - 반도체 장치의 얕은 트랜치 분리구조 제조방법 - Google Patents

반도체 장치의 얕은 트랜치 분리구조 제조방법 Download PDF

Info

Publication number
KR20020029702A
KR20020029702A KR1020000060322A KR20000060322A KR20020029702A KR 20020029702 A KR20020029702 A KR 20020029702A KR 1020000060322 A KR1020000060322 A KR 1020000060322A KR 20000060322 A KR20000060322 A KR 20000060322A KR 20020029702 A KR20020029702 A KR 20020029702A
Authority
KR
South Korea
Prior art keywords
ion implantation
substrate
manufacturing
semiconductor device
hard mask
Prior art date
Application number
KR1020000060322A
Other languages
English (en)
Inventor
최명규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000060322A priority Critical patent/KR20020029702A/ko
Publication of KR20020029702A publication Critical patent/KR20020029702A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 얕은 트랜치 분리구조 제조방법에 관한 것으로, 종래 반도체 장치의 얕은 트랜치 분리구조 제조방법은 산화막의 증착후 공정이 복잡한 화학적 기계적 연마법을 사용하여 트랜치 내에 분리구조를 형성함으로써, 그 공정이 복잡하고 수율이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 하드마스크를 형성하는 단계와; 상기 하드마스크를 이온주입의 마스크로 사용하는 이온주입공정으로 기판의 일부에 산소이온을 주입하는 단계와; 상기 하드마스크를 제거하고 기판을 열처리하여 상기 주입된 산소이온과 실리콘이 결합되도록 하여 분리구조를 형성하는 단계로 구성되어 분리구조를 이온주입과 어닐링법으로 형성함으로써, 공정단계를 단순화하여 제조비용을 줄이고 수율을 향상시키는 효과가 있다.

Description

반도체 장치의 얕은 트랜치 분리구조 제조방법{MANUFACTURING METHOD FOR SHALLOW TRANCH ISOLATION IN SEMICONDUCTOR DEVICE}
본 발명은 얕은 반도체 장치의 얕은 트랜치 분리구조 제조방법에 관한 것으로, 특히 화학적 기계적 연마에 비해 용이한 제조공정을 사용하여 분리구조를 형성함으로써, 제조비용을 절감하고 수율을 향상시키는데 적당하도록 한 반도체 장치의 얕은 트랜치 분리구조 제조방법에 관한 것이다.
도1a 내지 도1c는 종래 반도체 장치의 얕은 트랜치 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 포토레지스트 또는 하드마스크(2)를 형성하여 상기 기판(1)의 일부영역만을 노출시킨 후, 건식식각방법으로 3500Å 깊이의 트랜치를 형성하는 단계(도1a)와; 상기 포토레지스트 또는 하드마스크(2)를 제거하고, 트랜치가 형성된 기판(1)의 상부전면에 고밀도 플라즈마 산화막(3)을 증착하는 단계(도1b)와; 상기 고밀도 플라즈마 산화막(3)을 평탄화하여 상기 트랜치 내에 분리구조(4)를 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같은 종래 반도체 장치의 얕은 트랜치 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 반도체 기판(1)의 상부에 포토레지스트 패턴을 직접 형성하거나, 산화막 또는 산화막/질화막을 순차적으로 증착하고, 그 증착된 물질을 사진식각공정으로 패터닝하여 반도체 기판(1)의 일부를 노출시키는 하드마스크 패턴(2)을 형성한다.
그 다음, 건식식각법을 사용하여 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다. 이때 트랜치의 형성으로 트랜치의 상부측면의 기판(1)은 첨점을 갖게되며, 이 부분을 둥글게 만드는 추가공정이 없는한 누설전류의 발생 등, 이후의 공정에서 형성하는 반도체 소자의 특성을 열화시키는 요인이 된다.
그 다음, 도1b에 도시한 바와 같이 상기 하드마스크(2)를 제거하고, 고밀도 플라즈마 산화막(3)을 상기 기판(1)의 상부전면에 상기 트랜치가 모두 채워질정도로 증착한다.
그 다음, 도1c에 도시한 바와 같이 상기 증착된 고밀도 플라즈마 산화막(3)을 화학적 기계적 연마법을 이용하여 평탄화하여 상기 트랜치내에 분리구조(4)를 형성한다.
이때의 화학적 기계적 연마법은 하부구조의 밀도와 경도에 따라 동일 기판 상에서도 식각정도가 불균일하게 나타낼 수 있어, 더미 패턴등을 사용하여 기판에 형성되는 하부구조의 밀도등을 균일하게 해야한다.
상기한 바와 같이 종래 반도체 장치의 얕은 트랜치 분리구조 제조방법은 산화막의 증착후 공정이 복잡한 화학적 기계적 연마법을 사용하여 트랜치 내에 분리구조를 형성함으로써, 그 공정이 복잡하고 수율이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 이온주입공정을 통해 얕은 트랜치 분리구조를 형성할 수 있는 반도체 장치의 얕은 트랜치 분리구조 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 장치의 얕은 트랜치 분리구조 제조공정 수순단면도.
도2a 내지 도2c는 본 발명 반도체 장치의 얕은 트랜치 분리구조 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판2:산화막
3:질화막4:이온주입영역
5:분리구조
상기와 같은 목적은 기판의 상부에 하드마스크를 형성하는 단계와; 상기 하드마스크를 이온주입의 마스크로 사용하는 이온주입공정으로 기판의 일부에 산소이온을 주입하는 단계와; 상기 하드마스크를 제거하고 기판을 열처리하여 상기 주입된 산소이온과 실리콘이 결합되도록 하여 분리구조를 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명 반도체 장치의 얕은 트랜치 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 산화막(2)과 질화막(3)을 순차적으로 증착한 후, 그 질화막(3)의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한 다음, 그 노출된 질화막(3)을 식각하는 단계(도2a)와; 상기 질화막(3)의 식각으로 노출된 산화막(2)을 이온주입의 버퍼로 사용하는 이온주입공정으로 산소이온을 주입하여 상기 기판(1)의 일부에 이온주입영역(4)을 형성하는 단계(도2b)와; 상기 포토레지스트(PR)와 질화막(3)을 제거하고, 어닐링을 통해 상기 이온주입영역(4)에 주입된 산소와 실리콘을 반응시켜, 분리구조(5)를 형성하는 단계(도2c)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 얕은 트랜치 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 반도체 기판(1)의 표면을 산화시켜 100~150Å 두께의 산화막(2)을 형성하고, 그 산화막(2)의 상부전면에 1000~2000Å의 두께를 갖는 질화막(3)을 증착한다.
그 다음, 상기 질화막(3)의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 분리구조가 형성될 위치의 질화막(3)을 노출시킨다.
그 다음, 상기 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로 상기 노출된 질화막(3)을 식각하여, 그 하부의 산화막(2)의 일부를 노출시킨다.
그 다음, 도2b에 도시한 바와 같이 상기 포토레지스트(PR)과 질화막(3)을 이온주입의 마스크로, 상기 노출된 산화막(2)을 이온주입의 버퍼로 사용하는 이온주입공정으로 산소이온을 주입하여 상기 노출된 산화막(2)의 하부 기판영역에 이온주입영역(4)을 형성한다.
이때의 이온주입은 그 주입의 에너지를 낮게하여 기판의 표면측에 이온이 주입될 수 있도록 함과 아울러 그 이온주입영역(4)의 하부측이 일정한 깊이를 갖도록 중간정도의 이온주입 에너지를 사용하는 2단계의 이온주입을 실시하며, 보다 정확한 깊이의 제어를 위해 실리콘이나 게르마늄 같은 4족의 진성반도체 물질을 먼저 이온주입한 후, 산소이온을 주입한다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR)와 질화막(3)을 제거하고, 어닐링 공정을 수행하여 상기 이온주입영역(4) 내에서 산소가 실리콘과 결합되도록 하여, 실리콘산화층을 형성하여 반도체 소자를 전기적으로 분리하는 분리구조(5)를 형성한다.
이때의 어닐링공정은 급속열처리공정(RAPID THERMAL OXIDATION)을 사용하여주변영역과의 경계를 명확하게 하고, 상기 이온주입영역(4)이 완전한 유전물질로 변화되도록 한다.
상기한 바와 같이 본 발명은 분리구조를 이온주입과 어닐링법으로 형성함으로써, 공정단계를 단순화하여 제조비용을 줄이고 수율을 향상시키는 효과가 있다.

Claims (1)

  1. 기판의 상부에 하드마스크를 형성하는 단계와; 상기 하드마스크를 이온주입의 마스크로 사용하는 이온주입공정으로 기판의 일부에 산소이온을 주입하는 단계와; 상기 하드마스크를 제거하고 기판을 열처리하여 상기 주입된 산소이온과 실리콘이 결합되도록 하여 분리구조를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 얕은 트랜치 분리구조 제조방법.
KR1020000060322A 2000-10-13 2000-10-13 반도체 장치의 얕은 트랜치 분리구조 제조방법 KR20020029702A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000060322A KR20020029702A (ko) 2000-10-13 2000-10-13 반도체 장치의 얕은 트랜치 분리구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000060322A KR20020029702A (ko) 2000-10-13 2000-10-13 반도체 장치의 얕은 트랜치 분리구조 제조방법

Publications (1)

Publication Number Publication Date
KR20020029702A true KR20020029702A (ko) 2002-04-19

Family

ID=19693359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060322A KR20020029702A (ko) 2000-10-13 2000-10-13 반도체 장치의 얕은 트랜치 분리구조 제조방법

Country Status (1)

Country Link
KR (1) KR20020029702A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453345B1 (ko) * 2002-06-25 2004-10-15 동부전자 주식회사 반도체장치의 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453345B1 (ko) * 2002-06-25 2004-10-15 동부전자 주식회사 반도체장치의 소자분리막 형성방법

Similar Documents

Publication Publication Date Title
KR100252751B1 (ko) 반도체 소자 제조 방법
KR20030021905A (ko) Soi 상의 반도체 장치 및 그의 제조방법
KR100614792B1 (ko) 반도체 장치의 제조 방법
US20020187616A1 (en) Method of eliminating leakage current in shallow trench isolation
KR20020029702A (ko) 반도체 장치의 얕은 트랜치 분리구조 제조방법
KR20090066406A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100561519B1 (ko) 반도체 제조 공정에 있어서의 웰 형성 방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR20040050629A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100348305B1 (ko) 반도체소자의 격리막 형성방법
KR100588779B1 (ko) 반도체 소자 및 그 제조방법
KR20030048959A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030053959A (ko) 반도체소자의 제조방법
KR20030086839A (ko) 반도체 소자의 소자분리막 형성방법
KR100382556B1 (ko) 반도체 소자의 격리막 제조방법
JP2004507110A (ja) 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
KR100342381B1 (ko) 반도체소자의절연막형성방법
KR100230748B1 (ko) 반도체 소자의 소자분리방법
KR100253322B1 (ko) 모스 트랜지스터 제조방법
KR20020039021A (ko) 반도체 소자의 분리 방법
KR20030055794A (ko) 반도체 소자의 소자분리막 형성방법
KR20030086853A (ko) 반도체 소자의 소자분리 방법
KR20060000481A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination