KR20020028461A - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR20020028461A
KR20020028461A KR1020000059484A KR20000059484A KR20020028461A KR 20020028461 A KR20020028461 A KR 20020028461A KR 1020000059484 A KR1020000059484 A KR 1020000059484A KR 20000059484 A KR20000059484 A KR 20000059484A KR 20020028461 A KR20020028461 A KR 20020028461A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
insulating film
trench
forming
Prior art date
Application number
KR1020000059484A
Other languages
English (en)
Other versions
KR100680939B1 (ko
Inventor
임행삼
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000059484A priority Critical patent/KR100680939B1/ko
Publication of KR20020028461A publication Critical patent/KR20020028461A/ko
Application granted granted Critical
Publication of KR100680939B1 publication Critical patent/KR100680939B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 종래 반도체 소자의 배선 형성방법은 메모리셀 등의 주변부와의 단차가 큰 영역에는 콘택홀의 형성이 용이하지 않고, 단차가 있는 영역간의 배선 형성시 단선될 우려가 있어 배선의 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 트랜치를 형성하고, 그 트랜치가 형성된 기판의 전면에 절연막을 증착한 후, 도전막을 상기 트랜치가 모두 채워지도록 증착하는 단계와; 상기 도전막의 상부일부를 식각하여 상기 트랜치 내에서 기판의 표면보다 낮은 위치에 도전막을 잔존시키는 단계와; 상기 구조의 상부전면에 절연막을 증착하는 단계와; 상기 증착한 절연막을 평탄화하여 그 절연막의 상부면이 기판의 상부면과 동일 평면상에 있도록 하는 단계로 구성되어 반도체 소자의 배선을 기판에 매립형으로 형성함으로써, 반도체 소자의 단차에 의한 배선의 단선을 방지하고, 깊은 콘택홀의 형성없이 배선을 형성하여 그 배선 형성의 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 배선 형성방법{MANUFACTURING METHOD FOR METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 배선을 기판의 하부에 형성하여, 반도체 소자의 단차를 낮추고 배선형성시 콘택홀 등의 오형성으로 인한 문제점을 해결하는데 적당하도록 한 반도체 소자의 배선 형성방법에 관한 것이다.
도1a 내지 도1c는 종래 반도체 소자의 배선 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부전면에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도1a)와; 상기 구조의 상부전면에 도전성박막을 증착하고 평탄화하여 상기 콘택홀 내에서 상기 노출된 반도체 소자의 특정영역에 접하는 플러그(3)를 형성하는 단계(도1b)와; 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 플러그(3)에 접하며 소정의 패턴을 갖는 배선(4)을 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 소자의 배선 형성방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 반도체 소자를 제조한 후, 그 상부전면에 상부면이 평탄한 절연막(2)을 증착한다.
그 다음, 상기 구조의 상부전면에 포토레지스트(도면 미도시)를 도포하고 노광 및 현상하여 상기 절연막(2)의 일부를 노출시키는 패턴을 형성한다.
그 다음, 상기 노출된 절연막(2)을 식각하여 상기 기판(1)에 형성한 반도체 소자의 특정영역을 노출시키는 콘택홀을 형성하고, 상기 포토레지스트 패턴을 제거한다.
그 다음, 도1b에 도시한 바와같이 상기 구조의 상부전면에 금속 등의 도전성물질을 증착하여, 상기 콘택홀이 모두 채워질수 있도록 한다.
그 다음, 상기 증착된 도전성 물질을 평탄화하여 상기 콘택홀 내에서 노출된 반도체 소자의 특정영역에 접속되는 플러그(3)를 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 패터닝함으로써, 상기 플러그(3)에 접속되는 배선(4)을 형성한다.
그러나, 상기와 같은 종래 반도체 소자의 배선 형성방법은 메모리셀 등의 주변부와의 단차가 큰 영역에는 콘택홀의 형성이 용이하지 않고, 단차가 있는 영역간의 배선 형성시 단선될 우려가 있어 배선의 신뢰성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 반도체 소자의 단차에 관계없이 신뢰성있는 배선을 형성할 수 있는 반도체 소자의 배선 형성방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 소자의 배선 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 반도체 소자의 배선 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판2,4:절연막
3:도전막
상기와 같은 목적은 기판에 트랜치를 형성하고, 그 트랜치가 형성된 기판의 전면에 절연막을 증착한 후, 도전막을 상기 트랜치가 모두 채워지도록 증착하는 단계와; 상기 도전막의 상부일부를 식각하여 상기 트랜치 내에서 기판의 표면보다 낮은 위치에 도전막을 잔존시키는 단계와; 상기 구조의 상부전면에 절연막을 증착하는 단계와; 상기 증착한 절연막을 평탄화하여 그 절연막의 상부면이 기판의 상부면과 동일 평면상에 있도록 하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 반도체 소자의 배선 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 트랜치를 형성하고, 그 트랜치가 형성된 기판(1)의 전면에 절연막(2)을 증착한 후, 도전막(3)을 상기 트랜치가 모두 채워지도록 증착하는 단계(도2a)와; 상기 도전막(3)의 상부일부를 식각하여 상기 트랜치 내에서 기판(1)의 표면보다 낮은 위치에 도전막(3)을 잔존시키는 단계(도2b)와; 상기 구조의 상부전면에 절연막(4)을 증착하는 단계(도2c)와; 상기 증착한 절연막(4)을 평탄화하여 그 절연막(4)의 상부면이 기판(1)의 상부면과 동일 평면상에 있도록 하는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 소자의 배선 형성방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막과 질화막을 순차적으로 증착하고, 그 증착된 산화막과 질화막을 사진식각공정을 통해 패터닝하여 상기 기판(1)의 일부를 노출시킨다.
그 다음, 포토레지스트를 제거하고, 상기 질화막 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다.
그 다음, 상기 구조의 상부전면에 절연막(2)을 증착한다. 이때의 절연막(2)은 상기 트랜치를 채우지 않도록 얇게 형성한다.
그 다음, 상기 절연막(2)의 상부전면에 상기 트랜치가 모두 채워지도록 두꺼운 도전막(3)을 증착한다.
그 다음, 도2b에 도시한 바와 같이 상기 증착된 도전막(3)의 상부일부를 제거하여 상기 트랜치의 저면부에 그 도전막(3)을 잔존시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 절연막(4)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 상기 절연막(4)을 평탄화하여 상기 트랜치의 상부측을 절연막(4)으로 채우며, 기판(1)의 표면을 노출시킨다.
이와 같은 공정으로 기판(1) 내에 매립된 도전막(3)인 배선을 형성할 수 있으며, 이후의 공정에서 반도체 소자를 기판(1)에 형성하고, 그 반도체 소자의 특정영역과 상기 도전막(3)을 연결하는 패턴을 형성한다.
상기한 바와 같이 본 발명은 반도체 소자의 배선을 기판에 매립형으로 형성함으로써, 반도체 소자의 단차에 의한 배선의 단선을 방지하고, 깊은 콘택홀의 형성없이 배선을 형성하여 그 배선 형성의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

  1. 기판에 트랜치를 형성하고, 그 트랜치가 형성된 기판의 전면에 절연막을 증착한 후, 도전막을 상기 트랜치가 모두 채워지도록 증착하는 단계와; 상기 도전막의 상부일부를 식각하여 상기 트랜치 내에서 기판의 표면보다 낮은 위치에 도전막을 잔존시키는 단계와; 상기 구조의 상부전면에 절연막을 증착하는 단계와; 상기 증착한 절연막을 평탄화하여 그 절연막의 상부면이 기판의 상부면과 동일 평면상에 있도록 하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020000059484A 2000-10-10 2000-10-10 반도체 소자의 배선 형성방법 KR100680939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000059484A KR100680939B1 (ko) 2000-10-10 2000-10-10 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000059484A KR100680939B1 (ko) 2000-10-10 2000-10-10 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020028461A true KR20020028461A (ko) 2002-04-17
KR100680939B1 KR100680939B1 (ko) 2007-02-08

Family

ID=19692726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059484A KR100680939B1 (ko) 2000-10-10 2000-10-10 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100680939B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600707B2 (en) 2020-05-12 2023-03-07 Micron Technology, Inc. Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935346B2 (ja) * 1996-07-30 1999-08-16 日本電気株式会社 半導体装置およびその製造方法
KR19980051518A (ko) * 1996-12-23 1998-09-15 김영환 반도체 소자의 제조방법
KR19990047002A (ko) * 1997-12-02 1999-07-05 구본준 반도체 메모리 제조방법
KR19990047012A (ko) * 1997-12-02 1999-07-05 구본준 캐패시터 제조방법
KR20000002275A (ko) * 1998-06-18 2000-01-15 김영환 반도체 메모리 제조방법
JP3504155B2 (ja) * 1998-09-22 2004-03-08 株式会社東芝 半導体装置及びその製造方法
JP5785381B2 (ja) * 2010-11-11 2015-09-30 京楽産業．株式会社 パチンコ遊技機

Also Published As

Publication number Publication date
KR100680939B1 (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100680939B1 (ko) 반도체 소자의 배선 형성방법
KR20020074551A (ko) 반도체 장치의 배선 형성 방법
JP3173652B2 (ja) 半導体装置およびその製造方法
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR100336770B1 (ko) 커패시터 형성방법
KR100351909B1 (ko) 반도체소자의 제조방법
KR100361210B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100437623B1 (ko) 반도체소자의 콘택 제조방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
KR100358568B1 (ko) 반도체 소자의 제조 방법
KR20030058638A (ko) 반도체소자의 제조방법
KR100317333B1 (ko) 반도체 소자 제조방법
KR100546146B1 (ko) 반도체소자의 비어 콘택 제조방법
KR100379511B1 (ko) 반도체 소자의 콘택 형성 방법
KR100587660B1 (ko) 반도체 소자의 컨택 홀형성방법
KR100265830B1 (ko) 반도체장치의콘택홀형성방법
KR20040009692A (ko) 커패시터를 갖는 반도체 장치 및 그 제조방법
KR20030053967A (ko) 반도체 소자의 금속배선 형성방법
KR20020096744A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001010

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050912

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001010

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070112

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee