KR20020024890A - 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 - Google Patents

폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 Download PDF

Info

Publication number
KR20020024890A
KR20020024890A KR1020000056715A KR20000056715A KR20020024890A KR 20020024890 A KR20020024890 A KR 20020024890A KR 1020000056715 A KR1020000056715 A KR 1020000056715A KR 20000056715 A KR20000056715 A KR 20000056715A KR 20020024890 A KR20020024890 A KR 20020024890A
Authority
KR
South Korea
Prior art keywords
copper
electrolyte
copper plating
represented
polyvinylpyrrolidone
Prior art date
Application number
KR1020000056715A
Other languages
English (en)
Other versions
KR100366631B1 (ko
Inventor
이선정
장규환
이현덕
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR20000056715A priority Critical patent/KR100366631B1/ko
Priority to US09/899,228 priority patent/US6607654B2/en
Priority to JP2001294435A priority patent/JP3898013B2/ja
Publication of KR20020024890A publication Critical patent/KR20020024890A/ko
Application granted granted Critical
Publication of KR100366631B1 publication Critical patent/KR100366631B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25C—PROCESSES FOR THE ELECTROLYTIC PRODUCTION, RECOVERY OR REFINING OF METALS; APPARATUS THEREFOR
    • C25C3/00—Electrolytic production, recovery or refining of metals by electrolysis of melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 구리도금 전해액 및 상기 구리도금 전해액을 이용한 전기도금방법에 관한 것으로, 선폭 1㎛ 이하이고 어스팩트비 4이상인 비아 홀이나 트렌치를 충진시키는 동시에 우수한 막평탄도를 갖는 구리도금 전해액을 제공한다. 본 발명의 구리도금 전해액은 구리염 수용액, 수용성 에톡실레이티드 베타 나프톨 화합물, XO3S(CH2)3SS(CH2)3SOX3의 조성식으로 표시되는 디설파이드 또는 HS(CH2)3SO3X의 조성식으로 표시되는 수용성 메캅토프로판술폰산염(여기서, X는 나트륨, 칼륨 또는 수소이다) 중에서 선택된 하나의 화합물, 분자량 4600 ~ 10,000인 수용성 폴리에틸렌글리콜 및 분자량 10,000 ~ 1,300,000인 수용성 폴리비닐피릴로돈을 포함하는 것을 특징으로 한다. 본 발명에 따르면, 선폭 1㎛이하이고 어스팩트비 4 이상의 비아 홀 또는 트렌치를 내부에 기공없이 충진시킬 수 있을 뿐만 아니라, 상기 선폭을 가진 비아 홀 또는 트렌치가 밀집되어 존재할 때에도 오버 플레이팅이 발생하지 않게 된다.

Description

폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를 이용한 반도체 소자의 구리배선용 전기도금방법{Electrolyte for copper plating comprising polyvinylpyrrolidone and electroplating method for copper wiring of semiconductor devices using the same}
본 발명은 전기도금에 관한 것으로, 보다 상세하게는 반도체 소자의 배선형성을 위한 구리도금 전해액 및 이를 이용한 전기도금방법에 관한 것이다.
반도체 회로의 집적도가 높아짐에 따라 반도체 회로의 배선으로 저항이 낮은 구리 배선의 사용이 증가하고 있다. 그러나, 구리 배선을 형성하는 공정에는 건식식각의 문제점 때문에 종래의 금속배선에 적용되는 금속막을 증착한 후 사진 및 식각공정으로 배선을 형성하는 공정을 적용할 수 없다. 따라서 기판 상에 배선패턴에 상당하는 비아 홀 또는 트렌치를 형성하고 상기 비아 홀 또는 트렌치 내부를 구리전기도금공정으로 충진한 뒤, 상기 기판 위로 돌출된 구리 배선을 화학기계적 연마공정을 통해 식각하는 다마신(Damascene)공정에 의해 수행된다.
이상에서 설명한 바와 같이, 구리배선에 있어서는 전기도금공정이 필수적이지만, 전기도금공정을 통해 비아 홀 또는 트렌치 내부를 충진하는 데에는 문제점이 발생한다. 집적도가 증가함에 따라 패턴의 크기가 작아져서 충진될 비아 홀의 어스펙트비가 증가하게 되어 비아 홀 내부를 균일하게 충진하는 것이 어렵게 된다. 일례로 상대적으로 전류밀도가 높은 비아 홀 입구가 비아 홀 내부보다 먼저 충진되어 비아 홀 내부에 기공이 발생하게 되어 결국 배선저항이 증가하는 등의 문제점을 초래하게 된다. 이를 극복하기 위해 분자량이 큰 고분자를 첨가함으로써, 패턴외부의 넓은 평탄면에 흡착한 고분자가 구리도금을 억제하는 반면, 비아 홀이나 트렌치 내부에서는 패턴하부에서부터 도금막이 성장하여 비아 홀이나 트렌치를 충진시킬 수 있게 된다. 그러나 패턴의 크기가 작아지고 어스팩트비(aspect ratio)가 커짐에 따라 충진특성의 확보를 위해 첨가제인 고분자물질의 선택이 어려워지고 있다.
한편 전기도금공정에 의해 형성된 구리막 표면의 평탄도는 후속의 화학기계적 연마공정에 영향을 미친다. 배선 패턴을 형성하기 위해 기판 상에 형성되는 식각부위의 단면은 홈부(비아 홀 또는 트렌치)와 돌출부를 가지므로, 전기도금후에 패턴의 홈부 및 돌출부에 형성된 구리막은 굴곡진 형상을 가지게 된다. 이러한 굴곡진 형상을 개선하는 것, 즉 전기도금된 구리막의 표면을 평탄하게 하는 것을 소위 레벨링(leveling)이라고 하는데, 이에 대해서는 광택제(brightener), 평탄제(leveler) 및/또는 습윤제(wetting agent)의 첨가를 통해 막평탄도를 개선하려는 연구가 많이 이루어져 왔다. 예를 들면 미합중국특허 제 4134803호 및 동 제 5849171호 등이 그것이다. 미합중국특허 제 4134803호는 [RR'NCS2]2의 조성식을 갖는 디설파이드(disulfide) 및 X(CH2)nCHOH-CH2SO3M의 조성식을 갖는 할로 하이드록시 술폰산(halo hydroxy sulfonic acid)을 첨가제로 하는 구리도금 전해액을 개시하고 있다. 한편 미합중국특허 제 5849171호는 알콕실레이티드 베타 나프톨(β-naphtholalkoxylate)과 같은 나프톨 화합물을 습윤제로 하여 페나조늄 화합물(phenazonium compound)과 조합하여 첨가하는 것을 특징으로 하는 구리도금 전해액을 개시하고 있다.
이상에 특허들에 개시된 첨가제 외에도 다양한 고분자 첨가제가 막평탄도를 높이기 위해 제시되었다. 그러나, 이상의 종래기술은 주로 인쇄회로기판의 통공(through hole)을 충진하거나 장식용 도금의 광택효과를 높이기 위한 것에 한정되어 있어 1㎛ 이하의 미세한 패턴의 형성이 요구되고, 형성된 패턴의 밀도가 높은 반도체 회로에 적용되기에는 한계가 있다. 이러한 한계의 일례로써, 기판 상에 패턴이 조밀하게 형성된 영역에 증착되는 구리막의 두께가 다른 부위보다 훨씬 두껍게 부풀어오른 모양을 나타내는데 이를 오버플레이팅(overplating)이라고 한다. 화학기계적 연마의 경우 연마두께의 마진이 작기 때문에 오버플레이팅이 발생한 기판을 균일하게 연마할 수 없게 되며, 이에 따른 많은 불량요소에 노출되게 된다.
특히 반도체 회로 기판에서는 1㎛ 이하의 선폭을 가지고 어스팩트비가 높은 패턴과 1㎛ 이상의 선폭을 가지고 어스팩트비가 낮은 패턴이 공존하는 것이 일반적인데, 앞서 살펴본 바와 같이 1㎛ 이하의 선폭을 가진 조밀한 패턴이 형성된 영역에서는 오버플레이팅이 일어나 도금막이 과도하게 성장하는 현상이 일어난다. 반면, 넓은 선폭을 가진 영역에서는 도금막의 두께가 매우 얇아져 결과적으로 막평탄도가 심각하게 나빠지게 되며, 후속의 화학기계적 연마공정을 더욱 어렵게 만들고 있다.
이상에서 살펴본 바와 같이, 구리의 전기도금공정이 반도체 회로에 적용되기 위해서는 우선 1㎛ 이하의 미세패턴을 충진시킬 수 있어야 할 뿐만 아니라, 동시에 화학기계적 연마공정의 적용을 위한 평탄한 막질을 형성할 수 있어야 한다.
본 발명이 이루고자 하는 기술적 과제는 1㎛ 이하의 미세패턴, 특히 선폭(critical dimension) 0.13㎛인 반도체 소자 형성공정에서 요구되는 0.3㎛이하 및 어스팩트비 4 이상의 비아 홀이나 트렌치를 충진시키는 동시에 우수한 막평탄도를 갖는 구리도금 전해액 및 이를 이용한 반도체 소자의 구리배선용 전기도금방법을 제공하는 것이다.
도 1은 본 발명에 따라 충진특성과 막평탄도를 실험하기 위하여 소정의 패턴이 형성된 기판을 개략적으로 도시한 것이다.
도 2의 (a) 및 (b)는 본 발명의 일실험예로써 본 발명의 전해액에 의해 기판 상에 형성된 도금막의 단면을 촬영한 주사전자현미경 사진이다.
도 3은 종래기술에 따른 전해액을 사용하여 기판 상에 형성된 도금막의 단면을 촬영한 주사전자현미경 사진을 토대로 개략적으로 도시한 것이다.
도 4는 본 발명의 구리도금 전해액과 상용 구리도금 전해액의 충진특성을 비교하기 위한 단면사진을 개략적으로 도시한 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 구리도금전해액은, 구리염 수용액, 다음의 구조식으로 표시되며 n이 10 ~ 24의 범위에 있는 수용성 에톡실레이티드 베타 나프톨 화합물,
XO3S(CH2)3SS(CH2)3SOX3의 조성식으로 표시되는 디설파이드 또는 HS(CH2)3SO3X의 조성식으로 표시되는 수용성 메캅토프로판술폰산염(여기서, X는 나트륨, 칼륨 또는 수소이다) 중에서 선택된 하나의 화합물, 분자량 4600 ~ 10,000인 수용성 폴리에틸렌글리콜 및 분자량 10,000 ~ 1,300,000인 수용성 폴리비닐피릴로돈을 포함하는 것을 특징으로 한다.
또한 상기 기술적 과제를 달성하기 위한 본 발명의 반도체 소자의 구리배선 전기도금방법은 먼저 반도체 기판 상에 폭이 1㎛이하이고, 어스팩트비가 4이상인 트렌치나 비아 홀을 포함하는 소정의 패턴을 형성한 후, 상기 소정의 패턴이 형성된 반도체 기판을 상기 본 발명의 구리도금 전해액으로 전기도금을 행하는 것을 특징으로 한다.
본 발명의 상기 구리염 수용액은 염소이온을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 디설파이드 또는 메캅토프로판술폰산염은 농도는 0.001 ~ 0.05g/L, 상기 폴리에틸렌글리콜의 농도는 0.001 ~ 10g/L, 상기 에톡실레이티드 베타 나프톨의 농도는 0.05 ~ 1.0g/L, 상기 폴리비닐피롤리돈의 농도는0.001 ~ 0.2g/L인 것이 바람직하다. 상기 각 농도는 상기 전해액의 총량을 기준으로 한 것이다.
이하 도면을 참조하여 본 발명을 상술한다. 이하의 도면들에서 동일한 참조부호는 동일한 요소를 지칭한다. 또한 이하에서 기술하는 각 화합물의 농도는 전해액의 총량을 기준으로 계산된 것이다.
본 발명에 사용되는 구리도금 전해액은 디설파이드(또는 술폰산염), 폴리에틸렌글리콜, 나프톨 화합물 및 폴리비닐피롤리돈의 수용성 첨가제를 구리염 수용액과 혼합한 것이다.
여기서 구리염 수용액은 구리염(copper salts) 및 산(acid)을 포함한다. 구리염으로는 황산구리(CuSO4)가 주로 사용되나, 다른 염이 사용될 수도 있다. 산으로는 황산(H2SO4)이 주로 사용되며, 불산이나 메탄술폰산 등의 다른 산이 사용될 수 있다. 이 밖에 염소원으로 염산(HCl) 또는 염화나트륨(NaCl)이 사용될 수 있다.
본 발명에서 사용된 디설파이드는 XO3S(CH2)3SS(CH2)3SO3X의 구조식으로 표현되며, 술폰산은 HS(CH2)3SO3X의 구조식으로 표현되는 메캅토프로판술폰산 나트륨(또는 칼륨)염(mecaptopropanesulfonic acid, sodium salt)이다. 여기서 X는 나트륨 또는 칼륨이다. 구리도금에서 주로 광택제로 사용되는 디설파이드 또는 술폰산의 함량은 0.001 ~ 1.0 g/L범위에서 사용하여야 밝고 매끈한 표면을 가진 구리도금을 얻을 수 있으며, 본 발명에서도 상기 함량범위에서 사용되는 것이 바람직하다.
본 발명에서 사용된 폴리에틸렌글리콜은 분자량이 4600~10,000이 적당하며,그 함량은 0.001 ~ 10g/L의 비교적 넓은 조성 범위에서 사용하여도 충진특성이 우수한 막을 얻을 수 있다. 폴리에틸렌글리콜은 여러 분자량을 가진 것을 혼합하여 사용할 수도 있다.
한편, 본 발명에서는 1㎛ 이하의 미세한 패턴에 대한 충진특성을 좋게 하기 위해 나프톨 화합물을 습윤제로 사용한다. 본 발명에서 사용된 나프톨 화합물은 다음의 구조식으로 표현되는 수용성 에톡실레이티드 베타 나프톨이다.
여기서 n은 10 ~ 24의 범위에 있다.
첨가되는 에톡실레이티드 베타 나프톨의 함량은 0.05 ~ 3.0 g/L이 적당하며, 바람직하게는 0.5 ~ 1.0g/L이어야 한다.
또한, 본 발명의 구리도금 전해액에는 막평탄도를 개선하기 위해 폴리비닐피롤리돈을 첨가제로 사용한다. 상기 폴리비닐피롤리돈은 분자량이 10,000 ~ 1,300,000인 것이 적당하다. 평탄제로 상기 폴리비닐피롤리돈이 첨가되는 이유는 후술하는 비교실시예에서 알 수 있듯이, 나프톨화합물만으로는 기판 상에 패턴이 조밀한 부위의 오버플레이팅 현상을 개선할 수 없기 때문이다. 본 발명에 사용되는 폴리비닐피롤리돈의 농도는 0.001 ~ 0.2g/L인 것이 바람직하다.
이하에서는 실시예 및 실험예를 통해 본 발명을 상술한다.
실시예1
본 발명의 구리염 수용액은 구리 17g/L, 황산 180g/L, HCl 70 mg/L의 조성을가진다. 본 발명의 구리도금 전해액의 첨가제로는 메캅토프로판술폰산 나트륨염 0.005g/L, 분자량이 8000인 폴리에틸렌글리콜 0.0068g/L, 에톡실레이티드 베타 나프톨 0.68g/L, 분자량이 29,000인 폴리비닐피롤리돈 0.002g/L를 사용하였다.
상기 첨가제를 구리염 수용액에 혼합하여 전해액을 제조하고 각 전해액에 대하여 온도 23℃, 전류밀도 15mA/cm2에서 도금을 행하였다. 도금결과 상기 폴리비닐피롤리돈의 조성범위 내에서 전극(cathode) 또는 웨이퍼 상에 표면이 매끈하고 피팅(pitting)이 존재하지 않는 도금막을 얻을 수 있었다.
실시예2
폴리비닐피롤리돈의 농도가 0.01g/L인 외에는 상기 실시예1과 동일한 조성을 가지며, 동일한 조건에서 도금을 행하였다. 상기 실시예1과 유사하게 표면이 매끈하고 피팅이 존재하지 않는 도금막을 얻을 수 있었다.
실시예3
폴리비닐피롤리돈의 농도가 0.2g/L인 외에는 상기 실시예1과 동일하며, 도금된 막도 실시예1과 동일한 결과를 나타내었다.
실시예4
메캅토프로판술폰산 0.01g/L, 분자량 4600인 폴리에틸렌글리콜 0.05g/L 분자량이 8000인 폴리에틸렌글리콜 0.04g/L, 분자량이 29,000인 폴리폴리비닐피롤리돈 0.01g/L, 에톡실레이티드 베타 나프톨 0.68g/L을 구리염 수용액에 첨가하여 전해액을 제조하였으며, 실시예 1과 동일한 결과를 얻었다.
이하에서는 본 발명의 구리도금 전해액으로 트렌치나 비아 홀을 가진 기판을도금하였을 때의 충진특성 및 막평탄도를 평가하기 위한 실험예를 설명한다.
실험예1
앞서 언급한 바와 같이, 본 발명의 구리도금 전해액이 본 발명의 목적인 1㎛ 이하의 미세 패턴에 대한 충진특성과 막평탄도를 충족시키는가의 여부를 테스트하기 위하여 미세패턴이 형성된 기판에 구리도금을 행하였다. 도 1은 본 실험에 사용된 기판의 단면을 개략적으로 도시한 것이다. 상기 기판(100)은 일반적으로 반도체 회로의 배선이 형성되는 층간절연막으로 사용되는 SiO2막이며, 상기 SiO2막을 식각하여 선폭이 각각 0.35㎛, 0.5㎛, 3.5㎛이고 깊이가 1.5㎛인 트렌치(102)를 형성하였다. 결과적으로 상기 트렌치(102)들의 어스팩트비는 약 0.4 ~ 4의 범위를 가지게 된다. 상기 트렌치를 형성하는 공정은 통상의 사진공정 및 건식식각공정을 사용하였다.
본 실험예에 사용된 구리염 수용액은 상기 실시예1의 조성과 동일하며, 첨가제로는 메캅토프로판술폰산 나트륨염 0.001g/L, 분자량이 8000인 폴리에틸렌글리콜 0.0068g/L, 에톡실레이티드 베타 나프톨 0.68g/L, 분자량이 29,000인 폴리비닐프롤로딘 0.002g/L을 사용하였다.
상기 트렌치들이 형성된 기판 상에 전극(anode)으로 사용하기 위하여 비전착법(non electropalting)으로 시드구리층을 얇게 형성하였다. 상기 시드구리층이 형성된 기판을 전해액에 담궈서 전기도금을 실시하였다. 상기 도금은 23℃의 전해액온도 및 15㎃/cm2의 전류밀도에서 행하였다.
도 2의 (a) 및 (b)는 각각 상기의 과정을 거쳐 기판(100) 상에 형성된 구리도금막(104)의 단면을 촬영한 주사전자현미경(scanning electron microscope) 사진이다. 도 2의 (a)는 선폭 0.35㎛ 및 0.5㎛인 트렌치가 형성된 영역의 단면이며, (b)는 선폭 3.5㎛인 트렌치가 형성된 영역의 단면을 나타내는데, 각 영역에서 도금막의 두께는 균일하며, (a)와 같이 트렌치가 조밀하게 형성된 영역에서 오버 플레이팅과 같이 막평탄도를 저하시키는 현상이 발생하지 않았다. 또한 선폭 0.35㎛인 트렌치 내부에 기공이 발생하지 않아 충진특성이 우수함을 알 수 있었다.
실험예2
실험예1과 첨가제의 농도만을 달리하여, 메캅토프로판술폰산 나트륨염 0.01g/L, 폴리에틸렌글리콜 0.03g/L, 에톡실레이티드 베타 나프톨 0.05g/L, 폴리비닐피롤리돈 0.02g/L을 첨가하였으며, 구리염 수용액의 조성 및 기타 실험조건은 실험예1과 동일하다. 본 실험예에서도 실험예1과 동일하게 오버플레이팅이 발생하지 않았고, 선폭 0.35㎛인 트렌치에 대한 충진특성도 우수하였다.
비교실험예1
상기 실험예1과는 달리 본 실험에서는 폴리비닐피롤리돈을 첨가하지 않고 메캅토프로판술폰산 나트륨염 0.005g/L, 폴리에틸렌글리콜 0.0068g/L, 에톡실레이티드 베타 나프톨 0.68g/L을 첨가제로 한 전해액에서 실험예1에서와 같은 방법으로 기판을 도금하였다. 여기서 구리염 수용액의 조성은 실험예1에서와 같다.
도 3의 (a) 및 (b)에 상기 전해액에 의해 도금된 기판(100)의 단면을 주사전자현미경 사진을 토대로 개략적으로 도시하였다. 도 4를 참조하면, 도금막(104)이선폭 0.35㎛인 트렌치를 기공이 없이 충진시키고 있어 충진특성은 우수한 것을 알 수 있다. 그러나 트렌치가 조밀하게 형성된 영역((a))에서 도금막(104)의 두께가 두꺼워지는 오버플레이팅 현상이 발생하는 반면, 선폭 3.5㎛인 트렌치가 형성된 영역((b))에서는 도금막(104)의 두께가 얇아서 막균일도가 매우 나쁘다는 것을 알 수 있다.
비교실험예2
본 실험예에서는 실험예1의 본 발명의 첨가제 중 나프톨화합물을 첨가하지 않은 전해액에 대한 도금을 행하였다. 본 실험예에 첨가된 첨가제의 조성은 메캅토프로판술폰산 나트륨염 0.01g/L, 폴리에틸렌글리콜 0.09g/L, 폴리비닐프로필렌 0.01g/L이다. 구리염 수용액의 조성은 실험예1과 동일하다.
이 경우에는 오버플레이팅은 발생하지 않았으나, 선폭 0.35㎛인 트렌치 내부에 기공이 존재하여 충진특성이 나쁜 것으로 나타났다.
비교실험예3
본 실험예에서는 본 발명의 첨가제 중 나프톨화합물과 폴리비닐피롤리돈을 첨가하지 않은 전해액에 의한 도금에 관한 것이다. 메캅토프로판술폰산 나트륨염 0.005g/L, 분자량 8000인 폴리에틸렌글리콜 5g/L을 첨가하여 상기 실시예1의 방법으로 도금한 결과, 선폭 0.35㎛인 트렌치에 대한 충진특성은 좋으나, 선폭 3.5㎛인 트렌치부위의 도금막이 얇게 되어 막균일도가 나빴다.
이상에서 살펴본 바와 같이 본 발명의 실시예1 및 실시예2에 의한 구리도금 전해액에 의해 충진특성 및 막평탄도가 우수한 구리도금막을 얻을 수 있었다.
이하에서는 본 발명의 구리도금 전해액에 의한 충진특성을 좀 더 자세히 알아보기 위하여 상용 구리도금 전해액과 비교하였다.
본 발명의 구리전해액은 실험예1의 구리전해액의 조성을 가진다. 상용 구리전해액으로는 충진특성이 우수한 것으로 알려진 쉬플리사(Shipley Company Inc.)의 상품명 A2001을 첨가제로 사용하였다.
충진특성을 알아보기 위하여 높이 1.2㎛, 직경 0.24㎛인 비아 홀이 형성된 SiO2기판에 전기도금을 행하였다. 상기 상용첨가제에 의한 전해액 및 본 발명의 전해액에 의해 도금된 기판의 단면을 도 4에 나타내었다. 도 4는 주사전자현미경으로 촬영한 단면을 개략적으로 도시한 것이다.
구체적으로, 도 4에서 (a)는 상용첨가제를 첨가하여 도금된 기판(100) 및 도금막(104)단면을 나타내고, (b)는 본 발명에 의한 전해액으로 도금된 기판(100) 및도금막(104)의 단면을 나타낸다. (b)에 도시된 본 발명에 전해액에 의해 도금된 기판의 경우 기공이 존재하지 않는 반면, 상용첨가제를 첨가한 전해액에 의해 도금된 기판의 경우 홀 내부에 비아 홀의 깊이방향으로 긴 기공(106)이 형성되어 있다. 따라서, 본 발명의 구리도금 전해액은 오버플레이팅 현상이 발생하지 않을 뿐더러 충진특성 측면에서도 종래의 구리도금 전해액에 비해 우수함을 알 수 있다.
본 발명의 메캅토프로판술폰산 나트륨염, 폴리에틸렌글리콜, 에톡실레이티드 베타 나프톨 및 폴리비닐피롤리돈을 첨가제로 한 구리도금 전해액은, 선폭 0.3㎛이하이고 어스팩트비 4 이상의 비아 홀 또는 트렌치를 내부에 기공없이 충진시킬 수있을 뿐만 아니라, 상기 선폭을 가진 비아 홀 또는 트렌치가 밀집되어 존재할 때에도 오버 플레이팅이 발생하지 않게 된다. 따라서, 상기 비아 홀 또는 트렌치에서의 저항특성의 열화가 발생하지 않고, 막평탄도가 높아 도금막 형성 후 화학기계적 연마공정과 같은 후속공정에서의 불량발생을 억제할 수 있다.

Claims (14)

  1. 구리염 수용액;
    다음의 구조식으로 표시되며, n이 10 ~ 24의 범위에 있는 수용성 에톡실레이티드 베타 나프톨 화합물;
    XO3S(CH2)3SS(CH2)3SOX3의 조성식으로 표시되는 디설파이드 또는 HS(CH2)3SO3X의 조성식으로 표시되는 수용성 메캅토프로판술폰산염(여기서, X는 나트륨, 칼륨 또는 수소이다);
    분자량 4600 ~ 10,000인 수용성 폴리에틸렌글리콜; 및
    분자량 10,000 ~ 1,300,000인 수용성 폴리비닐피릴로돈을 포함하는 것을 특징으로 하는 구리도금용 전해액.
  2. 제 1 항에 있어서, 상기 구리염 수용액은 구리, 황산 및 염산을 포함하는 수용액인 것을 특징으로 하는 구리도금용 전해액.
  3. 제 1 항에 있어서, 상기 디설파이드 또는 메캅토프로판술폰산염은 농도는 상기 전해액 총량을 기준으로 0.001 ~ 0.05g/L인 것을 특징으로 하는 구리도금용 전해액.
  4. 제 1 항에 있어서, 상기 폴리에틸렌글리콜의 농도는 상기 전해액 총량을 기준으로 0.001 ~ 10g/L인 것을 특징으로 하는 구리도금용 전해액.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 폴리에틸렌글리콜은 분자량이 다른 둘 이상 폴리에틸렌글리콜의 혼합물인 것을 특징으로 하는 구리도금용 전해액.
  6. 제 1 항에 있어서, 상기 에톡실레이티드 베타 나프톨의 농도는 상기 전해액 총량을 기준으로 0.05 ~ 1.0g/L인 것을 특징으로 하는 구리도금용 전해액.
  7. 제 1 항에 있어서, 상기 폴리비닐피롤리돈의 농도는 상기 전해액 총량을 기준으로 0.001 ~ 0.2g/L인 것을 특징으로 하는 구리도금용 전해액.
  8. 반도체 기판 상에 폭이 1㎛이하이고, 어스팩트비 4이상인 트렌치나 비아 홀을 포함하는 소정의 패턴들을 형성하는 단계;
    상기 소정의 패턴이 형성된 반도체 기판을 구리염 수용액, 다음의 구조식으로 표시되며, n이 10 ~ 24의 범위에 있는 수용성 에톡실레이티드 베타 나프톨 화합물,
    XO3S(CH2)3SS(CH2)3SOX3의 조성식으로 표시되는 디설파이드 또는 HS(CH2)3SO3X의 조성식으로 표시되는 수용성 메캅토프로판술폰산염 중에서 선택된 하나의 화합물(여기서, X는 나트륨, 칼륨 또는 수소이다), 분자량 4600 ~ 10,000인 수용성 폴리에틸렌글리콜 및 분자량 10,000 ~ 1,300,000인 수용성 폴리비닐피릴로돈을 포함하는 구리도금용 전해액으로 전기도금하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  9. 제 8 항에 있어서, 상기 구리염 수용액은 구리, 황산 및 염산을 포함하는 수용액인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  10. 제 8 항에 있어서, 상기 디설파이드 또는 메캅토프로판술폰산염은 농도는 상기 전해액 총량을 기준으로 0.001 ~ 0.05g/L인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  11. 제 8 항에 있어서, 상기 폴리에틸렌글리콜의 농도는 상기 전해액 총량을 기준으로 0.001 ~ 10g/L인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  12. 제 8 항 또는 제 11 항에 있어서, 상기 폴리에틸렌글리콜은 분자량이 다른 둘 이상 폴리에틸렌글리콜의 혼합물인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  13. 제 8 항에 있어서, 상기 에톡실레이티드 베타 나프톨의 농도는 상기 전해액 총량을 기준으로 0.05 ~ 1.0g/L인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
  14. 제 8 항에 있어서, 상기 폴리비닐피롤리돈의 농도는 상기 전해액 총량을 기준으로 0.001 ~ 0.2g/L인 것을 특징으로 하는 반도체 소자의 구리배선용 전기도금방법.
KR20000056715A 2000-09-27 2000-09-27 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 KR100366631B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20000056715A KR100366631B1 (ko) 2000-09-27 2000-09-27 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
US09/899,228 US6607654B2 (en) 2000-09-27 2001-07-06 Copper-plating elecrolyte containing polyvinylpyrrolidone and method for forming a copper interconnect
JP2001294435A JP3898013B2 (ja) 2000-09-27 2001-09-26 銅メッキ用電解液およびこれを用いた半導体素子の銅配線用電気メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000056715A KR100366631B1 (ko) 2000-09-27 2000-09-27 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법

Publications (2)

Publication Number Publication Date
KR20020024890A true KR20020024890A (ko) 2002-04-03
KR100366631B1 KR100366631B1 (ko) 2003-01-09

Family

ID=19690674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000056715A KR100366631B1 (ko) 2000-09-27 2000-09-27 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법

Country Status (3)

Country Link
US (1) US6607654B2 (ko)
JP (1) JP3898013B2 (ko)
KR (1) KR100366631B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417335B1 (ko) * 2002-03-04 2004-02-05 삼성전기주식회사 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법
KR20190039545A (ko) * 2016-08-15 2019-04-12 아토테크더치랜드게엠베하 전해 구리 도금용 산성 수성 조성물

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663214B1 (en) * 2002-07-16 2003-12-16 Industrial Technology Research Institute Micro liquid dispenser incorporating a liquid pillar injector and method for operating
US20040074775A1 (en) * 2002-10-21 2004-04-22 Herdman Roderick Dennis Pulse reverse electrolysis of acidic copper electroplating solutions
JP4534460B2 (ja) * 2002-11-11 2010-09-01 凸版印刷株式会社 銅めっき硬度維持剤及び銅めっき方法並びにそれを用いたグラビア版、レンズ金型
JP2004253659A (ja) * 2003-02-20 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
US7232513B1 (en) * 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
DE102004041701A1 (de) * 2004-08-28 2006-03-02 Enthone Inc., West Haven Verfahren zur elektrolytischen Abscheidung von Metallen
TWI400365B (zh) * 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
EP1712660A1 (de) * 2005-04-12 2006-10-18 Enthone Inc. Unlösliche Anode
EP1717351A1 (de) * 2005-04-27 2006-11-02 Enthone Inc. Galvanikbad
TWI328622B (en) 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
JP4816901B2 (ja) * 2005-11-21 2011-11-16 上村工業株式会社 電気銅めっき浴
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
JP5239156B2 (ja) * 2006-12-20 2013-07-17 富士通株式会社 配線形成方法及び半導体装置
EP2161355A4 (en) * 2007-05-21 2012-01-25 Uyemura C & Co Ltd ELECTROLYTIC COPPER BATH
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
JP5218842B2 (ja) * 2008-12-12 2013-06-26 住友金属鉱山株式会社 めっき平滑性の評価用冶具の製造方法
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
JP2012127003A (ja) * 2010-12-15 2012-07-05 Rohm & Haas Electronic Materials Llc 銅層を均一にする電気めっき方法
CN103014685B (zh) * 2013-01-14 2015-07-01 厦门大学 一种采用无氰化学镀金液的双槽连续镀厚金方法
US20160032478A1 (en) * 2013-03-19 2016-02-04 Sony Corporation Plating film, method of manufacturing plating film, and plated product
KR20140135007A (ko) * 2013-05-15 2014-11-25 삼성전기주식회사 인쇄회로기판용 동 도금액 조성물 및 이를 이용한 비아 홀 충전방법
US10793956B2 (en) * 2015-08-29 2020-10-06 Mitsubishi Materials Corporation Additive for high-purity copper electrolytic refining and method of producing high-purity copper
CN108642534B (zh) * 2018-05-29 2019-08-02 韶关硕成化工有限公司 Vcp垂直连续镀铜添加剂
JP7231934B2 (ja) * 2019-08-28 2023-03-02 パレス化学株式会社 水溶性切削加工液
KR20230121857A (ko) * 2021-01-20 2023-08-21 후지필름 가부시키가이샤 도금액, 및, 금속 충전 구조체의 제조 방법
CN117684223A (zh) * 2022-09-02 2024-03-12 宁波安集微电子科技有限公司 一种金属电镀组合物及其使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134803A (en) 1977-12-21 1979-01-16 R. O. Hull & Company, Inc. Nitrogen and sulfur compositions and acid copper plating baths
US4272335A (en) * 1980-02-19 1981-06-09 Oxy Metal Industries Corporation Composition and method for electrodeposition of copper
US4347108A (en) 1981-05-29 1982-08-31 Rohco, Inc. Electrodeposition of copper, acidic copper electroplating baths and additives therefor
ATE188516T1 (de) * 1990-03-19 2000-01-15 Atotech Deutschland Gmbh Wässriges, saures bad zur galvanischen abscheidung von glänzenden und rissfreien kupferüberzügen und verwendung dieses bades
US5849171A (en) 1990-10-13 1998-12-15 Atotech Deutschland Gmbh Acid bath for copper plating and process with the use of this combination
US5328589A (en) 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
US5501154A (en) 1993-07-06 1996-03-26 Teledyne Industries, Inc. Substantially lead-free tin alloy sheath material for explosive-pyrotechnic linear products
US5730854A (en) 1996-05-30 1998-03-24 Enthone-Omi, Inc. Alkoxylated dimercaptans as copper additives and de-polarizing additives
US5733429A (en) 1996-09-10 1998-03-31 Enthone-Omi, Inc. Polyacrylic acid additives for copper electrorefining and electrowinning
US6024857A (en) 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417335B1 (ko) * 2002-03-04 2004-02-05 삼성전기주식회사 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법
KR20190039545A (ko) * 2016-08-15 2019-04-12 아토테크더치랜드게엠베하 전해 구리 도금용 산성 수성 조성물

Also Published As

Publication number Publication date
JP2002115090A (ja) 2002-04-19
US20020036144A1 (en) 2002-03-28
JP3898013B2 (ja) 2007-03-28
KR100366631B1 (ko) 2003-01-09
US6607654B2 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
KR100366631B1 (ko) 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
JP4472157B2 (ja) ビアフィリング方法
KR101134610B1 (ko) 동도금용 첨가제 및 이를 이용한 전자회로기판의 제조방법
US20080264798A1 (en) Copper Plating Bath and Plating Method
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
US6605204B1 (en) Electroplating of copper from alkanesulfonate electrolytes
JP3124523B2 (ja) 銅メッキ方法
EP1477588A1 (en) Copper Electroplating composition for wafers
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
JP2009065207A (ja) 集積回路チップ上の電気めっき相互接続構造
EP1148156A2 (en) Copper Electroplating
CN107326407B (zh) 整平剂、含其的金属电镀组合物及制备方法、应用
CN113106507B (zh) 一种用于微纳沟槽和盲孔填充的电镀钌镀液及配制方法
CN112746292B (zh) 一种芯片铜互连电镀添加剂、其制备方法和应用
CN113981495A (zh) 用于晶圆电镀的无氰电镀金液及其应用和晶圆电镀金的方法
JP4894990B2 (ja) 酸性電気銅めっき液
US20220213610A1 (en) Photoresist resolution capabilities by copper electroplating anisotropically
KR20120052470A (ko) 구리도금방법
JP2005136433A (ja) 集積回路チップ上の電気めっき相互接続構造
CN112725851B (zh) 一种芯片铜互连电镀添加剂、其制备方法和应用
CN118390125B (zh) 一种适用于ic载板的电镀铜添加剂及其制备方法与应用
JP2005307259A (ja) 埋め込み用硫酸銅めっき液及びそれを用いた銅めっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee