KR20020014318A - 마이크로머시닝을 이용한 인버티드 오버레이 코플래나웨이브 가이드 - Google Patents

Abstract

코플래나 웨이브 가이드에 있어서, 기판 위에 금(Au) 등의 도전 물질로 띠 모양으로 이루어져 있는 중앙 전송선이 형성되어 있고, 중앙 전송선 양측으로 접지 전송선이 중앙 전송선과는 분리되어 형성되어 있다. 이 때, 중앙 전송선과 가까운 양쪽 접지 전송선의 측부가 기판으로부터 높이 H 만큼 들려 있고, 또, 들린 양쪽 접지 전송선의 측부가 중앙 전송선의 일부와 중첩되는 부분을 가진다. 이렇게 하면, 들린 양쪽 접지 전송선의 측부와 중앙 전송선의 일부를 중첩시킴으로써 종래 코플라나 웨이브 가이드에서 구현하기 어려운 매우 낮은 특성 임피던스를 가지는 웨이브 가이드를 구현할 수 있다. 또, 들린 양측 접지 전송선의 측부를 중앙 전송선의 측부와 중첩시키지 않고 분리시킴으로써 똑같은 크기의 종래 코플라나 웨이브 가이드 보다 더 높은 특성 임피던스를 가지는 웨이브 가이드를 구현할 수 있다. 또한, 접지 전송선과 중앙 전송선의 사이에 형성되는 전기장을 넓은 영역으로 분산시켜 접지 전송선과 중앙전송선의 측부에 흐르는 전류 밀도를 감소시킴으로써 코플래나 웨이브 가이드의 도전 손실을 감소시키는 효과가 있다. 여기서, 떠 있는 높이 H가 높을수록 들린 접지 전송선 측부와 중앙 전송선 사이에 전기장이 약해지고 또, 이 전기장이 넓은 영역으로 분산되므로 전송선 상의 전류밀도가 낮아져 도전 손실이 감소되는데, 떠 있는 높이 H를 크게 하기 위해 마이크로머시닝 기술을 사용한다.

뿐만 아니라, 중앙 도전체와 접지 도전체 사이의 공간에 전기장을 집중시킴으로써 기판 손실을 차단하는 효과도 있다.

그리고, 양측 접지 전송선의 측부가 공중에 들려 있으므로 양측 접지 전송선의 일부가 중앙 전송선 위로 에어브리지를 통해 쉽게 연결될 수 있다. 따라서 양측 접지 전송선 간의 등전위 구현에 유리하다. 또한, 에어브리지 구현에 있어서, 중앙 전송선의 구조가 변하지 않고, 양측 접지 전송선의 일부가 연결되는 구조를 가지므로 에어브리지 연결부에서 발생되는 임피던스 부정합 반사 손실과 고차 모드 발생에 의한 반사 손실과 방사 손실 등을 줄이는 효과도 있다. 특히, MMIC(Microwave Monolithic Integrated Circuits)회로의 전송선으로 사용될 경우, 에어브리지 형성이 매우 용이하므로, 에이브리지를 이용하는 수동 소자 및 반도체 회로 최종 제조 성공률(수율)을 매우 높일 수 있는 장점도 있다.

Description

마이크로머시닝을 이용한 인버티드 오버레이 코플래나 웨이브 가이드{Inverted overlay coplanar wave guide}

본 발명은 코플래나 웨이브 가이드(coplanar wave guide : CPW)에 관한 것이다.

먼저 도면을 참고로 하여 종래의 기술에 따른 코플래나 웨이브 가이드(coplanar wave guide : CPW)의 구조를 설명한다.

기판(10) 위에 얇은 띠 모양으로 형성되어 있는 전송선(11, 12) 3개가 나란히 형성되어 있다. 이 중에서 좌우 측의 두 전송선(11)은 접지되어 있고, 중앙의 전송선(12)에는 특정 주파수의 전압이 인가된다. 이렇게 하면, 접지 전송선(11)과 중앙 전송선(12) 사이에는 일정 주기로 변화하는 전기장이 형성되고, 이 전기장에 의하여 다시 변화하는 자기장이 형성되면서 전자파를 이루어 전송선(11, 12)을 따라 진행한다.

이러한 종래의 CPW에서는 구조적으로 사용 가능한 특성임피던스의 범위가 한정될 뿐만 아니라, 매우 낮거나, 높은 특성 임피던스(characteristic impedance)범위에서 도체 전력 손실이 과도해지는 문제가 있다. 우선, 대부분의 초고주파 및 밀리미터파 회로에서 요구하는 소형화를 고려하여 양측 접지 전송선과 접지 전송선 사이의 간격(W+2G)을 고정한다고 가정할 때, 종래의 CPW에서 높은 임피던스는 주로 중앙 전송선(12)의 좁은 폭(W)에 기인한다. 그런데 이러한 높은 임피던스 라인은 폭이 좁은 중앙 전송선에서 전류 밀도가 높아서 큰 도전 손실을 초래한다. 한편, 낮은 임피던스 라인은 중앙 전송선(12)과 접지 전송선(11) 사이의 간격(G)을 좁게 형성함으로써 구현하는데, 전송선(11, 12) 사이의 간격이 좁아지면 전송선(11, 12)의 측부에서 강한 전기장이 형성되고 이 부분의 전류 밀도가 증가하여 도전 손실이 증가하게 된다.

본 발명이 이루고자 하는 기술적 과제는 반도체 집적 회로 설계에서 요구하는 넓은 임피던스 범위를 커버(cover)할 수 있는 인버티드 오버레이 코플래나 웨이브 가이드(inverted overlay coplanar wave guide : IOCPW) 구조를 마련하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 기존 코플래나 웨이브 가이드의 높은 임피던스 라인과 낮은 임피던스 라인에서 발생하는 전력 손실을 감소시키는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 에어브리지 공정이 매우 쉬운 인버티드 오버레이 코플래나 웨이브 가이드를 수동 소자 및 MMIC 소자에 이용하여 소자의 제작 성공률 및 특성 균일화를 높이는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 에어브리지 연결부에서 발생되는 임피던스 부정합 반사 손실, 고차 모드 발생에 의한 반사 손실과 방사 손실 등을 감소시키는 것이다.

도 1 는 종래의 기술에 따른 코플래나 웨이브 가이드의 단면도이고,

도 2 은 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 단면도이고,

도 3는 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 SEM(scanning electrode microscope) 사진이고,

도 4는 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드상에서 구현된 에어브리지(Airbridge)의 SEM(scanning electrode microscope) 사진이고,

도 5는 종래의 기술에 따른 코플래나 웨이브 가이드의 특성 임피던스에 대한 손실의 변화와 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 특성 임피던스에 대한 손실의 변화를 수치해석으로 계산하여 비교한 그래프이고

도 6는 종래의 기술에 따른 코플래나 웨이브 가이드의 특성 임피던스에 대한 손실의 변화와 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 특성 임피던스에 대한 손실의 변화를 측정하여 비교한 그래프이고,

도 7은 종래의 기술에 따른 코플래나 웨이브 가이드의 주파수에 대산 손실의 변화와 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 주파수에 대한 손실의 변화를 측정하여 비교한 그래프이고,

도 8a 내지 도 8g는 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 제조 공정을 순서에 따라 나타낸 단면도이다.

이러한 과제를 해결하기 위하여 본 발명에서는 코플래나 웨이브가이드의 중앙 전송선이 기판에 부착되어 있고, 중앙 전송선과 가까운 측면 전송선의 측부가 기판으로부터 분리되어 있도록 형성한다. 그리고 분리되어 있는 측면 전송선의 일부가 중앙 전송선과 중첩될 수 있도록 한다.이러한 과제를 해결하기 위하여 본 발명에서는 코플래나 웨이브가이드의 중앙 전송선이 기판에 부착되어 있고, 중앙 전송선과 가까운 접지 전송선의 측부가 기판으로부터 분리되어 있도록 형성한다. 그리고 떠 있는 접지 전송선의 일부가 중앙 전송선과 중첩, 또는 분리 될 수 있도록 한다.

그리고, 양측 측면 전송선의 측부가 공중에 들려 있으므로, 양측 접지 전송선의 일부가 중앙 전송선 위로 에어브리지를 통해 쉽게 연결될 수 있다. 또한, 에어브리지 구현에 있어서, 중앙 전송선의 구조가 변하지 않고, 양측 접지 전송선의 일부만 연결되는 구조를 가지므로 에어브리지 연결부에서 발생되는 임피던스 부정합 반사 손실과 고차 모드 발생에 의한 반사 손실과 방사 손실 등을 줄이는 효과도 있다. 특히, MMIC(Microwave Monolithic Integrated Circuits)회로의 전송선으로 사용될 경우, 에어브리지 형성이 매우 용이하므로, 에이브리지를 이용하는 수동 소자 및 반도체 회로 최종 제조 성공률(수율)을 매우 높일 수 있는 장점도 있다.

이러한 구조의 코플래나 웨이브 가이드는 기판 위에 제1 도금틀을 형성하는 단계, 제1 도금틀을 사용하여 중앙 전송선과 그 양측의 측면 전송선의 하부층을 형성하는 단계, 측면 전송선을 노출시키는 접촉부를 가지는 희생층을 형성하는 단계, 희생층 위에 제2 도금틀을 형성하는 단계, 제2 도금틀을 사용하여 희생층 위에 측면 전송선의 하부층과 접촉부를 통하여 연결되는 측면 전송선 상부층을 형성하는 단계, 희생층을 제거하는 단계를 통하여 제조된다.

여기서, 제1 도금틀 형성하기 이전에 기판 위에 제1 기반층을 형성하고, 제2 도금틀을 형성하기 이전에 희생층 위에 제2 기반층을 형성하는 단계를 더 포함할 수 있고, 제1 기반층은 Cr층과 Au층의 이중층으로 형성하고, 제2 기반층 및 전송선은 Au로 형성하는 것이 바람직하다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드(IOCPW)의 구조에 대하여 설명한다.

도 2은 본 발명의 실시예에 따른 IOCPW 단면도이고, 도 3는 본 발명의 실시예에 따른 인버티드 오버레이 코플래나 웨이브 가이드의 주사 전자 현미경(scanning electrode microscope : SEM) 사진이다.

기판(20) 위에 금(Au) 등의 도전 물질로써 띠 모양으로 이루어져 있는 중앙 전송선(22)이 형성되어 있고, 중앙 전송선(22) 양측으로 역시 금 등의 도전 물질로써 띠 모양으로 이루어져 있는 접지 전송선(21)이 중앙 전송선(22)과는 분리되어 형성되어 있다.

이 때, 중앙 전송선(32)과 가까운 양쪽 접지 전송선(31)의 측부가 기판(20)으로부터 높이 H 만큼 들려 있고, 또, 들린 양쪽 접지 전송선(31)의 측부가 중앙 전송선(32)의 일부와 중첩 또는 분리되는 부분(O)을 가진다. 여기서, O가 양수이면 중첩이고, O가 음수이면 분리이다.

이러한 구조의 인버티드 오버레이 코플래나 웨이브 가이드의 임피던스는 중앙 전송선(22)과 접지 전송선(21)의 중첩 또는 분리되는 폭에 의하여 조절된다. 넓은 임피던스 범위가 이러한 중첩과 분리폭을 조절함으로써 쉽게 얻어질 수 있다.

또, 전기장이 중앙 전송선(22)과 접지 전송선(21) 사이의 중첩 또는 분리되는 영역에 넓게 분포되므로 전송선(21, 22)의 모서리에의 전류 집중이 해소되고, 따라서 도전 손실이 감소된다.

또한, 이 구조는 기판(20)의 유전체 손실도 감소시킬 수 있다. 대부분의 전기장이 기판(20) 유전체 사이가 아닌 두 전송선(21, 22) 사이의 공기 중에 형성되기 때문이다.

도 4는 중앙 전송선의 폭이 달라지는 스텝(STEP) 접합에서 인버티드 오버레이 코플래나 웨이브 가이드의 에어브리지 구조이다.

도 4에서 알 수 있듯이, 임피던스 변환부에서 중앙 전송선과 중첩되어 있는 양쪽 접지 전송선 간에 등전위가 에어브리지를 통해서 간단히 구현됨을 알 수가 있고, 또한, 에어브리지로 인한 인버티드 오버레이 코플래나 웨이브 가이드의 구조 변화가 거의 없음을 알 수가 있다. 따라서, 에어브리지 및 임피던스 변환부에서의 반사, 고차모드 발생 및 복사로 인한 손실을 줄일 수 있다.

더불어, 도 4에서 보아 알 수 있듯이, 에어브리지 형성이 매우 용이하고, 또안전한 인버티드 오버레이 코플래나 웨이브 가이드를 이용하여 MMIC회로의 제작 성공률 및 특성 균일화를 향상시킬 수 있다.

요약하면 제안된 구조는 넓은 임피던스 범위를 커버할 수 있고, 라인 자체의 도체 손실을 감소시킬 뿐만 아니라, 임피던스 변환부에서의 안정된 에어브리지 구현과 반사, 고차모드 발생, 및 복사로 인한 손실 등을 줄일 수 있으므로 초고주파 및 밀리미터파 집적회로에 매우 유효하게 이용될 것으로 판단된다. 그리고, 기판에 의한 손실도 줄일 수 있으므로, 실리콘과 같이 손실이 크지만 가격이 싼 기판에도 효과적으로 적용하여 초고주파 및 밀리미터파 반도체 집적회로의 생산 비용을 낮출 수 있다.

제안된 구조의 성능을 비교하기 위하여 기존의 CPW 구조(도1)와 본 발명의 실시예에 따른 IOCPW(도 2)를 쿼츠 기판 (εeff = 3.8, tanδ = 0.00033) 위에 구현하였다. 두 종류의 CPW는 560㎛ 두께의 쿼츠 기판 위에 형성하였다. 모든 도전체층은 3㎛ 두께로 금을 전기 도금함으로써 구현하였다. 시뮬레이션을 통해 최종 결정된 떠있는 전송선의 높이(H)는 기판으로부터 15㎛이다.

각 CPW 구조에 대한 전력 손실을 임피던스의 함수로 해석하기 위하여 상업적 시뮬레이터(simulator)인 IE3D를 사용하여 전자기적 시뮬레이션(EM simulation)을 수행하였다. 좌우의 접지 전송선 사이의 간격(W+2S)은 비교를 위하여 200㎛로 고정시켰다. 중앙 전송선의 폭은 특성 임피던스(Z0)를 변화시키기 위하여 종래의 CPW에서 변동시켰다. IOCPW에서는 Z0을 변화시키기 위하여 중첩폭(O)을 변동시켰다.

CPW의 특성들이 간격(G)이 3㎛에서 50㎛로 변화되는 동안 계산되었다. 특성 임피던스는 33Ω에서 78Ω까지 변화되었다. MMIC 공정의 사진 식각 공정상의 한계를 고려할 때, CPW를 사용해서는 30Ω이하의 임피던스를 얻기는 어려울 것이다.

유사한 계산이 본 발명의 실시예에 따른 IOCPW에 대하여도 수행되었다. 중앙 전송선(22)과 측면 전송선(21)의 중첩폭(O)은 30㎛에서 -50㎛까지(음수는 벌어진 간격, 즉 분리를 의미) 변화시켰다. 기대한 대로 넓은 임피던스 범위를 중첩 폭(O)을 조절함으로써 얻을 수 있었다. 특히, IOCPW를 사용하면 20Ω 정도의 낮은 임피던스 라인을 쉽게 얻을 수 있음을 도 5로부터 알 수 있다.

도 5는, 수치해석 시뮬레이션을 통해, 기판에서 공중으로 떠 있는 접지 전송선의 높이 H에 따른 임피던스 라인의 손실을 보여주고 있다. 기존 CPW는 임피던스가 낮아질수록 접지 전송선과 중앙 전송선 간의 간격이 좁아져, 이 좁은 간격 부근의 도체에 전류 밀도가 높아져 도체 손실이 커지는 것을 알 수 있다. 반면, 본 발명의 IOCPW 라인에서는 떠 있는 높이 H가 커짐에 따라 낮은 임피던스 대역의 손실이 줄어듦을 알 수 있다. 이것은 높이 H가 커질수록, 들린 접지 전송선 측부와 중앙 전송선 사이에 전기장이 약해지고 또, 이 전기장이 넓은 영역으로 분산되므로 전송선 상의 전류 밀도가 낮아져 손실이 줄어드는 것이다. 도 5에서 알 수 있듯이, 떠 있는 높이 15um에서, 본 발명의 IOCPW는 모든 임피던스 영역에서 거의 일정하고, 매우 낮은 손실을 보여주고 있다. 그러나, 높이 H가 5㎛일 경우, 본 발명의 IOCPW라인도 낮은 임피던스에서 상당한 손실을 보인다. 따라서, 낮은 손실을 갖는 IOCPW를 구현하려면, 보통 2 - 3㎛ 높이의 MMIC 에어브리지 공정 대신, 15㎛ 높이의 에어브리지 공정이 가능한 마이크로머시닝 기술을 이용하는 것이 바람직하다.

종래의 CPW와 본발명의 IOCPW에서 계산 및 측정된 특성 임피던스 변화에 따른 전력 손실 값의 변화가 도 6에 나타나 있다.

실제 측정에서도 본 발명의 IOCPW는 넓은 임피던스 영역이 구현 가능한 것으로 나타났고, 또, 전 임피던스 영역에서 매우 낮은 전력 손실을 보였다. 이 결과는 계산 결과와 비슷한 경향을 보인 것으로, 본 발명의 IOCPW의 저손실 특성을 증명한 것이다. 이 실험에서, 기판 손실이 적은 쿼츠를 사용하였으므로, 저손실의 이유는 대부분 IOCPW 구조가 전송선 위의 전류밀도를 낮춰 생긴 도전 손실의 감소이다. 그러나, 이 구조가 실리콘과 같이 기판 손실이 큰 기판에 사용될 경우, 기판보다는 접지 전송선의 들린 측부와 중앙 전송선 사이의 공기 중으로 전기장이 집중시키므로, 기판 손실 또한 줄일 수 있다.

도 7은 1cm길이의 CPW와 본 발명의 IOCPW선에 대해 주파수에 따라 측정된 손실을 보여주고 있다. 여기서, 사용된 CPW와 본 발명의 IOCPW라인의 임피던스는 각각 38Ω, 36Ω이다. 측정 결과, 저주파부터 거의 85 ㎓까지 종래의 CPW 라인에 비해 본 발명의 IOCPW 라인 손실은 dB 단위로 약 종래 CPW 손실의 1/2로 감소되었다. 이 결과 또한, 본 발명의 IOCPW 저손실 특성을 증명한 것이다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 IOCPW의 제조 방법을 설명한다.

도 8a 내지 도 8g는 본 발명의 실시예에 따른 오버레이 코플래나 웨이브 가이드의 제조 공정을 순서에 따라 나타낸 단면도이다.

먼저, 도 8a에 나타낸 바와 같이, 기판(10) 위에 열증착 방법을 사용하여 티타늄(Ti)층(101)과 금(Au)층(102)을 연속으로 증착함으로써 도금 기반층(101, 102)을 형성한다.

다음, 도 8b에 나타낸 바와 같이, 감광막을 약 3.5㎛ 두께로 도포한 후 마스크를 통하여 노광하고 현상하여 도금틀(103)을 형성한 후, 금을 전해 도금하여 약 3㎛ 두께의 전송선(104)을 형성한다. 이 때, 도금틀(103)을 이루는 감광막은 AZ4533을 사용하였다.

이어서, 도 8c에 나타낸 바와 같이, 도금틀(103)로 사용된 감광막을 제거하고, 노출되어 있는 기반층(101, 102)을 식각하여 제거하고 중앙 전송선부와 좌우의 접지 전송선부를 분리한 다음, 다시 감광막을 약 15㎛ 두께로 도포하고 패터닝(patterning)하여 좌우 접지 전송선(104)을 노출시키고 있는 희생층(105)을 형성한다.

다음, 도 8d에 나타낸 바와 같이, 희생층(105) 감광막을 열처리하여 리플로(reflow)시킴으로써 희생층(105)의 모서리를 완만하게 만든다. 이를 통하여, 후속 공정에서 금 전해 도금을 위한 기반층이 측면 벽에도 균일하게 증착되도록 하고, 열적 화학적 안정화를 도모한다.

다음, 도 8e에 나타낸 바와 같이, 금을 열증착하여 도금 기반층(106)을 형성하고, 그 위에 감광막을 도포하고 패터닝하여 도금틀(107)을 형성한다.

다음, 도 8f에 나타낸 바와 같이, 금을 전해 도금하여 기판(10)으로부터 떠있는 접지 전송선의 상부층(108)을 형성한다.

마지막으로, 도 8g에 나타낸 바와 같이, 도금틀(107)을 제거하고, 기반층(106)을 식각한 다음, O2 플라즈마를 사용하여 애싱(ashing)하여 희생층(105)을 제거함으로써 양측부가 기판(10)으로부터 떠있는 형태의 중앙 전송선(12)을 완성한다.

본 발명에 따른 IOCPW는 높이 H 만큼 떠 있는 양쪽 접지 전송선 측부와 중앙 전송선의 중첩을 통해 매우 낮은 임피던스 라인을 구현할 수 있고, 양쪽 접지 전송선 측부와 중앙 전송선의 분리를 통해 매우 높은 임피던스를 구현함으로써 수동소자 및 반도체 집적회로 설계에서 요구하는 거의 모든 임피던스를 커버할 수 있다.

중첩과 분리를 통해 전기장 세기와 전류 밀도를 넓은 영역으로 분산시켜 도전 손실을 감소시키는 것 뿐만 아니라, 중앙 도전체와 접지 도전체 사이의 평행 평판 사이에 전기장을 집중시킴으로써 기판 손실을 차단하는 효과도 있다. 따라서, 본 발명에 따른 IOCPW를 사용하면, 기판 손실이 큰 실리콘 기판에서도 저손실의 초고주파 및 밀리미터파 회로의 구현이 가능해져 소자의 생산 단가를 낮출 수 있다. 특히, 저손실 및 낮은 임피던스 라인이 요구되는 필터나 전력 증폭기 임피던스 정합부 등에 매우 유용하게 이용될 것이다.

여기서, 떠 있는 높이 H가 높을수록 들린 접지 전송선 측부와 중앙 전송선 사이에 전기장이 약해지고 또, 이 전기장이 넓은 영역으로 분산되므로 전송선 상의 전류밀도가 낮아져 도전 손실이 감소되는데, 떠 있는 높이 H를 크게 하기 위해 개발된 마이크로머시닝 기술이 효과적으로 이용되어 진다

양측 접지 전송선의 측부가 공중에 들려 있어 양측 접지 전송선의 일부가 중앙 전송선 위로 에어브리지를 통해 쉽게 연결되므로, 양측 접지 전송선 간의 등전위 구현에 유리하다. 또한, 에어브리지 구현에 있어서, 중앙 전송선의 구조가 변하지 않고, 이미 공중에 떠 있는 양측 접지 전송선의 일부가 연결되는 구조를 가지므로 에어브리지 연결부에서 발생되는 임피던스 부정합 반사 손실과 고차 모드 발생에 의한 반사 손실과 방사 손실 등을 줄이는 효과도 있다. 본 발명의 IOCPW를 이용할 경우, 에어브리지를 이용하는 수동소자 및 반도체회로의 최종 제조 성공률 및 특성 균등화를 매우 높일 수 있는 장점도 있다.

Claims (7)

1. 기판,

   상기 기판 위에 형성되어 있는 중앙 전송선,

   상기 기판 위에 상기 중앙 전송선 양측으로 형성되어 있는 측면 전송선

   을 포함하며,

   상기 측면 전송선의 상기 중앙 전송선과 인접한 측부는 상기 기판으로부터 분리되어 있는 코플래나 웨이브 가이드.
2. 제1항에서,

   상기 중앙 전송선과 상기 측면 전송선은 서로 중첩되는 부분을 가지는 코플래나 웨이브 가이드.
3. 제1항에서,

   상기 측면 전송선에는 접지 전압이 인가되는 코플래나 웨이브 가이드.
4. 제1항 또는 제2항에 있어서,

   상기 중앙 전송선 양측의 두 측면 전송선의 공기 중에 들려 있는 측부 일부가 서로 연결되어 있는 코플래나 웨이브 가이드.
5. 기판 위에 제1 도금틀을 형성하는 단계,

   상기 제1 도금틀을 사용하여 중앙 전송선과 그 양측의 측면 전송선 하부층을 형성하는 단계,

   상기 측면 전송선 하부층을 노출시키는 접촉부를 가지는 희생층을 형성하는 단계,

   상기 희생층 위에 제2 도금틀을 형성하는 단계,

   상기 제2 도금틀을 사용하여 상기 희생층 위에 상기 측면 전송선과 상기 접촉부를 통하여 연결되는 측면 전송선 상부층을 형성하는 단계,

   상기 희생층을 제거하는 단계

   를 포함하는 코플래나 웨이브 가이드 제조 방법.
6. 제5항에서,

   상기 제1 도금틀 형성하기 이전에 상기 기판 위에 제1 기반층을 형성하고, 상기 제2 도금틀을 형성하기 이전에 상기 희생층 위에 제2 기반층을 형성하는 단계를 더 포함하는 코플래나 웨이브 가이드 제조 방법.
7. 제6항에서,

   상기 제1 기반층은 Cr층과 Au층의 이중층으로 형성하고, 상기 제2 기반층 및 전송선은 Au로 형성하는 코플래나 웨이브 가이드 제조 방법.