KR20020012955A - 퓨즈 커팅홀 식각방법 - Google Patents
퓨즈 커팅홀 식각방법 Download PDFInfo
- Publication number
- KR20020012955A KR20020012955A KR1020000046231A KR20000046231A KR20020012955A KR 20020012955 A KR20020012955 A KR 20020012955A KR 1020000046231 A KR1020000046231 A KR 1020000046231A KR 20000046231 A KR20000046231 A KR 20000046231A KR 20020012955 A KR20020012955 A KR 20020012955A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- fuse
- polysilicon layer
- cutting hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 퓨즈 커팅홀 식각방법에 관한 것으로서, 특히 본 발명의 방법은 패드 공정에서 비트라인 퓨즈 컷팅을 위한 컷팅홀을 형성하는 방법에 있어서, 절연막 식각장비 내에서 플레이트 폴리실리콘층을 에치 스톱층으로 사용하여 상기 비트라인 퓨즈 컷팅홀 상의 복수의 절연막들을 선택적으로 식각하고, 이어서 절연막 식각장비 내에서 절연막 식각으로 노출된 플레이트 폴리실리콘층을 식각한다. 따라서, 본 발명에서는 플레이트 폴리실리콘층을 식각 스톱층으로 사용함으로써 절연막의 유니포미티에 관계없이 비트라인 퓨즈 상에 남겨진 절연막의 두께를 균일하게 유지할 수 있고, 절연막 식각장비 내에서 인슈트방식으로 절연막과 폴리실리콘층을 순차적으로 식각함으로써 공정의 간단화가 가능하다.
Description
본 발명은 퓨즈 컷팅홀 식각방법에 관한 것으로서, 특히 패드공정에서 비트라인에 형성된 퓨즈를 커팅하기 위한 홀을 식각하는 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 레이저 빔 컷팅에 의한 퓨즈를 비트라인에 형성하고 불량 테스트 공정 후에는 레이저 빔으로 퓨즈를 커팅하여 테스트 회로를 정상 동작회로와 분리한다.
통상적으로 비트라인에 형성된 퓨즈는 캐패시터형성공정, 금속배선형성공정,패시베이션 공정 등을 모두 거친 다음에 패드공정에서 퓨즈 컷팅홀 식각공정을 수행하게 된다. 그러므로, 퓨즈 상에는 다수의 층들이 적층되어 있으므로 레이저 빔을 퓨즈에 효과적으로 적용하기 위해서 퓨즈 컷팅홀을 형성하게 된다. 퓨즈 컷팅홀을 형성하게 되면 퓨즈상에는 비교적 얇은 절연막만 남게 되어 레이저 빔이 효과적으로 퓨즈에 전달될 수 있다.
반도체 메모리 장치의 고집적화로 패턴의 미세화가 진행되어 감에 따라 금속배선 사이의 골이 깊어지게 되어 절연막이 제대로 충전되지 않거나 배선들 사이의 골에 포토 레지스트 패턴의 찌거기들이 남게 되는 오버행(OVERHANG)이 제품불량의 원인으로 분석되고 있다.
따라서, 256M급 이상의 DRAM 반도체 메모리 장치에서는 절연막 또는 보호막을 기존의 PE-SiON 및 PE-OX 대신에 금속배선들 사이의 골에 충전이 잘되고 막질이 단단한 HDP(HIGH DENCITY PLASMA)막을 사용하게 되었다. 통상 HDP막은 10,000Å 정도로 두껍게 도포하기 때문에 표면 베리에이션이 크다.
그러므로, 종래에는 패드공정에서 퓨즈 컷팅홀을 식각하기 위해서 절연막 식각장비에서 1차로 플레이트 폴리실리콘층 상의 절연막들을 에칭한 후에 웨이퍼를 폴리실리콘 식각장비로 옮겨서 플레이트 폴리실리콘 및 잔여 절연막을 식각하는 2단계 공정을 수행하였다. 즉, 절연막 식각장비와 폴리실리콘 식각장비를 사용하여 식각하기 때문에 설비관리에 세심한 주의가 필요하고 공정이 복잡한 문제가 있었다. 또한, HDP막의 베리에이션 때문에 최종적으로 비트라인 상에 남겨진 절연막의 두께가 웨이퍼 전체에 걸쳐서 불균일하게 남게 된다. 즉 퓨즈 상의 절연막의 두께가 일정 두께 이하로 얇게 되거나 다 제거되어 오프될 경우에는 레이저 빔 컷팅시 문제가 발생된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 절연막 식각장비 내에서 절연막과 폴리실리콘층을 인슈트방식으로 순차적으로 식각함으로써 퓨즈 상에 균일한 절연막의 두께를 유지하고 공정을 단순화할 수 있는 퓨즈 컷팅홀 식각방법을 제공하는 데 있다.
도 1 내지 도 2는 본 발명에 의한 퓨즈 컷팅홀 식각공정의 순서를 나타낸 도면들.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 제 1 절연막층
104 : 비트라인 105 : 퓨즈
106, 108, 110 : 제 2 절연막층 112 : 플레이트 폴리실리콘층
114~124 : 제 3 절연막층 126 : 포통 레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 장치는 패드 공정에서 비트라인 퓨즈 컷팅을 위한 컷팅홀을 형성하는 방법에 있어서, 절연막 식각장비 내에서 플레이트 폴리실리콘층을 에치 스톱층으로 사용하여 상기 비트라인 퓨즈 컷팅홀 상의 복수의 절연막들을 선택적으로 식각하는 단계와, 상기 절연막 식각장비 내에서 상기 절연막 식각으로 노출된 플레이트 폴리실리콘층을 식각하는 단계를 구비하는 것을 특징으로 한다.
여기서, 절연막 식각가스는 Ar, CF4, O2의 혼합가스이고, 상기 플레이트 폴리실리콘층 식각가스는 Ar, SF6, O2의 혼합가스인 것이 바람직하다. 또한, 상기 플레이트 폴리실리콘층의 식각율은 비트라인 퓨즈 상에 절연막층의 두께가 약 2,500Å정도 남도록 설정되는 것이 좋다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 1 내지 도 2는 본 발명에 의한 퓨즈 컷팅홀 식각공정의 순서를 나타낸다. 도 1을 참조하면, 반도체 기판(100) 상의 주변회로영역에는 제 1 절연막층(102) 상에 비트라인 폴리실리콘층(104)가 형성되고 비트라인 폴리실리콘층(104)에는 퓨즈(105)가 형성된다. 퓨즈(105) 상에는 제 2 절연막층(106, 108, 110), 플레이트 폴리실리콘층(112), 제 3 절연막층(114, 116, 118, 120, 122, 124) 등이 순차적으로 적층되어 있다.
제 2 절연막층의 106은 약 2,500Å 정도의 두께를 가진 BPSG막이고, 108은 약 2,500Å 정도의 두께를 가진 열산화막(HTO)이고, 110은 300Å 정도의 두께를 가진 질화막이다.
플레이트 폴리실리콘층(112)은 약 1,700Å 정도의 두께로 도포되어 있다.
제 3 절연막층의 114는 약 4,500Å 정도의 BPSG막이고, 116은 약 2,000Å 정도의 두께를 가진 TEOS막이고, 118은 약 3,500Å 정도의 두께를 가진 FOX막이고, 120은 약 3,500Å 정도의 두께를 가진 TEOS막이고, 122는 약 10,000Å 정도의 두께를 가진 HDP막이고, 124는 약 6,000Å 정도의 두께를 가진 PE-SIN막이다. 따라서, 제 3 절연막층은 전체적으로 약 29,500Å 정도의 두께를 가진다.
본 발명에서는 먼저, 도 1에 도시한 바와 같이, 플레이트 폴리실리콘층(112)를 식각 스톱층으로 설정하고 산화막 식각장비(R4528 CERAMIC ESC(EREE08)) 내에서 450mT/1200W/1.05cm/100 Ar/80 CF4/15 O2/8T/280"의 공정 조건으로 제 3 절연막층을 식각한다.
여기서, HDP막의 식각율은 5800 ±3.8%이고, PE-OX의 식각율은 4563 ±5.4%이고, 폴리실리콘의 식각율은 2364 ±3.2%이다. 따라서, HDP/PE-OX/POLY의 식각선택비는 2.45 : 1.93 : 1 이다. 즉, 1차 식각공정에서의 식각 목표는 HDP막을 기준으로 식각량 26,100Å을 목표로 한다.
이와 같은 조건으로 플레이트 폴리실리콘층(112) 상의 제 2 절연막층을 식각한 다음에 동일한 산화막 식각장비 내에서 450mT/800W/1.05cm/800 Ar/30 SF4/300 O2/8T/60"의 공정 조건으로 폴리실리콘층(112)를 식각한다.
여기서, HDP막의 식각율은 2229 ±4.2%이고, PE-OX의 식각율은 1742 ±6.4%이고, 폴리실리콘의 식각율은 1862 ±1.4%이다. 따라서, HDP/PE-OX/POLY의 식각선택비는 1.19 : 0.93 : 1 이다. 즉, 2차 식각공정에서의 식각 목표는 PLOY를 기준으로 식각량 1,862Å을 목표로 한다.
폴리실리콘층의 식각시에 하부의 질화막 및 열산화막도 오버에칭된다. 그러므로, 비트라인에 형성된 퓨즈(105) 상에는 약 2,500Å 정도의 두께를 가지는 BPSG막(106)만 남게 된다.
이와 같이 본 발명에서는 제 3 절연막층의 식각시 폴리실리콘층(1120를 식각 스톱층으로 사용하기 때문에 비트라인 폴리실리콘층(104) 상에 남겨진 BPSG막의 두께가 웨이퍼 전체에 걸쳐서 일정한 두께로 유지되어 균일성이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상, 설명한 바와 같이 본 발명에서는 하나의 식각설비내에서 인슈트방식으로 절연막과 폴리실리콘층을 연속적으로 식각함으로써 공정을 단순화할 수 있다. 또한, 폴리실리콘층을 식각스톱층으로 사용함으로써 HDP막의 베리에이션 영향이 하부막의 식각시 전달되지 않도록 하여 퓨즈 상에 남겨진 절연막의 두께를 웨이퍼 전체에 걸쳐서 균일하게 유지할 수 있다.
Claims (3)
- 패드 공정에서 비트라인 퓨즈 컷팅을 위한 컷팅홀을 형성하는 방법에 있어서,절연막 식각장비 내에서 플레이트 폴리실리콘층을 에치 스톱층으로 사용하여 상기 비트라인 퓨즈 컷팅홀 상의 복수의 절연막들을 선택적으로 식각하는 단계; 및상기 절연막 식각장비 내에서 상기 절연막 식각으로 노출된 플레이트 폴리실리콘층을 식각하는 단계를 구비하는 것을 특징으로 하는 퓨즈 커팅홀 식각방법.
- 제 1 항에 있어서, 상기 절연막 식각가스는 Ar, CF4, O2의 혼합가스이고, 상기 플레이트 폴리실리콘층 식각가스는 Ar, SF6, O2의 혼합가스인 것을 특징으로 하는 퓨즈 커팅홀 식각방법.
- 제 1 항에 있어서, 상기 플레이트 폴리실리콘층의 식각율은 비트라인 퓨즈 상에 절연막층의 두께가 약 2,500Å정도 남도록 설정되는 것을 특징으로 하는 퓨즈 커팅홀 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046231A KR20020012955A (ko) | 2000-08-09 | 2000-08-09 | 퓨즈 커팅홀 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046231A KR20020012955A (ko) | 2000-08-09 | 2000-08-09 | 퓨즈 커팅홀 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020012955A true KR20020012955A (ko) | 2002-02-20 |
Family
ID=19682543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000046231A KR20020012955A (ko) | 2000-08-09 | 2000-08-09 | 퓨즈 커팅홀 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020012955A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002286A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
2000
- 2000-08-09 KR KR1020000046231A patent/KR20020012955A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002286A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| KR20020012955A (ko) | 퓨즈 커팅홀 식각방법 | |
| US6753265B2 (en) | Method for manufacturing bit line | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| KR19980083674A (ko) | 반도체 소자의 미세 콘택 및 전하저장전극 형성방법 | |
| KR0164497B1 (ko) | 반도체장치의 자기정렬 컨택 형성방법 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20100026223A (ko) | 반도체 장치 제조방법 | |
| KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| KR100372770B1 (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR100620711B1 (ko) | 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법 | |
| KR100458081B1 (ko) | 반도체장치의비아홀형성방법 | |
| KR20010056779A (ko) | 금속을 이용한 반도체 소자의 퓨즈 형성 방법 | |
| KR20010004583A (ko) | 반도체 소자의 정렬키 형성방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020046778A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040108223A (ko) | 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법 | |
| KR100400322B1 (ko) | 반도체소자의 형성방법 | |
| KR100308201B1 (ko) | 다층도전막형성방법 | |
| KR20010004684A (ko) | 반도체소자의 제조방법 | |
| KR20000065439A (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |