KR20020002058A - 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트전극 형성방법 - Google Patents
반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR20020002058A KR20020002058A KR1020000036495A KR20000036495A KR20020002058A KR 20020002058 A KR20020002058 A KR 20020002058A KR 1020000036495 A KR1020000036495 A KR 1020000036495A KR 20000036495 A KR20000036495 A KR 20000036495A KR 20020002058 A KR20020002058 A KR 20020002058A
- Authority
- KR
- South Korea
- Prior art keywords
- low dielectric
- forming
- dielectric film
- film
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본 발명은 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 게이트 전극용 도전층을 형성하는 단계; 상기 게이트 전극용 도전층 상부에 저유전막을 형성하는 단계; 상기 저유전막 상부에 노광 한계의 선폭을 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 저유전막을 패터닝하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 패터닝된 저유전막을 수축시키는 단계; 및 수축된 저유전막을 마스크로 하여, 게이트 전극용 도전체 및 게이트 절연막을 패터닝하여, 게이트 전극을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법에 관한 것으로, 보다 구체적으로는 0.1㎛ 이하의 선폭을 갖는 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법에 관한 것이다.
도 1a 및 도 1b은 종래의 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하여, 반도체 기판(11) 상부에 게이트 절연막(12), 도전층(13), 예를들어, 도핑된 폴리실리콘막, 및 하드 마스크막(14)을 순차적으로 적층된다. 여기서, 하드 마스크막(14)은 게이트 전극을 구성하는 도전층 패터닝시 난반사를 방지하면서, 셀프얼라인(self align) 콘택을 이루게하는 절연막으로서, 실리콘 산화막 또는 실리콘 질화막이 이용된다. 그리고나서, 하드 마스크막(14) 상부에 공지의 포토리소그라피 공정에 의하여, 포토레지스트 패턴(15)을 형성한다. 여기서, 포토레지스트 패턴(15)의 선폭(w)은 현재의 노광 장비로 형성할 수 있는 최소 선폭, 즉, 0.12 내지 0.13㎛이다.
그 다음, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(15)의 형태로, 하드 마스크막(15)을 패터닝한다음, 포토레지스트 패턴(15)을 제거한다. 이어서, 패터닝된 하드 마스크막(14)의 형태로 도전층(13) 및 게이트 절연막(12)을 패터닝하여, 게이트 전극(g)을 형성한다.
반도체 소자가 고집적화되어 감에 따라, 점차 회로 선폭의 사이즈도 이에 비례하여 감소되고 있다. 특히, 차세대 디바이스인 1 기가 디램(Giga DRAM)급 이상의 디바이스에서, 게이트 전극은 0.10㎛ 이하의 선폭이 요구된다. 그러나, 기존의 노광 장비로는 0.1㎛ 이하의 선폭으로 패터닝하기 매우 어려우며, 이를 위하여는 새로운 장비의 도입이 요구된다.
또한, 전자빔을 노광원으로 이용하는 경우는 공정 진행 시간이 많이 소요되므로, 수율이 감소하는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 기존의 노광 장비를 이용하면서, 0.1㎛이하의 선폭을 갖는 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는 것이다.
따라서, 본 발명의 또 다른 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 기존의 노광 장비를 이용하면서, 0.1㎛이하의 선폭을 갖는 게이트 전극을 형성할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는 것이다.
도 1a 및 도 1b은 종래의 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
21 - 반도체 기판 22 - 게이트 절연막
23 - 게이트 도전층 24 - 저유전막
25 - 포토레지스트 패턴 G - 게이트 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 게이트 전극용 도전층을 형성하는 단계; 상기 게이트 전극용 도전층 상부에 저유전막을 형성하는 단계; 상기 저유전막 상부에 노광 한계의 선폭을 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 저유전막을 패터닝하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 패터닝된 저유전막을 수축시키는 단계; 및 수축된 저유전막을 마스크로 하여, 게이트 전극용 도전체 및 게이트 절연막을 패터닝하여, 게이트 전극을 형성하는 단계를 포함한다.
또한, 본 발명은, 반도체 기판상에 패턴용 막을 형성하는 단계; 상기 패턴용 막 상부에 저유전막을 형성하는 단계; 상기 저유전막 상부에 노광 한계의 선폭을 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 저유전막을 패터닝하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 패터닝된 저유전막을 수축시키는 단계; 및 수축된 저유전막을 마스크로 하여, 패턴용 막을 식각하여, 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 2a를 참조하여, 반도체 기판(21) 상부에 게이트 절연막(22), 게이트 전극용 도전체(23) 및 하드 마스크막으로 저유전막(24)을 순차적으로 적층한다. 게이트 전극용 도전체(23)로는 도핑된 폴리실리콘막, 고융점 실리사이드막 또는 고융점 금속막등이 이용될 수 있다. 이때, 저유전막(24)은 증착후 열공정시 그 선폭 및 두께가 수축되는 성질을 가진다. 이러한 저유전막(24)으로는 유기 또는 무기 SOG(spin on glass)막 등이 있으며, 다음의 표에 도시된 바와 같이, 유기 또는 무기 SOG막은 소정 온도로 경화시 약 10% 가량 수축되는 성질을 갖는다.
| 저유전율막의 종류 | 막 수축율 | 경화 온도 | 경화 시간 |
| 실리케이트 무기 SOG | 12 내지 14% | 425℃,900℃ | 1시간 |
| 포스포실리케이트 무기 SOG | 16 내지 18% | 425℃ | 1시간 |
| 실록사니스 유기 SOG | 2 내지 13% | 425℃ | 1시간 |
| 실리세스퀴옥새니스 유기 SOG | 12% | 400℃ | 30분 |
| 하이드로젠 실리케이트 무기 SOG | 8% | 400℃ | 30분 |
| 하이드로젠 실리세스퀴옥샌 무기 SOG | 4%이하 | 400℃ | 30 내지 60분 |
이러한 저유전막(24)을 증착한후, 약 200℃의 온도에서 소프트 베이크(softbake)하여, 고형화한다.
그후, 도 2b에 도시된 바와 같이, 저유전막(24) 상부에 공지의 포토리소 그라피 공정에 의하여, 포토레지스트 패턴(25)을 형성한다. 이때, 포토레지스트 패턴(25)은 현재의 노광 장비로서 형성할 수 있는 최소 선폭 즉, 0.12 내지 0.13㎛의 선폭(W1)을 갖는다.
그 다음, 도 2c에서와 같이, 포토레지스트 패턴(25)을 마스크로 하여, 저유전막(24)을 바이어스(bias)의 인가없이, 건식 식각한다.
도 2d에 도시된 바와 같이, 포토레지스트 패턴(25)을 스트립한다음, 저유전막(24)을 약 400 내지 500℃ 온도 범위로 경화시켜서 수축시킨다. 이 경화 공정으로, 저유전막(24)은 포토레지스트 패턴(25)의 선폭(W1)보다 작은 선폭(W2)으로 감소되어, 0.1㎛ 이하의 선폭을 얻을 수 있다. 이러한 경화 공정은 상술한 바와 같이, 포토레지스트 패턴 제거후 별도로 진행되거나, 또는 포토레지스트 패턴 제거와 동시에 또는 포토레지스트 패턴 제거후 클리닝 공정과 동시에 400 내지 500℃의 온도 범위에서 진행될 수 있다. 아울러, 미설명 도면 부호 24a는 수축된 저유전막을 나타낸다.
그런다음, 도 2e에 도시된 바와 같이, 수축된 저유전막(24a)을 마스크로 하여, 게이트 전극용 도전층(23) 및 게이트 절연막(22)을 패터닝하여, 미세 게이트 전극(G)을 완성한다.
여기서, 본 발명은 상술한 실시예에만 한정되는 것은 아니다. 본 발명에서는 하드 마스크막으로 단일의 저유전막을 사용하였지만, 이에 한정하지 않고, 다층의하드 마스크막을 적층하여 더욱 미세한 패턴을 형성할 수 있다. 아울러, 본 발명에서는 게이트 전극을 예를들어 설명하였지만, 미세 선폭을 갖는 모든 패턴에 적용 가능하다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 하드 마스크막으로 열공정시 소정 폭 및 소정 두께만큼 감소되는 저유전막을 이용한다. 이에따라, 노광 한계 사이즈를 갖는 포토레지스트 패턴으로 저유전막을 패터닝 한후, 패터닝된 저유전막을 수축시킨다음, 이를 다시 마스크로 이용하므로써, 노광 한계보다 감소된 선폭의 패턴을 형성할 수 있다.
Claims (10)
- 반도체 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 게이트 전극용 도전층을 형성하는 단계;상기 게이트 전극용 도전층 상부에 저유전막을 형성하는 단계;상기 저유전막 상부에 노광 한계의 선폭을 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여, 저유전막을 패터닝하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 패터닝된 저유전막을 수축시키는 단계; 및수축된 저유전막을 마스크로 하여, 게이트 전극용 도전체 및 게이트 절연막을 패터닝하여, 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 저유전막은 유기 SOG막 또는 무기 SOG막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 저유전막을 형성하는 단계는, 상기 저유전막을 증착하는 단계; 및 상기 저유전막을 소정 온도에서 소프트 베이크하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 3 항에 있어서, 상기 저유전막을 수축시키는 단계는, 400 내지 500℃의 온도에서 경화하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 4 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계와 상기 저유전막을 수축시키는 단계는 동시에 진행되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 반도체 기판상에 패턴용 막을 형성하는 단계;상기 패턴용 막 상부에 저유전막을 형성하는 단계;상기 저유전막 상부에 노광 한계의 선폭을 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여, 저유전막을 패터닝하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 패터닝된 저유전막을 수축시키는 단계; 및수축된 저유전막을 마스크로 하여, 패턴용 막을 식각하여, 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항에 있어서, 상기 저유전막은 유기 SOG막 또는 무기 SOG막인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항 또는 제 7 항에 있어서, 상기 저유전막을 형성하는 단계는, 상기 저유전막을 증착하는 단계; 및 상기 저유전막을 소정 온도에서 소프트 베이크하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항에 있어서, 상기 저유전막을 수축시키는 단계는, 400 내지 500℃의 온도에서 경화하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 9 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계와 상기 저유전막을 수축시키는 단계는 동시에 진행되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036495A KR100340879B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 |
| US09/892,878 US20020037617A1 (en) | 2000-06-29 | 2001-06-28 | Method for forming gate electrodes in a semicoductor device using formed fine patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036495A KR100340879B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002058A true KR20020002058A (ko) | 2002-01-09 |
| KR100340879B1 KR100340879B1 (ko) | 2002-06-20 |
Family
ID=19674830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036495A KR100340879B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020037617A1 (ko) |
| KR (1) | KR100340879B1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW529099B (en) * | 2002-01-21 | 2003-04-21 | Macronix Int Co Ltd | Method for performing via etching in the same etching chamber |
| DE10228807B4 (de) * | 2002-06-27 | 2009-07-23 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung von Mikrostrukturelementen |
| US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US7989307B2 (en) * | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
| US10151981B2 (en) * | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US8796155B2 (en) * | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8247302B2 (en) | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8273634B2 (en) | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8268543B2 (en) | 2009-03-23 | 2012-09-18 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9330934B2 (en) * | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US20110129991A1 (en) * | 2009-12-02 | 2011-06-02 | Kyle Armstrong | Methods Of Patterning Materials, And Methods Of Forming Memory Cells |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
| US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
| US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US20210384029A1 (en) * | 2018-04-09 | 2021-12-09 | Lam Research Corporation | Modifying hydrophobicity of a wafer surface using an organosilicon precursor |
-
2000
- 2000-06-29 KR KR1020000036495A patent/KR100340879B1/ko not_active IP Right Cessation
-
2001
- 2001-06-28 US US09/892,878 patent/US20020037617A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020037617A1 (en) | 2002-03-28 |
| KR100340879B1 (ko) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340879B1 (ko) | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100253702B1 (ko) | 반도체 소자의 제조방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| KR100314810B1 (ko) | 대머신 게이트를 적용한 반도체 소자 제조방법 | |
| KR100282425B1 (ko) | 캐패시터의제조방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100358144B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR20030058573A (ko) | 반도체소자의 제조방법 | |
| KR100312379B1 (ko) | 반도체소자의다중금속배선형성방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100367490B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100252894B1 (ko) | 반도체소자 제조방법 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR100436131B1 (ko) | 반도체소자의미세패턴형성방법 | |
| KR100226790B1 (ko) | 커패시터의 제조방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR100298427B1 (ko) | 반도체장치의제조방법 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020056639A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |