KR20020001811A

KR20020001811A - 화상의 확대·축소회로

Info

Publication number: KR20020001811A
Application number: KR1020017012463A
Authority: KR
Inventors: 오노데라쥰이치; 아이다토오루; 히데유키 오오모리
Original assignee: 야기 쯔구오; 가부시키가이샤 후지츠 제네랄
Priority date: 1999-03-31
Filing date: 1999-12-08
Publication date: 2002-01-09
Also published as: CA2352774A1; JP2000287128A; CN1320326A; TW454412B; AU1681200A; WO2000060851A1; AU766471B2; EP1168832A1

Abstract

본 발명은 설정된 확대·축소 스텝치의 가산치와 감산치의 어느 하나를 선택하는 제 1 셀렉터(30)와, 상기 제 1 셀렉터(30)의 출력을 설정한 확대 또는 축소의 초기치에 1 도트마다 또는 1 라인마다 가감산하여 출력하는 제 1 D형 플립플롭회로(36)와, 상기 제 1 D형 플립플롭회로(36)의 출력에 의거하여 확대·축소치의 가산치와 감산치의 어느 하나를 선택하는 제 2 셀렉터(40)와, 상기 제 2 셀렉터(40)에서 선택된 출력을 설정된 초기 배율 신호에 1 도트마다 또는 1 라인마다 가감산하여 확대·축소 처리부(46)에 출력하는 제 2 D형 플립플롭회로(44)로 구성된 화상의 확대·축소 회로를 제공하는 바, 이에 의하면, 1 도트마다 또는 1 라인마다 확대율 또는 축소율을 변화시킴으로서 원활하게 변화하여 위화감이 없는 영상을 얻을 수가 있다.

Description

화상의 확대·축소회로{CIRCUIT FOR MAGNIFYING/DEMAGNIFYING IMAGE}

최근 애스펙트비 16 : 9의 와이드 텔레비젼 장치나 PDP를 이용한 영상 표시 장치가 증가하고 있다. 그런데, 애스펙트비 4 : 3의 화상을 애스펙트비 16 : 9의 영상 표시 장치에서 전면 표시(풀모드표시)를 하기 위해서는 원래의 영상 소스를 수평방향으로 확대하기 위한 화상 확대 처리 회로를 설치하지 않으면 안된다.

종래의 화상 확대 처리 회로는 표시 화면을 복수 영역으로 분할하여, 중앙의 영역보다도 수평 방향의 양단의 영역으로 갈수록 배율이 크게 되도록 입력 영상 데이터를 신장 처리하는 등 영역마다 확대율이나 축소율을 지정하는 방법을 사용하고 있다.

또한, 사용 목적에 따라서 표시화면의 특정영역의 배율을 크게 한다든지 작게 한다든지 하는 일이 요구되고 있었다.

그러나, 영역마다 확대율이나 축소율을 지정하도록 했던 상기와 같은 종래의 회로에서는 각 영역에 대한 경계 부분에서 화상의 연속성이 원활하지 않고 위화감이 있는 문제점이 있었다. 그리고, 사용 목적에 따라서 표시 화면의 특정 영역의 배율을 자유롭게 설정하는 것이 곤란한 문제점 역시 있었던 것이 사실이다.

그러므로, 본 발명의 첫 번째 목적은 1 도트마다 및/또는 1 라인마다 확대율 또는 축소율을 변화시킴으로서, 화상이 원활하게 변화될 수 있어서, 그 연속성이 원활하고, 위화감이 없는 영상을 얻는 데에 있다.

또한, 본 발명에 의하면 화상이 수평 방향으로만 확대·축소 처리되는 것이 아니고, 수직방향으로도 확대·축소 처리됨으로써, 보다 원활하게 변화하는 영상을 얻을 수 있으며, 사용 목적에 따라서 표시 화면의 특정 영역만에 대하여 배율을 크게 또는 작게 하거나, 확대·축소의 배율을 도중에서 변화시킬 수도 있다.

본 발명은 디지털 화상에 있어 애스펙트 비 4:3의 노말 화면을, 예를 들면 PDP(디지털 디스플레이)에 있어서의 애스펙트비 16:9의 와이드 화면의 표시 패널로 확대하여 표시하거나, 역으로 노말 화면을 축소하여 표시하거나, 혹은 부분적으로 확대·축소하여 표시하는 경우 등에 이용되는 화상의 확대·축소회로에 관한 것이다.

도 1은 본 발명에 의한 영상의 확대·축소회로의 첫 번째 실시예를 나타내는 블록도이다

도 2는 도 1에 의한 회로의 다른 예를 나타내는 블록도이다

도 3은 도 1에 있어서 각 부의 출력치를 나타내는 설명도이다.

도 4는 도 1 또는 도 2에 있어서 수평 방향으로 처리했을 때의 배율 특성에 대한 그래프를 나타낸 도면이다.

도 5는 본 발명에 의한 두 번째 실시예에 있어서, 수평 방향으로 처리하기 위한 블록도이다.

도 6은 본 발명에 의한 두 번째 실시예에 있어서, 수직방향으로 처리하기 위한 블록도이다.

도 7은 도 6에 있어서 수직 방향으로 처리했을 때 배율 특성에 대한 그래프를 나타낸 도면이다.

도 8은 본 발명의 두 번째 실시예의 각 부 출력치를 나타내는 것으로 (a)는 도 5에 표시된 수평 방향 처리 블록도에 있어서, 각 부 출력치를 나타내는 설명도이고, (b)는 도 6에 표시된 수직 방향 처리 블록도에 있어서, 각 부의 출력치를 나타내는 설명도이다.

도 9는 본 발명에 의한 세 번째 실시예를 나타내는 블록도이다.

도 10은 도 9에 있어서 블록도의 각 부 출력치를 나타내는 설명도이다.

도 11은 도 9에 있어서 수평 방향으로 처리했을 때 배율 특성에 대한 그래프를 나타낸 도면이다.

도 12는 본 발명에 의한 네 번째 실시예를 나타내는 블록도이다.

도 13은 본 발명에 의한 다섯 번째 실시예를 나타내는 블록도이다.

도 14는 도 13에 있어서 설정된 표시 화면의 변곡점에 대한 설명도이다.

도 15는 도 13에 있어서 수평 방향으로 처리했을 경우, 배율 특성에 대한 그래프를 나타낸 도면이다.

도 16은 도 13에 있어서 블록도의 각 부 출력치를 나타내는 설명도이다.

도 17은 도 13의 다른 예에서 수평 방향으로 처리했을 경우, 배율 특성에 대한 그래프를 나타낸 도면이다.

도 18은 도 13의 다른 예에 있어서 블록도의 각 부 출력치를 나타내는 설명도이다.

본 발명은 1 단계마다 확대 또는 축소하기 위한 확대·축소 스탭치 및 표시 화면의 기준점에 관한 확대 또는 축소의 초기치, 예를 들면 중앙에서 확대에서 축소로 또는 축소에서 확대로 변경하는 경우를 위한 중앙 검출 신호를 미리 설정하여, 1 도트 또는 1 라인마다 확대·축소의 배율을 연산하고 확대·축소 처리부에 보내어 확대·축소처리를 행한다. 상기 확대·축소 처리부에서는 본 발명에 의한 회로에서 확대 또는 축소의 배율을 설정함으로써 임의의 확대·축소처리가 가능하다.

또한, 확대·축소의 배율을 설정함에 있어서는, 상한치와 하한치를 잡아 과도한 확대나 축소를 제한할 수가 있다.

본 발명 회로에 의하면 수평 방향만으로 확대·축소처리를 실시하는 일, 수평 방향과 수직 방향으로 확대·축소처리를 실시하는 일, 확대·축소의 배율을 도중에서 변경시키는 일, 확대 초기 계수와 축소 초기 계수를 주어서 보다 원활함을 가지게 하는 일, 확대·축소의 변곡점을 임의로 설정하는 일 등도 할 수 있다.

본 발명은 데이터 입력 단자(10)에 입력된 디지털 영상 신호를 확대·축소 처리부(46)에서 확대 또는 축소하여 출력하도록 하는 영상의 확대·축소회로에 있어서, 확대·축소 스텝치 입력 단자(12)에서 입력되어 미리 설정된 확대·축소 스텝치의 가산치와 감산치의 하나를 선택하는 제 1 셀렉터(30)와, 상기 제 1 셀렉터 (30)의 출력을 미리 설정된 확대 또는 축소의 초기치에 가감산으로 출력하는 제 1 D형 플립 플롭 회로(36)와, 상기 제 1 D형 플립 플롭 회로(36)의 출력에 의거하여 확대·축소의 가산치 와 감산치의 하나를 선택하는 제 2 셀렉터(40)와, 상기 제2셀렉터(40)에서 선택된 출력을 미리 설정된 초기 배율 신호에 가감산으로 상기한 확대·축소 처리부(46)에 출력하는 제 2 D형 플립 플롭 회로(44)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로를 제공한다.

상기와 같은 본 발명의 구성에 있어서, 화상의 좌단에 있어서는, 우선 상기 제 2 D형 플립플롭회로(44)로부터 입력된 초기 배율 신호가 확대·축소 처리부(46)로 출력되고, 이 수치에서 제 1 도트의 영상데이터가 확대처리 되어 출력된다.

도트 번호 2에 있어서는, 초기치가 제 1 D형 플립 플롭 회로(36)에 입력된다. 그리고, 중앙 검출 신호가 입력되지 않는 동안에, 상기 제 2 셀렉터(40)에서는승산 회로(38)에서 승산된 값이 선택되어 출력되고, 가산 회로(42)에서 가산됨으로써, 배율 신호가 확대·축소 처리부(46)로 출력되고, 상기 수치에서 영상 신호가 확대 처리되어 출력된다.

이하, 마찬가지로 점차 확대율이 감소하여 표시 화면의 중앙에서는 최소의 축소율이 된다.

중앙 검출 신호가 제 1 셀렉터(30)와 제 2 셀렉터(40)로 입력되면 확대·축소 스텝치가 +가 된다. 그 때문에 제 1 셀렉터(30)에서는 +축이 선택되고 또 제 2 셀렉터(40)에서도 +축이 선택된다. 따라서, 도트 번호가 진행됨에 따라 확대율이 가산되어 상승하고 영상의 가장 좌단에 달하였을 때에는 제 2 D형 플립 플롭 회로(44)에서 최대의 배율신호가 확대·축소처리부(46)로 출력하고 이 수치에서 영상신호가 확대 처리되어 출력된다.

실시예 1(도 1 내지 도 4)

본 발명의 첫 번째 실시예는 상기 도 4에서 나타나 있는 바와 같이, 배율이 표시 화면의 중앙부에서 가장 낮고, 양 단부를 향해서 확대 배율이 원활하게 변화하도록 한 것으로서, 그 구체적 회로 구성은 도 1에서 나타난 바와 같다. 또한, 본 실시예에서는 표시 화면에서 수평 방향의 도트수가 78이 있는 것으로 설명된다.

상기 도 1에 있어서 12는 확대·축소 스텝치, 예를 들면 0.00390625 (=1/256)를 입력하는 확대·축소 스텝치 입력 단자를 나타내며, 14는 표시화면의 기준점에 있어서 확대 또는 축소의 초기치의 입력 단자를 나타내고, 16은 예를 들면 중앙에서 확대해서 축소로 또는 축소에서 확대로 변경하는 경우를 위한 중앙 검출 신호의 입력단자를 나타내며, 18은 표시화면의 기준점에 있어서 확대 또는 축소의 초기 배율 신호의 입력단자를 나타내고, 20은 예를 들면 1 도트에 동기된 클록신호의 입력단자를 나타낸다.

또한, 32는 배율을 감산하는 경우에, 상기 확대·축소 스텝치 입력단자(12)에서 확대·축소 스탭치에 -1을 곱하는 승산회로이다. 30은 상기 확대·축소 스텝치 입력 단자(12)로부터 배율을 가산할 때의 +값과, 승산회로(32)에서 감산할 때의 -값을 중앙 검출 신호 입력단자(16)로부터의 신호로 선택하는 제 1 셀렉터이고, 도 4에 나타난 그래프의 경우 중앙보다 좌측에서는 도 3의 39도트까지 에서처럼 승산회로(32)에서 감산치를 선택하고 40도트에서 우측에서는 확대·축소스텝치 입력단자(12)에서 가산치를 선택한다.

상기한 제 1 셀렉터(30)는 가산회로(34)를 매개로 제 1 D형 플립플롭회로(36)에 접속되어있다. 상기 제 1 D형 플립플롭회로(36)는 클록신호입력단자(20)에서 도트에 동기된 클록신호에 타이밍을 맞추어, 초기치 입력 단자 14에서 미리 설정된 초기치에서 가산회로(34)에 확대·축소 스텝치를 순차감산 또는 가산하여 도 3에서 나타내는 것처럼 감산치 또는 가산치를 연산하여 출력한다.

상기 제 1 D형 플립플롭회로(36)는 또한, 제 2 셀렉터(40)에 직접 연결되거나, 승산 회로(38)를 매개로 하여 상기 제 2 셀렉터(40)에 접속되어, 상기 제 1 D형 플립플롭회로(36)에서 출력을 가산할 때 +치와, 감산할 때 승산회로 38에서 -치를 중앙검출신호 입력단자(16)로부터의 신호로 선택하는 제 2 셀렉터(40)에서 도 3에서 나타내는 것과 같은 수치가 출력되며, 직접 또는 가산회로(42)를 매개로 하여 선택적으로 제 2 D형 플립플롭회로(44)에 보내진다. 상기 제 2 D형 플립플롭회로(44)에서는 또한, 초기 배율신호 입력단자(18)로부터 초기 배율신호가 입력되고, 제 2 셀렉터(40)에서의 수치가 가산 또는 감산되며, 상기 제 2 D형 플립플롭회로(44)에서 확대 또는 축소의 배율이 클록신호입력단자(20)에서 도트의 동기된 클록신호에 타이밍을 맞추어서 출력된다.

상기 제 2 D형 플립플롭회로(44)는 확대·축소 처리부(46)에 접속되어 데이터 입력 단자(10)로부터의 영상 신호를 제 2 D형 플립플롭회로(44)의 배율에 따라서 확대 또는 축소의 처리를 하여 데이터출력단자(22)에서 출력한다.

확대·축소 스텝치 입력단자(12)에서는 확대·축소 스텝치 A로서, 예를 들면 도 4에서 나타내는 것처럼 중앙에서의 입력 영상보다 조금 적게(예를 들면 0.8) 설정하고 양단을 향해서 1도트마다 원활하게 확대할 수 있도록 한 수치로서 예를 들면 0.00390625(=1/256)가 설정된다.

초기치 입력단자(14)에는 초기치 B로서, 예를 들면 0.14453125(=0.003906×37)가 설정된다.

중앙검출신호입력단자(16)는 도 4에 있어서 중앙의 도트번호(39)를 검출했을 경우, 중앙검출신호를 출력하고, 제 1 셀렉터(30)와 제 2 셀렉터(40)에 있어서 가산인가 감산인가의 선택을 제어한다.

초기 배율신호 입력단자(18)에는 초기 배율 D로서, 예를 들면 3.54609375(상세한 것은 다음 항에서)가 설정된다.

상기한 초기치 입력 단자(14)에 있어서 초기치 B와 초기 배율신호 입력단자(18)에 있어서 초기배율D는 다음과 같이 설정된다.

도 4에 있어서 중앙의 도트번호(39)의 초기 배율(D39이하동일)을 0.8로서 순차 1도트씩 좌측에 이동한 것으로 하면

D39=0.80000000

D38=D39+B39=0.8+0=0.8

D37=D38+D38=0.8+1×A=0.80390625

D36=D37+B37=D37+2×A=0.81171875

…………

D2=D3+B3=D3+(38-2)×A=3.40156250

D1=D2+B2=D2+(38-1)×A=3.54609375

도 4에 있어서 중앙(도트번호 40)의 D40보다 순차 1도트씩 좌측으로 이동한 경우도 동일하고, 이것들의 수치는 도 3에서 나타내고 있는 바와 같다.

이하, 상기와 같이 구성된 영상의 확대·축소회로에 의한 확대·축소처리 동작을 설명한다.

도 4의 도트 번호 1(영상의 좌단)에 있어서 제 2 D형 플립플롭회로(44)에서는 초기 배율 신호 입력단자 18에서 입력된 초기 배율 신호 C로서 3.54609375가 확대·축소 처리부(46)로 출력되고, 이 수치로부터 데이터 입력단자(10)에서의 제 1 도트 영상데이터가 확대 처리되어 데이터출력단자(20)에서 출력된다.

도트 번호 2에 있어서는 초기치 입력단자(14)에서 입력된 초기치 B로서 0.14453125가 상기 제 1 D형 플립플롭회로(36)에 입력된다. 중앙 검출 신호 입력 단자(16)로부터 중앙검출신호가 입력되지 않고 있는 동안에, 상기 제 2 셀렉터(40)에서는 승산회로 38로부터 -1이 승산된 출력 -0.14453125가 선택되어 출력되고, 가산 회로(42)에서 3.54609375에 상기 -0.14453125가 가산되어, 배율 신호 C로서 3.4015625가 확대·축소처리부(46)로 출력되며, 상기 수치에 데이터 입력단자(10)로부터의 제 2 도트 데이터가 확대 처리되어, 데이터출력단자(22)에서 출력된다.

이하, 마찬가지로 점차 확대율이 감소되고, 도트 번호 28에 있어서는 C=1.01484375배로 확대되고 도트 번호 29에 있어서는 C=0.97578125배의 축소로 이전된다. 나아가, 도트번호 38, 39에 있어서는 C=0.8로 최소의 축소율이 된다.

도트 번호 39, 40이 되면 중앙검출신호입력단자(16)에서 중앙 검출 신호가 제 1 셀렉터(30)와 제 2 셀렉터(40)에 입력되고 확대·축소 스텝치가 +가 되며, 이 때문에 제 1 셀렉터 30에서는 +측이 선택되고 제 2 셀렉터 40에서도 +측이 선택된다. 따라서, 도트 번호가 진행됨에 따라 확대율이 도 3 및 도 4와 같이 가산되어 상승하고, 도트 번호 78이 영상의 가장 좌단에 달했을 때에는 제 2 D형 플립플롭회로(44)에서 C=3.54609375가 확대·축소 처리부(46)로 출력되고, 상기 수치로부터 데이터 입력단자(10)에서의 제 78 도트 데이터가 확대 처리되어, 상기 데이터 출력단자(22)에서 출력된다.

도 1의 회로에 있어서는 도 3 및 도 4에서 나타난 바와 같이, 화상의 좌측 양 단부 부근에서 최대 확대율 C=3.54609375로, 중앙부 부근에서는 0.8이 되도록 하였다.

그러나, 도 2에서 볼 수 있는 바와 같이, 상기 제 2 D형 플립플롭회로(44)와 확대·축소 처리부(46)와의 사이에 배율 상한·하한 설정부 48을 삽입하고 상한치와 하한치를 설정하여 일정치 이상 또는 일정치 이하가 되지 않도록 제한하는 일도 할 수 있다. 예를 들면, 상·하한치 입력 단자(24)의 상한치 입력 단자(24a)에서 상한치로서 2.5를 입력하면 배율 상한·하한 설정부(48)의 상한치 비교기(48a)에서 상기 제 2 D형 플립플롭회로(44)의 출력이 2.5이상이 되어도 2.5로 억제하며, 마찬가지로 하한치 입력 단자(24b)에서 하한치로서 1.0을 입력하면 배율상한·하한 설정부(48)의 하한치 비교기(48b)에서 제 2 D형 플립플롭회로(44)의 출력이 1.0이하가 되어도 1.0으로 억제한다. 이 결과 도 4에서 점선으로 나타난 그래프와 같이 도트 번호 1번에서 8번까지와, 71번에서 78번까지는 2.5로 억제되고, 도트 번호 29번에서 50번까지는 1.0으로 억제되어진다.

상기한 본 발명의 첫 번째 실시예에서는 화면의 수평방향이 78도트로서 설명했지만, 화면의 크기나 종류에 의해서 도트 수가 다르기 때문에, 확대·축소 스텝치도 그것에 따라서 다른 수치가 된다. 예를 들면 화면의 수평방향이 780도트로 상기 실시예에서의 10배일 경우에는 확대 축소 스텝치는 전기한 실시 1/10의 0.000390625등으로 설정한다.

전기한 첫 번째 실시예에서는 좌우 양 단부의 확대율이 최대로서, 중앙 부분의 확대율이 적게 되도록 했지만, 그 반대로 좌우 양 단부의 확대율이 최소로서, 중앙 부분의 확대율이 최대가 되도록 하여도 되며, 또한, 확대율이 가장 적게 되거나, 크게 되는 위치를 중앙을 벗어난 곳으로 하는 것도 가능하다.

실시예 2(도 1, 도 6, 도 7 및 도 8)

본 발명의 두 번째 실시예에 있어서는, 수평 방향으로는 상기한 첫 번째 실시예와 동일하여, 이와 마찬가지로 1 도트마다 확대·축소의 배율을 원활하게 변화시키지만, 이에 부가하여, 수직 방향에 있어서도 1라인마다 확대·축소의 배율을 원활하게 변화시키도록 하는 것으로, 그 구체적 회로 구성은 도 5 및 도 6에 나타난 바와 같다.

도 5는 수평 방향에 있어서 1 도트마다 확대·축소의 배율을 원활하게 변화시키기 위한 회로이고, 데이터 입력단자(10), 확대·축소 스텝치 입력 단자(12H),초기치 입력 단자(14H), 중앙 검출 신호 입력 단자(16H), 초기 배율 신호 입력 단자(18H), 클록 신호 입력 단자(20H), 데이터 출력 단자(22H), 상·하한치 입력 단자(24H), 제 1 셀렉터(30H), 승산 회로(32H), 가산 회로(34H), 제 1 D형 플립플롭회로(36H), 승산 회로(38H), 제 2 셀렉터(40H), 가산 회로(42H), 제 2 D형 플립플롭회로(44H), 확대·축소 처리부(46H), 배율상한·하한 설정부(48H)는 각각 상기한 첫 번째 실시예를 나타내는 도 1 및 도 2에서와 동일하다.

상기와 같이 구성된, 수평방향의 화상 확대축소회로에 의한 수평방향의 확대·축소 처리 동작은 상기한 첫 번째 실시예와 동일하기 때문에 간단하게 설명하기로 한다.

상기 수평 방향의 확대·축소처리를 위한 각종의 설정치는 화면의 수평 방향이 78도트라고 했을 경우, 도 8(a)에서 나타난 바와 같이, 확대·축소 스탭치가 0.003906, 초기치가 0.144531, 초기배율이 3.546094로 한다. 상기한 실시예 1에서는 도 3에서 나타내는 것처럼 소수점 이하 8행까지를 표시하고 있는 것에 비해, 본 실시예에 있어서는, 도 8(a)(b)에서 나타난 바와 같이, 소수점 이하 6행까지를 표시하고 있는 차이가 있지만, 실질적으로 양자는 동일하다.

따라서, 본 실시예에 있어서 수평방향의 확대·축소처리동작은 도 1의 경우와 거의 동일하며, 또한, 각 도트에 대한 배율 역시 실시예 1의 경우를 나타낸, 도 4의 그래프와 동일하다.

도 5에 있어서 제 2 D형 플립플롭회로(44H)와 확대·축소 처리부(46H)와의 사이에 배율상한·하한 설정부(48H)를 삽입한 경우의 동작에 있어서도, 실시예 1의경우와 변함이 없다.

도 6은 수직 방향에 있어서 1라인마다 확대·축소의 배율을 원활하게 변화시키기 위한 회로이고, 데이터입력단자(10), 확대·축소 스텝치 입력단자(12V), 초기치 입력 단자(14V), 중앙 검출 신호 입력 단자(16V), 초기 배율 신호 입력 단자(18V), 클록 신호 입력 단자(20V), 데이터 출력 단자(22V), 상·하한치 입력단자(24V), 제 1 셀렉터(30V), 승산 회로(32V), 가산 회로(34V), 제 2 D형 플립플롭회로(36V), 승산 회로(38V), 제 2 셀렉터(40V), 가산 회로(42V), 제 2 D형 플립플롭회로(44V), 확대·축소 처리부(46V), 배율 상한·하한 설정부(48V)는 각각 상기한 실시예 1의 경우를 나타내는 도 1 및 도 2와 기본적으로 동일하지만, 각각의 설정치는 이와 달라지게 되는 바, 이러한 설정치의 차이는 후술하기로 한다.

이상과 같이 구성된, 수직 방향 화상의 확대·축소회로에 의한 수직 방향의 확대·축소 처리 동작을 설명한다.

상기와 같은, 수직 방향의 확대·축소처리를 위한 각종의 설정치는 화면의 수직 방향이 78라인인 경우, 도 8(b)에서 나타내는 것처럼 확대·축소 스텝치를 0.003906, 초기치를 0으로 하며, 초기 배율은 0.8로 한다.

본 실시예에 있어서 수직 방향의 확대·축소 처리 동작은 수평과 수직의 차이가 있지만, 기본적으로 실시예 1에서와 동일하고, 또한 각 라인에 대한 배율은 도 7의 실선에서 나타난 바와 같이, 최상위의 제 1 라인과 최하위의 제 78 라인은 0.8배이고 중앙의 제38, 40라인은 3.546094배의 포물선이 된다.

그리고, 수직 방향의 확대·축소처리를 위한 각각의 설정치는 확대·축소 스텝치가 0.003906, 초기치가 0.144531, 초기치 배율이 3.546094이고, 도 8(a)에서 나타내는 경우와 동일치로 설정했을 경우에는, 각 라인에 대한 배율은 도 7의 점선에서 나타내는 것처럼, 최상위의 제 1 라인과 최하위의 제 78 라인은 3.546094배로서, 중앙의 제39, 40라인은, 0.8배의 포물선이 된다.

도 5에 나타난 회로에 의하여 행하여지는, 도 4에 나타난 바와 같은 수평방향의 확대·축소처리와, 도 7의 실선 또는 점선에 나타난 바와 같은 수직 방향의 확대·축소 처리가 동시에 일어남으로서, 보다 원활하고 보기 쉬운 영상을 나타낼 수가 있다.

도 5 및 도 6의 회로에서는 도 4 및 도 7에서 나타난 바와 같이, 최대 확대율 C가 3.54609375로, 중앙부 부근에서는 0.8이 되도록 했다.

그러나, 도 5 및 도 6에 2 점 쇄선으로 표시하고 있는 바와 같이, 제 2 D형 플립플롭회로(44H)와 확대·축소 처리부(46H)와의 사이에, 배율 상한·하한 설정부(48H)를 삽입하고, 이에 부가하여, 상기 제 2 D형 플립플롭회로(44V)와 확대·축소 처리부(46V)와의 사이에 배율상한·하한 설정부(48V)를 삽입함으로써, 상한치와 하한치를 설정하여 일정치 또는 일정치 이하가 되지 않도록 제한하는 일도 할 수 있다.

상기한 바와 같은 본 발명의 두 번째 실시예에 있어서는 화면의 수평 방향이 78 도트이고, 수직 방향이 78라인인 것으로 설명을 하였으나, 화면의 크기나 종류에 의해서 도트수와 라인수가 달라지게 되므로, 이에 따라, 확대·축소 스텝치도 다른 수치가 될 수 있다.

실시예 3(도 9, 도 10 및 도 11)

본 발명의 세 번째 실시예에 있어서는, 동일 화면에 있어서 확대·축소스텝치를 설정된 도중에서 변화시킴으로서 과도한 확대나 축소를 없앨 수 있어서, 보다 원활한 영상을 얻는 것을 그 목적으로 하는 것이다.

더욱더 상세하게 살펴보면, 상기 실시예 1이 표시된 도 4 및 실시예 2가 표시된 도 7을 참조하면, 상기 도면 및 실시예에 있어서는 확대시와 축소시의 스탭치를 일정치로 하고 있기 때문에, 중심에서 확대 배율을 조금 크게 하는 경우 일단 결정된 일정 비율만큼의 증감밖에 할 수 없다. 그 때문에 주변부나 중심부는 당초기대하고 있는 이상의 과도한 확대율이나 축소율이 된다. 그래서 상한치나 하한치를 설정하여 부자연스러운 배율이 되는 것을 제한한다.

그러나, 이러한 실시예에 의하면, 경계 부분에 있어 다소 원활함이 떨어질 수 있는 문제점이 발생할 수 있다.

따라서, 본 실시예는 축소의 배율과 확대의 배율을 별개의 회로로 구성하고, 배율이 일정치(예를 들면 1)에 미달되었을 때는, 축소 배율의 회로를 선택하며, 배율이 일정치(예를 들면 1)를 초과하면, 확대배율의 회로를 선택하도록 한 것으로서, 그 구체적인 회로 구성은 도 9에서 나타난 바와 같다.

상기 도 9에 있어서 50은 축소회로, 51은 확대 회로부이다. 상기 축소 회로(50)와 확대 회로부(51)는 배율 신호 입력단자(60)로부터의 배율 검출 신호가 일정치(예를 들면 1)에 미달되었을 때는, 제 3 셀렉터(28)에 의하여 축소 회로부(50)가 선택되고, 배율이 일정치 (예를 들면 1)를 넘어서면 확대 회로부(51)가 선택된다.

상기한 축소 회로부(50)는 축소 스탭치 입력 단자(52), 축소 초기치 입력 단자(54), 축소용 중앙 검출 신호 입력 단자(56), 축소 초기 계수 입력 단자(58), 축소 클록 신호 입력 단자(20)의 각 단자를 가짐과 동시에, 제 1 셀렉터(30R), 승산 회로(32R), 가산 회로(34R), 제 1 D형 플립플롭회로(36R), 승산 회로(38R), 제 2 셀렉터(40R), 가산 회로(42R), 제 2 D형 플립플롭회로(44R) 및 필요에 따라서 배율 하한 설정부(48R)를 구비하고 있다. 상기와 같은 요소로 이루어진 회로의 구성은 전기한 도 1에 있는 것과 기본적으로는 동일하다.

또한, 상기한 확대 회로부(51)는 확대 스텝치 입력 단자(53), 확대 초기치 입력 단자(55), 확대용 중앙 검출 신호 입력 단자(57), 확대 초기 계수 입력 단자(59), 클록 신호 입력 단자(20)의 각 단자를 가짐과 동시에, 제 1 셀렉터(30E), 승산회로(32E), 가산 회로(34E), 제 1 D형 플립플롭회로(36E), 승산 회로(38E), 제 2 셀렉터(40E), 가산 회로(42E), 제 2 D형 플립플롭회로(44E) 및 필요에 따라서 배율상한 설정부(48에)를 구비하고 있다. 상기와 같은 요소들로 이루어진 회로의 구성 역시 상기한 도 1에 있는 것과 기본적으로는 동일하다.

이하, 본 발명의 실시예 3에 있어서, 도 9에서 나타난 바와 같은 화상의 확대·축소회로에 의한 확대·축소처리동작을 설명한다.

축소 회로부(50)에 있어서, 입력 단자(52)의 축소 스탭치를 0.25, 입력 단자(54)의 축소 초기치를 0, 입력 단자(58)의 축소 초기 계수를 179(축소초기배수로서 표시된 경우는 179/256 = 0.699219)로 설정한다.

또한, 확대 회로부(51)에 있어서 입력 단자(53)의 확대 스탭치를 6, 입력단자(55)의 확대 초기치를 3, 입력 단자(59)의 확대 초기 계수를 256(확대초기배수로서 표시된 경우는 256/256 = 1)으로 설정한다.

도 11은 화면이 64도트인 경우의 중앙에서 우측면(32도트)을 보았을 때의 배율 특성을 나타낸 그래프인 바, 제 1 셀렉터(30R)에는 입력 단자(52)의 축소 스탭치 0.25가 입력되고, 제 1 D형 플립플롭회로(36R)에서는 도 10에서 나타난 바와 같이, 순차 가산된 0, 0.25, 0.5, 0.75, …가 출력되며, 제 2 셀렉터(40R)에서는 증가 방향이기 때문에 + 0, + 0.25, + 0.5, + 0.75, …가 출력되고, 제 2 D형 플립플롭회로(44R)에서는 도 10에서 나타내는 것처럼 179를 가산한 축소계수 179, 179.25, 179.5, 179.75, …가 출력된다. 또한, 상기 계수는 도 10에서 나타난 바와 같이, 소수점 이하를 생략한 보정 후의 계수를 채용하도록 할 수 있다.

상기 제 2 D형 플립플롭회로(44R)에서의 출력이 256에 달할 때까지는 축소 계수에 해당하므로, 상기 제 3 셀렉터(28)에서는 축소 회로부(50)에 있어서 제 2 D형 플립플롭회로(44R)의 출력이 선택된다.

만약, 이대로 축소 회로부(50)에서 출력이 선택되면, 도트 번호 26을 초과할 경우, 도 11의 점선에서 나타내는 것처럼 확대 측에서는 기대치 이상의 과도한 확대율이 포물선으로 나타난다.

따라서, 상기 제 2 D형 플립플롭회로(44R)로부터의 출력이 256에 달하면 배율 신호 입력 단자(60)에서 배율신호가 1이 되므로, 상기 제 3 셀렉터(28)에서는 축소 회로부(50)에서 확대 회로부(51)측으로 전환된다.

상기한 바와 같이, 확대 회로부(51)에 있어서 입력 단자(53)의 확대 스탭치가 6, 입력단자(55)의 확대 초기치가 3, 입력단자(59)의 확대 초기 계수가 256(축소 초기 배수로서 표시된 경우에는 256/256 = 1)으로 설정되어 있기 때문에 제 1 셀렉터(30E)에서는 입력 단자(53)의 확대 스탭치 6이 출력되고, 제 1 D형 플립플롭회로(36E)에서는 순차 가산된 3, 9, 15, 21, …가 출력되며, 제 2 셀렉터(40E)에서는 -3, -9, -15, -21, …가 출력되고, 제 2 D형 플립플롭회로(44E)에서는 256에서 감산된 확대계수 253, 247, 241, 235, …가 출력된다(이 계수도 소수점이하를 생략한 보정후의 계수를 채용).

제 2 D형 플립플롭회로(44R)에서는 소수점 이하를 생략한 계수 179, 179, 179, 179, 180, …가 출력된다. 축소 계수 = 축소배율*256이기 때문에 확대·축소 처리부(46)에서는 축소계수 179 = 축소배율 0.6992, 축소계수 180 = 축소배율 0.7031, …가 된다.

또한, 제 2 D형 플립플롭회로(44E)에서 출력도 소수점 이하를 생략된 계수 253, 247,241,235, …가 출력된다. 확대계수 = 256 / 확대배율이기 때문에, 확대·축소 처리부(46)에서는 확대계수 253 = 확대배율1.0119, 확대계수 247 = 확대배율 1.0364, …가 된다.

이 결과 도트 번호 26보다 우측에서 배율이 1을 초과한 경우에는, 도 11의 실선에서 나타난 바와 같이, 확대배율이 완만한 곡선이 되어 위화감이 없는 영상이 된다.

도 9에서 나타난 바와 같은 회로에 있어서 축소 배율과 확대 배율이 여전히과도한 수치를 나타낼 경우에는 제 3 셀렉터(28)와 확대·축소 처리부(46)의 사이에 배율 상한·하한 설정부(48)를 삽입하거나, 제 2 D형 플립플롭회로(44R)와 제 3 셀렉터(28)의 사이에 배율 하한 설정부(48R)를 삽입함과 동시에, 제 2 D형 플립플롭회로(44E)와 제 3 셀렉터(28)의 사이에 배율 상한 설정부(48E)를 삽입한다.

구체적으로는, 도 11에 있어서 축소 배율의 하한치를 0.8로 설정하는 경우에는 하한치 입력 단자(24b)에서 하한치 0.8에 상당하는 축소계수 240.8을 부여함으로서, 제 2 D형 플립플롭회로(44R)의 축소 계수가 극단적으로 낮아지지 않도록 할 수 있다. 또한, 확대배율의 상한치를 1.5로 설정하는 경우에는 상한치 입력 단자(24a)에서 상한치 1.5에 상당하는 확대계수 170.7을 부여함으로서, 제 2 D형 플립플롭회로(44E)의 확대계수가 극단적으로 높아지지 않도록 할 수가 있다.

또한, 도 2에 의한 실시예와 마찬가지로 배율상한·하한 설정부(48), 배율 하한 설정부(48R), 배율 상한 설정부(48E)는 각각 상하한 비교기, 하한치 비교기, 상한치 비교기로 구성되어 있다.

실시예 4(도 12).

본 발명의 세 번째 실시예에 있어서는, 수평 방향만 보정했지만, 본 실시예에서는 수평방향 이외에 수직 방향의 보정도 동시에 행할 수 있도록 한 것이다.

상기 도 12 있어서 10은 데이터 입력 단자를 나타내며, 상기 데이터 입력 단자(10)와 데이터 출력 단자(22)의 사이에 수평확대·축소 처리부(61)와 수직 확대·축소 처리부(62)가 순차적으로 직렬로 삽입되어 있다.

상기한 수평 확대·축소 처리부(61)는 상기 도 9에서 나타낸 바와 같은 세 번째 실시예와 동일한 회로가 되고 있으나, 확대·축소 처리부(46)만은 수평 방향의 확대·축소처리를 한다.

상기 수평 확대·축소 처리부(61)에 의한 수평 방향의 확대·축소 처리 동작은 본 발명의 세 번째 실시예와 다른 점은 없고, 도 11에서와 같이 특정의 배율 신호와 경계하여 축소와 확대를 전환하고, 상한치와 하한치에 의한 제한을 추가할 수도 있다.

또한, 상기 수직확대·축소 처리부(62)는 상기 도 9에서 나타난 바와 같은 본 발명의 세 번째 실시예와 같은 회로로 구성되지만, 다른 점은 클록 신호 입력 단자(20)는 라인에 동기된 신호가 입력되는데 비하여, 확대·축소 처리부(46)는 수직방향의 확대·축소처리를 한다는 데에 있다.

상기 수직 확대·축소 처리부(62)에 의한 수직방향의 확대·축소 처리 동작은 상기 실시예 3에 있어서 1 도트를, 1 라인으로 변화한 것이라는 점을 제외하고는, 기본적으로는 동일하고, 도 11의 축을 90도 회전한 것과 동일한 배율 특성 그래프를 나타낸다.

이와 같이 도 11에서 나타내는 것과 같이 수평 방향의 확대·축소처리와, 상기 도 11을 90도 회전한 수직방향의 확대·축소 처리 등이 동시에 행하여짐으로서 보다 원활하고 보기 쉬운 영상을 만들 수가 있다.

실시예 5(도 13, 도 14, 도 15, 도 16 및 도 17)

본 발명의 상기 실시예 1 내지 4에서는 확대·축소배수의 변화 계수가 화면의 중앙으로 향함에 따라서 2차 곡선처럼 단순히 감소하고, 양 단부로 향함에 따라서 2 차 곡선처럼 단순히 증가한다든지, 역으로 화면의 중앙으로 향함에 따라서 단순히 감소한다든지 한 것이다. 이 때문에 화면의 주변부 또는 중심부가 극단적으로 확대되는 다소의 문제점이 발생할 수 있다.

따라서, 본 실시예는 확대·축소 스텝치, 초기치 및 초기 배율을 미리 설정하여 부여함과 동시에, 변곡점을 1 또는 복수 개소에 임의의 수치로 설정하고, 도트마다 확대·축소의 배율의 연산을 하여, 화상을 보다 원활하게 변화하도록 한 것이다. 상기 연산 결과는 확대·축소 처리부로 보내져 입력된 영상신호의 확대·축소 처리를 한다. 상기 확대·축소 처리부는 확대 배율 또는 축소 배율을 부여함으로서 임의의 확대·축소처리가 할 수 있는 회로이다. 또한, 상기 확대·축소 처리부의 직전에 배율의 상한치·하한치의 설정부를 설치함으로서 확대 배율 과 축소 배율의 제한을 할 수 있도록 할 수도 있다.

본 실시예를 나타내는 도 13의 블록도는 기본적으로 도 1과 동일 회로이지만, 특징적인 구성부분은 중앙 검출 신호 입력 단자(16)와 제 1 셀렉터(30) 사이에 정부 판정 신호 발생부(25)를 매개로 하고, 상기 정부 판정 신호 발생부(25)에 제 1 변곡점 설정 신호 입력 단자(26)를 설치한 것이다.

이와 같은 구성에 있어서, 도 14에서 나타난 바와 같이, 표시 화면의 좌측부분의 중심에 제 1 변곡점을 설정하고, 우측 부분의 중심에 제 2 변곡점을 설정한다. 그리고, 확대·축소 스텝치가 상기 중심점, 제 2 변곡점으로 구분되는 영역1에서는 +, 영역2에서는 - , 영역3에서는 +, 영역4에서는 -가 되도록 선택된다. 또한, 입력 단자(12)의 확장·축소 스텝치를, 예를 들면0.00390625, 입력단자(14)의 초기치를 0.00390625, 입력단자(16)의 초기배율을 2.61875로 각각 설정한다.

상술한 것과 같은 수치를 설정했을 경우, 제 1 셀렉터(30), 제 1 D형 플립플롭회로(36), 제 2 셀렉터(40) 및 제 2 D형 플립플롭회로(44)의 출력치는 도 16에서 나타내는 것처럼 된다.

상기 도 16과 배율 특성 그래프를 나타내는 도 15에 있어서, 제 1 도트에서 제 21 도트까지의 영역1에서는, 입력 단자(12)로부터 직접 확장·축소 스텝치가 선택되어, 제 1 D형 플립플롭회로(36)로부터 출력된 변화 계수가 순차 증가하는 + 방향이다. 여기서, 입력 단자(26)로부터 제 1 변곡점 설정 신호가 입력되면 제 22 도트에서 제 42 도트까지의 영역 2에서는 입력 단자(12)에서 승산 회로(32)를 매개로 한 확장·축소 스텝치가 선택되어, 제 1 D형 플립플롭회로(36)로부터 출력된 변화 계수가 순차 감소하는 - 의 방향으로 변화한다.

제 42 도트에 도달하여 변화계수가 0이 되면, 입력 단자(16)에서 중앙 검출 신호가 정부 판정 신호 발생부(25)로 입력되고, 제 43 도트에서 제 63 도트까지의 영역 3에서는 입력 단자(12)에서 직접의 확장·축소 스텝치가 선택되어, 제 1 D형 플립플롭회로(36)로부터 출력된 변화계수가 순차 증가하는 +의 방향으로 다시 변화한다. 제 64 도트에서 제 84 도트까지의 영역 4에서는 입력 단자(12)에서 승산 회로(32)를 매개로 한 제 1 D형 플립플롭회로(36)로부터 출력된 변화 계수가 순차 감소하는 - 반향으로 변화한다.

도 13에 있어서 상기 제 2 D형 플립플롭회로(44)와 확대·축소 처리부(46)와의 사이에 배율상한·하한 설정부(48)가 삽입되어, 상한치로 2.5를 설정하고, 하한치로 1.0을 설정한다면, 도 16 및 도 15에서 나타난 바와 같이, 제 2 D형 플립플롭회로(44)의 출력이 2.5를 초과하는 제 1 도트에서 제 8 도트까지와, 제 77 도트에서 제 84 도트까지는 2.5로 제한되고, 제 2 D형 플립플롭회로(44)의 출력이 1.0에 미달하는 제 36 도트에서 제 49 도트까지는 1.0으로 제한된다.

상기한 바와 같은, 실시예에 있어서는 제 21 도트와 제 63 도트에 변곡점을 설정했지만, 이것에 한정하는 것이 아니고 임의로 설정할 수가 있다. 예를 들면, 도 15에 있어서 제 1 변곡점 설정 신호 입력 단자(26)에 최초의 변곡점을 점선의 위치에 설정하고, 제 2 변곡점 설정 신호 입력 단자(27)에 다른 변곡점을 점선의 위치에 설정한다. 그렇게 할 경우, 배수의 그래프에 나타난 점선처럼 된다.

이 경우도 마찬가지로, 상한치와 하한치를 설정하여 제한할 수가 있다.

본 실시예에서는 수평방향만 보정을 했지만, 수평방향의 다른 수직방향의 보정도 동시에 할 수가 있다.

이 경우 도 13에 있어서 클록 신호 입력 단자(20)는 라인에 동기된 신호가 입력되고, 확대·축소 처리부(46)는 수직방향의 확대·축소처리를 하도록 한다.

이 경우의 수직 방향의 확대·축소처리동작은 상기 실시예 5에 있어서 1 도트를, 1 라인으로 전환한 것으로, 기본적으로 동일하고 도 15의 축을 90도 회전한 것과 동일한 배율 특성 그래프가 된다.

이와 같이, 도 15에서 나타난 바와 마찬가지의 수평 방향의 확대·축소처리와 상기 도 15를 90도 회전한 수직방향의 확대·축소처리가 동시에 이루어짐으로써, 보다 원활하고 보기 쉬운 영상을 만들 수 있다.

상기한 도 15 및 도 16에 나타낸 실시예에 있어서는 양 단으로 향하는 것에 따라서 확대 배율이 크게 되도록 했지만, 본 발명은 이것에 한정되는 것이 아니고 도 17 및 도 18에서 나타난 바와 같이, 양 단의 배율이 약 1에 가깝고 중앙을 향함에 따라 확대 배율이 크게 되게끔 할 수도 있다.

이러한 경우, 도 17에 나타난 바와 같이, 표시 화면의 좌측에 제 1 변곡점을 설정하고, 우측에 제 2 변곡점을 설정한다. 그리고, 확대·축소 스텝치가 상기 제 1 변곡점, 중심점, 제 2 변곡점에서 구분되는 영역 1에서는 +, 영역2에서는 -, 영역3에서는 +, 영역4에서는 -가 되도록 선택한다. 또한, 입력 단자 12의 확장·축소 스텝치를, 예를 들면 0.00390625, 입력단자(14)의 초기치를 0.00390625, 입력단자(16)의 초기 배율을 0.9로 각각 설정한다.

상술한 바와 같은 수치를 설정했을 경우의 제 1 셀렉터(30), 제 1 D형 플립플롭회로(36), 제 2 셀렉터(40) 및 제 2 D형 플립플롭회로(44)의 출력치는 도 18에 나타난 바와 같이 된다.

상기 도 18 및 배율 특성을 나타내는 도 17에 있어서, 제 1 도트에서 제 21 도트까지의 영역 1에서는 제 1 D형 플립플롭회로(36)에서 출력된 변화 계수가 순차 증가하는 +의 방향에 있다. 여기서 제 1 변곡점 설정 신호 입력 단자(26)로부터 변곡점 설정 신호가 입력되면 제 22 도트에서 제 42 도트까지의 영역 2에서는 제 1 D형 플립플롭회로(36)에서 출력된 변화계수가 순차 감소하는 -방향으로 변화한다.

또한, 제 42 도트에 달하여 변화계수가 0이 되면, 중앙 검출 신호 입력 단자(16)에서 중앙 검출 신호가 정부 판정 신호 발생부(25)로 입력되고, 제 43 도트에서 제 63 도트까지 영역 3에서는 제 1 D형 플립플롭회로(36)로부터 출력된 변화 계수가 순차 증가하는 +의 방향으로 변화한다. 여기에서 제 2 변곡점 설정 신호 입력 단자(27)로부터 다시 변곡점 설정 신호가 입력되면 제 64 도트에서 제 84 도트까지의 영역 4에서는 제 1 D형 플립플롭회로(36)로부터 출력된 변화 계수가 순차 감소하는 -의 방향으로 변화한다.

도 13에 있어서, 제 2 D형 플립플롭회로(44)와 확대·축소 처리부(46)사이에 배율 상한·하한 설정부(48V)가 삽입되고, 상한치로 2.5를, 하한치로 1.0를 설정한 것으로 하면, 도 18 및 도 17에서 나타난 바와 같이, 제 2 D형 플립플롭회로(44)의 출력이 1.0에 미달한 제 1 도트에서 제 7 도트까지와, 제 78 도트에서 제 84 도트까지는 1.0으로 제한하고, 제 2 D형 플립플롭회로(44)의 출력이 2.5를 초과하는 제 35 도트에서 제 50 도트까지는 2.5로 제한된다.

본 발명이 포함되는 화상의 확대·축소회로는 PDP(프라즈마 디스플레이 판넬)나 액정을 이용한 디지털 화상에 있어서, 액스펙터비 4 : 3의 노말화면을, 액스펙터비 16 : 9의 와이드 화면의 표시 판넬로 확대하여 표시하거나, 역으로 노말 화면을 축소하거나, 또는 부분적으로 확대·축소하여 표시하는 것에 적당하다.

Claims

데이터 입력단자(10)에 입력된 디지털 영상신호를 확대·축소 처리부(46)에서 확대 또는 축소하여 출력하도록 한 영상의 확대·축소회로에 있어서, 확대·축소 스텝치 입력 단자(12)에서 입력되어 미리 설정된 확대·축소 스텝치의 가산치와 감산치 중 어느 하나를 선택하는 제 1 셀렉터(30)와, 상기 제 1 셀렉터(30)의 출력을 미리 설정된 확대 또는 축소의 초기치에 가감산으로 출력하는 제 1 D형 플립플롭회로(36)와, 상기 제 1 D형 플립플롭회로(36)의 출력에 의거하여 확대·축소의 가산치 와 감산치 중 어느 하나를 선택하는 제 2 셀렉터(40)와, 상기 제 2 셀렉터(40)에서 선택된 출력을 미리 설정된 초기 배율신호에 가감산으로, 상기한 확대·축소 처리부(46)로 출력하는 제 2 D형 플립플롭회로(44)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 1 항에 있어서, 상기 제 1 D형 플립플롭회로(36)와 제 2 D형 플립플롭회로(44)는 도트 신호에 동기된 클록신호마다 가감산하는 것을 특징으로 하는 화상의 확대·축소회로.
제 1 항에 있어서, 상기 제 1 셀렉터(30)의 입력 측에 확대·축소 스텝치 입력 단자(12)에서 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에 상기 확대·축소 스텝치 입력 단자(12)에서 확대·축소 스텝치에 - 1을 곱하는 승산회로(32)를 매개로 하여 입력하고, 상기 제 2 셀렉터(40)의 입력 측에 제 1 D형 플립플롭회로(36)에서 확대·축소치의 가산치로서 직접 입력함과 동시에, 제 2 D형 플립플롭회로(36)에서 확대·축소치에 - 1을 곱하는 승산회로(38)를 매개로 하여 감산치로서 입력하여 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 1 항에 있어서, 상기 제 2 D형 플립플롭회로(44)와 확대·축소 처리부(46)와의 사이에, 이미 설정된 배율의 상한치 또는 하한치에 의해 배율을 제한하는 배율상한·하한 설정부(48)를 매개로 하고 있는 것을 특징으로 하는 화상의 확대·축소회로.
데이터 입력 단자(10)에 입력된 디지털 화상 신호를 수평 방향의 확대·축소 처리부(46H)에서 확대 또는 축소함과 동시에, 수직방향의 확대·축소 처리부(46V)에서 확대 또는 축소하여 출력하도록 한 화상의 확대·축소 회로에 있어서, 상기한 수평 방향의 확대 또는 축소수단은 확대·축소 스텝치 입력 단자(12H)에서 입력되어 이미 설정된 수평방향의 확대·축소 스탭치의 가산치와 감산치 중 어느 하나를 선택하는 수평 방향용 제 1 셀렉터(30H)와, 상기 수평방향용 제 1 셀렉터(30H)의 출력을 이미 설정된 수평 방향용 확대 또는 축소의 초기치에 가감산하여 출력하는 수평방향용 제 1 D형 플립플롭회로(36H)와, 상기 수평 방향용 제 1 D형 플립플롭회로(36H)의 출력에 의거하여 확대·축소치의 가산치와 감산치 중 어느 하나를 선택하는 수평방향용 제 2 셀렉터(40H)와, 상기 수평방향용 제 2 셀렉터(40H)에서 선택된 출력을 이미 설정된 초기 배율신호에 가감산하여 상기한 수평 방향용 확대·축소 처리부(46H)에 입력하는 수평 방향용 제 2 D형 플립플롭회로(44H)로 구성되고, 상기한 수직방향의 확대 또는 축소수단은 확대·축소 스텝치 입력 단자(12V)에서 입력되어 이미 설정된 수평방향의 확대·축소 스탭치의 가산치와 감산치의 어느 하나를 선택하는 수직 방향용 제 1 셀렉터(30V)와, 상기 수직 방향용 제 1 셀렉터(30V)의 출력을 이미 설정된 수직 방향용 확대 또는 축소의 초기치에 가감산하여 출력하는 수직방향용 제 1 D형 플립플롭회로(36V)와, 상기 수직방향용 제 1 D형 플립플롭회로(36V)의 출력에 의거하여 확대·축소치의 가산치와 감산치의 어느 하나를 선택하는 수직 방향용 제 2 셀렉터(40V)와, 수직 방향용 제 2 셀렉터(40V)에서 선택된 출력을 이미 설정된 초기 배율신호에 가감산하여 상기한 수직방향용 확대·축소 처리부(46V)에 출력하는 수직방향용 제 2 D형 플립플롭회로(44V)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 5 항에 있어서, 수평 방향에 있어서의 제 1 D형 플립플롭회로(36H)와, 제 2 D형 플립플롭회로(44H)는 수평 방향의 도트 신호에 동기된 클록신호마다 가감산하도록 하고, 수직방향에 있어서의 제 1 D형 플립플롭회로(36V)와 제 2 D형 플립플롭회로(44V)는 수직방향의 라인 신호에 동기된 클록신호마다 가감산하도록 하는 것을 특징으로 하는 화상의 확대·축소회로.
제 5 항에 있어서, 수평 방향용 제 1 셀렉터(30H)의 입력 측에 수평용 확대·축소 스텝치 입력 단자(12H)로부터 수평방향의 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 상기 수평용 확대·축소 스텝치 입력 단자(12H)로부터의 수평 방향의 확대·축소 스텝치에 -1을 곱하는 수평 방향용 승산회로(32H)를 매개로 감산치로서 입력하고, 수평 방향용 셀렉터(40H)의 입력 측에 수평방향용 제 1 D형 플립플롭회로(36H)로부터 수평 방향의 확대·축소치의 가산치로서 직접 입력함과 동시에 수평 방향용 제 1 D형 플립플롭회로(36H)에서 수평 방향의 확대·축소치 -1을 곱하는 수평 방향용 승산 회로(38H)를 매개로 하여 감산치로서 입력하여 이루어지고, 직접 방향용 제 1 셀렉터(30V)의 입력 측에 직접용 확대·축소 스텝치 입력 단자(12V)에서 직접 방향의 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 상기 직접용 확대·축소 스텝치 입력 단자(12V)에서 수직 방향의 확대·축소 스텝치에 -1을 곱하는 수직 방향용 승산 회로(32V)를 매개로 하여 감산치로서 입력을 하고, 수직방향용 제 2 셀렉터(40V)의 입력 측에 수직 방향용 제 1 D형 플립플롭회로(36V)로부터 수직 방향의 확대·축소치의 가산치로서 직접 입력함과 동시에, 직접 방향용 제 1 D형 플립플롭회로(36V)에서 수직 방향의 확대·축소치에 -1을 곱하는 수직 방향용 승산 회로(38V)를 매개로 하여 감산치로서 입력하여 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
제 5 항에 있어서, 수평 방향용 제 2 D형 플립플롭회로(44H)와 수평 방향용 확대·축소 처리부(46H)와의 사이에 설정된, 수평 방향의 배율의 상한치에 의해 배율을 제한하고, 설정된 수평방향의 배율의 하한치에 의해 배율을 제한하는 수평방향용 배율상한·하한 설정부(48H)를 매개로 하고, 수직 방향용 제 2 D형 플립플롭회로(44V)와 수직 방향용 확대·축소 처리부(46V)와의 사이에 설정된, 수직방향의 배율의 상한치에 의해 배율을 제한하고, 설정된 수직방향의 배율의 하한치에 의해 배율을 제한하는 수직방향용 배율상한·하한 설정부(48V)를 매개로 하여 이루어지고 있는 것을 특징으로 하는 화상의 확대·축소회로.
데이터 입력 단자(10)에 입력된 디지털 화상 신호를 확대·축소 처리부(46)에서 확대 또는 축소하여 출력하도록 한 화상의 확대·축소회로에 있어서, 축소 회로부(50)와 확대 회로부(51)와 상기 축소 회로부(50) 및 확대 회로부(51)의 어느 하나의 확대 축소배율을 선택적으로 상기 확대·축소 처리부(46)에 공급하는 제 3 셀렉터(28)을 구비하고, 상기 축소 회로부(50)는 축소 스텝치 입력 단자(52)로부터 입력되어 이미 설정된 확대· 축소 스텝치의 가산치와 감산치 중 어느 하나를 선택하는 제 1 셀렉터(30R)와, 상기 제 1 셀렉터(30R)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산하여 출력하는 제 1 D형 플립플롭회로(36R)와 상기 제 1 D형 플립플롭회로(36R)의 출력에 의거하여 확대· 축소치의 가산치와 감산치중 어느 하나를 선택하는 제 2 셀렉터(40R)와, 상기 제 2 셀렉터(40R)에서 선택된 출력을 이미 설정된 초기 배율 신호에 가감산하는 제 2 D형 플립플롭회로(40R)로 이루어지고, 상기한 확대 회로부(51)는 확대 스텝치 입력 단자(53)에서 입력되어 이미 설정된 확대·축소 스텝치의 가산치와 감산치중 어느 하나를 선택하는 제 1 셀렉터(30E)와 상기 제 1 셀렉터(30E)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산하여 출력하는 제 1 D형 플립플롭회로(36E)와 상기 제 1 D형 플립플롭회로(36E)의 출력에 의거하여, 확대·축소치의 가산치와 감산치중 어느 하나를 선택하는 제 2 셀렉터(40E)와, 상기 제 2 셀렉터(40E)에서 선택된 출력을 이미 설정된 초기 배율 신호에 가감산하는 제 2 D형 플립플롭회로(44E)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 9 항에 있어서, 상기 축소 회로부(50)에 있어서는 제 1 D형 플립플롭회로(36R)와 제 2 D형 플립플롭회로(44R)가, 확대 회로부(51)에 있어서는 제 1 D형 플립플롭회로(36E)와 제 2 D형 플립플롭회로(44E)가 각각 돗트 신호에 동기된 클록신호마다 가감산 하도록 한 것을 특징으로 하는 화상의 확대·축소회로.
제 9 항에 있어서, 상기 축소 회로부(50)에 있어서는 제 1 셀렉터(30R)의 입력 측에 축소 스텝치 입력단자(52)에서 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 축소 스텝치 입력단지(52)에서 확대·축소 스텝치의 -1을 곱하는 승산회로(32R)을 매개로 하여 감산치로서 입력하고, 제 2 셀렉터(40R)의 입력 측에 제 1 D형 플립플롭회로(36R)에서 확대· 축소치의 가산치로서 직접 입력함과 동시에, 제 1 D형 플립플롭회로(36R)에서 확대·축소치에 -1을 곱하는 승산회로(38R)을 매개로 하여 감산치로서 입력하고, 상기 확대 회로부(51)에 있어서는 제 1 셀렉터(30E)의 입력 측에 확대 스텝치 입력단자(53)에서 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 확대 스텝치 입력단자(53)에서 확대·축소 스텝치의-1을 곱하는 승산회로(32E)를 매개로 하여 감산치로서 입력하고, 제 2 셀렉터(40E)의 입력 측에 제 1 D형 플립플롭회로(36E)에서 확대·축소치의 가산치로서 직접 입력함과 동시에, 제 1 D형 플립플롭회로(36E)에서 확대·축소치에 -1을 곱하는 승산회로(38E)를 매개로 하여 감산치로서 입력하여 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
제 9 항에 있어서, 상기 축소 회로부(50)에 있어서는 제 2 D형 플립플롭회로(44R)와 제 3 셀렉터(28)와의 사이에 설정된 배율이 하한치에 의해 배율을 제한하는 배율 하한 설정부(48R)를 매개로 하여 이루어지고, 상기 확대 회로부(51)에 있어서는 제 2 D형 플립플롭회로(44E)와 제 3 셀렉터(28)와의 사이에 설정된 배율이 상한치에 의해 배율을 제한하는 배율상한 설정부(48E)를 매개로 하여 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
제 9 항에 있어서, 상기 제 3 셀렉터(28)와 확대·축소 처리부(46)와의 사이에 설정된 배율의 상한치에 의해 배율을 제한하고, 설정된 배율의 하한치에 의해 배율을 제한하는 배율상한·하한 설정부(48)를 매개로 하여 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
데이터 입력 단자(10)와 데이터출력단자(22)와의 사이에 수평 확대·축소 처리부(61)와 수직 확대·축소 처리부(62)를 삽입하고, 상기 수평확대·축소처리부(61)와 수직 확대·축소 처리부(62)는 각각 축소 회로부(50)와 확대 회로부(51)로 이루어지고, 상기 축소 회로부(50)는 축소 스텝치 입력 단자(52)로부터 입력되어 이미 설정된 확대·축소 스텝치의 가산치와 감산치중 어느 하나를 선택하는 제 1 셀렉터(30R)와 상기 제 1 셀렉터(30R)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산 하여 출력하는 제 1 D형 플립플롭회로(36R)와 상기 제 1 D형 플립플롭회로(36R)의 출력에 의거하여, 확대·축소 치의 가산치와 감산치중 어느 하나를 선택하는 제 1 셀렉터(40R)와, 상기 제 2 셀렉터(40R)에서 선택된 출력을 이미 설정된 초기 배율 신호에 가감산 하는 제 2 D형 플립플롭회로(44R)로 이루어지고, 상기 확대 회로부(51)는 확대 스텝치 입력 단자(53)에서 입력되어 이미 설정된 확대·축소 스텝치의 가산치와 감산치중 어느 하나를 선택하는 제 1 셀렉터(30E)와, 상기 제 1 셀렉터(30E)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산 하여 출력하는 제 1 D형 플립플롭회로(36E)와, 상기 제 1 D형 플립플롭회로(36E)의 출력에 의거하여, 확대·축소치의 가산치와 감산치중 어느 하나를 선택하는 제 2 셀렉터(40E)와, 상기 제 2 셀렉터(40E)에서 선택된 출력을 이미 설정된 초기 배율 신호에 가감산 하는 제 2 D형 플립플롭회로(44E)로 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
제 14 항에 있어서, 상기 수평 확대·축소 처리부(61)에 있어서는 제 1 D형 플립플롭회로(36R), 제 2 D형 플립플롭회로(44R), 제 1 D형 플립플롭회로(36E), 제 2 D형 플립플롭회로(44E)가 수평방향의 도트 신호에 동기된 클록신호마다 가감산하도록 하고, 상기 수직 확대·축소 처리부(62)에 있어서는 제 1 D형 플립플롭회로(36R), 제 2 D형 플립플롭회로(44R), 제 1 D형 플립플롭회로(36E), 제 2 D형 플립플롭회로(44E)가 수직 방향의 라인 신호에 동기된 클록신호마다 가감산하도록 한 것을 특징으로 하는 화상의 확대·축소회로.
제 14 항에 있어서, 상기 제 1 셀렉터(30R)의 입력 측에 축소 스텝치(52)로부터 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 축소 스텝치 입력단자(52)에서 확대·축소 스텝치에 -1을 곱하는 승산회로(32R)을 매개로 하여 감산치로서 입력하고, 상기 제 2 셀렉터 (40R)의 입력 측에 제 1 D형 플립플롭회로(36R)에서 확대·축소치의 가산치로서 직접 입력함과 동시에, 제 1 D형 플립플롭회로(36R)에서 확대·축소치의 -1을 곱하는 승산회로(38R)를 매개로 하여 감산치로서 입력하고, 상기 제 1 셀렉터 (30E)의 입력 측에 확대 스텝치 입력 단자(53)에서 확대·축소 스텝치의 가산치로서 직접 입력함과 동시에, 확대 스텝치 입력단자(53)에서 확대·축소 스텝치의 -1을 곱하는 승산회로(30E)를 매개로 하여 감산치로서 입력하고, 상기 제 2 셀렉터 (40E)의 입력 측에 제 1 D형 플립플롭회로(36E)에서 확대·축소치의 가산치로서 직접 입력함과 동시에, 제 1 D형 플립플롭회로(36E)에서 확대· 축소치의 -1을 곱하는 승산회로(38E)를 매개로 하여 감산치로서 입력하여 이루어지는 것을 특징으로 하는 화상의 확대·축소회로.
제 14 항에 있어서, 상기 제 3 셀렉터(28)와 확대·축소 처리부(46)와의 사이에 설정된 배율의 상한치에 의해 배율을 제한하고, 설정된 배율의 하한치에 의해 배율을 제한하는 배율상한·하한 설정부(48)를 매개로 하고 있는 것을 특징으로 하는 화상의 확대·축소회로.
제 14 항에 있어서, 상기 제 2 D형 플립플롭회로(44R)와 제 3 셀렉터(28)와의 사이에 설정된 배율의 하한치에 의해 배율을 제한하는 배율 하한 설정부(48R)를 매개로 하여 이루어지고, 제 2 D형 플립플롭회로(44E)와 제 3 셀렉터(28)와의 사이에 설정된 배율의 상한치에 의해 배율을 제한하는 배율 상한 설정부(48E)를 매개하여 이루어지고 있는 것을 특징으로 하는 화상의 확대·축소회로.
제 14 항에 있어서, 상기 제 3 셀렉터(28)와 확대·축소 처리부(46)와의 사이에 설정된 배율의 상한치를 제한하는 상한치 비교기(48a)와, 설정된 배율의 하한치를 제한하는 하한치 비교기(48b)로 이루어지고 있는 배율상한·하한 설정부(48)를 매개하여 이루어지고 있는 것을 특징으로 하고 있는 화상의 확대·축소회로.
데이터 입력단자(10)에 입력된 디지털 화상 신호를 확대·축소 처리부(46)에서 확대 또는 축소하여 출력하도록 한 화상의 확대·축소회로에 있어서, 확대·축소 스텝치 입력 단자(12)에서 입력되어 이미 설정된 확대·축소 스텝치의 가산치 와 감산치의 어느 하나를 선택하는 제 1 셀렉터(30)와, 상기 제 1 셀렉터(30)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산하여 출력하는 제 1 D형 플립플롭회로(36)와, 상기 제 1 D형 플립플롭회로(36)의 출력에 의거하여 확대·축소치의 가산치와 감산치의 어느 하나를 선택하는 제 2 셀렉터(40)와, 상기 제 2 셀렉터(40)에서 선택된 출력이 이미 설정된 초기 배율신호에 가감산하여, 상기 확대·축소 처리부(46)에 출력하는 제 2 D형 플립플롭회로(44)와, 제 1 변곡점 설정 신호 입력단자(26)를 가지고 상기한 제 1 셀렉터(30)의 전단에 접속된 정부 판정 신호 발생부(25)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 20 항에 있어서, 상기 제 1 변곡점 설정 신호 입력 단자(26)는 다른 변곡점을 설정하는 신호를 입력하는 1개 또는 복수 개로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
수평 확대·축소 처리부(61)와 수직 확대·축소 처리부(62)를 직렬로 접속하고, 이것들의 수평 확대·축소 처리부(61)와 수직 확대·축소 처리부(62)는 각각 데이터 입력단자(10)에 입력된 디지털 화상 신호를 확대·축소 처리부(46)에서 확대 또는 축소하여 출력하도록 한 화상의 확대·축소회로에 있어서, 확대·축소 스텝치 입력 단자(12)에서 입력되어 이미 설정된 확대·축소 스텝치의 가산치와 감산치의 어느 하나를 선택하는 제 1 셀렉터(30)와, 상기 제 1 셀렉터(30)의 출력을 이미 설정된 확대 또는 축소의 초기치에 가감산하여 출력하는 제 1 D형 플립플롭회로(36)와, 상기 제 1 D형 플립플롭회로(36)의 출력에 의거하여 확대·축소치의 가산치와 감산치의 어느 하나를 선택하는 제 2 셀렉터(40)와, 상기 제 2 셀렉터(40)에서 선택된 출력이 이미 설정된 초기 배율신호에 가감산하여 상기 확대·축소처리부(46)에 출력하는 제 2 D형 플립플롭회로(44)와, 제 1 변곡점 설정 신호 입력 단자(26)를 가지고 상기한 제 2 셀렉터(30)의 전단에 접속된 정부 판정 신호 발생부(25)로 구성되는 것을 특징으로 하는 화상의 확대·축소회로.
제 20 항에 있어서, 제 2 D형 플립플롭회로(44H)와 확대·축소 처리부(46)와의 사이에, 설정된 배율의 상한치에 의해 배율이 제한되고, 설정된 배율의 하한치에 의해 배율을 제한하는 배율상한·하한 설정부(48)를 매개로 하고 있는 것을 특징으로 하는 화상의 확대·축소회로.