JP2551010B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JP2551010B2 JP2551010B2 JP62168623A JP16862387A JP2551010B2 JP 2551010 B2 JP2551010 B2 JP 2551010B2 JP 62168623 A JP62168623 A JP 62168623A JP 16862387 A JP16862387 A JP 16862387A JP 2551010 B2 JP2551010 B2 JP 2551010B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- output gate
- region
- electrode
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、MONOS（金属−酸化膜−窒化膜−酸化膜−
半導体）構造の電荷転送部とMOS（金属−酸化膜−半導
体）構造の周辺MOS部を同一基板上に有する電荷転送装
置の製造方法に関する。
半導体）構造の電荷転送部とMOS（金属−酸化膜−半導
体）構造の周辺MOS部を同一基板上に有する電荷転送装
置の製造方法に関する。
B.発明の概要 MONOS構造の電荷転送部とMOS構造の周辺MOS部を有す
る電荷転送装置の製造方法において、上記電荷転送部の
最終段の不純物領域を選択イオン注入で形成することに
より、出力ゲートを第１層目の電極層で形成し、その第
１層目の電極層をマスクの一部として浮遊拡散領域と上
記周辺MOS部領域の少なくとも窒化膜を除去することに
より、その製造工程の簡略化等を実現するものである。
る電荷転送装置の製造方法において、上記電荷転送部の
最終段の不純物領域を選択イオン注入で形成することに
より、出力ゲートを第１層目の電極層で形成し、その第
１層目の電極層をマスクの一部として浮遊拡散領域と上
記周辺MOS部領域の少なくとも窒化膜を除去することに
より、その製造工程の簡略化等を実現するものである。
C.従来の技術 CCD（電荷結合デバイス）等の電荷転送装置の構造と
して、電荷転送部を所謂ピンホール現象（酸化膜の一部
で局所的に電荷が注入される現象）防止等のために窒化
膜を設けたMONOS構造とし、出力MOSトランジスタ等が形
成される周辺MOS部をMOS構造とするものが知られてい
る。
して、電荷転送部を所謂ピンホール現象（酸化膜の一部
で局所的に電荷が注入される現象）防止等のために窒化
膜を設けたMONOS構造とし、出力MOSトランジスタ等が形
成される周辺MOS部をMOS構造とするものが知られてい
る。
このような構造の電荷転送装置の従来の製造方法につ
いて、第４図ａ〜第４図ｄを参照しながら簡単に説明す
る。
いて、第４図ａ〜第４図ｄを参照しながら簡単に説明す
る。
（ａ） まず、第４図ａに示すように、Ｐ型の半導体基
板100上の全面に酸化膜101と窒化膜102が形成される。
このＰ型の半導体基板100には、図中、領域Ｑで示す周
辺MOS部と領域Ｒで示す電荷転送部が形成される。そし
て、上記電荷転送部には、第１層目の多結晶シリコン層
をパターニングして各電極層103が電荷転送用電極の一
部を構成するように形成される。なお、上記領域Ｒに
は、電荷転送のためのN+型の不純物領域104が形成され
る。また、領域Ｑには、PMOSトランジスタを形成するた
めのＮ型のウェル領域105も形成される。また、窒化膜1
02上には酸化膜が形成されるがその図示を省略する。
板100上の全面に酸化膜101と窒化膜102が形成される。
このＰ型の半導体基板100には、図中、領域Ｑで示す周
辺MOS部と領域Ｒで示す電荷転送部が形成される。そし
て、上記電荷転送部には、第１層目の多結晶シリコン層
をパターニングして各電極層103が電荷転送用電極の一
部を構成するように形成される。なお、上記領域Ｒに
は、電荷転送のためのN+型の不純物領域104が形成され
る。また、領域Ｑには、PMOSトランジスタを形成するた
めのＮ型のウェル領域105も形成される。また、窒化膜1
02上には酸化膜が形成されるがその図示を省略する。
（ｂ） 次に、周辺MOS部では、窒化膜が不要であるた
めに、上記領域Ｑのみ上記窒化膜102が除去される。続
いて、マスク層106が形成され、このマスク層106は、第
４図ｂに示すように、最終段の第１層目の電極層103上
に開口部の端部106aがくるように開口される。すると、
開口部106内部では、上記第１層目の電極層103がマスク
として機能し、例えばボロン等のイオン注入を行うこと
で、セルフアラインでN-型の不純物領域107が形成され
る。すなわち、電荷転送部の基板表面は、N-型とN+型の
不純物領域が交互に形成されることになる。
めに、上記領域Ｑのみ上記窒化膜102が除去される。続
いて、マスク層106が形成され、このマスク層106は、第
４図ｂに示すように、最終段の第１層目の電極層103上
に開口部の端部106aがくるように開口される。すると、
開口部106内部では、上記第１層目の電極層103がマスク
として機能し、例えばボロン等のイオン注入を行うこと
で、セルフアラインでN-型の不純物領域107が形成され
る。すなわち、電荷転送部の基板表面は、N-型とN+型の
不純物領域が交互に形成されることになる。
（ｃ） 次に、第４図ｃに示すように、上記マスク層10
6が除去され、全面に第２層目の多結晶シリコン層より
第２層目の電極層が形成される。この第２層目の電極層
は、第１層目の電極層103間に形成される電荷転送用電
極108tと、最終段の第１層目の電極層103の次に形成さ
れる出力ゲート108aと、出力MOS部のMOSトランジスタの
ゲート電極108gとなるように各々パターニングされる。
6が除去され、全面に第２層目の多結晶シリコン層より
第２層目の電極層が形成される。この第２層目の電極層
は、第１層目の電極層103間に形成される電荷転送用電
極108tと、最終段の第１層目の電極層103の次に形成さ
れる出力ゲート108aと、出力MOS部のMOSトランジスタの
ゲート電極108gとなるように各々パターニングされる。
（ｄ） 第２層目の電極層を形成して出力ゲート108aの
位置が決まったところで、その出力ゲートとセルフアラ
インで窒化膜104を除去する。これは、次の浮遊拡散
（フローティング・ディフュージョン）領域の形成に用
いられる例えば砒素等の不純物をイオン注入で打ち込み
易くするためである。そして、第４図ｄに示すように、
マスク層109等を用いながら砒素のイオン注入が行わ
れ、浮遊拡散領域110やMOSトランジスタのソース・ドレ
イン領域111等が形成される。すると、出力ゲート108a
とセルフアラインで浮遊拡散領域110が形成されること
になり、また、それぞれ電極層108t,103に所要の制御信
号Φ1,Φ２を供給するような配線等が施されて装置が完
成する。
位置が決まったところで、その出力ゲートとセルフアラ
インで窒化膜104を除去する。これは、次の浮遊拡散
（フローティング・ディフュージョン）領域の形成に用
いられる例えば砒素等の不純物をイオン注入で打ち込み
易くするためである。そして、第４図ｄに示すように、
マスク層109等を用いながら砒素のイオン注入が行わ
れ、浮遊拡散領域110やMOSトランジスタのソース・ドレ
イン領域111等が形成される。すると、出力ゲート108a
とセルフアラインで浮遊拡散領域110が形成されること
になり、また、それぞれ電極層108t,103に所要の制御信
号Φ1,Φ２を供給するような配線等が施されて装置が完
成する。
D.発明が解決しようとする問題点 しかしながら、上述したような従来の電荷転送装置の
製造方法では、２度の窒化膜102の除去工程が必要とな
り、その製造プロセスが多工程となるためにその簡略化
が望まれている。
製造方法では、２度の窒化膜102の除去工程が必要とな
り、その製造プロセスが多工程となるためにその簡略化
が望まれている。
すなわち、周辺MOS部では、当初全面に形成した窒化
膜102をそのゲート電極108gの形成前に選択的に除去す
る必要があるが、一方電荷転送部においては、浮遊拡散
領域110の形成用の砒素等のイオン注入のために出力ゲ
ート108aとセルフアラインで窒化膜102を選択的に除去
する必要がある。この電荷転送部における出力ゲート10
8aは第２層目の電極層により形成されることから、窒化
膜102の除去は第２層目の電極層の形成後となって、少
なくとも２度の窒化膜102の選択的除去工程が必要とな
る。そして、このような２度の窒化膜102の除去工程に
よっては、その製造プロセスが長いものとなり、その製
造プロセスの簡略化が望まれている。
膜102をそのゲート電極108gの形成前に選択的に除去す
る必要があるが、一方電荷転送部においては、浮遊拡散
領域110の形成用の砒素等のイオン注入のために出力ゲ
ート108aとセルフアラインで窒化膜102を選択的に除去
する必要がある。この電荷転送部における出力ゲート10
8aは第２層目の電極層により形成されることから、窒化
膜102の除去は第２層目の電極層の形成後となって、少
なくとも２度の窒化膜102の選択的除去工程が必要とな
る。そして、このような２度の窒化膜102の除去工程に
よっては、その製造プロセスが長いものとなり、その製
造プロセスの簡略化が望まれている。
一方、窒化膜102の選択的除去工程を１度だけで行う
ことも、第１層目の電極層形成後に、開口端部を出力ゲ
ート108aが形成される領域に合わせたレジストマスクを
用いることにより可能であるが、そのマスク形成の精度
によって、浮遊拡散領域110における容量がばらつくこ
とになり、読み出し特性等が変動することになる。
ことも、第１層目の電極層形成後に、開口端部を出力ゲ
ート108aが形成される領域に合わせたレジストマスクを
用いることにより可能であるが、そのマスク形成の精度
によって、浮遊拡散領域110における容量がばらつくこ
とになり、読み出し特性等が変動することになる。
そこで、本発明は上述の問題点に鑑み、その製造工程
の簡略化等を実現する電荷転送装置の製造方法を提供す
ることを目的とする。
の簡略化等を実現する電荷転送装置の製造方法を提供す
ることを目的とする。
E.問題点を解決するための手段 本発明は、積層された酸化膜及び窒化膜上に多層の電
極層からなる電荷転送用電極を形成した電荷転送部と酸
化膜上に電極層を形成した周辺MOS部を有する電荷転送
装置の製造方法において、上記電荷転送部の最終段の不
純物領域を選択イオン注入で形成することにより、出力
ゲートを第１層目の電極層で形成し、その第１層目の電
極層をマスクの一部として浮遊拡散領域と上記周辺MOS
部領域の少なくとも窒化膜を除去する電荷転送装置の製
造方法により上述の技術的課題を解決する。
極層からなる電荷転送用電極を形成した電荷転送部と酸
化膜上に電極層を形成した周辺MOS部を有する電荷転送
装置の製造方法において、上記電荷転送部の最終段の不
純物領域を選択イオン注入で形成することにより、出力
ゲートを第１層目の電極層で形成し、その第１層目の電
極層をマスクの一部として浮遊拡散領域と上記周辺MOS
部領域の少なくとも窒化膜を除去する電荷転送装置の製
造方法により上述の技術的課題を解決する。
F.作用 浮遊拡散領域をセルフアラインで形成するために必要
な出力ゲートを第１層目の電極層とすることで、当該第
１層目の電極層のパターニングの後であって第２層目の
電極層によるゲート電極等の形成前には、その第１層目
の電極層をマスクの一部として浮遊拡散領域と上記周辺
MOS部領域の少なくとも窒化膜を除去することができ、
周辺MOS部領域のMOS構造や上記セルフアラインが実現さ
れる。しかし、単に、出力ゲートを第１層目の電極層と
するのみでは、出力ゲートへ向かってポテンシャルが段
階状に傾斜する構造にできない。そこで、本発明の電荷
転送装置の製造方法では、電荷転送部の最終段の不純物
領域を選択イオン注入で形成し、その最終段の不純物領
域を出力ゲートへ向かってポテンシャルが段階状に傾斜
する構造とし、出力ゲートを第１層目の電極層で形成で
きる様にしている。
な出力ゲートを第１層目の電極層とすることで、当該第
１層目の電極層のパターニングの後であって第２層目の
電極層によるゲート電極等の形成前には、その第１層目
の電極層をマスクの一部として浮遊拡散領域と上記周辺
MOS部領域の少なくとも窒化膜を除去することができ、
周辺MOS部領域のMOS構造や上記セルフアラインが実現さ
れる。しかし、単に、出力ゲートを第１層目の電極層と
するのみでは、出力ゲートへ向かってポテンシャルが段
階状に傾斜する構造にできない。そこで、本発明の電荷
転送装置の製造方法では、電荷転送部の最終段の不純物
領域を選択イオン注入で形成し、その最終段の不純物領
域を出力ゲートへ向かってポテンシャルが段階状に傾斜
する構造とし、出力ゲートを第１層目の電極層で形成で
きる様にしている。
G.実施例 本発明の好適な実施例を図面を参照しながら説明す
る。
る。
第１の実施例 本実施例は、電荷転送部の出力ゲート（アウト・プッ
ト・ゲート）を第１層目の電極層で形成した例であり、
窒化膜の選択的除去が１度の工程で行われる製造プロセ
スとなっている。以下、本実施例を第１図ａ〜第１図ｅ
を参照しながら工程順に説明する。
ト・ゲート）を第１層目の電極層で形成した例であり、
窒化膜の選択的除去が１度の工程で行われる製造プロセ
スとなっている。以下、本実施例を第１図ａ〜第１図ｅ
を参照しながら工程順に説明する。
（ａ） まず、第１図ａに示すように、Ｐ型の半導体基
板１上に酸化膜２が形成され、この酸化膜２上に窒化膜
３が形成される。この窒化膜３上には、ナイトライド酸
化により酸化膜７が形成される。このＰ型の半導体基板
には、電荷転送部として用いられる領域Ｒと、出力用の
MOSトランジスタ等が形成される周辺MOS部として用いら
れる領域Ｑとが形成される。すなわち、領域Ｒは最終的
にMONOS構造とされ、領域Ｑは最終的にMOS構造とされ
る。上記領域Ｒ側には電荷転送用のポテンシャル井戸を
形成するためのN+型の不純物領域５が形成される。な
お、領域Ｑ側にはPMOSトランジスタを形成するためのＮ
型のウェル領域６も形成される。
板１上に酸化膜２が形成され、この酸化膜２上に窒化膜
３が形成される。この窒化膜３上には、ナイトライド酸
化により酸化膜７が形成される。このＰ型の半導体基板
には、電荷転送部として用いられる領域Ｒと、出力用の
MOSトランジスタ等が形成される周辺MOS部として用いら
れる領域Ｑとが形成される。すなわち、領域Ｒは最終的
にMONOS構造とされ、領域Ｑは最終的にMOS構造とされ
る。上記領域Ｒ側には電荷転送用のポテンシャル井戸を
形成するためのN+型の不純物領域５が形成される。な
お、領域Ｑ側にはPMOSトランジスタを形成するためのＮ
型のウェル領域６も形成される。
そして、このように積層された酸化膜２、７及び窒化
膜３上には、第１層目の多結晶シリコン層を用いた第１
層目の電極層が形成され、この第１層目の電極層はパタ
ーニングされて、上記領域Ｒ上で出力ゲート4aのパター
ンと、複数の電荷転送用電極4tのパターンとが残存す
る。ここで、本実施例の電荷転送装置の製造方法におい
ては、出力ゲート4aとその隣の電荷転送用電極4tの間隔
f0が比較的大きく採られる。このように間隔f0を大きめ
に採ることで、選択イオン注入による不純物の打ち分け
を行うためである。
膜３上には、第１層目の多結晶シリコン層を用いた第１
層目の電極層が形成され、この第１層目の電極層はパタ
ーニングされて、上記領域Ｒ上で出力ゲート4aのパター
ンと、複数の電荷転送用電極4tのパターンとが残存す
る。ここで、本実施例の電荷転送装置の製造方法におい
ては、出力ゲート4aとその隣の電荷転送用電極4tの間隔
f0が比較的大きく採られる。このように間隔f0を大きめ
に採ることで、選択イオン注入による不純物の打ち分け
を行うためである。
（ｂ） 上記出力ゲート4aと複数の電荷転送用電極4tの
各パターンが形成されたところで、第１図ｂに示すよう
に、マスク層８が形成され、このマスク層８は上記周辺
MOS部となる領域Ｑ及び上記出力ゲート4aの一部を露出
するように開口される。次に、その一部開口されたマス
ク層８を用いて、上記酸化膜７と窒化膜３の選択的除去
が行われる。この選択的除去によって、上記周辺MOS部
となる領域Ｑでは酸化膜２が露出し、上記出力ゲートに
隣接したところでは当該出力ゲート4aのパターンとセル
フアラインで窒化膜３が除去されることになる。
各パターンが形成されたところで、第１図ｂに示すよう
に、マスク層８が形成され、このマスク層８は上記周辺
MOS部となる領域Ｑ及び上記出力ゲート4aの一部を露出
するように開口される。次に、その一部開口されたマス
ク層８を用いて、上記酸化膜７と窒化膜３の選択的除去
が行われる。この選択的除去によって、上記周辺MOS部
となる領域Ｑでは酸化膜２が露出し、上記出力ゲートに
隣接したところでは当該出力ゲート4aのパターンとセル
フアラインで窒化膜３が除去されることになる。
（ｃ） 上記マスク層８が全面的に除去され、続いて第
１図ｃに示すように、マスク層９が形成される。このマ
スク層９は既に窒化膜が除去された領域Ｑと上記出力ゲ
ート4aを被覆し、上記間隔f0で示した（第１図ａ参照）
領域において、上記出力ゲート4aから長さf1だけ該出力
ゲートａとその隣の電荷転送用電極4tの間を被覆し、電
荷転送部の他の複数の電荷転送用電極4tが形成されてい
る領域では開口される。そして、このような開口部を有
したマスク層９を用いて選択イオン注入が行われる。こ
の選択イオン注入では、複数の電荷転送用電極4t同士の
間の領域には該電荷転送用電極4tとセルフアラインでボ
ロン等の不純物がイオン注入され、上記出力ゲートａと
のその隣の電荷転送用電極4tの間の領域ではマスク層９
により電荷転送用電極4t側より長さf2（すなわちf2＝f0
−f1）の領域のみ同じくボロン等の不純物が打ち込まれ
る。すると、電荷転送用電極4t同士の間の領域に対応す
る上記N+型の不純物領域５では、ボロンのイオンにより
N+型の導電型が多少打ち消されてN-型の不純物領域10が
セルフアラインで形成される。そして，さらに上記長さ
f2に対応する領域では、出力ゲート4aの隣の電荷転送用
電極4t側で同様にボロンのイオンによりN+型の導電型が
多少打ち消されてN-型の不純物領域10が形成される。こ
のとき出力ゲート4aに隣接したN+型の不純物領域５には
ボロンは導入されず、高濃度のN+型のままである。この
ようにN-型の不純物領域10を形成することで、電荷を転
送するためのポテンシャルバリヤが高くなり、出力ゲー
ト4aに向かって低く傾斜する階段状のポテンシャル構造
となる。そして、特に第１層目の電極層で形成した出力
ゲート4aに隣接する領域では、マスク層９を用いた選択
イオン注入により、N-型の不純物領域10の形成が長さf1
だけオフセットされる。従って、第１層目の電極層で出
力ゲート4aを形成しても十分な電荷の転送を図ることが
できることになる。
１図ｃに示すように、マスク層９が形成される。このマ
スク層９は既に窒化膜が除去された領域Ｑと上記出力ゲ
ート4aを被覆し、上記間隔f0で示した（第１図ａ参照）
領域において、上記出力ゲート4aから長さf1だけ該出力
ゲートａとその隣の電荷転送用電極4tの間を被覆し、電
荷転送部の他の複数の電荷転送用電極4tが形成されてい
る領域では開口される。そして、このような開口部を有
したマスク層９を用いて選択イオン注入が行われる。こ
の選択イオン注入では、複数の電荷転送用電極4t同士の
間の領域には該電荷転送用電極4tとセルフアラインでボ
ロン等の不純物がイオン注入され、上記出力ゲートａと
のその隣の電荷転送用電極4tの間の領域ではマスク層９
により電荷転送用電極4t側より長さf2（すなわちf2＝f0
−f1）の領域のみ同じくボロン等の不純物が打ち込まれ
る。すると、電荷転送用電極4t同士の間の領域に対応す
る上記N+型の不純物領域５では、ボロンのイオンにより
N+型の導電型が多少打ち消されてN-型の不純物領域10が
セルフアラインで形成される。そして，さらに上記長さ
f2に対応する領域では、出力ゲート4aの隣の電荷転送用
電極4t側で同様にボロンのイオンによりN+型の導電型が
多少打ち消されてN-型の不純物領域10が形成される。こ
のとき出力ゲート4aに隣接したN+型の不純物領域５には
ボロンは導入されず、高濃度のN+型のままである。この
ようにN-型の不純物領域10を形成することで、電荷を転
送するためのポテンシャルバリヤが高くなり、出力ゲー
ト4aに向かって低く傾斜する階段状のポテンシャル構造
となる。そして、特に第１層目の電極層で形成した出力
ゲート4aに隣接する領域では、マスク層９を用いた選択
イオン注入により、N-型の不純物領域10の形成が長さf1
だけオフセットされる。従って、第１層目の電極層で出
力ゲート4aを形成しても十分な電荷の転送を図ることが
できることになる。
（ｄ） 選択イオン注入の後、第１図ｄに示すように、
全面に例えば多結晶シリコン層を用いて第２層目の電極
層が形成される。この電極層はパターニングされ、上記
電荷転送部において第２層目の電極層からなる複数の電
荷転送用電極11tが上記第１層目の電極層で形成された
出力ゲート4aや電荷転送用電極4tの間の領域でそれぞれ
酸化膜７上に被着され、上記周辺MOS部において第２層
目の電極層からなるMOSトランジスタのゲート電極11gが
上記酸化膜２上に形成される。
全面に例えば多結晶シリコン層を用いて第２層目の電極
層が形成される。この電極層はパターニングされ、上記
電荷転送部において第２層目の電極層からなる複数の電
荷転送用電極11tが上記第１層目の電極層で形成された
出力ゲート4aや電荷転送用電極4tの間の領域でそれぞれ
酸化膜７上に被着され、上記周辺MOS部において第２層
目の電極層からなるMOSトランジスタのゲート電極11gが
上記酸化膜２上に形成される。
（ｅ） このような第２層目の電極層の形成後、第１図
ｅに示すように、上記出力ゲート4aとセルフアラインで
例えば砒素がイオン注入され、浮遊拡散領域12が形成さ
れる。上述のように出力ゲート4aでは、既に当該出力ゲ
ート4aとセルフアラインで窒化膜３が除去されており
（第１図ｂ参照）、従って容易に砒素の打ち込みを行う
ことができる。その際上記出力ゲート4aは、浮遊拡散領
域12の形成のためのマスクの一部として用いられる。ま
た、マスク層13等を用いて上記第２層目の電極層からな
るゲート電極11gとセルフアラインでＰ型の半導体基板
１或いはＰ型のウェル領域等にソース・ドレイン領域1
4,14を形成したり、さらには不純物を換えて上記Ｎ型の
ウェル領域６に図示しないゲート電極とセルフアライン
でソース・ドレイン領域を形成するようにすることがで
きる。このようなソース・ドレイン領域の形成により周
辺MOS部にはMOSトランジスタが形成され、一方電荷転送
部には第１層目の電極層による出力ゲート4aとセルフア
ラインで浮遊拡散領域12が形成されることになる。
ｅに示すように、上記出力ゲート4aとセルフアラインで
例えば砒素がイオン注入され、浮遊拡散領域12が形成さ
れる。上述のように出力ゲート4aでは、既に当該出力ゲ
ート4aとセルフアラインで窒化膜３が除去されており
（第１図ｂ参照）、従って容易に砒素の打ち込みを行う
ことができる。その際上記出力ゲート4aは、浮遊拡散領
域12の形成のためのマスクの一部として用いられる。ま
た、マスク層13等を用いて上記第２層目の電極層からな
るゲート電極11gとセルフアラインでＰ型の半導体基板
１或いはＰ型のウェル領域等にソース・ドレイン領域1
4,14を形成したり、さらには不純物を換えて上記Ｎ型の
ウェル領域６に図示しないゲート電極とセルフアライン
でソース・ドレイン領域を形成するようにすることがで
きる。このようなソース・ドレイン領域の形成により周
辺MOS部にはMOSトランジスタが形成され、一方電荷転送
部には第１層目の電極層による出力ゲート4aとセルフア
ラインで浮遊拡散領域12が形成されることになる。
上述のような本実施例の電荷転送装置の製造方法にお
いては、窒化膜３の選択的な除去工程を１度で済ますこ
とができ、製造プロセスの簡略化がなされることにな
る。また、レジスト等を用いて窒化膜を除去する方法に
比較して、出力ゲートとセルフアラインで浮遊拡散領域
が形成されることから、その容量のばらつきも十分に小
さくなることになる。
いては、窒化膜３の選択的な除去工程を１度で済ますこ
とができ、製造プロセスの簡略化がなされることにな
る。また、レジスト等を用いて窒化膜を除去する方法に
比較して、出力ゲートとセルフアラインで浮遊拡散領域
が形成されることから、その容量のばらつきも十分に小
さくなることになる。
なお、電極層をさらに多層構造とする時では、最終層
以前の電極層を出力ゲートの形成に用いる様にしても良
い。
以前の電極層を出力ゲートの形成に用いる様にしても良
い。
第２の実施例 本発明の第２の実施例として、本発明の電荷転送装置
の製造方法を一層明確なものとするために、本発明を適
用して製造される電荷転送装置の一例について第２図及
び第３図を参照しながら説明する。
の製造方法を一層明確なものとするために、本発明を適
用して製造される電荷転送装置の一例について第２図及
び第３図を参照しながら説明する。
本実施例の電荷転送装置は、第２図にその断面構造を
示すように、MONOS構造を有する電荷転送部R1と、MOS構
造を有する周辺MOS部Q1とから構成されている。
示すように、MONOS構造を有する電荷転送部R1と、MOS構
造を有する周辺MOS部Q1とから構成されている。
上記電荷転送部R1は、Ｐ型の半導体基板21の表面に酸
化膜22、窒化膜23及び酸化膜24を積層しており、その酸
化膜24上には第１層目の多結晶シリコン層をパターニン
グした出力ゲート25aと複数の電荷転送用電極25tとが形
成されている。これら出力ゲート25aや電荷転送用電極2
5t同士の間には、第２層目の多結晶シリコン層を用いた
電荷電送用電極26tが上記酸化膜24上に被着され且つそ
の端部が上記出力ゲート25a等の上部に重複させるよう
に形成されている。
化膜22、窒化膜23及び酸化膜24を積層しており、その酸
化膜24上には第１層目の多結晶シリコン層をパターニン
グした出力ゲート25aと複数の電荷転送用電極25tとが形
成されている。これら出力ゲート25aや電荷転送用電極2
5t同士の間には、第２層目の多結晶シリコン層を用いた
電荷電送用電極26tが上記酸化膜24上に被着され且つそ
の端部が上記出力ゲート25a等の上部に重複させるよう
に形成されている。
第１層目の電極層で形成された上記出力ゲート25a及
び上記電荷転送用電極25tの下部の半導体基板21には、N
+型の不純物領域27が形成され、第２層目の電極層で形
成された上記電荷転送用電極26tの下部には、N-型の不
純物領域28が形成されている。このうち、最終段の上記
電荷転送用電極26tの下部には、N-型の不純物領域28の
みならず上記出力ゲート25a側にN+型の不純物領域27も
形成される構造とされ、この最終段の上記電荷転送用電
極26tの下部だけで、出力ゲートに向かって階段状に低
くなるポテンシャル構造となっている。
び上記電荷転送用電極25tの下部の半導体基板21には、N
+型の不純物領域27が形成され、第２層目の電極層で形
成された上記電荷転送用電極26tの下部には、N-型の不
純物領域28が形成されている。このうち、最終段の上記
電荷転送用電極26tの下部には、N-型の不純物領域28の
みならず上記出力ゲート25a側にN+型の不純物領域27も
形成される構造とされ、この最終段の上記電荷転送用電
極26tの下部だけで、出力ゲートに向かって階段状に低
くなるポテンシャル構造となっている。
上記出力ゲート25aは、本実施例では、第１層目の電
極層を用いて構成され、上記窒化膜23は、電荷転送部の
電荷転送用電極からその出力ゲート25aの端部30まで延
在されてMONOS構造となっている。この出力ゲート25aの
端部30からはその端部30とセルフアラインで浮遊拡散領
域29が形成されている。
極層を用いて構成され、上記窒化膜23は、電荷転送部の
電荷転送用電極からその出力ゲート25aの端部30まで延
在されてMONOS構造となっている。この出力ゲート25aの
端部30からはその端部30とセルフアラインで浮遊拡散領
域29が形成されている。
上述の如き、電荷転送部R1に対して周辺MOS部Q1で
は、酸化膜22のみがＰ型の半導体基板21上に積層され、
窒化膜23は形成されていない。この窒化膜23の除去は、
特に本実施例では、電荷転送部R1の出力ゲート25aをマ
スクの一部として行うことができる。周辺MOS部Q1に
は、第２層目の電極層を用いて形成されたゲート電極31
が形成され、Ｎウェル領域32やＰ型の半導体基板21にソ
ース・ドレイン領域33等を形成して、例えば出力MOSト
ランジスタ等として用いられることになる。
は、酸化膜22のみがＰ型の半導体基板21上に積層され、
窒化膜23は形成されていない。この窒化膜23の除去は、
特に本実施例では、電荷転送部R1の出力ゲート25aをマ
スクの一部として行うことができる。周辺MOS部Q1に
は、第２層目の電極層を用いて形成されたゲート電極31
が形成され、Ｎウェル領域32やＰ型の半導体基板21にソ
ース・ドレイン領域33等を形成して、例えば出力MOSト
ランジスタ等として用いられることになる。
ここで、このような出力ゲート25aを第１層目の電極
層で形成した本実施例の動作について簡単に説明する
と、上記出力ゲート25aには信号Φ0Gが供給され、その
隣の電荷転送用電極26tには信号Φ２が供給され、さら
にその隣の電荷転送用電極25t及び電荷転送用電極26tに
は信号Φ１が供給される。そして、上記信号Φ１と信号
Φ２は互いに反転したクロック信号の関係にあり、信号
Φ２が“L"レベルのときに上記浮遊拡散領域29に電荷
（電子）が流し込まれて行くことになる。
層で形成した本実施例の動作について簡単に説明する
と、上記出力ゲート25aには信号Φ0Gが供給され、その
隣の電荷転送用電極26tには信号Φ２が供給され、さら
にその隣の電荷転送用電極25t及び電荷転送用電極26tに
は信号Φ１が供給される。そして、上記信号Φ１と信号
Φ２は互いに反転したクロック信号の関係にあり、信号
Φ２が“L"レベルのときに上記浮遊拡散領域29に電荷
（電子）が流し込まれて行くことになる。
次に、第３図を参照しながら、平面レイアウトの一例
について説明する。この第３図の例は、CCDラインセン
サーの例であり、図中Ｘ方向に直線状に形成されたセン
サー部41を有し、その両側部には、読み出しゲート42,4
2が形成されている。上記センサー部41は複数の受光部4
3が並んで構成されており、隣接する受光部43同士は異
なる読み出しゲート42を介して電荷が取り出される様に
なっている。
について説明する。この第３図の例は、CCDラインセン
サーの例であり、図中Ｘ方向に直線状に形成されたセン
サー部41を有し、その両側部には、読み出しゲート42,4
2が形成されている。上記センサー部41は複数の受光部4
3が並んで構成されており、隣接する受光部43同士は異
なる読み出しゲート42を介して電荷が取り出される様に
なっている。
上記読み出しゲート42に隣接して、図中Ｘ方向を電荷
の転送方向とする電荷転送部が形成されている。この電
荷転送部の構造は、MONOS構造とされ、第１層目の電極
層であって第３図中斜線で示す第１層目の多結晶シリコ
ン層で電荷転送用電極E1,E2,…,Eiが形成され、さらに
その第１層目の多結晶シリコン層で出力ゲート44が形成
されている。そして、第３図中破線で示すパターンで第
２層目の電極層である第２層目の多結晶シリコン層が形
成され、転送方向に沿って出力ゲート側から電荷転送用
電極e1,e2,…,eiが形成されている。なお、第２層目の
多結晶シリコン層からなる電荷転送用電極e1,e2,…,ei
は、１つ置きの電極同士は同じ信号（Φ１若しくは
Φ２）が供給されることから、延在部45等で１つ置きの
電極同士が互いに一体となったパターンすなわち櫛歯状
のパターンで形成されている。また、最終段の電荷転送
用電極e1では不純物の打ち分けのためにＸ方向の長さが
他の電極と比較して大きくされているが、特にＸ方向の
長さについて限定されるものではない。また、出力ゲー
ト44と対向する側には、入力ソース部47が形成される。
の転送方向とする電荷転送部が形成されている。この電
荷転送部の構造は、MONOS構造とされ、第１層目の電極
層であって第３図中斜線で示す第１層目の多結晶シリコ
ン層で電荷転送用電極E1,E2,…,Eiが形成され、さらに
その第１層目の多結晶シリコン層で出力ゲート44が形成
されている。そして、第３図中破線で示すパターンで第
２層目の電極層である第２層目の多結晶シリコン層が形
成され、転送方向に沿って出力ゲート側から電荷転送用
電極e1,e2,…,eiが形成されている。なお、第２層目の
多結晶シリコン層からなる電荷転送用電極e1,e2,…,ei
は、１つ置きの電極同士は同じ信号（Φ１若しくは
Φ２）が供給されることから、延在部45等で１つ置きの
電極同士が互いに一体となったパターンすなわち櫛歯状
のパターンで形成されている。また、最終段の電荷転送
用電極e1では不純物の打ち分けのためにＸ方向の長さが
他の電極と比較して大きくされているが、特にＸ方向の
長さについて限定されるものではない。また、出力ゲー
ト44と対向する側には、入力ソース部47が形成される。
上記出力ゲート44の電荷転送用電極e1と反対の側に
は、電荷を電圧に変換して取り出すための浮遊拡散領域
46が形成される。この浮遊拡散領域46は、第１の実施例
で説明したプロセスに従って出力ゲート44が第１層目の
多結晶シリコン層で形成される故に周辺MOS部の窒化膜
と共に電荷転送部の窒化膜をセルフアラインで除去で
き、そのセルフアラインの窒化膜の除去により出力ゲー
ト44とセルフアラインで形成できる。第３図中、一点鎖
線は窒化膜除去時のマスクのパターン例であり、少なく
とも浮遊拡散領域46を窓部内とし、マスクの端部は出力
ゲート44上を通過して、浮遊拡散領域46の形成のための
イオン注入時には上記出力ゲート44の一部がマスクの一
部として用いられることになる。
は、電荷を電圧に変換して取り出すための浮遊拡散領域
46が形成される。この浮遊拡散領域46は、第１の実施例
で説明したプロセスに従って出力ゲート44が第１層目の
多結晶シリコン層で形成される故に周辺MOS部の窒化膜
と共に電荷転送部の窒化膜をセルフアラインで除去で
き、そのセルフアラインの窒化膜の除去により出力ゲー
ト44とセルフアラインで形成できる。第３図中、一点鎖
線は窒化膜除去時のマスクのパターン例であり、少なく
とも浮遊拡散領域46を窓部内とし、マスクの端部は出力
ゲート44上を通過して、浮遊拡散領域46の形成のための
イオン注入時には上記出力ゲート44の一部がマスクの一
部として用いられることになる。
このように本実施例は、出力ゲートに隣接する電荷転
送用電極の下部の不純物領域を２段階の不純物濃度を有
するように構成していることから、出力ゲートを第１層
目の電極層で形成することができる。そして、出力ゲー
トを第１層目の電極層で形成することで、周辺MOS部と
出力ゲート近傍で除去する必要のある窒化膜を１度に除
去することができる。
送用電極の下部の不純物領域を２段階の不純物濃度を有
するように構成していることから、出力ゲートを第１層
目の電極層で形成することができる。そして、出力ゲー
トを第１層目の電極層で形成することで、周辺MOS部と
出力ゲート近傍で除去する必要のある窒化膜を１度に除
去することができる。
H.発明の効果 本発明の電荷転送装置の製造方法は、第１層目の電極
層をマスクの一部として浮遊拡散領域と上記周辺MOS部
領域の少なくとも窒化膜を除去するために、従来２度必
要とされていた選択的除去の工程が一度に短縮されるこ
とになり、製造プロセスの簡略化を図ることができる。
層をマスクの一部として浮遊拡散領域と上記周辺MOS部
領域の少なくとも窒化膜を除去するために、従来２度必
要とされていた選択的除去の工程が一度に短縮されるこ
とになり、製造プロセスの簡略化を図ることができる。
第１図ａ〜第１図ｅは本発明の電荷転送装置の製造方法
の第１の実施例を説明するための製造工程に従ったそれ
ぞれ断面図、第２図は本発明の第２の実施例を説明する
ための電荷転送装置の要部断面図、第３図は本発明の第
２の実施例を説明するための電荷転送装置の要部平面図
である。 また、第４図ａ〜第４図ｄは従来の電荷転送装置の製
造方法を説明するための各々断面図である。 １……半導体基板 2,7……酸化膜 ３……窒化膜 4a……出力ゲート 4t,11t……電荷転送用電極 5,10……不純物領域 11g……ゲート電極 12……浮遊拡散領域
の第１の実施例を説明するための製造工程に従ったそれ
ぞれ断面図、第２図は本発明の第２の実施例を説明する
ための電荷転送装置の要部断面図、第３図は本発明の第
２の実施例を説明するための電荷転送装置の要部平面図
である。 また、第４図ａ〜第４図ｄは従来の電荷転送装置の製
造方法を説明するための各々断面図である。 １……半導体基板 2,7……酸化膜 ３……窒化膜 4a……出力ゲート 4t,11t……電荷転送用電極 5,10……不純物領域 11g……ゲート電極 12……浮遊拡散領域
Claims (1)
- 【請求項１】積層された酸化膜及び窒化膜上に多層の電
極層からなる電荷転送用電極を形成した電荷転送部と酸
化膜上に電極層を形成した周辺MOS部を有する電荷転送
装置の製造方法において、 上記電荷転送部の最終段の不純物領域を選択イオン注入
で形成することにより、出力ゲートを第１層目の電極層
で形成し、その第１層目の電極層をマスクの一部として
浮遊拡散領域と上記周辺MOS部領域の少なくとも窒化膜
を除去する電荷転送装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168623A JP2551010B2 (ja) | 1987-07-08 | 1987-07-08 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168623A JP2551010B2 (ja) | 1987-07-08 | 1987-07-08 | 電荷転送装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413762A JPS6413762A (en) | 1989-01-18 |
| JP2551010B2 true JP2551010B2 (ja) | 1996-11-06 |
Family
ID=15871491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168623A Expired - Fee Related JP2551010B2 (ja) | 1987-07-08 | 1987-07-08 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551010B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016114202A1 (ja) * | 2015-01-14 | 2017-11-16 | 国立大学法人豊橋技術科学大学 | 化学・物理現象検出装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000287128A (ja) * | 1999-03-31 | 2000-10-13 | Fujitsu General Ltd | 画像の拡大・縮小回路 |
-
1987
- 1987-07-08 JP JP62168623A patent/JP2551010B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016114202A1 (ja) * | 2015-01-14 | 2017-11-16 | 国立大学法人豊橋技術科学大学 | 化学・物理現象検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413762A (en) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US4033797A (en) | Method of manufacturing a complementary metal-insulation-semiconductor circuit | |
| JPH0783066B2 (ja) | 半導体装置の製造方法 | |
| JPH08255846A (ja) | 半導体装置及びその製造方法 | |
| US4868137A (en) | Method of making insulated-gate field effect transistor | |
| US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
| JP2551010B2 (ja) | 電荷転送装置の製造方法 | |
| JPS60160169A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| KR100209750B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| KR0165326B1 (ko) | 전하전송소자 및 그 제조방법 | |
| JPH0272671A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH03259570A (ja) | 電荷転送素子およびその製造方法 | |
| JPH0294568A (ja) | 固体撮像装置の製造方法 | |
| JPS6020909B2 (ja) | 電荷結合素子の製造方法 | |
| US5024963A (en) | Method of fabricating a BCCD channel with stair-case doping by self-alignment | |
| JPH03233974A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPS59151467A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH0793362B2 (ja) | Ｃｍｏｓの製造方法 | |
| JPH0689903A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPS5935186B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2661143B2 (ja) | 集積回路装置とその製法 | |
| JPS63299275A (ja) | Ｍｏｓ半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |