KR20010110637A - 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법 - Google Patents

반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법 Download PDF

Info

Publication number
KR20010110637A
KR20010110637A KR1020010008017A KR20010008017A KR20010110637A KR 20010110637 A KR20010110637 A KR 20010110637A KR 1020010008017 A KR1020010008017 A KR 1020010008017A KR 20010008017 A KR20010008017 A KR 20010008017A KR 20010110637 A KR20010110637 A KR 20010110637A
Authority
KR
South Korea
Prior art keywords
photoresist
mask
manufacturing
wiring
etching
Prior art date
Application number
KR1020010008017A
Other languages
English (en)
Other versions
KR100395048B1 (ko
Inventor
마쯔누마다께시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010110637A publication Critical patent/KR20010110637A/ko
Application granted granted Critical
Publication of KR100395048B1 publication Critical patent/KR100395048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/58—Absorbers, e.g. of opaque materials having two or more different absorber layers, e.g. stacked multilayer absorbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 깊이가 다른 복수의 배선 요소를 효율적으로 제조하기 위한 반도체 장치의 제조 방법에 관한 것이다.
반도체 기판 상에 형성된 층간 절연막(14) 상에 저감도의 제1 포토레지스트(36), 및 고감도의 제2 포토레지스트(38)를 적층한다 (도 1의 (a) 내지 도 1의 (c)). 컨택트홀 대응하는 부분에 제1 투과율 부분(48)을 갖고, 상부 배선에 대응하는 부분에 제2 투과율 부분(50)을 갖는 사진 제판용 마스크(40)를 이용하여 제1 및 제2 포토레지스트(36, 38)를 동시에 노광한다 (도 1의 (d)). 이들을 현상하는 것으로, 컨택트홀과 상부 배선의 깊이의 차를 제1 및 제2 포토레지스트(36, 38)에 일체적으로 반영시킨다 (도 1의 (e)). 이것을 마스크로 하여 에칭을 행하여 컨택트홀 및 상부 배선을 형성한다.

Description

반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그 제조 방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, PHOTOLITHOGRAPHY MASK AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그 제조 방법에 관한 것으로, 특히, 깊이가 다른 복수의 배선 요소를 효율적으로 제조하는 데에 적합한 반도체 장치의 제조 방법 및 사진 제판용 마스크, 및 그와 같은 사진 제판용 마스크의 제조 방법에 관한 것이다.
반도체 장치에는, 컨택트 플러그나 배선등, 깊이나 패턴이 다른 복수의 배선 요소가 포함되어 있다. 종래의 제조 방법에서는, 통상, 패턴마다 사진 제판용 마스크를 작성하여, 각각의 배선 요소를 별개의 공정에서 형성하였다.
도 10은, 이러한 종래의 제조 방법의 순서를 설명하기 위한 단면도를 도시한다. 도 10에 있어서, 12는 반도체 기판, 14는 층간 절연막, 16은 하층 배선을 도시한다. 종래의 제조 방법에서는, 하층 배선(16) 상에 층간 절연막(14)이 형성된 후, 또 그 상층에, 도 10의 (a)에 도시한 바와 같이, 제1 포토레지스트(18)가 형성된다. 제1 포토레지스트(18)는, 층간 절연막(14)에 컨택트홀을 형성하기 위한 것이고, 도 11의 (a)에 도시한 바와 같은 제1 마스크(20)를 이용하여 패터닝된다.또한, 도 11의 (a)에 있어서는, 참조 번호 22를 붙여 도시하는 부분이 에칭의 대상이 되는 부분, 즉, 컨택트홀에 대응하는 부분이다.
제1 포토레지스트(18)를 마스크로 하여 에칭이 행해짐으로써, 도 10의 (b)에 도시한 바와 같이, 하층 배선(16)에 통하는 컨택트홀이 형성된다. 그리고, 그 내부에 금속 재료가 매립됨으로써, 컨택트 플러그(24)가 형성된다.
도 10의 (c)에 도시한 바와 같이, 컨택트 플러그(24)의 상층에는 층간 절연막(14)이 형성되고, 또한 그 상층에, 제2 포토레지스트(26)가 형성된다. 제2 포토레지스트(26)는, 층간 절연막(14)에 상층 배선용의 홈을 형성하기 위한 것이고, 도 11의 (b)에 도시한 바와 같은 제2의 마스크(28)를 이용하여 패터닝된다. 또한, 도 11의 (b)에 있어서는, 참조 부호 30을 붙여 도시하는 부분이 에칭의 대상이 되는 부분, 즉, 상층 배선용의 홈에 대응하는 부분이다.
제2 포토레지스트(26)를 마스크로 하여 에칭이 행해짐으로써, 도 10의 (d)에 도시한 바와 같이, 컨택트 플러그(24)의 상층에 상층 배선용의 홈(30)이 형성된다. 그리고, 그 홈(30) 속에 금속 재료가 매립됨으로써, 도 10의 (e)에 도시한 바와 같이, 컨택트 플러그(24)와 도통하는 상층 배선(34)이 형성된다.
상술한 바와 같이, 종래의 제조 방법에서는, 깊이 및 패턴이 다른 컨택트 플러그(24)와 상층 배선(34)이, 각각 별개의 사진 제판용 마스크를 이용하여, 별개의 공정에서 제조된다. 이 때문에, 종래의 제조 방법은, 이들의 배선 요소를 제조하기 위해 많은 공정을 필요로 하였다.
또한, 종래의 제조 방법은, 컨택트 플러그(24)를 위한 사진 제판과 상층 배선(34)을 위한 사진 제판이 따로따로 행해지기 때문에, 양자의 얼라인먼트에 어긋남을 생기게하기 쉽고, 반도체 장치에 전기적 문제점 (단락, 개방, 저항치의 변동등)을 발생시키기 쉽다고 하는 문제도 갖고 있었다.
본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 깊이나 패턴이 다른 복수의 배선 요소를 간단한 공정으로 정밀도 좋게 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 제1의 목적으로 한다.
또한, 본 발명은 깊이나 패턴이 다른 복수의 배선 요소를 간단한 공정으로 정밀도 좋게 형성하는데 있어서 유용한 사진 제판용 마스크를 제공하는 것을 제2의 목적으로 한다.
더욱, 본 발명은, 상기한 사진 제판용 마스크의 제조 방법을 제공하는 것을 제3의 목적으로 한다.
본 발명의 제1 양태에 따른 발명은, 깊이나 패턴이 다른 복수의 배선 요소를 구비한 반도체 장치의 제조 방법에 있어서,
반도체 기판 상에 형성된 소정막 상에, 감도가 다른 복수의 포토레지스트를 적층하는 단계와,
상기 복수의 배선 요소 각각이 형성될 부위에, 개개의 배선 요소의 깊이에 따른 강도로 노광광이 조사되도록, 상기 복수의 포토레지스트를 노광하는 단계와,
상기 복수의 포토레지스트를 현상하여, 개개의 포토레지스트를 원하는 형상으로 패터닝하는 단계와,
패터닝된 상기 복수의 포토레지스트를 마스크로 하여 상기 소정막을 에칭함으로써, 상기 복수의 배선 요소를 수용하는 스페이스를 형성하는 단계와,
상기 스페이스 속에 금속 재료를 매립하여 상기 복수의 배선 요소를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제2 양태에 따른 발명은, 제1 양태의 반도체 장치의 제조 방법에 있어서, 상기 복수의 포토레지스트는 하층측만큼 저감도 (포지티브 레지스트) 또는 고감도 (네가티브 레지스트)가 되도록 적층되는 것을 특징으로 한다.
본 발명의 제3 양태에 따른 발명은, 제1 및 제2 양태의 반도체 장치의 제조 방법에 있어서, 상기 복수의 포토레지스트를 노광하는 단계는, 개개의 배선 요소에 대응하는 부위에, 개개의 배선 요소의 깊이에 따른 투과율이 제공된 단일의 사진 제판용 마스크를 이용하여 행해지는 것을 특징으로 한다.
본 발명의 제4 양태에 따른 발명은, 제1 및 제2 양태의 반도체 장치의 제조 방법에 있어서, 상기 복수의 포토레지스트를 노광하는 단계는, 개개의 배선 요소에 대응하여 준비된 복수의 사진 제판용 마스크를 이용하여 행해지는 것을 특징으로 한다.
본 발명의 제5 양태에 따른 발명은, 제1 내지 제4 양태중 어느 하나의 반도체 장치의 제조 방법에 있어서,
상기 소정막은 적어도 하나의 배선 요소의 저면에 상당하는 위치에 에칭 스토퍼막을 구비하고,
상기 소정막을 에칭하는 단계는,
상기 하나의 배선 요소를 수용하는 스페이스를, 상기 스토퍼막을 이용하여 형성하는 서브 단계와,
상기 스토퍼막과 그 하층 막을 원하는 형상으로 에칭함으로써 상기 하나의 배선 요소에 비해 깊은 위치까지 연장하는 배선 요소를 형성하는 서브단계를 구비하는 것을 특징으로 한다.
본 발명의 제6 양태에 따른 발명은, 깊이나 패턴이 다른 n종류 (n은 3 이상의 정수)의 배선 요소를 형성하기 위한 사진 제판용 마스크에 있어서,
노광광을 투과시키는 기판과,
상기 기판상에 적층되는 n층의 차광막을 구비하고,
상기 n층의 차광막 각각은, 그 위에 적층된 차광막을 제거하기 위한 에칭에 대하여 높은 내성을 가짐과 함께, 소정의 형상으로 패터닝되어 있는 것을 특징으로 한다.
본 발명의 제7 양태에 따른 발명은, 제6 양태의 사진 제판용 마스크에 있어서, 상기 n층의 차광막으로서 Cr 막과 MoSi 막이 교대로 적층되어 있는 것을 특징으로 한다.
본 발명의 제8 양태에 따른 발명은, 깊이나 패턴이 다른 n종류 (n은 3 이상의 정수)의 배선 요소를 형성하기 위한 사진 제판용 마스크의 제조 방법에 있어서,
노광광을 투과시키는 기판 상에, 제1층에서 제n층까지, n층의 차광막을 순차 중첩하여 형성하는 단계와,
제i층 (i는 1 이상 n 이하의 모든 정수)의 차광막이, 깊은쪽에서부터 선택한i종류의 배선 요소 모두에 대응하는 형상이 되도록, 상기 n층의 차광막 각각을, 제 n층에서부터 순서대로 에칭하는 단계를 포함하고,
상기 n층의 차광막 각각은, 그 위에 적층된 차광막을 제거하기 위한 에칭에 대하여 높은 내성을 갖는 것을 특징으로 한다.
본 발명의 제9 양태에 따른 발명은, 제8 양태의 사진 제판용 마스크의 제조 방법에 있어서, 상기 n층의 차광막을 순차 중첩하여 형성하는 단계에서는, Cr 막과 MoSi 막이 교대로 적층되는 것을 특징으로 한다.
도 1은 본 발명의 실시 형태 1의 제조 방법을 설명하기 위한 도면.
도 2는 본 발명의 실시 형태 1의 제조 방법을 설명하기 위한 도면.
도 3은 본 발명의 실시 형태 1로 이용되는 사진 제판용 마스크의 평면도.
도 4는 도 3에 도시하는 사진 제판용 마스크의 제조 방법을 설명하기 위한 도면.
도 5는 본 발명의 실시 형태 2의 제조 방법을 설명하기 위한 도면.
도 6은 본 발명의 실시 형태 3의 제조 방법을 설명하기 위한 도면.
도 7은 본 발명의 실시 형태 4의 제조 방법을 설명하기 위한 도면.
도 8은 본 발명의 실시 형태 4로 이용되는 사진 제판용 마스크의 평면도.
도 9는 도 8에 도시하는 사진 제판용 마스크의 제조 방법을 설명하기 위한 도면.
도 10은 종래의 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 11은 종래의 반도체 장치의 제조 방법으로 이용되는 사진 제판용 마스크의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 반도체 기판
14 : 층간 절연막
16 : 하층 배선
36 : 제1 포토레지스트
38 : 제2 포토레지스트
40; 74 : 사진 제판용 마스크
42 : 기판
44 : 제1 차광막
46 : 제2 차광막
48; 76 : 제1 투과율 부분
50; 78 : 제2 투과율 부분
52; 82 : 차광 부분
54 : 컨택트홀
56 : 상층 배선용의 홈
58 : 금속 재료
60; 88; 90 : 컨택트 플러그
62 : 상층 배선
68 : 스토퍼막
70 : 제2 층간 절연막
72 : 제3 포토레지스트
80 : 제3 투과율 부분
84 : 깊은 컨택트홀
86 : 얕은 컨택트홀
이하, 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 또한, 각도면에 있어서 공통되는 요소에는, 동일한 부호를 붙여 중복하는 설명을 생략한다.
실시 형태 1.
도 1 및 도 2는 본 발명의 실시 형태 1의 제조 방법을 설명하기 위한 단면도로서, 보다 구체적으로는, ASIC 혹은 DRAM의 배선 부분을 추출한 단면도를 도시한다. 도 1 및 도 2에 있어서, 12는 반도체 기판, 14는 층간 절연막, 16은 하층 배선을 도시한다.
도 1의 (a)에 도시한 바와 같이, 본 실시 형태의 제조 방법에서는, 하층 배선(16)의 상층에 그 하층 배선(16)을 덮도록 층간 절연막(14)이 형성된다.
도 1의 (b)에 도시한 바와 같이, 하층 배선(16) 상에는, 비교적 감도가 낮은 제1 포토레지스트(36)가 도포된다. 본 실시 형태에서는, 일부 보호화한 폴리히드록시스틸렌(polyhydroxystyrene) 등에 감광재로서의 오늄염(onium salt) 등을 3%첨가한 화학 증폭 레지스트가 제1 포토레지스트(36)로서, 350 nm 내지 450 nm의 막 두께로 도포된다.
다음에, 도 1의 (c)에 도시한 바와 같이, 제1 포토레지스트(36) 상에, 비교적 감도가 높은 제2 포토레지스트(38)가 도포된다. 본 실시 형태에서는, 일부 보호화한 폴리히드록시스틸렌 등에 감광재로서의 오늄염 등을 20% 첨가한 화학 증폭 레지스트가, 제2 포토레지스트(38)로서, 700 nm 내지 800 nm의 막 두께로 도포된다.
또한, 본 실시 형태에서는, 감광재의 첨가량을 변화시키는 것으로 제1 포토레지스트(36)와 제2 포토레지스트(38)에 서로 다른 감도를 부여하고 있지만, 제1 포토레지스트(36)의 재질과 제2 포토레지스트(38)의 재질을 다르게 하여, 양자간의 감도에 차이를 제공하는 것도 좋다. 또한, 본 실시 형태에서는, 제1 포토레지스트(36) 상에 직접 제2 포토레지스트(38)를 도포하고 있지만, 양자의 경계가 혼화되어 버리는 경우에는, 양자 사이에 수용성 수지의 막등을 형성하는 것도 좋다.
다음에, 도 1의 (d)에 도시한 바와 같이, 사진 제판용 마스크(40)를 이용하여, 제1 및 제2 포토레지스트(36, 38)의 노광 처리가 행해진다. 본 실시 형태에 있어서, 상기한 노광 처리는, 파장을 248 nm의 노광광을 이용하여, 노광량 60 mJ/sec의 조건으로 행해진다.
도 3은, 본 실시 형태에 있어서 이용되는 사진 제판용 마스크(40)의 평면도를 도시한다. 도 1의 (d)에 도시한 사진 제판용 마스크(40)의 단면도는, 도 3에 있어서의 Id-Id 직선에 따라서 얻어진 단면도이다.
도 1의 (d)에 도시한 바와 같이, 사진 제판용 마스크(40)는, Si02등의 기판(42)과, 기판(42) 상에 형성된 제1 차광막(44) 및 제2 차광막(46)을 갖고 있다. 또한, 도 3에 도시한 바와 같이, 사진 제판용 마스크(40)는, 컨택트 플러그의 패턴에 대응하는 제1 투과율 부분(48)과, 배선의 패턴에 대응하는 제2 투과율 부분(50)과, 그들중 어드 것에도 속하지 않는 차광 부분(52)으로 구분되어 있다. 제1 투과율 부분(48)은, 제1 차광막(44)에도 제2 차광막(46)에도 덮여있지 않은 부분, 즉, 기판(42)이 노출한 부분에 대응하고 있다. 제2 투과율 부분(50)은, 제2 차광막(46)에만 덮혀진 부분에 대응하고 있다. 그리고, 차광 부분(52)은, 제1 차광막(44)과 제2 차광막(46)의 쌍방에 덮혀진 부분에 대응하고 있다. 또한, 사진 제판용 마스크(40)의 제조 방법에 대해서는 후에 상세히 설명한다.
사진 제판용 마스크(40)를 이용한 노광 처리에서는, 제1 투과율 부분(48)에 덮혀진 영역이 제1의 강도로 노광되고, 또한 제2 투과율 부분(50)에 덮혀진 영역이, 제1의 강도에 비하여 작은 제2의 강도로 노광된다. 그리고, 노광광은, 차광 부분(52)에 덮혀진 영역에는 도달하지 않는다. 본 실시 형태에 있어서, 제1 포토레지스트(36)나 제2 포토레지스트(38)의 감도, 및 제1 투과율 부분(48)이나 제2 투과율 부분(50)의 투과율은, 상술한 노광 처리에 의해, 제1 투과율 부분(48)에 덮혀진 영역에서는, 제1 포토레지스트(36) 및 제2 포토레지스트(38)의 쌍방이 감광하고, 또한, 제2 투과율 부분(50)에 덮혀진 영역에서는, 제2 포토레지스트(38)만이 감광하도록 설정되어 있다.
따라서, 사진 제판용 마스크(40)를 이용한 노광 처리가 실행되고, 계속해서 현상 처리가 실행되면, 도 1의 (e)에 도시한 바와 같이, 제1 포토레지스트(36)가 컨택트 플러그의 형상으로 패터닝되고 또한 제2 포토레지스트(38)가 배선의 형상으로 패터닝된다. 이와 같이, 본 실시 형태의 제조 방법에 따르면, 단 한번의 노광 처리를 행하여, 패턴이 다른 2 종류의 포토레지스트를 형성할 수가 있다.
다음에, 도 2의 (a)에 도시한 바와 같이, 제1 포토레지스트(36) 및 제2 포토레지스트(38)를 마스크로 하여 층간 절연막(l4)이 에칭된다. 상기한 에칭은, 포토레지스트(36, 38)가 에칭되지 않고, 층간 절연막(14)만이 에칭되는 조건으로 행해진다. 본 실시 형태에서는, 구체적으로는, 유자장(有磁場) RIE 장치를 이용하여, 압력 50mT, 에너지 1500W, 가스 유량비 C4F8/CH2F2/Ar= 5/4/500 sccm의 조건으로 상기한 에칭이 행해진다. 이러한 처리가 행해짐으로써, 하층 배선(16)에 통하는 컨택트홀(54)이 형성된다.
다음에, 제1 포토레지스트(36)를 제거할 수 있는 조건으로, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 40mT, 에너지 600W, 가스 유량비 CF4/Ar/02=40/200/10sccm의 조건으로, 에칭이 행해진다. 그 결과, 도 2의 (b)에 도시한 바와 같이, 제1 포토레지스트(36)가 배선의 형상 (제2 포토레지스트(38)의 형상)으로 패터닝된다. 상기한 에칭의 과정에서는, 제2 포토레지스트(38)의 막 두께도 감소한다. 그러나, 본 실시 형태에서는, 상기한 바와 같이, 제1 포토레지스트(36)의 도포 막 두께가 350nm 내지 450nm인데 대하여, 제2 포토레지스트(38)의도포 막 두께는 700nm 내지 800nm이다. 이 때문에, 본 실시 형태에서는, 제1 포토레지스트(36) 상에 충분한 막 두께로 제2 포토레지스트(38)를 잔존시키면서, 제1 포토레지스트(36)를 정밀도 좋게 배선의 형상으로 패터닝할 수가 있다.
다음에, 도 2의 (c)에 도시한 바와 같이, 제1및 제2 포토레지스트(36, 38)을 마스크로 하여 에칭이 행해진다. 여기서는, 층간 절연막(14)의 제거에 적합한 조건, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 40mT, 에너지 1700W, 가스 유량비 C4F8/CO/02/Ar= 8/50/5/250 sccm의 조건이 이용된다.
그 결과, 층간 절연막(14)에, 상부 배선용의 홈(56)이 형성된다. 또한, 본 실시 형태에 있어서, 도 2의 (a) 내지 도 2의 (c)를 참조하여 설명한 에칭 처리는, 반도체 웨이퍼를 에칭 챔버로부터 반출하지 않고 연속적으로 행할 수 있다.
도 2의 (d)에 도시한 바와 같이, 층간 절연막(l4) 상에 잔존하는 제1 및 제2 포토레지스트(36, 38)는, 홈(56)의 형성후에 제거된다. 계속해서, 컨택트홀(54)과 홈(56)이 매립되도록, 반도체 웨이퍼의 전면에 금속 재료(58)가 피착된다.
다음에, 도 2의 (e)에 도시한 바와 같이, 층간 절연막(14)의 상부에 피착된 불필요한 금속 재료가 CMP에 의해 제거된다. 그 결과, 컨택트홀(54)의 내부, 및 홈(56)의 내부에, 일체의 구조물로서 컨택트 플러그(60)와 상층 배선(62)이 형성된다.
상술한 바와 같이, 본 실시 형태의 제조 방법에서는, 제1 포토레지스트(36)와 제2 포토레지스트(38)가 한 번의 노광 처리로 동시에 노광된다. 이 때문에,본 실시 형태에서는, 제1 포토레지스트(36)의 패턴과, 제2 포토레지스트(38)의 패턴과의 얼라인먼트 어긋남이 생길 여지가 없다. 따라서, 본 실시 형태의 제조 방법에 따르면, 컨택트 플러그(60)와 상부 배선(58)과의 얼라인먼트 어긋남을 확실하게 방지할 수가 있다.
이와 같이, 본 실시 형태의 제조 방법에 따르면, 얼라인먼트 어긋남을 발생시키는 일없이, 일체의 구조물로서 컨택트 플러그(60)와 상층 배선(62)을 형성할 수가 있다. 이러한 콘택트 플러그(60)와 상층 배선(62)에 따르면, 전기적인 단락, 개방, 저항치의 변동 등의 발생을 충분히 억제할 수가 있다. 따라서, 본 실시 형태에 따르면, 간단한 공정으로 특성이 안정된 반도체 장치를 제조할 수가 있다.
상술한 바와 같이, 본 실시 형태의 제조 방법에서는, 2 종류의 포토레지스트를 적층시켜, 이들을 동시에 노광함으로써 도 1의 (e)에 도시하는 상태를 형성하고 있다. 그런데, 한번의 노광 처리로 도 1의 (e)에 도시하는 상태를 형성하기 위해서는, 반드시 2 종류의 포토레지스트를 이용할 필요는 없다. 즉, 도 1의 (e)에 근사하는 상태는, 예를 들면, 두껍게 도포된 단층의 포토레지스트를 사진 제판용 마스크(40)를 이용하여 노광함으로써도 얻을 수 있다.
그러나, 포토레지스트가 단층인 경우에는, 노광량의 변동이나, 마스크 투과율의 변동 등의 영향이, 현상후의 포토레지스트의 막 두께에 나타나기 쉽다. 이때문에, 포토레지스트가 단층인 경우에는, 컨택트 플러그를 형성하기 위한 레지스트층 (제1 포토레지스트(36)에 상당하는 층)과, 배선을 형성하기 위한 레지스트층(제2 포토레지스트(38)에 상당하는 층)에, 정밀도 좋게 원하는 막 두께를 부여하는 것이 곤란하다.
본 실시 형태의 제조 방법에는, 도 2의 (a)및 도 2의 (b)에 도시한 바와 같이, 제2 포토레지스트(38)를 마스크로 하여 제1 포토레지스트(36)를 에칭하는 공정이 포함되어 있다. 이 공정후에 층간 절연막(14) 상에 배선 형상으로 포토레지스트를 잔존시키기 위해서는, 제1 및 제2 포토레지스트(36, 38)의 막 두께를 정밀도 좋게 관리해 놓을 필요가 있다. 따라서, 단층의 포토레지스트가 이용되는 경우에는, 층간 절연막(14) 상에 배선의 형상으로 포토레지스트를 잔존시키는 것이 반드시 용이하지는 않다.
이것에 대하여, 본 실시 형태의 제조 방법에서는, 제1 포토레지스트(36)와 제2 포토레지스트(38)가 다른 감도를 갖고 있기 때문에, 이들의 막 두께를 정밀도좋게 관리하는 것이 가능하다. 이점, 본 실시 형태의 제조 방법은, 단층의 포토레지스트가 이용되는 경우에 비하여, 상층 배선을 정밀도 좋게 형성하는 데에 있어서 우수한 것이다.
또한, 본 실시 형태의 제조 방법에 있어서, 층간 절연막(14) 상에 배선의 형상으로 포토레지스트를 잔존시키기위해서는, 제1 포토레지스트(36)와 제2 포토레지스트(38)에 다른 에칭 특성을 부여하는 것이 유효이다. 즉, 제1 포토레지스트(36)에, 제2 포토레지스트(38)에 비하여 에칭되기 쉬운 특성을 부여하는 것이 유효하다.
포토레지스트가 단층인 경우에는, 포토레지스트의 하층과 상층의 선택비를다르게 하는 것은 할 수 없다. 이에 대하여, 본 실시 형태에서는, 제1 포토레지스트(36)와 제2 포토레지스트(38)의 선택비를 임의로 결정할 수가 있다. 따라서, 본 실시 형태의 제조 방법은, 단층의 포토레지스트가 이용되는 경우에 비하여 이점에서도 우수하다.
다음에, 도 4를 참조하여, 본 실시 형태에 있어서 이용되는 사진 제판용 마스크(40)의 제조 방법에 관해서 설명한다.
도 4는, 사진 제판용 마스크(40)의 제조 방법을 설명하기 위한 단면도를 도시한다. 또한, 도 4에 도시하는 각 단면도는, 도 3에 도시하는 IV-IV 직선에 따라서 얻어지는 단면도에 대응하고 있다.
사진 제판용 마스크(40)의 제조 공정에서는, 우선, 도 4의 (a)에 도시한 바와 같이, 기판(Si02)(42) 상에 제1 차광막(44)이 형성된다. 제1 차광막(44)에는, 사진 제판시에 사용되는 노광광의 투과율을 0으로 하여 얻는 막 두께가 주어진다. 본 실시 형태에서는, 제1 차광막(44)으로서 Cr 막이 80nm의 막 두께로 형성된다.
다음에, 도 4의 (b)에 도시한 바와 같이, 제1 차광막(44) 상에 포토레지스트(64)가 도포된다. 포토레지스트(64)는, 전자빔(EB)에 의한 묘화에 의해, 배선을 둘러싸는 형상, 즉, 도 3에 있어서의 차광 부분(52)의 형상으로 패터닝된다.
포토레지스트(64)를 마스크로 하는 에칭이 행해짐으로써, 제1 차광막(44)은, 도 4의 (c)에 도시한 바와 같이 차광 부분(52)의 형상으로 패터닝된다. 제1 차광막(44)의 패터닝이 종료하면, 그 위에 잔존하고 있는 포토레지스트64가 제거된다.
도 4의 (d)에 도시한 바와 같이, 기판(42)의 전면에, 제2 차광막(46)이 피착된다. 제2 차광막의 막 두께는, 사진 제판시에, 도 1의 (d)에 도시하는 제2 포토레지스트(38)만이 감광되도록 (제1 포토레지스트(36)는 감광하지 않는다), 노광광을 통과시키는 막 두께가 주어진다. 본 실시 형태에서는, 제2 차광막(46)으로서, Cr 막이 10nm의 막 두께로 형성된다. 또한, 본 실시 형태에서는, 제1 차광막(44)및 제2 차광막(46)을 함께 Cr 막으로 하고 있지만, 이들은 서로 다른 종류의 막이라도 좋다.
다음에, 기판(42)의 전면에 포토레지스트(66)가 도포된다. 포토레지스트(66)는, 도 4의 (e)에 도시한 바와 같이, 전자빔(EB)에 의한 묘화에 의해, 컨택트 플러그를 둘러싸는 형상, 즉, 도 3에 있어서의 제 l 투과율 부분(48)을 둘러싸는 형상으로 패터닝된다.
포토레지스트(66)를 마스크로 하는 에칭이 행해짐으로써, 제2 차광막(46)은, 도 4의 (f)에 도시한 바와 같이 제1 투과율 부분(48)을 둘러싸는 형상으로 패터닝된다. 제2 차광막(46)의 패터닝 후에, 그 위에 잔존하고 있는 포토레지스트(66)가 제거됨으로써, 제1 투과율 부분(48), 제2 투과율 부분(50), 및 차광 부분(52)으로 이루어지는 사진 제판용 마스크가 형성된다.
실시 형태 2.
다음에, 도 5를 참조하여 본 발명의 실시 형태 2에 대해 설명한다.
도 5는, 본 발명의 실시 형태 2의 제조 방법을 설명하기 위한 단면도를 도시한다. 본 실시 형태의 제조 방법에서는, 실시 형태 1의 경우와 마찬가지의 수법으로, 제1 포토레지스트(36) 및 제2 포토레지스트(38)가 동시에 원하는 형상으로 패터닝된다 (도 5의 (a)).
다음에, 도 5의 (b)에 도시한 바와 같이, 제1 포토레지스트(36) 및 제2 포토레지스트(38)를 마스크로 하여 층간 절연막(14)이 에칭된다. 상기한 에칭은, 포토레지스트(36, 38)가 에칭되지 않고, 층간 절연막(14)만이 에칭되는 조건으로 행해진다. 본 실시 형태에서는,구체적으로는, 유자장 RIE 장치를 이용하여, 압력 50mT, 에너지 1300W, 가스 유량비 C4F8/02/Ar= 9/2/500 sccm의 조건으로 상기한 에칭이 행해진다. 본 실시 형태에 있어서, 상기한 에칭은, 컨택트홀(54)의 하단이 하층 배선(16)으로부터 소정 길이의 위치가 될 때까지 행해진다.
다음에, 제1 포토레지스트(36)를 제거할 수 있는 조건으로, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 40mT, 에너지 600W, 가스 유량비 CF4/Ar/02= 40/200/10sccm의 조건으로, 에칭이 행해진다. 그 결과, 도 5의 (c)에 도시한 바와 같이, 제 l 포토레지스트(36)가 배선의 형상 (제2 포토레지스트(38)의 형상)으로 패터닝된다.
다음에, 도 5의 (d)에 도시한 바와 같이, 제1 및 제2 포토레지스트(36, 38)를 마스크로 하여 에칭이 행해진다. 여기서는, 층간 절연막(14)의 제거에 적합한 조건, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 40mT, 에너지 1700W, 가스 유량비 C4F8/C0/02/Ar= 8 /50/5/250 sccom의 조건이 이용된다.
그 결과, 층간 절연막(14)에, 상부 배선용의 홈(56)이 형성된다. 본 실시 형태에서는, 이러한 에칭에 의해, 컨택트홀(54)이 하층 배선(16)에 도달한다.
이후, 실시 형태 1의 경우와 마찬가지의 처리가 실행됨으로써, 컨택트홀(54)의 내부, 및 홈(56)의 내부에, 일체의 구조물로서 컨택트 플러그(60)와 상층 배선(62)이 형성된다 (도 5의 (e) 및 도 5의 (f)).
본 실시 형태의 제조 방법에 따르면, 실시 형태 1의 경우와 마찬가지의 효과가 얻어지는 것 외에, 컨택트홀(54)이 형성되는 과정에서, 하층 배선(54)등이 입는 손상을, 실시 형태 1의 경우에 비하여 줄일 수 있다. 이 때문에, 본 실시 형태의 제조 방법에 따르면, 실시 형태 1의 경우에 비하여, 더욱 반도체 장치의 특성을 안정화시킬 수 있다.
실시 형태 3.
다음에, 도 6을 참조하여 본 발명의 실시 형태 3에 대해 설명한다.
도 6은, 본 발명의 실시 형태 3의 제조 방법을 설명하기 위한 단면도를 도시한다. 도 6의 (a)에 도시한 바와 같이, 본 실시 형태에서는,층간 절연막(14) 상에 실리콘 질화막(SiN 막) 등의 스토퍼막(68)이 형성되고, 더욱 그 위에 제2 층간 절연막(70)이 형성된다. 제1 포토레지스트(36) 및 제2포토레지스트(38)는, 제2 층간 절연막(70)의 상층에서, 실시 형태 1의 경우와 마찬가지의 수법으로 동시에 패터닝된다.
제1 포토레지스트(36) 및 제2 포토레지스트(38)를 마스크로 하여 제2 층간 절연막(70) 및 스토퍼막(68)이 에칭된다. 상기한 에칭의 과정에서, 적어도 홀이스토퍼막(68)에 도달하는 단계에서는, 스토퍼막(68)의 제거에 적합한 에칭 조건으로, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 60mT, 에너지 700W, 가스 유량비 CH2F2/Ar= 50/100sccm의 조건으로 에칭이 행해진다. 또한, 이 조건은, 포토레지스트가 제거되지 않은 조건일 필요는 없다. 상기한 에칭의 결과, 도 6의 (b)에 도시한 바와 같이 스토퍼막(70)을 관통하는 컨택트홀(54)이 형성된다.
다음에, 에칭 조건이, 스토퍼막(68)이 제거되지 않고, 층간 절연막(14) 및 제2 층간 절연막(70)만이 제거되는 조건, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 50mT, 에너지 l500W, 가스 유량비 C4F8/CH2F2/Ar= 5/4/500sccm의 조건으로 변경된다. 도 6의 (c)에 도시한 바와 같이, 스토퍼막(68)은, 에칭의 진행을 멈추는 스토퍼로서 기능한다. 그 결과, 제2 층간 절연막(70)의 층내에는, 상층 배선용의 홈(56)이 균일한 깊이로 형성된다.
상기한 에칭은, 컨택트홀(54)이 하층 배선(16)에 도달할 때까지 속행된다. 그 결과, 도 6의 (d)에 도시하는 상태가 형성된다.
이후, 실시 형태 1 또는 2의 경우와 마찬가지의 처리가 실행됨으로써, 컨택트홀(54)의 내부, 및 홈(56)의 내부에, 일체의 구조물로서 컨택트 플러그(60)와 상층 배선(62)이 형성된다 (도 6의 (e) 및 도 6의 (f)).
본 실시 형태의 제조 방법에 따르면, 실시 형태 2의 경우와 마찬가지의 효과가 얻어지는 것 외에, 상층 배선(62)과 하층 배선(16)과의 사이에 개재하는 층간 절연막(14)의 두께를 반도체 웨이퍼의 전면에서 거의 균일하게 할 수 있다. 또한, 본 실시 형태에서는, 컨택트홀(54)의 에칭량만을 고려하여 홈(56)과 컨택트홀(54)을 에칭하면 족하기 때문에, 그 에칭을 용이하게 실효할 수가 있다. 이 때문에, 본 실시 형태의 제조 방법에 따르면, 실시 형태 1 또는 2의 경우에 비하여, 더욱 반도체 장치의 제조 공정을 간단화할 수가 있다.
실시 형태 4.
다음에, 도 7 내지 도 9를 참조하여 본 발명의 실시 형태 4에 대해 설명한다. 상술한 실시 형태 1 내지 3에서는, 깊이나 패턴이 다른 배선 요소가 2 종류인 경우에 관해서 설명하였지만, 본 실시 형태에서는, 그와 같은 배선 요소가 3 종류 존재하는 경우에 관해서 설명한다. 3 종류상의 배선 요소는, 상술한 실시 형태 1 내지 3중 어느 하나를 기초로서도 제조할 수가 있지만, 여기서는, 이들의 대표예 로서, 실시 형태 2의 방법을 응용한 제조 방법에 관해서 설명한다.
도 7은, 본 발명의 실시 형태 4의 제조 방법을 설명하기 위한 단면도를 도시한다. 도 7의 (a)에 도시한 바와 같이, 본 실시 형태의 제조 방법에서는, 층간 절연막(14) 상층에, 제1 내지 제3 포토레지스트(36, 38, 72)가 형성된다. 제1 포토레지스트(36)는, 이들 3종의 레지스트 중에서 가장 낮은 감도를 갖고, 또한, 제3 포토레지스트(72)는, 이들 3종의 레지스트 중에서 가장 높은 감도를 갖고 있다.
제1 내지 제3 포토레지스트(36, 38, 72)는, 도 8에 도시하는 사진 제판용 마스크(74)를 이용하여 동시에 노광된다. 사진 제판용 마스크(74)는, 도 3에 도시하는 마스크(40)와 같이, Si02등의 기판과, 각각 원하는 형상으로 패터닝된 복수의차광막으로 구성되어 있고, 깊은 컨택트 플러그의 패턴에 대응하는 제1 투과율 부분(76)과, 얕은 컨택트 플러그의 패턴에 대응하는 제2 투과율 부분(78)과, 배선의 패턴에 대응하는 제3투과율 부분(80)과, 이들중 어느 하나에도 속하지 않은 차광 부분(82)으로 구분되어 있다. 또한, 사진 제판용 마스크(40)의 제조 방법에 대해서는, 후에 상세히 설명한다.
사진 제판용 마스크(74)를 이용한 노광 처리에서는, 제1 투과율 부분(76)에 덮혀진 영역이 제1의 강도로 노광되고, 제2 투과율 부분(78)에 덮혀진 영역이, 제1의 강도에 비하여 작은 제2의 강도로 노광되고, 또한, 제3투과율 부분(80)에 덮혀진 영역이, 제2의 강도에 비하여 작은 제3의 강도로 노광된다. 그리고, 노광광은, 차광 부분(82)에 덮혀진 영역에는 도달하지 않는다. 본 실시 형태에 있어서, 제1 내지 제3 포토레지스트(36, 38, 72)의 감도, 및 제1 내지 제3 투과율 부분(76, 78, 80)의 투과율은, 상술한 노광 처리에 의해, 제1 투과율 부분(76)에 덮혀진 영역에서는, 제1 내지 제3 포토레지스트(36, 38, 72)의 모두가 감광하여, 제2 투과율 부분(78)에 덮혀진 영역에서는, 제2 및 제3 포토레지스트(38, 72)가 감광하고 또한, 제3 투과율 부분(80)에 덮혀진 영역에서는, 제3 포토레지스트(72)만이 감광하도록 설정되어 있다.
따라서, 사진 제판용 마스크(74)를 이용한 노광 처리가 실행되고, 계속해서 현상 처리가 실행되면, 도 7의 (a)에 도시한 바와 같이, 제1 포토레지스트(36)가 깊은 컨택트 플러그의 형상으로 패터닝되고, 제2 포토레지스트(38)가 깊은 컨택트 플러그 및 얕은 컨택트 플러그의 형상으로 패터닝되고, 또한, 제3포토레지스트(72)가 배선의 형상으로 패터닝된다. 이와 같이, 본 실시 형태의 제조 방법에 따르면, 단 한번의 노광 처리에 의해, 패턴이 다른 3 종류의 포토레지스트를 형성할 수가 있다.
다음에, 도 7의 (b)에 도시한 바와 같이, 제1 내지 제3 포토레지스트(36, 38, 72)를 마스크로 하여 층간 절연막(14)이 에칭된다. 상기한 에칭은, 포토레지스트(36, 38, 72)가 에칭되지 않고, 층간 절연막(14)만이 에칭되는 조건으로 행해진다. 본 실시 형태에서는, 구체적으로는, 유자장 RIE 장치를 이용하여, 압력 50mT, 에너지 1300W, 가스 유량비 C4F8/02/Ar= 9/2/500 sccm의 조건으로 상기한 에칭이 행해진다. 상기한 에칭은, 깊은 컨택트홀(84)의 저면이, 반도체 기판(12)으로부터 소정 길이의 위치에 도달할 때까지 계속된다.
다음에, 제1 포토레지스트(36)를 제거할 수 있는 조건 (압력 40mT, 에너지 600W, 가스 유량비 CF4/Ar/O2= 40/200/10 sccm의 조건)으로 에칭이 행해진다. 그 결과, 도 7의 (c)에 도시한 바와 같이, 제1 포토레지스트(36)에, 얕은 컨택트홀의 패턴이 형성된다.
에칭 조건이, 또 층간 절연막(14)의 제거에 적합한 조건 (압력 40mT, 에너지 60 0W, 가스 유량비 CF4/Ar/02=40/200/8 sccm의 조건)으로 에칭이 행해진다. 그 결과, 도 7(d)에 도시한 바와 같이, 얕은 컨택트홀(86)이 형성된다. 상기한 에칭은, 얕은 컨택트홀(86)의 저면이, 하층 배선(16)으로부터 소정 길이의 위치에 도달할 때까지 계속된다. 또한, 얕은 컨택트홀을 형성하기 위한 조건은, 깊은 컨택트홀을 형성하기 위한 조건과 동일할 필요는 없다.
다음에, 제1 및 제2 포토레지스트(36, 38)를 제거할 수 있는 조건 (압력 40mT, 에너지 700W, 가스 유량비 CF4/Ar/O2=40/200 /16sccm의 조건)으로 에칭이 행해진다. 그 결과, 도 7의 (e)에 도시한 바와 같이, 제1및 제2 포토레지스트(36, 38)가 배선의 형상으로 패터닝된다. 또한, 이번에 이용되는 에칭 조건은, 제1 포토레지스트(36)에 얕은 컨택트홀의 형상을 형성하기 위한 조건과 동일할 필요는 없다.
에칭 조건이, 또 층간 절연막(14)의 제거에 적합한 조건 (압력 40mT, 에너지 1700W, 가스 유량비 C4F8/C0/02/Ar= 5/50/5/250sccm의 조건)으로 에칭이 행해진다. 그 결과, 도 7의 (f)에 도시한 바와 같이, 층간 절연막(14)의 층내에 상층 배선용의 홈(56)이 형성된다. 본 실시 형태에서는,이 때, 깊은 컨택트홀(84)의 저면이 반도체 기판(12)에 도달하고, 또한, 얕은 컨택트홀(86)의 저면이 하층 배선(16)에 도달한다.
이후, 실시 형태 1 내지 3의 경우와 마찬가지의 처리가 실행됨으로써, 깊은 컨택트홀(84)의 내부, 얕은 컨택트홀(86)의 내부, 및 상층 배선용의 홈(56)의 내부에, 일체의 구조물로서 컨택트 플러그(88, 90)와 상층 배선(62)이 형성된다 (도 7의 (g) 및 도 7의 (h)).
이와 같이, 본 실시 형태의 제조 방법에 따르면, 깊이나 패턴이 다른 3 종류의 배선 요소를, 단 한번의 노광 처리에 의해, 일체적인 구조물로서 제조할 수가있다. 따라서, 본 실시 형태의 제조 방법에 따르면, 3 종류의 배선 요소를 구비한 반도체 장치에, 안정된 전기적 특성을 부여할 수가 있다.
그런데, 상술한 실시 형태 3에서는, 3 종류의 배선 요소를 형성하고 있지만, 형성할 수 있는 배선 요소의 종류는 3 종류 이하로 한정되는 것이 아니다. 즉, 층간 절연막(14) 상에 적층하는 포토레지스트를 4층 이상으로 하고, 사진 제판용 마스크 상에 4 종류 이상의 다른 투과율 부분을 형성하면, 보다 많은 배선 요소를 형성하는 일이 가능하다.
다음에, 도 9를 참조하여, 본 실시 형태에 있어서 이용되는 사진 제판용 마스크(72)의 제조 방법에 관해서 설명한다.
도 9는, 사진 제판용 마스크(72)의 제조 방법을 설명하기 위한 단면도를 도시한다. 사진 제판용 마스크(72)의 제조 공정에서는, 우선, 도 9의 (a)에 도시한 바와 같이, 기판(Si02)(88) 상에 제1 차광막(90), 제2 차광막(92), 및 제3 차광막 (94)이 형성된다. 제2 차광막(92)은, 제3 차광막(94)의 에칭시에 제거되기 어려운 재료로 구성된다. 또한, 제1 차광막(90)은, 제2 차광막(92)의 에칭시에 제거되기 어려운 재료로 구성된다. 본 실시 형태에서는, 제1 차광막(90)으로서 Cr 막이 10nm의 막 두께로, 제2 차광막(92)으로서 MoSi막이 10nm의 막 두께로, 또한 제3 차광막(94)으로서 Cr 막이 100nm의 막 두께로 형성된다. 또한, 차광막의 종류는 Cr과 MoSi에 한정되는 것이 아니고, 또한, 3 종류의 차광막을 전부 서로 다른 종류의 재료로 구성해도 좋다.
다음에, 도 9의 (b)에 도시한 바와 같이, 제3 차광막(44) 상에 포토레지스트(96)가 도포된다. 포토레지스트(96)는, 전자 빔(EB)에 의한 묘화에 의해, 배선을 둘러싸는 형상, 즉, 도 8에 있어서의 차광 부분(82)의 형상으로 패터닝된다.
포토레지스트(96)를 마스크로 하여, 제3 차광막(94)의 제거에 적합한 조건 (예를 들면, 압력 50mT, 가스 유량비 Cl2/02= 80/20 sccm, 에칭 시간 600sec의 조건)으로 에칭이 행해진다. 그 결과, 제3 차광막(94)은, 도 9의 (c)에 도시한 바와 같이 차광 부분(82)의 형상으로 패터닝된다. 이 때, 에칭에 선택성이 있기 때문에, 제2 차광막(92)은 에칭되지 않는다. 제3 차광막(94)의 패터닝이 종료하면, 그 위에 잔존하고 있는 포토레지스트(96)가 제거된다.
다음에, 기판(70)의 전면에 포토레지스트(98)가 도포된다. 포토레지스트(98)는, 전자 빔(EB)에 의한 묘화에 의해, 도 9의 (d)에 도시한 바와 같이, 깊은 컨택트 플러그, 및 얕은 컨택트 플러그를 둘러싸는 형상, 즉, 도 8에 있어서의 제1 투과율 부분(76) 및 제2 투과율 부분(78)을 둘러싸는 형상으로 패터닝된다.
포토레지스트(96)를 마스크로 하여, 제2 차광막(92)의 제거에 적합한 조건 (예를 들면, 압력 50mT, 가스 유량비 CF4/02/N2/= 100/5/20sccm, 에칭 시간 300sec의 조건)으로 에칭이 행해진다. 그 결과, 제2 차광막(92)은, 도 9의 (e)에 도시한 바와 같이, 제1 투과율 부분(76) 및 제2 투과율 부분(78)을 둘러싸는 형상으로 패터닝된다. 이 때, 에칭에 선택성이 있기 때문에, 제1 차광막(90)은 에칭되지 않는다. 제2 차광막(92)의 패터닝이 종료하면, 그 위에 잔존하고 있는 포토레지스트(98)가 제거된다.
다음에, 기판(70)의 전면에, 다시 포토레지스트(100)가 도포된다. 포토레지스트(100)는, 전자 빔(EB)에 의한 묘화에 의해, 도 9의 (f)에 도시한 바와 같이, 깊은 컨택트 플러그를 둘러싸는 형상, 즉, 도 8에 있어서의 제1 투과율 부분(76)을 둘러싸는 형상으로 패터닝된다.
포토레지스트(100)를 마스크로 하여, 제1 차광막(90)의 제거에 적합한 조건(예를 들면, 압력 50mT, 가스 유량비 Cl2/02= 80/20sccm, 에칭 시간 60sec의 조건)으로 에칭이 행해진다. 그 결과, 제1 차광막(90)은, 도 9의 (g)에 도시한 바와 같이, 제1 투과율 부분(76)을 둘러싸는 형상으로 패터닝된다. 제1 차광막(90)의 패터닝이 종료한 후, 그 위에 잔존하고 있는 포토레지스트(100)가 제거됨으로써, 제1 투과율 부분(76), 제2 투과율 부분(78), 제3투과율 부분(80), 및 차광 부분(82)으로 이루어진 사진 제판용 마스크(70)가 형성된다.
상술한 제조 방법에 따르면, 에칭의 선택성을 이용하여, 개개의 차광막의 막 두께를 정밀도 좋게 관리할 수가 있다. 사진 제판용 마스크(70)의 각부의 투과율은, 개개의 부분을 덮는 차광막의 막 두께에 의해 결정되기 때문에, 제1 내지 제3 차광막의 막 두께가 정밀도 좋게 관리될 수 있으면, 각부의 투과율을 정밀도 좋게 원하는 치수로 할 수 있다. 이와 같이, 서로 다른 종류의 차광막을 적층시켜 이들을 에칭하는 것에 따르면, 복수의 투과율을 갖는 마스크를 용이하게 제조할 수가 있다.
또한, 3 종류 이상의 투과율을 갖는 마스크의 제조 방법은, 도 9를 참조하여 설명한 방법에 한정되는 것이 아니다. 예를 들면, 도 4를 참조하여 설명한 사진 제판용 마스크(40)의 제조 방법을 기초로 하여, 차광막의 형성과 에칭을 반복하는 것에 따라서도, 3 종류 이상의 투과율을 갖는 마스크를 제조하는 것은 가능하다.
그런데, 상술한 실시 형태 1 내지 4에서는, 적층된 복수의 포토레지스트를, 투과율이 다른 복수의 영역을 갖는 사진 제판용 마스크를 사용하여 한번에 노광하는 것으로 하고 있지만, 포토레지스트의 노광 방법은 이것에 한정되는 것은 아니다. 즉, 얼라인먼트 어긋남의 방지 효과를 얻는 것은 할 수 없지만, 적층된 포토레지스트를, 도 11에 도시한 바와 같은 패턴마다 준비된 복수의 마스크를 사용하여 노광하는 것도 좋다. 이 경우, 개개의 마스크마다 노광 조건 (노광광의 파장이나 노광량등)을 조정할 수 있기 때문에, 복수의 포토레지스트의 각각을, 용이하게 원하는 상태로 감광시킬 수 있다.
또한, 상술한 실시 형태 1∼4에서는, 제1 내지 제3 포토레지스트(36, 38,72)가 포지티브 레지스트로 한정되어 있지만, 본 발명은 이것에 한정되는 것은 아니고, 제1 내지 제3 포토레지스트(36, 38, 72)는 네가티브 레지스트로서도 좋다. 이 경우에는, 포토레지스트의 감도를 하층만큼 낮게 함으로써, 실시 형태 1∼4의 경우와 마찬가지의 효과, 즉, 제1 내지 제3 포토레지스트의 고정밀도의 패터닝을 가능하게 하는 효과를 얻을 수 있다.
본 발명은 이상 설명한 바와 같이 구성되어 있기 때문에, 이하에 도시한 바와 같은 효과를 발휘한다.
본 발명에 따르면, 반도체 기판 상에 적층된 복수의 포토레지스트에 대하여, 복수의 강도로 노광광을 조사할 수가 있다. 이 때, 개개의 포토레지스트가 서로 다른 감도를 갖기 때문에, 노광에 의해 감광되는 부분과 감광되지 않은 부분을, 각층의 경계에서 구분할 수가 있다. 이 때문에, 각층의 포토레지스트를 각각 원하는 형상으로 패터닝하여, 형성하여야 할 복수의 배선 요소가 깊이의 차이를, 복수의 포토레지스트의 두께 방향으로 정밀도 좋게 반영시킬 수 있다. 이와 같이 패터닝된 복수의 포토레지스트를 마스크로 하여 에칭을 행하면, 깊이나 패턴이 다른 복수의 배선 요소를 용이하게 형성할 수가 있다.
본 발명에 따르면, 포토레지스트로서 포지티브 레지스트가 이용되는 경우에는, 하층만큼 감도가 낮게 되도록 복수의 레지스트가 적층된다. 이 경우, 하층의 포토레지스트를 감광시키지않고서 그 상층의 포토레지스트를 감광시키는 것이 용이해지기 때문에, 복수의 배선 요소의 깊이의 차이를, 용이하고 또한 정확하게, 포토레지스트에 반영시키는 것이 가능해진다. 또한, 포토레지스트로서 네가티브 레지스트가 이용되는 경우에는, 하층만큼 감도가 높게되도록 복수의 레지스트가 적층된다. 이 경우, 상층의 포토레지스트를 감광시키지 않고서 하층의 포토레지스트를 감광시키는 것이 용이해 지기 때문에, 복수의 배선 요소의 깊이의 차이를, 용이하고 또한 정확하게, 포토레지스트에 반영시키는 것이 가능해진다.
본 발명에 따르면, 복수의 포토레지스트에 대한 노광광의 조사를, 투과율이 다른 복수의 부분을 갖는 단일의 마스크를 사용하여 한번에 행할 수 있다. 따라서, 본 발명에 따르면, 복수의 배선 요소를 갖는 반도체 장치를, 적은 공정수로 제조할 수가 있다.
본 발명에 따르면, 복수의 포토레지스트에 대한 노광광의 조사를, 개개의 배선 요소에 대응하여 준비된 복수의 사진 제판용 마스크를 이용하여 행할 수 있다. 이 경우, 사진 제판용 마스크마다 노광 조건이 조정될 수 있기 때문에, 복수의 포토레지스트 각각에 대한 노광량을 미세 조정하는 것이 가능해진다. 따라서, 본 발명에 따르면, 복수의 배선 요소의 깊이의 차이를, 정확하게 포토레지스트에 반영시킬 수 있다.
본 발명에 따르면, 특정한 배선 요소의 스페이스를, 스토퍼막을 이용하여 형성할 수가 있다. 이 때문에, 본 발명에 따르면, 그 특정한 배선 요소를, 용이하게, 정밀도 좋게 형성할 수가 있다.
본 발명에 따르면, 기판 상에 3층 이상의 차폐막이 형성되어 있기 때문에, 4 종류 이상의 투과율을 실현할 수가 있다. 개개의 차폐막은, 각각그 상층의 차폐막이 에칭될 때에 제거되지 않는다. 이 때문에, 본 발명의 사진 제판용 마스크에 따르면, 4 종류 이상의 투과율을 갖고 또한 개개의 투과율이 정밀도 좋게 관리된 사진 제판용 마스크를 실현할 수가 있다.
본 발명에 따르면, 복수의 차폐막으로서, Cr과 MoSi가 교대로 적층되어 있다. 이들 차폐막은, 상호 에칭에 대하여 높은 내성을 갖고 있다. 따라서, 본발명에 따르면, 사진 제판용 마스크에 있어서의 4 종류 이상의 투과율을 정밀도 좋게 관리할 수가 있다.
본 발명에 따르면, 기판 상에 n층의 차폐막이 형성된 후, 제n 층의 차폐막이, 모든 배선 요소에 대응하는 형상으로 패터닝된다. 이후, 제 n-1층의 차폐막으로부터 제1층의 차폐막까지가, 각각 원하는 형상으로 순차 형성된다. 그 결과, 복수 4종류 이상의 투과율을 갖는 사진 제판용 마스크를 용이하게 실현할 수가 있다.
본 발명에 따르면, 복수의 차폐막으로서, Cr와 MoSi가 교대로 적층되어 있다. 이들 차폐막은, 상호 에칭에 대하여 높은 내성을 갖고 있다. 따라서, 본 발명에 따르면, 4 종류 이상의 투과율을 갖는 사진 제판용 마스크를 용이하게 제조할 수가 있다.

Claims (3)

  1. 깊이나 패턴이 다른 복수의 배선 요소를 구비한 반도체 장치의 제조 방법에 있어서,
    반도체 기판 상에 형성된 소정막 상에, 감도가 다른 복수의 포토레지스트를 적층하는 단계와,
    상기 복수의 배선 요소 각각이 형성될 부위에, 개개의 배선 요소의 깊이에 따른 강도로 노광광이 조사되도록, 상기 복수의 포토레지스트를 노광하는 단계와,
    상기 복수의 포토레지스트를 현상하여, 개개의 포토레지스트를 원하는 형상으로 패터닝하는 단계와,
    패터닝된 상기 복수의 포토레지스트를 마스크로 하여 상기 소정막을 에칭함으로써, 상기 복수의 배선 요소를 수용하는 스페이스를 형성하는 단계와,
    상기 스페이스 속에 금속 재료를 매립하여 상기 복수의 배선 요소를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 깊이나 패턴이 다른 n 종류(n은 3 이상의 정수)의 배선 요소를 형성하기 위한 사진 제판용 마스크에 있어서,
    노광광을 투과시키는 기판과,
    상기 기판 상에 적층되는 n층의 차광막을 구비하며,
    상기 n층의 차광막 각각은, 그 위에 적층된 차광막을 제거하기 위한 에칭에 대하여 높은 내성을 가짐과 함께, 소정의 형상으로 패터닝되어 있는 것을 특징으로 하는 사진 제판용 마스크.
  3. 깊이나 패턴이 다른 n종류 (n은 3 이상의 정수)의 배선 요소를 형성하기 위한 사진 제판용 마스크의 제조 방법에 있어서,
    노광광을 투과시키는 기판 상에, 제1층에서 제n 층까지, n층의 차광막을 순차 중첩하여 형성하는 단계와,
    제i층 (i는 1 이상 n 이하의 모든 정수)의 차광막이, 깊은쪽에서부터 선택한 i종류의 배선 요소의 모두에 대응하는 형상이 되도록, 상기 n 층의 차광막 각각을 제n층에서부터 순서대로 에칭하는 단계를 포함하며,
    상기 n층의 차광막 각각은, 그 위에 적층된 차광막을 제거하기 위한 에칭에 대하여 높은 내성을 갖는 것을 특징으로 하는 사진 제판용 마스크의 제조 방법.
KR10-2001-0008017A 2000-06-07 2001-02-17 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법 KR100395048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000171330A JP2001351849A (ja) 2000-06-07 2000-06-07 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
JP2000-171330 2000-06-07

Publications (2)

Publication Number Publication Date
KR20010110637A true KR20010110637A (ko) 2001-12-13
KR100395048B1 KR100395048B1 (ko) 2003-08-19

Family

ID=18673899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008017A KR100395048B1 (ko) 2000-06-07 2001-02-17 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법

Country Status (3)

Country Link
US (1) US6482554B2 (ko)
JP (1) JP2001351849A (ko)
KR (1) KR100395048B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210137249A (ko) * 2019-04-11 2021-11-17 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스들을 위한 다중-깊이 막

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797456B1 (en) * 2002-08-01 2004-09-28 Integrated Device Technology, Inc. Dual-layer deep ultraviolet photoresist process and structure
KR100489521B1 (ko) * 2002-09-09 2005-05-16 동부아남반도체 주식회사 복수레벨의 패턴 형성을 위한 래티클
EP1489460A3 (en) * 2003-06-20 2008-07-09 FUJIFILM Corporation Light-sensitive sheet comprising support, first light-sensitive layer and second light-sensitive layer
US7014962B2 (en) * 2003-09-13 2006-03-21 Chartered Semiconductor Manufacturing, Ltd Half tone alternating phase shift masks
US7288366B2 (en) * 2003-10-24 2007-10-30 Chartered Semiconductor Manufacturing Ltd. Method for dual damascene patterning with single exposure using tri-tone phase shift mask
WO2005073812A1 (ja) * 2004-02-02 2005-08-11 Tokyo Ohka Kogyo Co., Ltd. ホトマスク用ホトレジスト組成物、レジストパターン形成方法及びホトマスクの製造方法
JP2006030971A (ja) * 2004-06-15 2006-02-02 Techno Network Shikoku Co Ltd フォトリソグラフィー方法
US7223527B2 (en) * 2005-04-21 2007-05-29 Winbond Electronics Corp. Immersion lithography process, and structure used for the same and patterning process
WO2011018839A1 (ja) * 2009-08-11 2011-02-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US8791024B1 (en) * 2013-05-14 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to define multiple layer patterns using a single exposure
KR20160020856A (ko) 2014-08-14 2016-02-24 김선이 방범방충창
CN104934446B (zh) * 2015-06-24 2018-09-04 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
KR101811621B1 (ko) 2015-07-06 2017-12-27 주식회사 창문에안전 방충망 설치가 용이한 방충창틀
KR101754956B1 (ko) 2015-09-21 2017-07-26 주식회사 창문에안전 방범방충창
US11764062B2 (en) 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247655A (ja) * 1988-08-09 1990-02-16 Fujitsu Ltd フォトマスク
JPH04194939A (ja) * 1990-11-27 1992-07-14 Matsushita Electric Ind Co Ltd マスク形成方法およびパターン形成方法
JPH09246375A (ja) 1996-03-07 1997-09-19 Hitachi Ltd 配線形成方法および半導体装置の製造方法
US5753417A (en) * 1996-06-10 1998-05-19 Sharp Microelectronics Technology, Inc. Multiple exposure masking system for forming multi-level resist profiles
US5914202A (en) * 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
JPH11224898A (ja) 1998-02-05 1999-08-17 Rohm Co Ltd レジストを用いた溝穴形成方法
JPH11289010A (ja) 1998-04-01 1999-10-19 Sony Corp 多層配線の形成方法
KR20000041874A (ko) * 1998-12-23 2000-07-15 김영환 미세패턴 형성을 위한 마스크 및 그의 제작방법
US6355399B1 (en) * 2000-01-18 2002-03-12 Chartered Semiconductor Manufacturing Ltd. One step dual damascene patterning by gray tone mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210137249A (ko) * 2019-04-11 2021-11-17 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스들을 위한 다중-깊이 막

Also Published As

Publication number Publication date
US20010053486A1 (en) 2001-12-20
US6482554B2 (en) 2002-11-19
JP2001351849A (ja) 2001-12-21
KR100395048B1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
KR100395048B1 (ko) 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법
KR100562189B1 (ko) Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인
US8241838B2 (en) Method of manufacturing semiconductor device
US5354632A (en) Lithography using a phase-shifting reticle with reduced transmittance
KR20090131889A (ko) 반도체소자의 미세패턴 형성방법
KR100810895B1 (ko) 반도체 소자 및 그 제조방법
JP2000012541A (ja) 半導体装置の製造方法
JP2001083688A (ja) フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
KR100694422B1 (ko) 반도체소자의 제조방법
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100685595B1 (ko) 반도체소자의 제조방법
US6677240B1 (en) Method for patterning dense and isolated features on semiconductor devices
KR100834267B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR20090069091A (ko) 오버레이 버니어 형성 방법
KR19990003882A (ko) 반도체 장치의 미세 패턴 형성방법
JP2006148003A (ja) 半導体装置の製造方法及び半導体装置
JP4589681B2 (ja) 半導体デバイスの形成方法
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR100505421B1 (ko) 반도체 소자의 패턴 형성 방법
KR100929300B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100900774B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee