KR20010109152A - 전자회로유닛 - Google Patents

전자회로유닛 Download PDF

Info

Publication number
KR20010109152A
KR20010109152A KR1020010029763A KR20010029763A KR20010109152A KR 20010109152 A KR20010109152 A KR 20010109152A KR 1020010029763 A KR1020010029763 A KR 1020010029763A KR 20010029763 A KR20010029763 A KR 20010029763A KR 20010109152 A KR20010109152 A KR 20010109152A
Authority
KR
South Korea
Prior art keywords
electrode
bare chip
capacitor
substrate
semiconductor bare
Prior art date
Application number
KR1020010029763A
Other languages
English (en)
Other versions
KR100434839B1 (ko
Inventor
요시사토아키유키
우에다가즈히코
이노우에아키히코
사쿠마히로시
Original Assignee
가타오카 마사타카
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160278A external-priority patent/JP3244682B2/ja
Priority claimed from JP2000294671A external-priority patent/JP2002110891A/ja
Application filed by 가타오카 마사타카, 알프스 덴키 가부시키가이샤 filed Critical 가타오카 마사타카
Publication of KR20010109152A publication Critical patent/KR20010109152A/ko
Application granted granted Critical
Publication of KR100434839B1 publication Critical patent/KR100434839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 목적은 소형화에 적합하고 고주파특성이 우수한 전자회로유닛을 제공하는 것이다.
이를 위하여 알루미나기판(21) 위에 콘덴서(C8 내지 C10)와 배선패턴(P2)을 박막형성함과 동시에, 배선패턴(P2)의 일부를 접속랜드(25)로서 트랜지스터(Tr3)의 베어칩(26)을 탑재한다. 여기서 각 콘덴서(C8 내지 C10) 중, 콘덴서(C9)의 상부전극(24)을 접속랜드(25)의 일부로서 겸용하고, 이 접속랜드(25) 위에 베어칩(26)의 하면의 콜렉터전극(26a)을 도전성 접착제(27)를 사용하여 접속하다. 또 나머지 콘덴서(C8, C10)의 상부전극(24)을 본딩패드로서 사용하고, 베어칩(26)의 상면의 베이스전극(26b)과 에미터전극(26c)을 각각 콘덴서(C8, C10)의 상부전극(24)에 와이어(28)를 거쳐 접속한다.

Description

전자회로유닛{AN ELECTRONIC CIRCUIT UNIT}
본 발명은 반도체 베어칩이나 콘덴서 등이 탑재된 면설치타입의 전자회로유닛에 관한 것으로, 특히 고주파디바이스로서 사용하기에 적합한 전자회로유닛에 관한 것이다.
일반적으로 고주파바이어스로서 사용되는 전자회로유닛은 기판 위에 설치된 도전패턴의 땜납랜드에 칩저항이나 칩콘덴서 등의 각종 회로부품을 납땜하여 구성하고 있으나, 최근의 집적회로기술의 발달에 따라 기판 위에 회로소자를 박막형성한 소형의 전자회로유닛이 개발되고 있다.
이와 같은 전자회로유닛에 있어서, 필요로 하는 회로구성이 예를 들면 트랜지스터와 복수의 콘덴서를 포함하는 경우, 기판 위에 복수의 박막콘덴서나 배선패턴을 박막형성한 후, 이 기판 위에 트랜지스터의 베어칩을 탑재하여 와이어본딩한다는 방법이 채용되고 있다. 여기서 박막콘덴서는 하부전극과 유전체 및 상부전극을 차례로 적층한 것으로, 하부전극과 상부전극은 배선패턴의 일부에 의해 구성되어 있다. 또 트랜지스터는 하면의 콜렉터전극을 도전성 접착제로 접속랜드에 접속하고, 상면의 에미터전극과 베이스전극을 와이어로 본딩패드에 접속한 것으로, 이들 접속랜드와 본딩패드도 배선패턴의 일부에 의해 구성되어 있다.
그런데 최근 칩부품이나 반도체부품 등의 회로부품을 소형화하는 기술은 현저하게 진보하고 있어, 예를 들면 외형치수가 0.6 ×0.3 mm 정도의 초소형의 칩저항이나 칩콘덴서도 실용화되고 있다. 따라서 상기한 종래의 전자회로유닛에 있어서도 이와 같은 초소형의 회로부품을 사용하고, 이들 회로부품을 그 부품간 피치를 좁힌 상태로 기판 위에 설치하면 전자회로유닛을 어느 정도까지는 소형화하는 것이 가능하게 된다. 그러나 칩부품이나 반도체부품 등의 회로부품의 소형화에는 한계가 있고, 또한 다수의 회로부품을 기판 위에 설치할 때에 각 회로부품의 납땜부분이 단락하지 않도록 하지 안으면 안되기 때문에 부품간 피치를 좁히는 것에도 한계가 있어, 이러한 것이 전자회로유닛의 또 다른 소형화를 방해하는 요인으로 되고 있었다.
또 상기한 종래의 전자회로유닛에 의하면, 적어도 복수의 콘덴서가 기판 위에 박막형성되어 있기 때문에 어느 정도의 소형화를 실현하는 것은 가능하나, 기판 위의 한정된 영역내에 복수의 콘덴서나 배선패턴 등을 박막형성할 필요가 있기 때문에 전자회로유닛의 또 다른 소형화라는 점에서 개선의 여지가 있었다.
또 이러한 종류의 전자회로유닛이 예를 들면 증폭회로를 가지고, 이 증폭회로용 트랜지스터의 에미터를 콘덴서를 거쳐 접지할 경우, 상기한 종래기술에 있어서는 박막콘덴서의 하부전극 또는 상부전극을 배선패턴을 거쳐 본딩패드에 접속하고, 이 본딩패드에 에미터전극을 와이어본딩하고 있었으나, 이들 박막콘덴서와 본딩패드 사이에 개재하는 배선패턴의 인덕턴스성분에 의하여 고주파특성이 열화하는 염려가 있었다.
본 발명은 이와 같은 종래기술의 실정을 감안하여 이루어진 것으로, 그 목적은 소형화에 적합하고 고주파특성이 우수한 전자회로유닛을 제공하는 데에 있다.
도 1은 본 발명의 실시형태예에 관한 전자회로유닛의 사시도,
도 2는 회로구성 레이아웃을 나타내는 알루미나기판의 평면도,
도 3은 알루미나기판의 이면도,
도 4는 회로구성의 설명도,
도 5는 단면전극을 나타내는 사시도,
도 6은 단면전극의 단면도,
도 7은 반도체 베어칩과 접속랜드의 관계를 나타내는 설명도,
도 8은 전자회로유닛의 제조공정을 나타내는 설명도,
도 9는 다른 회로구성의 설명도,
도 10은 다른 회로구성 레이아웃을 나타내는 알루미나기판의 평면도이다.
도 11은 본 발명의 실시형태예에 관한 전자회로유닛의 요부평면도,
도 12는 도 11의 A-A선을 따른 단면도,
도 13은 도 11의 B-B선을 따른 단면도,
도 14는 회로구성의 설명도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 알루미나기판 2 : 시일드커버
3 : 단면전극 4 : 반도체 베어칩
5 : 접속랜드 5a : 개구
6 : 저항막 7 : 하부전극
8 : 유전체막 9 : 상부전극
10 : 보호막 11 : 배면전극
12 : Ag 층 21 : 알루미나기판
22 : 하부전극 23 : 유전체
24 : 상부전극 25 : 접속랜드
26 : 베어칩 26a : 콜렉터전극
26b : 베이스전극 26c : 에미터전극
27 : 도전성 접착제 28 : 와이어
C1 내지 C10 : 콘덴서 R1 내지 R6 : 저항
L1 내지 L4 : 인덕턴스소자 Tr1 내지 Tr3 : 트랜지스터
S1, S2 : 도전로 P, P1, P2 : 도전패턴
SL : 접속랜드
상기 목적을 달성하기 위한 제 1 방법으로서, 본 발명의 전자회로유닛에서는 알루미나기판 위에 박막형성된 도전패턴과 이 도전패턴과 접속하도록 상기 알루미나기판 위에 박막형성된 콘덴서와 저항 및 인덕턴스소자를 포함하는 회로소자와,상기 도전패턴에 와이어본딩된 반도체 베어칩을 구비하고, 상기 반도체 베어칩이 탑재되는 접속랜드의 면적을 그 반도체 베어칩의 하면적보다도 작게 하였다.
이와 같은 구성에 의하면, 콘덴서와 저항 및 인덕턴스소자를 포함하는 회로소자가 박막기술을 사용하여 고정밀도로 형성되고, 또한 반도체소자는 베어칩을 와이어본딩한 것이기 때문에 알루미나기판 위에 필요로 하는 회로부품이 고밀도에 설치되어 소형화에 적합한 면설치타입의 전자회로유닛을 실현할 수 있다. 또 반도체 베어칩이 탑재되는 접속랜드의 면적을 그 반도체 베어칩의 하면적보다 작게 하였기 때문에 접속랜드에 도포한 크림땜납이나 도전페이스트 등의 도전성 접착제를 반도체 베어칩의 외형의 안쪽에 고이게 할 수 있어 도전성 접착제가 반도체 베어칩의 외형으로부터 밀려 나와 주위의 도전패턴에 단락되어 버리는 것을 방지할 수 있다.
상기 구성에 있어서, 사각형상을 이루는 반도체 베어칩의 적어도 2변을 접속랜드의 외형으로부터 이반시키는 것이 바람직하고, 이와 같이 하면 도전성 접착제를 반도체 베어칩의 2변 이상의 외형 안쪽에 고이게 할 수 있어 도전성 접착제의 밀려 나옴을 더욱 효과적으로 방지할 수 있다.
또 상기 구성에 있어서, 접속랜드의 내부에 개구를 설치하는 것이 바람직하고, 이와 같은 접속랜드에 의하면 잉여의 도전성 접착제를 개구내에 고이게 할 수 있기 때문에 도전성 접착제의 밀려 나옴을 확실하게 방지할 수 있다.
또 상기 목적을 달성하기 위한 제 2 방법으로서, 본 발명의 전자회로유닛에서는 기판 위에 유전체를 거쳐 하부전극과 상부전극을 적층하여 이루어지는 콘덴서가 형성됨과 동시에, 상기 기판에 상기 콘덴서와 겹치도록 반도체 베어칩이 탑재되어 있고, 또한 상기 콘덴서의 상기 상부전극이 상기 반도체 베어칩의 하면전극에 접속되는 접속랜드의 일부를 겸하고 있도록 구성하였다.
이와 같은 구성에 의하면, 반도체 베어칩의 탑재 공간의 바로 밑에 박막콘덴서가 형성되기 때문에 이들 반도체 베어칩과 박막콘덴서가 오버랩한 분 만큼 기판 위의 면적효율이 상승하여 전자회로유닛의 소형화를 촉진할 수 있다. 또한 박막콘덴서의 상부전극이 반도체 베어칩의 하면전극에 접속되는 접속랜드의 일부를 겸하고 있기 때문에 박막콘덴서와 반도체 베어칩 사이의 리드인덕턴스성분이 감소하여 고주파특성의 열화를 방지할 수 있다.
또한 상기 목적을 달성하기 위한 제 3 방법으로서, 본 발명의 전자회로유닛에서는 기판 위에 유전체를 거쳐 하부전극과 상부전극을 적층하여 이루어지는 콘덴서가 형성됨과 동시에, 상기 기판에 반도체 베어칩이 탑재되어 있고, 또한 상기 콘덴서의 상기 상부전극과 상기 반도체 베어칩의 상면전극이 와이어본딩되어 있도록 구성하였다.
이와 같은 구성에 의하면, 박막콘덴서의 상부전극을 본딩패드로 하여 반도체 베어칩의 상면전극이 와이어본딩되기 때문에, 이 본딩패드 상당분 만큼 기판 위의 면적효율이 향상하여 전자회로유닛의 소형화를 촉진할 수 있다. 또한 박막콘덴서의 상부전극이 반도체 베어칩의 상면전극에 와이어본딩되는 본딩패드를 겸하고 있기 때문에 박막콘덴서와 반도체 베어칩 사이의 리드인덕턴스성분이 감소하여 고주파특성의 열화를 방지할 수 있다.
이하, 본 발명의 실시형태예에 대하여 도면을 참조하여 설명하면 도 1은 전자회로유닛의 사시도, 도 2는 회로구성 레이아웃을 나타내는 알루미나기판의 평면도, 도 3은 알루미나기판의 이면도, 도 4는 회로구성의 설명도, 도 5는 단면(端面)전극을 나타내는 사시도, 도 6은 단면전극의 단면도, 도 7은 반도체 베어칩과 접속랜드의 관계를 나타내는 설명도, 도 8은 전자회로유닛의 제조공정을 나타내는 설명도이다.
본 실시형태예는 주파수동조형 부스터 엠플리파이어에 대한 적용예이고, 이 주파수동조형 부스터 엠플리파이어는 휴대형 텔레비젼기기의 수신성능(특히, 수신감도와 내방해특성)향상을 위해 도시 생략한 UHF 튜너와 조합시켜 사용되고, 희망주파수의 TV 신호를 선택함과 동시에 선택한 TV 신호를 증폭하여 UHF 튜너에 입력하는 기능을 가진다.
도 1은 이와 같은 주파수동조형 부스터 엠플리파이어(전자회로유닛)의 외관을 나타내고, 상기 도면에 나타내는 바와 같이 이 주파수동조형 부스터 엠플리파이어는 뒤에서 설명하는 회로구성소자를 탑재한 알루미나기판(1)과, 이 알루미나기판 (1)에 설치된 시일드커버(2)로 구성되어 있고, 도시 생략한 모기판에 납땜되는 면설치부품으로 되어 있다. 알루미나기판(1)은 사각형 평판형상으로 형성되어 있고, 대판(大版)기판을 단책형상의 분할편으로 절단한 후, 이 분할편을 더욱 세분할함으로써 얻어진다. 시일드커버(2)는 금속판을 박스형으로 구부려 가공한 것으로, 알루미나기판(1) 위의 회로구성소자는 이 시일드커버(2)에 의해 덮여져 있다.
도 2에 나타내는 바와 같이 알루미나기판(1)의 표면에는 회로구성소자와 그들을 접속하는 도전패턴이 설치되어 있고, 또 도 3에 나타내는 바와 같이 알루미나기판(1)의 이면에는 배면전극으로서의 도전패턴이 설치되어 있다. 본 실시형태예에 관한 주파수동조형 부스터 엠플리파이어는 TV 신호의 선택과 증폭을 위해 동조회로와 증폭회로를 가지고, 도 4에 나타내는 바와 같은 회로구성으로 되어 있고, 도 2에 나타내는 각 회로구성소자에는 도 4의 회로도에 대응하는 부호를 붙이고 있다. 단, 도 4는 회로구성의 일례를 나타내는 것으로, 본 발명은 이 이외의 회로구성을 가지는 전자회로유닛에도 적용가능하다.
도 4에 나타내는 바와 같이 주파수동조형 부스터 엠플리파이어는 동조회로 및 증폭회로의 회로구성소자인 콘덴서(C1 내지 C7), 저항(R1 내지 R3), 인덕턴스소자(L1 내지 L3), 다이오드(D1), 트랜지스터(Tr1), 도전로(S1, S2) 등을 가지고, 이들 회로구성소자와 그것을 접속하는 도전패턴은 알루미나기판(1)의 표면에 설치되어 있다. 이 도전패턴은 예를 들면 Cr이나 Cu 등을 스퍼터링 등의 박막기술을 사용하여 형성한 것으로, 도 2중에는 부호(P)를 붙이고 해칭으로 나타내고 있다.
주파수동조형 부스터 엠플리파이어의 회로구성에 대하여 간단하게 설명하면 희망주파수의 TV 신호를 선택과 증폭하기 위하여 인덕턴스소자(L2, L3)와 콘덴서 (C3, C4) 및 다이오드(D1)로 이루어지는 동조회로와, 트랜지스터(Tr1)와 그 주변회로소자[저항(R1 내지 R3), 콘덴서(C6)] 및 불평형/평형변환소자(T)로 이루어지는 증폭회로로 구성되어 있다. 복수의 주파수의 TV 신호는 콘덴서(C1)를 거쳐 동조회로에 입력된다. 동조회로의 동조주파수(공진주파수)는 다이오드(D1)의 캐소드에 가해지는 전압(Vctl)의 제어에 의해 가변되므로 희망하는 TV 신호의 주파수에 일치시킴으로써 희망하는 TV 신호만이 선택되고, 콘덴서(C5)를 거쳐 증폭회로의 트랜지스터(Tr1)의 베이스에 입력된다. 트랜지스터(Tr1)의 베이스에는 베이스바이어스용 분압저항(R1, R2)에 바이어스전압이 가해지고, 트랜지스터(Tr1)의 콜렉터전류 (≒에미터전류)는 에미터저항(R3)의 저항치에 의해 설정된다. 트랜지스터(Tr1)에 의해 증폭된 TV 신호는 콜렉터로부터 출력되고, 콜렉터에는 불평형/평형변환소자 (T)가 설치되어 있다. 이 불평형/평형변환소자(T)는 서로 결합한 한 쌍의 도전로 (S1, S2)로 이루어지는 인덕턴스소자에 의해 구성되고, 도전로(S2)의 양쪽 끝으로부터 평형 TV 신호가 출력되어 상기한 UHF 튜너에 입력된다.
도 2에 나타내는 바와 같이 알루미나기판(1)의 끝부에는 접지용 전극(GND)과입력용 전극(Vcc, Vctl, RFin) 및 출력용 전극(RFout)이 형성되어 있고, 이들은 도전패턴(P)의 일부에 의해 구성되어 있다. 접지용 전극과 입력용 전극 및 출력용 전극은 사각형상의 알루미나기판(1)의 서로 대향하는 2개의 긴 변측에만 형성되고, 그 이외의 서로 대향하는 2개의 짧은 변측에는 형성되어 있지 않다. 즉 알루미나기판(1)의 한쪽의 긴 변측의 양 모서리(코너)에 GND 전극이 형성되고, 이들 GND 전극의 사이에 Vcc 전극과 RFin 전극 및 Vctl 전극이 형성되어 있다. 또 알루미나기판(1)의 다른쪽의 긴 변측의 양 모서리부와 그 근방의 3개소에 GND 전극이 형성되고, 이들 GND 전극의 사이에 2개의 RFout 전극이 형성되어 있다. 또한 뒤에서 설명하는 바와 같이 알루미나기판(1)의 2개의 긴 변은 대판기판을 단책형상의 분할편으로 절단하였을 때의 분할선에 대응하고, 알루미나기판(1)의 2개의 짧은 변은 이 분할편을 다시 세분할하였을 때의 분할선에 대응한다.
한편, 도 3에 나타내는 바와 같이 알루미나기판(1)의 이면에 설치된 도전패턴(P1)(배면전극)은 각각의 접지용 전극(GND)과 입력용 전극(Vcc, Vctl, RFin) 및 출력용 전극(RFout)에 대향하고 있고, 도 5와 도 6에 나타내는 바와 같이 양자는 단면전극(3)을 거쳐 도통되어 있다. 이 단면전극(3)은 Ag 후막층의 위에 Ni 밑바탕도금층과 Au 도금층을 차례로 적층한 것으로, 최하층의 Ag 후막층은 유리성분을 함유하지 않은 Ag 페이스트를 후막형성한 후, 이것을 200℃ 정도에서 소성한 저온소성재로 이루어진다. 또 중간층의 Ni 밑바탕도금층은 Au 도금층의 부착을 용이하게 하는 것으로, 최상층의 Au 도금층은 단면전극(3)을 도시 생략한 모기판의 땜납랜드에 납땜하였을 때에 최하층의 Ag가 땜납에 석출하는 것을 방지하기 위한 것이다. 그리고 시일드커버(2)가 알루미나기판(1)에 설치된 전자회로유닛의 완성품에 있어서 시일드커버(2)의 측면에 구부려 형성된 다리편(2a)이 접지용 전극(GND)과 도통하는 단면전극(3)에 납땜되어 있고, 시일드커버(2)는 알루미나기판(1)의 4모서리에서 접지된 상태가 된다.
상기한 각 회로 구성소자 중, 콘덴서(C1 내지 C7)는 하부전극의 위에 SiO2등의 유전체막을 거쳐 상부전극을 적층한 것으로, 이들은 스퍼터링 등을 사용하여 박막형성되어 있다. 상부전극의 표면에는 Cu 층이 설치되어 있고, 이 Cu 층에 의해공진회로의 Q가 높여지고 있다. 콘덴서(C1 내지 C7)의 하부전극과 상부전극은 도전패턴(P)에 접속되어 있고, 도 2에 나타내는 바와 같이 콘덴서(C7)와 Vcc 전극 사이의 도전패턴(P), 콘덴서(C7)와 RFout 전극 사이의 도전패턴(P), 콘덴서(C2)와Vctl전극 사이의 도전패턴(P)에는 각각 방전용 근접부(에어갭)(G)가 설치되어 있다. 이 근접부(G)는 서로 대향하여 병설된 도전패턴(P)의 각각에 설치된 한 쌍의 돌출부에 의해 구성되어 있고, 양 돌출부의 선단끼리는 소정의 갭을 가지고 대향하고 있다. 이 경우 도전패턴(P)과 GND 전극의 치수정밀도는 어느 것이나 박막기술에 의해 높아지기 때문에 근접부(G)의 갭치수를 좁힐 수 있어 저전압에서의 방전이 가능해지고 있다. 또 각 콘덴서(C1 내지 C7) 중, 콘덴서(C1와 C3 내지 C5)는 단순한 사각형상으로 형성되어 있으나, 콘덴서(C2와 C7)에 있어서는 2개 이상 사각형을 조합시킨 다른형상으로 형성되어 있다. 즉, 콘덴서(C2)는 하나의 직사각형의 한 변으로부터 2개의 직사각형을 돌출시킨 오목형상이고, 콘덴서(C7)는 3개의 직사각형을 긴 변방향으로 어긋나게 하여 연속시킨 형상으로 되어 있다. 이들 콘덴서(C2와 C7)는 비교적 큰 용량치를 필요로 하는 접지용 콘덴서이고, 접지용 콘덴서(C2와 C7)를 이와 같은 다른형상으로 하면 알루미나기판(1) 위의 한정된 공간이 유효하게 이용되어 소망의 용량치의 콘덴서를 고밀도로 설치할 수 있다.
또한 각 콘덴서(C1 내지 C7) 중, 콘덴서(C6)는 크기를 달리하는 2개의 접지용 콘덴서로 구성되어 있고, 양자는 서로 분리된 한 쌍의 도전패턴(P)을 거쳐 병렬로 접속되어 있다. 즉, 도 2에 나타내는 바와 같이 양 접지용 콘덴서(C6)의 각 한쪽의 전극부는 GND 전극에 연결되는 접지용 도전패턴(P)에 접속되어 있으나, 양 접지용 콘덴서(C6)의 각 다른쪽의 전극부는 서로 분리된 2개의 도전패턴(P)을 거쳐 트랜지스터(Tr1)의 접속랜드(SL)에 접속되어 있다. 도 4에서 분명한 바와 같이 콘덴서(C6)는 트랜지스터(Tr1)의 에미터와 접지 사이에 설치되어 있고, 상기 접속 랜드(SL)는 트랜지스터(Tr1)의 에미터전극이 와이어본딩되는 개소이기 때문에 콘덴서 (C6)의 용량치는 서로 분리된 도전패턴(P)을 거쳐 병렬 접속된 2개의 접지용 콘덴서에 의해 설정되게 된다. 따라서 트랜지스터(Tr1)의 에미터전극으로부터 콘덴서 (C6)를 거쳐 접지에 이르는 도전패턴(P) 전체의 인덕턴스가 감소하여 접지용 콘덴서(C6)에 의한 접속랜드(SL)의 접지효과가 향상하게 되고, 또 각 접지용 콘덴서 (C6)와 각 도전패턴(P)에 의한 기생발진주파수가 높아지기 때문에 이 주파수를 트랜지스터(Tr1)의 동작점 주파수 이상으로 설정함으로써 기생진동을 없앨 수 있다.
저항(R1 내지 R3)는 예를 들면 TaSiO2등의 저항막을 스퍼터링 등의 박막기술을 사용하여 형성한 것으로, 그 표면에는 필요에 따라 SiO2등의 유전체막이 설치되어 있다. 도 2에 나타내는 바와 같이 3개의 저항(R1 내지 R3) 중, 저항(R1과 R2)은 알루미나기판(1) 위의 서로 근접한 위치에 병설하여 박막형성되고, 나머지 저항(R3)은 저항(R1과 R2)으로부터 떨어진 위치에 박막형성되어 있다. 이와 같이 저항(R1과 R2)을 근접한 위치에 박막형성하고 있기 때문에, 각 저항(R1, R2)의 저항치가 소망치에 대하여 불균일을 일으켰다 하여도 저항(R1, R2) 전체의 불균일의 비율을 동일하게 할 수 있다. 도 4에서 분명한 바와 같이 저항(R1과 R2)은 트랜지스터(Tr1)의 베이스 바이어스용 분압저항이고, R1/(R1 + R2) ×Vcc의 전압이 트랜지스터(Tr1)의 베이스에 인가된다. 여기서 베이스바이어스용 분압저항인 저항(R1, R2) 전체의 불균일의 비율은 상기한 바와 같이 항상 동일하기 때문에 이들 저항(R1, R2)에 대한 저항치의 트리밍은 불필요하게 된다. 한편 저항(R3)은 트랜지스터(Tr1)의 에미터저항이고, 전류는 Vcc 전극으로부터 트랜지스터(Tr1)의 콜렉터와 에미터에 흐르고, 다시 저항(R3)을 통하여 접지된다. 여기서 각 저항(R1 내지 R3) 중, 에미터저항인 저항(R3)에 의한 트랜지스터(Tr1)의 증폭도에 대한 기여가 가장 크기 때문에 전류치가 일정하게 되도록 저항(R3)만을 트리밍하여 출력조정하도록 하고 있다.
또한 도 9에 나타내는 바와 같이, 트랜지스터(Tr1)에 별도의 트랜지스터 (Tr2)를 직렬 접속한 회로구성의 경우는, 양 트랜지스터(Tr1, Tr2)의 베이스 바이어스용 분압저항인 저항(R1, R2, R4)을 알루미나기판(1) 위의 서로 근접한 위치에 박막형성하면, 이들 저항(R1, R2, R4)에 대한 저항치의 트리밍은 불필요하게 된다. 따라서, 이 경우에 있어서도 에미터저항인 저항(R3)만을 트리밍함으로써 양 트랜지스터(Tr1, Tr2)의 전류치를 설정할 수 있다.
또 인덕턴스소자(L1 내지 L3)와 도전로(S1, S2)는 Cr이나 Cu 등을 스퍼터링등의 박막기술을 사용하여 형성한 것으로, 도전패턴(P)에 접속되어 있다. 각 인덕턴스소자(L1 내지 L3)의 표면에는 Cu 층이 설치되어 있고, 이 Cu 층에 의해 공진 회로의 Q가 높여져 있다. 인덕턴스소자(L1과 L2)는 어느 것이나 각진 형의 소용돌이형상으로 형성되어 있고, 각각의 한쪽 끝은 Vctl 전극이나 접지용의 도전패턴(P)에 와이어본딩되어 있다. 인덕턴스소자(L2)는 개략의 공진주파수를 설정하는 공진주파수설정용이고, 인덕턴스소자(L3)는 인덕턴스소자(L2)의 다른쪽 끝에 연속되어 있다. 인덕턴스소자(L3)는 공진주파수를 조정하기 위한 조정용 도전패턴이고, 도 2의 파선으로 나타내는 바와 같이, 인덕턴스소자(L3)를 트리밍하여 깎음으로써, 인덕턴스소자(L2)의 감김수가 증가하여 공진주파수를 조정하도록 되어 있다. 이 경우, 트리밍 후의 인덕턴스소자(L3)의 도체폭이 공진주파수설정용의 인덕턴스소자 (L2)의 도체폭과 동일하게 되도록 하면, 인덕턴스소자(L2)와 인덕턴스소자(L3)의 특성임피던스가 변하지 않게 된다.
상기한 바와 같이, 불평형/평형변환소자(T)는 서로 결합한 한 쌍의 도전로(S1, S2)로 이루어지는 인덕턴스소자에 의해 구성되고, 이들 도전로(S1, S2)는 알루미나기판(1) 위에 박막형성되어 있다. 이들 도전로(S1, S2)는 알루미나기판(1) 위에서 소정의 갭을 거쳐 대향하도록 소용돌이형상으로 형성되어 있어 한쪽의 도전로(S1)의 양쪽 끝은 트랜지스터(Tr1)의 콜렉터전극과 콘덴서(C7)에 접속된 도전패턴(P)과 접속되고, 다른쪽의 도전로(S2)의 양쪽 끝은 한 쌍의 RFout 전극에 접속되어 있다. 이 경우 박막형성된 도전로(S1, S2)의 치수정밀도가 높기 때문에 양 도전로(S1, S2) 사이의 갭을 좁게 하여 소망의 결합도를 확보할 수 있어 알루미나기판(1) 위의 한정된 공간내에 소형의 불평형/평형변환소자(T)를 설치할 수 있다. 또한 도 10에 나타내는 바와 같이, 소정의 갭을 거쳐 대향하는 한 쌍의 도전로 (S1, S2)를 알루미나기판(1) 위에 지그재그형상으로 형성하여도 좋다.
또 다이오드(D1)와 트랜지스터(Tr1)는 알루미나기판(1) 위에 박막형성된 도전패턴(P)의 접속랜드에 반도체 베어칩을 탑재하고, 이 반도체 베어칩을 도전패턴 (P)에 와이어본딩한 것이다. 즉, 도 2에 나타내는 바와 같이 다이오드(D1)의 반도체 베어칩은 각진형상을 이루고, 그 하면에 설치된 한쪽의 전극이 크림땜납이나 도전페이스트 등의 도전성 접착제를 사용하여 접속랜드에 고정되고, 반도체 베어칩의상면에 설치된 다른쪽의 전극이 도전패턴(P)의 소정부위에 와이어본딩되어 있다. 또 트랜지스터(Tr1)의 반도체 베어칩도 각진형상을 이루고, 그 하면에 설치된 콜렉터전극이 도전성 접착제를 사용하여 접속랜드에 고정되어 베이스전극과 에미터전극이 도전패턴(P)의 소정부위에 와이어본딩되어 있다. 상기한 단면전극(3)과 마찬가지로 이들 접속랜드상에도 Ni 밑바탕도금층과 Au 도금층이 차례로 적층되어 있다. 여기서 도 7(a) 또는 도 7(b)에 나타내는 바와 같이, 반도체 베어칩(4)의 하면적에 대하여 접속랜드(5)의 면적이 작게 형성되어 있고, 이와 같은 구성을 채용함으로써 반도체 베어칩(4)의 아래쪽에 도전성 접착제의 고임부가 확보되기 때문에 도전성 접착제가 반도체 베어칩(4)의 외형으로부터 밀려 나와 주위의 도전패턴(P)과 단락하는 사고를 미연에 방지할 수 있다. 또 접속랜드(5)의 내부에 개구(5a)가 설치되고 있고, 이에 의해 잉여의 도전성 접착제가 개구(5a)내에 모이기 때문에 도전성 접착제의 밀려 나옴을 더 한층 확실하게 방지할 수 있게 되어 있다.
다음에 상기한 바와 같이 구성된 전자회로유닛의 제조공정에 대하여 주로 도 8을 사용하여 설명한다.
먼저 도 8(a)에 나타내는 바와 같이 알루미나기판(1)의 표면 전체에 TaSiO2등을 스퍼터링한 후, 이것을 소망형상으로 에칭하여 저항막(6)을 형성함으로써 저항(R1 내지 R3)에 상당하는 부분이 구성된다. 다음으로 도 8(b)에 나타내는 바와 같이 저항막(6)의 위로부터 Cr이나 Cu 등을 스퍼터링하고 이것을 소망형상으로 에칭하여 하부전극(7)을 형성한 후, 도 8(c)에 나타내는 바와 같이 하부전극(7)의 위로부터 Si02등을 스퍼터링하고, 이것을 소망형상으로 에칭하여 유전체막(8)을 형성한다. 다음으로 도 8(d)에 나타내는 바와 같이 유전체막(8)의 위로부터 Cr이나 Cu 등을 스퍼터링한 후, 이것을 소망형상으로 에칭하여 상부전극(9)을 형성한다. 그 결과 하부전극(7) 또는 상부전극(9)에 의해 도전패턴(P)과 인덕턴스소자(L1 내지 L3)및 도전로(S1, S2)에 상당하는 부분이 구성되고, 하부전극(7)과 유전체막(8) 및 상부전극(9)의 적층체에 의해 콘덴서(C1 내지 C7)에 상당하는 부분이 구성된다. 다음으로 인덕턴스소자(L1 내지 L3)와 도전로(S1, S2) 및 콘덴서(C1 내지 C7)에 상당하는 부분의 표면에 Cu 층을 도금 또는 박막기술로 형성한 후, 도 8(e)에 나타내는 바와 같이 도전패턴(P)을 제외하는 부분에 보호막(10)을 형성한다. 다음으로 도 8(f)에 나타내는 바와 같이 알루미나기판(1)의 이면 전체에 Cr이나 Cu 등을 스퍼터링한 후, 이것을 소망형상으로 에칭하여 배면전극(11)을 형성함으로써 이면측의 도전패턴(P1)에 상당하는 부분이 구성된다.
또한 이상 설명한 도 8(a) 내지 도 8(f)의 공정은 가로세로로 격자형상으로 연장되는 분할홈이 설치된 알루미나재로 이루어지는 대판기판에 대하여 행하여지고, 이하에 설명하는 도 8(g) 내지 도 8(j)의 공정은 이 대판기판을 한 방향의 분할홈을 따라 절단함으로써 얻어지는 단책형상의 분할편에 대하여 행하여진다.
즉, 대판기판을 단책형상의 분할편으로 절단한 후, 도 8(g)에 나타내는 바와 같이 이 분할편의 절단면인 알루미나기판(1)의 양쪽 끝면에 Ag 층(12)을 후막형성하고, 알루미나기판(1)의 표리 양면에 설치된 도전패턴(P, P1)의 접지용 전극(GND)과 입력용 전극(Vcc, Vctl, RFin) 및 출력용 전극(RFout) 끼리를 Ag 층(12)에서 도통한다. 이 Ag 층(12)은 상기한 단면전극(3)의 Ag 후막층에 상당하고, 유리성분을 함유하지 않은 Ag 페이스트로 이루어지는 저온소성재이다. 또한 이러한 Ag 층(12)의 후막형성공정을 1개의 단책형상 분할편에 대하여 행하는 것도 가능하나, 복수의 분할편을 약간의 간극을 가지고 포갠상태로 하면, Ag 층(12)을 복수의 분할편에 대하여 동시에 후막형성할 수 있어 대량생산에 적합하게 된다. 다음으로 Ag 층(12)과 반도체 베어칩이 탑재되는 접속랜드의 각 표면에 Ni 밑바탕층과 Au 층을 차례로 도금한 후, 도 8(h)에 나타내는 바와 같이 각 접속랜드 위상에 다이오드(D1)와 트랜지스터(Tr1)의 반도체 베어칩을 크림땜납이나 도전페이스트 등의 도전성 접착제를 사용하여 고정한다. 이 경우 상기한 바와 같이 반도체 베어칩의 하면적에 대하여 접속랜드의 면적이 작게 형성되어 있기 때문에 도전성 접착제의 반도체 베어칩으로부터의 밀려 나옴이 방지되어 도전성 접착제가 반도체 베어칩 주위의 도전패턴(P)과 원하지 않게 단락하지 않도록 되어 있다. 다음으로 도 8(i)에 나타내는 바와 같이 각 반도체 베어칩을 도전패턴(P)의 소정 부위에 와이어본딩한 후, 도 8(j)에 나타내는 바와 같이 에미터저항인 저항(R3)을 트리밍하여 출력조정함과 동시에 조정용 도전패턴인 인덕턴스소자(L3)를 트리밍하여 공진주파수를 조정한다. 이 경우 공진주파수의 조정은 각각의 알루미나기판(1)으로 분할하기 전의 단책형상 분할편의 상태에서 행하여지고, 각 알루미나기판(1)의 모서리부에 접지용 전극(GND)이 설치되어 있기 때문에 인접하는 알루미나기판(1)에 설치된 입력용 전극(Vcc, Vctl, RFin) 및 출력용 전극(RFout) 사이에 반드시 접지용 전극(GND)이위치하게 되어 공진주파수의 조정이 인접하는 알루미나기판(1)의 회로로 악영향을 미치지 않도록 되어 있다.
다음으로 단책형상 분할편의 하나하나의 알루미나기판(1)에 시일드커버(2)를 설치하고, 이 시일드커버(2)의 다리편(2a)을 접지용 전극(GND)과 도통하는 단면전극(3)에 납땜한 후, 분할편을 다른쪽의 분할홈을 따라 일일이 알루미나기판(1)에 세분할함으로써 도 1에 나타내는 바와 같은 전자회로유닛이 얻어진다.
이와 같이 구성된 상기 실시형태예에 관한 전자회로유닛에 의하면 알루미나기판(1) 위에 콘덴서(C1 내지 C7), 저항(R1 내지 R3), 인덕턴스소자(L1 내지 L3),도전로(S1, S2) 등의 회로소자와 이들 회로소자에 접속되는 도전패턴(P)을 박막형성함과 동시에, 이 알루미나기판(1) 위에 다이오드(D1)와 트랜지스터(Tr1)의 반도체 베어칩을 와이어본딩하고, 또한 알루미나기판(1)의 측면에 도전패턴의 접지용 전극과 입출력용 전극에 접속되는 단면전극(3)을 설치하였기 때문에 필요로 하는 회로구성소자를 박막기술과 반도체소자의 와이어본딩를 사용하여 알루미나기판(1) 위에 고밀도로 설치할 수 있어 소형화에 적합한 면설치타입의 전자회로유닛을 실현할 수 있다. 또 다이오드(D1)와 트랜지스터(Tr1)의 반도체 베어칩(4)이 탑재되는 접속랜드(5)의 면적을 그 반도체 베어칩(4)의 하면적보다도 작게 형성하였기 때문에 접속랜드(5)에 도포한 크림땜납이나 도전페이스트 등의 도전성 접착제를 반도체 베어칩(4)의 외형의 안쪽에 모을 수 있어 도전성 접착제가 반도체 베어칩(4)의 외형으로부터 밀려 나와 주위의 도전패턴(P)을 단락하여 버리는 것을 방지할 수 있다. 또한 접속랜드(5)가 내부에 개구(5a)를 가지고 있기 때문에 잉여의 도전성 접착제를 상기 개구(5a)내에 모을 수 있기 때문에 도전성 접착제의 밀려 나옴을 더욱 확실하게 방지할 수 있다.
다음에 본 발명의 제 2 실시형태에 대하여 도면을 참조하여 설명하면, 도 11은 본 발명의 실시형태예에 관한 전자회로유닛의 요부평면도, 도 12는 도 11의 A-A선을 따른 단면도, 도 13은 도 11의 B-B선을 따른 단면도, 도 14는 회로구성의 설명도이다.
본 실시형태예에 관한 전자회로유닛은 각종의 고주파 디바이스로서 사용되는 것으로, 이 전자회로유닛은 예를 들면 도 14에 나타내는 증폭회로가 설치된 알루미나기판(21)을 구비하고 있다. 이 증폭회로는 콘덴서(C8 내지 C10), 저항(R4 내지 R6), 인덕턴스소자(L4), 트랜지스터(Tr3) 등의 회로구성소자와 그들을 접속하는 배선패턴(P2)을 가지고 있고, 뒤에서 설명하는 바와 같이 콘덴서(C8 내지 C10)와 저항(R4 내지 R6)과 인덕턴스소자(L4) 및 배선패턴(P2)은 알루미나기판(21) 위에 스퍼터법이나 CVD법 등의 박막공정에 의해 형성되고, 트랜지스터(Tr3)는 베어칩을 와이어본딩함으로써 알루미나기판(21) 위에 탑재되어 있다. 단, 도 14는 회로구성의 일례를 나타내는 것으로, 본 발명은 이것 이외의 회로구성을 가지는 전자회로유닛에도 적용가능하다.
도 11 내지 도 13에 나타내는 바와 같이 알루미나기판(21)의 표면에 하부전극(22)과 유전체(23) 및 상부전극(24)을 차례로 적층함으로써 콘덴서(C8 내지 C10)에 대응하는 3개의 박막콘덴서가 형성되어 있고, 각 콘덴서(C8 내지 C10)의 하부전극(22)과 상부전극(24)은 배선패턴(P2)에 접속되어 있다. 이들 구성요소 중, 하부전극(22)과 상부전극(24) 및 배선패턴(P2)은 Ti/Cu 등을 박막형성한 도체막으로 이루어지고, 유전체(23)는 SiO2등을 박막형성한 유전체막으로 이루어진다. 또 알루미나기판(21)의 표면에는 저항(R4 내지 R6)에 대응하는 TaSiO2등의 저항막과 인덕턴스소자(L4)에 대응하는 Ti/Cu 등의 도체막이 각각 박막형성되어 있고, 이들 저항막과 도체막의 양쪽 끝도 배선패턴(P2)에 접속되어 있다. 다시 배선패턴(P2)의 일부를 접속랜드(25)로 하고, 이 접속랜드(25) 위에 트랜지스터(Tr3)의 베어칩(26)이 탑재되어 있다.
여기서 각 콘덴서(C8 내지 C10) 중, 콘덴서(C9)에 대응하는 박막콘덴서의 상부전극(24)이 접속랜드(25)의 일부를 겸하고 있고, 이 접속랜드(25)상에 베어칩 (26)의 하면의 콜렉터전극(26a)이 도전성 접착제(27)를 사용하여 접속되어 있다. 즉 베어칩(26)의 탑재공간의 바로 밑에 콘덴서(C9)가 박막형성되어 있어 이들 베어칩(26)과 콘덴서(C9)는 평면적으로 오버랩되어 있다. 한편 나머지 콘덴서(C8, C10)는 접지용 콘덴서이고, 베어칩(26)의 상면의 베이스전극(26b)과 에미터전극 (26c)은 각각 콘덴서(C8, C10)의 상부전극(24)에 와이어(28)를 거쳐 접속되어 있다. 즉 접지용 양 콘덴서(C8, C10)의 상부전극(24)을 본딩패드로서 베어칩(26)이 와이어본딩되어 있다.
이와 같이 상기 실시형태예에 관한 전자회로유닛에서는 트랜지스터(Tr3)의 베어칩(26)을 탑재하는 공간의 바로 밑에 콘덴서(C9)를 박막형성하고, 이 콘덴서(C9)의 상부전극(24)이 베어칩(26)의 접속랜드(25)의 일부를 겸하고 있기 때문에 베어칩(26)과 콘덴서(C9)가 오버랩한 분만큼 면적효율을 높일 수 있음과 동시에, 베어칩(26)과 콘덴서(C9) 사이의 리드인덕턴스성분이 감소하여 고주파특성의 열화를 방지할 수 있다. 또 접지용 콘덴서(C8, C10)의 상부전극(24)을 본딩패드로하여 베어칩(26)을 와이어본딩하였기 때문에 이 본딩패드상당 분만큼 면적효율이 향상하여 상기한 콘덴서(C9)에 의한 면적효율의 상승분과 아울러 전자회로유닛의 소형화를 촉진할 수 있고, 또한 베어칩(26)과 콘덴서(C8, C10) 사이의 리드인덕턴스성분이 감소하여 고주파특성의 열화를 방지할 수 있다.
본 발명은 이상 설명한 바와 같은 형태로 실시되고, 이하에 기재되는 바와 같은 효과를 나타낸다.
알루미나기판 위에 콘덴서와 저항 및 인덕턴스소자를 포함하는 회로소자와 이들 회로소자에 접속되는 도전패턴을 박막형성함과 동시에, 반도체 베어칩을 도전패턴에 와이어본딩하고, 이 반도체 베어칩이 탑재되는 접속랜드의 면적을 그 반도체 베어칩의 하면적보다도 작게 하였기 때문에 알루미나기판 위에 필요하게 되는 회로부품을 고밀도로 설치할 수 있을 뿐만 아니라, 반도체 베어칩을 접속랜드에 도전성 접착제를 사용하여 고정할 때, 도전성 접착제가 반도체 베어칩의 외형으로부터 밀려 나와 주위의 도전패턴을 단락하여 버리는 것을 방지할 수 있고, 따라서 전자회로유닛의 소형화를 도모할 수 있다.
반도체 베어칩의 탑재공간의 바로 밑에 박막콘덴서를 형성하고, 이 박막콘덴서의 상부전극을 반도체 베어칩의 접속랜드의 일부로 하여 겸용하거나 박막콘덴서의 상부전극을 본딩패드로서 반도체 베어칩을 와이어본딩하면, 기판 위의 면적효율이 높아져 전자회로유닛의 소형화를 촉진할 수 있을 뿐만 아니라, 박막콘덴서와 반도체 베어칩 사이의 리드인덕턴스성분이 감소하여 고주파특성의 열화를 방지할 수 있다.

Claims (7)

  1. 알루미나기판 위에 박막형성된 도전패턴과 이 도전패턴과 접속하도록 상기 알루미나기판 위에 박막형성된 콘덴서와 저항 및 인덕턴스소자를 포함하는 회로소자와, 상기 도전패턴에 와이어본딩된 반도체 베어칩을 구비하고, 상기 반도체 베어칩이 탑재되는 접속랜드의 면적을 상기 반도체 베어칩의 하 면적보다도 작게 한 것을 특징으로 하는 전자회로유닛.
  2. 제 1항에 있어서,
    사각형상을 이루는 상기 반도체 베어칩의 적어도 2변과 상기 접속랜드의 외형이 떨어져 있는 것을 특징으로 하는 전자회로유닛.
  3. 제 1항에 있어서,
    상기 접속랜드의 내부에 개구를 설치한 것을 특징으로 하는 전자회로유닛.
  4. 제 2항에 있어서,
    상기 접속랜드의 내부에 개구를 설치한 것을 특징으로 하는 전자회로유닛.
  5. 기판 위에 유전체를 거쳐 하부전극과 상부전극을 적층하여 이루어지는 콘덴서가 형성됨과 동시에, 상기 기판에 상기 콘덴서와 겹치도록 반도체 베어칩이 탑재되어 있고, 또한 상기 콘덴서의 상기 상부전극이 상기 반도체 베어칩의 하면전극에 접속되는 접속랜드의 일부를 겸하고 있는 것을 특징으로 하는 전자회로유닛.
  6. 기판 위에 유전체를 거쳐 하부전극과 상부전극을 적층하여 이루어지는 콘덴서가 형성됨과 동시에, 상기 기판에 반도체 베어칩이 탑재되어 있고, 또한 상기 콘덴서의 상기 상부전극과 상기 반도체 베어칩의 상면전극이 와이어본딩되어 있는 것을 특징으로하는 전자회로유닛.
  7. 제 5항에 있어서,
    상기 기판 위에 유전체를 거쳐 하부전극과 상부전극을 적층하여 이루어지는 다른 콘덴서가 형성되어 있고, 이 콘덴서의 상부전극과 상기 반도체 베어칩의 상면전극이 와이어본딩되어 있는 것을 특징으로하는 전자회로유닛.
KR10-2001-0029763A 2000-05-30 2001-05-29 전자회로유닛 KR100434839B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-160278 2000-05-30
JP2000160278A JP3244682B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000-294671 2000-09-27
JP2000294671A JP2002110891A (ja) 2000-09-27 2000-09-27 電子回路ユニット

Publications (2)

Publication Number Publication Date
KR20010109152A true KR20010109152A (ko) 2001-12-08
KR100434839B1 KR100434839B1 (ko) 2004-06-07

Family

ID=26592910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029763A KR100434839B1 (ko) 2000-05-30 2001-05-29 전자회로유닛

Country Status (5)

Country Link
US (1) US6603667B2 (ko)
EP (1) EP1160867A3 (ko)
KR (1) KR100434839B1 (ko)
CN (1) CN1197442C (ko)
TW (1) TW502492B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517447B (en) * 2000-05-30 2003-01-11 Alps Electric Co Ltd Semiconductor electronic circuit unit
TW483233B (en) * 2000-05-30 2002-04-11 Alps Electric Co Ltd Electronic circuit unit
US6593797B1 (en) * 2002-06-18 2003-07-15 Koninklijke Philips Electronics N.V. High-frequency integrated transistor module
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2011238016A (ja) * 2010-05-10 2011-11-24 Sony Corp 非接触通信媒体、アンテナパターン配置媒体、通信装置及びアンテナ調整方法
CN102332414A (zh) * 2011-09-01 2012-01-25 安徽四创电子股份有限公司 一种薄膜限幅低噪声放大器小型化方法和工艺
KR102211934B1 (ko) * 2014-03-06 2021-02-04 삼성전자주식회사 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
JPH0653406A (ja) 1992-07-28 1994-02-25 Matsushita Electric Ind Co Ltd 薄膜回路形成法
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JP3047735B2 (ja) * 1994-05-16 2000-06-05 住友電気工業株式会社 光受信モジュ−ルとその製造方法
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
KR100360076B1 (ko) * 1994-08-25 2003-01-15 내셔널 세미콘덕터 코포레이션 멀티칩반도체패키지에서의구성요소의적층
JP3421179B2 (ja) * 1995-09-28 2003-06-30 株式会社日立国際電気 素子複合搭載回路基板
JPH09283884A (ja) * 1996-04-17 1997-10-31 Kyocera Corp 容量素子付き回路基板
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
JPH10215119A (ja) * 1997-01-29 1998-08-11 Tdk Corp 電圧制御発振器
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3013831B2 (ja) * 1998-01-26 2000-02-28 日本電気株式会社 Ｍｍｉｃパッケージ
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6404649B1 (en) * 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package

Also Published As

Publication number Publication date
US20020011352A1 (en) 2002-01-31
EP1160867A2 (en) 2001-12-05
CN1197442C (zh) 2005-04-13
EP1160867A3 (en) 2004-05-12
CN1334695A (zh) 2002-02-06
TW502492B (en) 2002-09-11
US6603667B2 (en) 2003-08-05
KR100434839B1 (ko) 2004-06-07

Similar Documents

Publication Publication Date Title
KR100430901B1 (ko) 전자회로유닛
KR100400653B1 (ko) 면설치형 전자회로유닛
KR100434839B1 (ko) 전자회로유닛
KR100450354B1 (ko) 전자회로유닛
KR100432871B1 (ko) 전자회로유닛
JP3940026B2 (ja) 電子回路ユニットの製造方法
JP3242391B2 (ja) 電子回路ユニットの製造方法
JP3244677B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP3244676B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP3244681B2 (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP3246908B2 (ja) 電子回路ユニット
JP3244679B2 (ja) 電子回路ユニット
JP3246907B2 (ja) 電子回路ユニット
JP2001339243A (ja) 電子回路ユニット
JP2001339242A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070326

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee