KR20010102010A - Ｄｃ-ｄｃ 컨버터 - Google Patents

Ｄｃ-ｄｃ 컨버터 Download PDF

Info

Publication number
KR20010102010A
KR20010102010A KR1020017010065A KR20017010065A KR20010102010A KR 20010102010 A KR20010102010 A KR 20010102010A KR 1020017010065 A KR1020017010065 A KR 1020017010065A KR 20017010065 A KR20017010065 A KR 20017010065A KR 20010102010 A KR20010102010 A KR 20010102010A
Authority
KR
South Korea
Prior art keywords
period
minimum
circuit
voltage
output
Prior art date
Application number
KR1020017010065A
Other languages
English (en)
Other versions
KR100419393B1 (ko
Inventor
토모야스 야마다
Original Assignee
고타니 고이치
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고타니 고이치, 산켄덴키 가부시키가이샤 filed Critical 고타니 고이치
Publication of KR20010102010A publication Critical patent/KR20010102010A/ko
Application granted granted Critical
Publication of KR100419393B1 publication Critical patent/KR100419393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

한 쌍의 직류단자(18, 19) 사이에 트랜스(2)의 1차 권선(21)과 스위칭 소자(3)와 전류 검출저항(4)의 직렬회로가 접속되어 있다. 트랜스(2)의 2차 권선(22)에 다이오드(6)를 통하여 평활용 콘덴서(7)가 접속되어 있다. 스위칭 소자(3)와 전류 검출저항(4)의 직렬회로에 병렬로 공진용 콘덴서(5)가 접속되어 있다. 전류 검출신호와 출력 전압 검출신호와 스위치 전압 검출신호(11)의 출력과의 합성에 근거하여 스위칭 소자(3)의 제어 펄스가 형성된다. 제어회로(13) 중에 제 1 및 제 2 최소 OFF 기간을 히스테리시스를 가지기 위한 최소 OFF 기간 결정회로가 설치되어져 있다. 작은 부하시에 있어 스위칭 소자(3)의 OFF 기간이 최소 OFF 기간에 의해 제한된다. 스위칭 소자(3)의 TURN ON시의 제로 볼트 스위칭은, 최소 OFF 기간이 경과하고 또한 트랜스(2)의 축적 에너지의 방출이 종료된 후에 행하여 진다.

Description

ＤＣ-ＤＣ 컨버터 {DC-DC CONVERTER}
종래 전형적인 DC-DC 컨버터는, 예컨대 미국 특허 제 5, 719, 755호에 게재된 바와 같이, 직류전원, 1차, 2차 및 3차 권선을 가지는 트랜스, 스위칭 소자, 정류평활회로, 및 제어회로로 이루어진다. 스위칭 소자는 트랜스의 1차 권선을 통하여 직류전원의 일단과 타단 사이에 접속되고, 제어회로에 의해 ON·OFF 제어된다. 정류평활회로는 제 1 타입 또는 제 2 타입으로 구성된다. 제 1 타입 정류평활회로는 1차 권선측의 스위칭 소자의 ON 기간에 2차 권선에 유기되는 전압에 의해 역방향 바이어스되고, 스위칭 소자의 OFF 기간에 2차 권선에 유기되는 전압에 의해 순방향 바이어스 되는 방향성을 가지며 2차 권선에 접속된 정류 다이오드와, 이 정류 다이오드 출력전압을 평활하는 콘덴서로 이루어진다. 제 2 타입 정류평활회로는 스위칭 소자의 ON 기간에 2차 권선에 유기되는 전압에 의해 순방향 바이어스되는 방향성을 가지며 2차 권선에 접속된 정류 다이오드와, 이 정류 다이오드의 출력라인에 직렬로 접속된 쵸크 코일(choke coil)과, 이 쵸크 코일의 출력단에 접속된 쵸크 코일과, 쵸크 코일과 평활용 콘덴서를 포함하는 폐회로를 형성하기위한 다이오드로 이루어진다. 제 1 타입의 정류평활회로를 가지는 스위칭 레귤레이터는 플라이 백(flyback)형 또는 리버스형 스위칭 레귤레이터라고 불리우고, 제 2 타입의 정류평활회로를 갖는 스위칭 레귤레이터는 포워드형 스위칭 레귤레이터하고 불리우고 있다.
하지만, DC-DC 컨버터에 대해 고효율화가 요구되어지고 있다. DC-DC 컨버터의 효율을 높히기 위해서는 스위칭 소자의 전력손실을 저감시켜야만 한다. 이 목적을 달성하기 위하여 상기 미국특허에서는, 스위칭 소자에 병렬로 의사 공진(quasiresonant)용 콘덴서가 접속되어져 있다. 이와 같이, 스위칭 소자에 콘덴서를 병렬로 접속하면, 스위칭 소자의 TURN OFF시에 콘덴서가 서서히 충전되고, 이 콘덴서의 전압 및 스위칭 소자의 전압이 서서히 높아진다. 스위칭 소자로서의 바이폴라 트랜지스터 또는 전계효과 트랜지스터의 전류는, 반도체의 캐리어의 축적효과에 기인하여 이것이 OFF된 후에도 흐른다. 그러나, 공진용 콘데서를 설치하면, OFF된후에 스위칭 소자의 전압이 급격히 높아지지 않기때문에, 스위칭 소자의 전류와 전압의 곱에 근거하는 전력손실 즉 스위칭 손실이 억제되고, 또 TURN OFF시의 노이즈 즉 서지 전압도 억제된다.
스위칭 소자를 TURN ON시키는 때에는, 트랜스의 1차 권선의 인덕턴스와 스위칭 소자에 병렬접속된 콘덴서와의 공진동작에 의해 스위칭 소자의 전압을 서서히 저하시키고, 이 전압이 제로 또는 그 근처인 경우에 스위칭 소자를 ON으로 한다. 이로써 스위칭 소자의 제로 전압 스위칭이 달성되고, 스위칭 손실이 저감된다.
하지만, 출력전압을 일정하게 제어하는 회로를 구비한 의사 공진형 스위칭레귤레이터에 있어, 부하의 크기가 변화하면, 스위칭 소자의 ON·OFF 반복 주파수(이하, 스위칭 주파수라고 한다)가 변화한다. 예컨대, 부하가 작아지면 스위칭 주파수가 높아진다. 스위칭 주파수가 높아지면, 단위시간당 스위칭 소자의 스위칭 횟수가 많아진다. 스위칭 소자는 스위칭마다 손실을 발생하기 때문에, 단위시간당 스위칭 횟수가 많아지면, 단위시간당 손실도 커진다. 이 결과, 의사 공진 동작을 시킴에 불구하고, 스위칭 레귤레이터의 효율 향상을 양호하게 달성할 수 없다.
작은 부하시의 스위칭 횟수의 증대를 억제하기 위해, 스위칭 소자를 ON·OFF 반복 주파수 즉 스위칭 주파수를 억제하는 것이, 예컨대 일본 특허공개 평성 8-289543호 공보에 기재되어 있다. 종래 DC-DC 컨버터에서는, 스위칭 소자의 OFF 기간의 길이가 강제적으로 억제된다. 이 강제적으로 제한된 OFF 기간은 최소 OFF 기간 또는 최소 OFF 시간이라 부르고 있다. 최소 OFF 기간을 설정하면, 스위칭 소자의 OFF 기간(OFF 시간)은 최소 OFF 기간보다 짧아지지 않는다.
최소 OFF 기간이 설정되어져 있는 DC-DC 컨버터에 있어, 부하가 큰 폭으로 작아지면, 스위칭 소자의 ON 기간에 트랜스에 축적된 에너지의 방출에 근거한 플라이 백 전압의 발생이 종료하여도 스위칭 소자는 바로 ON으로 전환되지 않고, 최소 OFF 기간 후에 스위칭 소자가 ON으로 전환된다. 최소 OFF 기간내에 플라이 백 전압발생이 종료되면, 트랜스 권선의 인덕턴스와 스위칭 소자의 기생용량 또는 공진용 커패시턴스에 근거한 링잉(ringing)이 발생한다. 따라서, 스위칭 소자는 링잉중에 ON상태로 전환된다. 최소 OFF 기간 종료시에는 링잉에 의해 스위칭 소자의 전압이 높은 경우가 있기 때문에, 최소 OFF 기간 종료후에 있어 스위칭 소자의 전압이 낮은 값으로 된 때에 스위칭 소자를 ON으로 전환한다. 상술한 바와 같은 방법으로 스위칭 소자를 제어하면, 스위칭 손실을 큰 폭으로 저감할 수 있다.
그러나, 최소 OFF 기간이 일정한 값으로 고정된 그대로라면, 부하 또는 입력전압이 변동된 때에, 스위칭 주파수가 불안정하게 되는 일이 있다. 예컨대, 플라이 백 전압 발생기간이 최소 OFF 기간보다도 긴 상태에 있는 비교적 부하가 큰 제 1 부하로부터 플라이 백 전압발생기간이 최소 OFF 기간보다도 짧아지는 비교적 부하가 작은 제 2 부하까지 부하의 크기가 서서히 변화하는 경우에, 플라이 백 전압의 발생기간이 최소 OFF 기간보다도 짧아지는 곳에서, 불안정 동작이 발생한다. 이를 도 6 및 도 7을 참조하여 더욱 자세하게 설명한다. 도 6 및 도 7의 V1은 스위칭 소자의 전압을 나타내고, 이는 트랜스의 플라이 백 전압 및 링잉 전압에 근거하여 발생하고 있다. 도 6의 V13에 있어서의 T1은 최소 OFF 기간을 나타내고 있다. 도 6에 나타낸 바와 같이 부하가 비교적 큰 값을 가지고 있는 때에는, 플라이 백 전압의 발생기간 T0는 V13에 나타낸 최소 OFF 기간 T1보다도 길다. 따라서, 플라이 백 전압의 종료에 동기하여 스위칭 소자가 ON으로 전환하고, 주지의 자여발진동작이 접속된다. 이 상태로부터 부하를 서서히 낮추어 가면, 스위칭 소자의 ON 기간(Ton)이 짧아지고, 플라이 백 전압의 발생기간 T0도 짧아지며, 마침내는 플라이 백 전압의 발생기간 T0가 최소 OFF 기간 T1보다도 짧아진다. 플라이 백 전압의 발생기간 T0가 최소 OFF 기간 T1보다도 짧아지면, 도 7에 나타낸 바와 같이 플라이 백 전압의 발생기간 T0의 종료에 동기한 스위칭 소자의 TURN ON이 금지된다. 스위칭 소자는, 최소 OFF 기간 T1의 종료 후에 있어 스위칭 소자의 전압이 거의 제로로된 때에 TURN ON한다. 이와 같이 최소 OFF 기간 T1의 종료 시점에서 스위칭 소자를 TURN ON시키지 아니하고, 스위칭 소자의 전압이 거의 제로가 될 때 까지 TURN ON을 강제적으로 금지하고 있으면, 이 양만큼 스위칭 소자의 OFF기간이 길어지고, 출력전압의 저하가 발생한다. DC-DC 컨버터는 정전압 제어회로를 가지고 있기 때문에, 출력전압의 저하를 보상하기 위해 다음의 스위칭 소자의 ON기간이 길어 진다. 이와 같이 스위칭 소자의 ON기간이 길어지면, 이에 비례하여 플라이 백 전압의 발생기간 T0도 길어진다. 이 결과, 플라이 백 전압의 발생기간 T0가 최소 OFF 기간 T1보다도 재차 길어지고, OFF 기간이 최소 OFF 기간 T1에 제한되지 않는 스위칭 동작이 발생한다. 다음으로 상술한 바와 같이 ON 기간이 길어지면, 출력전압의 상승이 발생하기 때문에, ON 기간이 재차 짧아지고, 플라이 백 전압의 발생기간 T0도 최소 OFF 기간 T1보다도 재차 짧아지고, OFF 기간이 최소 OFF 기간 T1에 제한되는 스위칭 동작이 발생한다. 이와 같이 스위칭 소자의 OFF 기간이 하나의 최소 OFF 기간 T1만으로 제한되면, 스위칭 소자의 ON기간 및 OFF 기간의 변동이 반복하여 발생한다. 스위칭 소자의 ON 기간 및 OFF 기간이 변동한다고 하는 것은, 스위칭 주파수가 불안정하게 되는 것을 의미한다. 스위칭 주파수가 불안정하게 되면, 스위칭 소자로부터 발생하는 노이즈 주파수도 변화하고, 노이즈 대책이 곤란하게 된다. 또한 스위칭 주파수가 불특정하게 변화함으로써 트랜스가 자왜음(磁歪音)에 근거한 노이즈를 발생하는 경우가 있다. 또한, 스위칭 주파수의 변동에 의해 스위칭 소자의 ON·OFF 제어를 안정적으로 계속하는 것이 곤란할 경우가 있다.
따라서, 본 발명의 목적은, 작은 부하시의 효율 향상을 도모할 수 있을 뿐만아니라, 동작의 안정성 향상 및 노이즈의 저감을 도모할 수 있는 DC-DC 컨버터를 제공하는 것에 있다.
본 발명은, 부하 또는 입력전압의 변화에 대응할 수 있는 DC-DC 컨버터에 관한 것이다.
도 1은, 본 발명의 제 1 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 2는, 도 1의 제어회로를 상세하게 나타내는 회로도이다.
도 3은, 도 2의 펄스 발생회로를 상세하게 나타내는 블록도이다.
도 4는, 도 3의 OFF 종료시점 결정회로를 상세하게 나타내는 회로도이다.
도 5는, 도 3의 거파발생회로, 최소 OFF 기간 결정회로, 최대 OFF 기간 결정회로, 제어 펄스 형성회로, 및 기준전압 전환회로를 상세하게 나타내는 회로도이다.
도 6은, 도 1의 DC-DC 컨버터의 큰 부하시 도 1 ~ 도 5의 V1 ~ V18에서 나타내는 부분의 전압을 나타내는 파형도이다.
도 7은, 도 1의 DC-DC 컨버터의 작은 부하시의 도 1 ~ 도 5의 V1 ~ V18에서 나타내는 부분의 전압을 나타내는 파형도이다.
도 8은, 도 1의 DC-DC 컨버터의 큰 부하와 작은 부하의 전환에 의한 V4, V14, V10, V13, V17의 변화를 나타내는 파형도이다.
도 9는, 도 1의 DC-DC 컨버터의 부하가 도 7의 작은 부하상태보다도 작아진 때의 V1, V13, V14의 상태를 나타내는 파형도이다.
도 10은, 제 2 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
*도 11은, 제 3 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 12는, 제 4 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 13은, 제 5 실시 형태에 따른 DC-DC 컨버터의 OFF 시점 결정회로 및 기준 전압 전환회로를 나타내는 도면이다.
도 14는, 제 5 실시 형태에 따른 DC-DC 컨버터의 큰 부하시에 있어서의 도 1 및 도 2의 V1, V2, V3, V4, V5, V6과 도 13의 V8, V9, V17, V18을 나타내는 파형도이다.
도 15는, 제 5 실시 형태에 따른 DC-DC 컨버터의 작은 부하시의 도 1 및 도 2의 V1, V2, V3, V4, V5, V6과 도 13의 V8, V9, V17, V18을 나타내는 파형도이다.
도 16은, 제 6 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 17은, 도 16의 제어회로를 상세하게 나타내는 블록도이다.
도 18은, 도 17의 펄스 발생회로에 포함되어져 있는 OFF 종료시점 결정회로를 나타내는 블록도이다.
도 19는, 제 6 실시 형태에 따른 DC-DC 컨버터가 큰 부하시의 도 16 ~ 도 18의 각부의 전압을 나타내는 파형도이다.
도 20은, 제 6 실시 형태에 따른 DC-DC 컨버터가 작은 부하시의 도 16 ~ 도 18의 각부의 전압을 나타내는 파형도이다.
도 21은, 제 7 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 22는, 도 21의 제어회로를 상세하게 나타내는 회로도이다.
도 23은, 도 22의 펄스 발생회로를 상세하게 나타내는 블록도이다.
도 24는, 도 23의 거파 발생회로, 최소 OFF 기간 결정회로, 최대 OFF 기간 결정회로, 제어펄스 형성회로, 및 기준 전압 전환회로를 상세하게 나타내는 회로도이다.
도 25는, 도 21의 DC-DC 컨버터의 큰 부하시의 도 21 ~ 도 24의 V1, V4a, V3, V5', V6', V7, V9, V14로 나타내는 부분의 전압을 나타내는 파형도이다.
도 26는, 도 21의 DC-DC 컨버터의 작은 부하시의 도 21 ~ 도 24의 V1, V4a, V3, V5', V6', V7, V9, V14로 나타내는 부분의 전압을 나타내는 파형도이다.
도 27은, 제 8 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 28은, 제 9의 실시 형태에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 29는, 제 10 실시 형태에 따른 DC-DC 컨버터의 일부를 나타내는 회로도이다.
도 30은, 제 11 실시 형태에 따른 DC-DC 컨버터의 일부를 나타내는 회로도이다.
도 31은, 제 12 실시 형태에 따른 DC-DC 컨버터의 일부를 나타내는 회로도이다.
상기 문제를 해결하고, 상기 목적을 달성하기 위한 본 발명을, 실시 형태를 나타내는 도면 부호를 참조하면서 설명한다. 한편, 여기서의 참조 부호는 본 출원발명의 이해를 돕기위해 붙여진 것으로, 본 출원 발명을 한정하는 것은 아니다.
본 발명에 따른 부하(26)에 직류 전력을 공급하기 위한 DC-DC 컨버터는, 직류 전압을 공급하는 직류 전원(1)과, 직류 전압을 반복하여 ON·OFF 하기 위해 직류 전원(1)의 일단(18)과 타단(19) 사이에 접속되고, 또한 제 1 및 제 2의 주단자와 제어단자를 가지고 있는 스위칭 소자(3)와, 스위칭 소자(3)에 대해 직렬로 접속되고, 스위칭 소자(3)의 ON 기간에 에너지가 축적되고, 스위칭 소자의 OFF 기간에 에너지가 방출되는 인덕턴스 수단(2 또는 2a)과, 인덕턴스 수단(2 또는 2a)에 접속된 정류평활회로(6)와, 정류평활회로(6)의 출력전압을 나타내는 신호를 검출하는 출력전압 검출수단(8, 10)과, 스위칭 소자(3)의 제 1 및 제 2의 주단자간의 전압을 나타내는 신호를 얻기 위한 스위치 전압 검출수단(11 또는 11a 또는 11b), 스위치 제어수단(13)을 포함한다.
상기 스위치 제어수단(13)은, 상기 스위칭 소자(3)를 ON·OFF 제어하기 위한 스위치 제어신호를 형성하고 또한 이 스위치 제어신호를 스위칭 소자(3)의 제어단자로 공급하기 위해 출력전압 검출수단(8, 10)과 스위치 전압 검출수단(11 또는 11a 또는 11b)과 스위칭 소자(3)에 접속되어져 있다. 또한, 스위치 제어수단(13)은, (1) 상기 출력 전압 검출수단(8, 10)의 출력에 응답하여 출력 전압을 일정하게 제어하도록 스위칭 소자(3)의 ON 기간 Ton의 길이를 결정하는 기능과, (2) 스위칭 소자(3)의 OFF 기간 Toff의 길이를 제한하기 위한 제 1 최소 OFF 기간 T1을 나타내는 신호를 형성하는 기능과, (3) 제 1 최소 OFF 기간 T1보다도 긴 제 2 최소 OFF 기간 T2를 나타내는 신호를 형성하는 기능과, (4) 제 1 및 제 2 최소 OFF 기간을 나타내는 신호를 선택적으로 발생시키는 기능과, (5) 인덕턴스 수단(2 또는 2a)의 플라이 백 전압 발생 기간 T0를 검출하는 기능과, (6) 플라인 백 전압 발생기간 T0가 제 1 최소 OFF 기간 T1보다도 짧은 지 여부를 판정하는 기능과, (7) 플라이 백 전압 발생 기간 T0가 제 2 최소 OFF 기간 T2보다도 긴 지 여부를 판정하는 기능과, (8) 플라이 백 전압 발생 기간 T0가 제 1 최소 OFF 기간 T1보다도 짧은 것을 나타내는 판정결과를 얻은 때에, 스위칭 소자(3)의 OFF 기간 Toff 의 길이를 제 2 최소 OFF 기간 T2에 따라 제한하는 기능과, (9) 플라이 백 전압 발생 기간 T0가 제 2 최소 OFF 기간 T2보다도 긴 것을 나타내는 판정결과를 얻은 때에, 스위칭 소자(3)의 OFF 기간 Toff의 길이를 제 1 최소 OFF 기간 T1에 따라 제한하는 기능과, (10) 제 1 최소 OFF 기간 T1 또는 제 2의 최소 OFF 기간 T2의 종료 후에 스위치 전압 검출 수단(11 또는 11a 또는 11b)에 근거하여 얻어진 스위칭 소자(3)의 전압을 나타내는 신호가 소정 기준 값 Vr1 또는 Vr2' 이하로 된 것을 근거하여 스위칭 소자(3)의 OFF 기간 Toff 종료시점을 결정하는 기능을 가지고 있다.
한편, 청구항 제 2 항에 나타낸 바와 같이, 스위치 제어수단(13)은, 스위치 제어신호 형성수단(46 또는 46a, 47, 50 또는 50a)과, 최소 OFF 기간 신호 발생회로(73 또는 120 또는 120')와, 플라이 백 전압 발생 기간 검출수단(101 또는 130)과, 판정수단(102 또는 13)으로 이루어지는 것이 바람직하다. 스위치 제어신호 형성수단(46 또는 46a, 47, 50 또는 50a)은, 스위칭 소자(3)를 ON·OFF 제어하기 위한 스위치 제어신호를 형성하기 위해 출력전압 검출수단(8, 10)과 스위치 전압 검출수단(11 또는 11a 또는 11b)에 접속되어 있고, 또한 출력전압 검출수단(8, 10)의 출력에 응답하여 출력전압을 일정하게 제어하도록 스위칭 소자(3)의 ON 기간 Ton의 길이를 결정하는 기능과, 스위치 전압 검출수단(11 또는 11a, 또는 11b)에 근거하여 얻어진 스위칭 소자(3)의 전압을 나타내는 신호가 소정 기준치 Vr1 또는 Vr2' 이하로 된 것에 근거하여 스위칭 소자(3)의 OFF 기간 Toff의 종료시점을 결정하는 기능을 가지고 있다. 최소 OFF 기간 신호 발생회로(73 또는 120 또는 120')는, 스위칭 소자(3)의 OFF 기간(Toff)의 길이를 제한하기 위한 제 1 최소 OFF 기간 T1을 나타내는 신호와 이 제 1 최소 OFF 기간 T1보다도 긴 제 2 최소 OFF 기간 T2를 나타내는 신호를 선택적으로 발생하고, 제 1 및 제 2의 최소 OFF 기간을 나타내는 신호를 스위치 제어신호 형성수단에 선택적으로 공급한다. 플라이 백 전압발생 기간 검출수단(101 또는 130)은, 인덕턴스 수단(2 또는 2a)의 플라이 백 전압의 발생기간 T0를 검출한다. 상기 판정수단(102, 또는 13)은, 최소 OFF 기간 신호 발생회로 및 플라이 백 전압검출수단에 접속되어져 있고, 또한 플라이 백 전압발생기간 검출수단(101 또는 130)으로 검출된 플라이 백 전압발생 기간 T0가 제 1 최소 OFF 기간 T1보다도 짧은 지 여부를 판정하는 기능과, 플라이 백 전압발생기간 T0가 제 2 최소 OFF 기간 T2보다도 긴지 여부를 판정하는 기능과 플라이 백 전압발생기간 T0가제 1 최소 OFF 기간 T1보다도 짧은 것을 나타내는 판정결과가 얻어진 때에, 제 2 최소 OFF 기간 T2를 나타내는 신호가 최소 OFF 기간 신호 발생회로(73 또는 120)에서 스위치 제어신호 형성수단으로 공급시키도록 최소 OFF 기간 신호 발생회로(73 또는 120 또는 120')를 제어하는 기능과, 플라이 백 전압발생기간 T0가 제 2 최소 OFF 기간 T2보다도 긴 것을 나타내는 판정결과가 얻어진 때에, 제 1 최소 OFF 기간 T1을 나타내는 신호를 최소 OFF 기간 신호 발생수단(73 또는 120)으로부터 스위치 제어신호 형성수단에 공급시키도록 최소 OFF 기간 신호발생회로(73 또는 120)를 제어하는 기능을 가지고 있다.
또한, 청구항 제 3 항에 나타낸 바와 같이, 제 1 최소 OFF 기간 T1과 제 2 최소 OFF 기간 T2와의 시간차 Ta는 0.1 ~ 10 ㎲인 것이 바람직하다.
또한, 청구항 제 4 항에 나타낸 바와 같이, 공진용 콘덴서를 설치하는 것이 바람직하다.
또한, 청구항 제 5 항에 나타낸 바와 같이 전류검출수단(4)의 출력과 출력전압 검출수단(8)의 출력과 스위치 전압검출수단(11 또는 11a)의 출력을 합성하는 합성수단(12)을 설치하고, 합성수단(12)으로부터 얻어진 합성신호를 제 1 및 제 2의 비교수단(46, 47)에 입력시키는 것이 바람직하다. 이로써, 스위치 제어수단의 집적화 및 저비용화가 용이하게 된다.
또한, 청구항 제 6 항에 나타낸 바와 같이, 초기화 신호발생수단(51)을 설치하는 것이 바람직하다. 또 최소 OFF 기간 신호 발생회로(77)를 거파전압 발생회로(72), 최소 OFF 기간 결정용 기준전압(91), 최소 OFF 기간 결정용 비교기(92),OFF 기간 펄스 형성회로(95)로 구성하는 것이 바람직하다.
또한, 청구항 제 7 항에 나타낸 바와 같이 제어 펼스 형성회로(50, 또는 50b)를 제 1 회로(71 또는 71a 또는 71b)와 제 2 회로(96)로 형성하는 것이 바람직하다.
또한, 청구항 제 8 항에 나타낸 바와 같이, 제 1 회로(71 또는 71a 또는 71b)를 파형 정형회로(77)와 플립플롭(78)으로 하는 것이 바람직하다.
또한, 청구항 제 9 항 및 제 10 항에 나타낸 바와 같이, OFF 종료시점 결정용 제 1 회로(71 또는 71a)를 두개의 플립플롭으로 구성하는 것이 바람직하다.
또한, 청구항 제 11 항에 나타낸 바와 같이, 제 2 회로(96)를 NOR 게이트(96a)로 하는 것이 바람직하다.
또한, 청구항 제 12 항에 나타낸 바와 같이, 최소 OFF 기간 펄스 형성회로(95)를 AND 게이트(97)와 플립플롭(100)으로 구성하는 것이 바람직하다.
또한, 청구항 제 13 항에 나타낸 바와 같이, 플라이 백 전압 발생기간 검출수단(101)을 제 1 회로(71) 및 제 2 회로(96)에 접속하는 것이 바람직하다.
*또한, 청구항 제 14 항에 나타낸 바와 같이, 최소 OFF 기간 결정용 기준전압원(91)을 분압회로로 하는 것이 바람직하다.
또한, 청구항 제 15 항에 나타낸 바와 같이, 스위치 전압검출수단(11)의 출력을 출력전압제어용 합성수단(12a)에 입력시키지 않는 구성으로 하는 것이 바람직하다.
또한, 청구항 제 16 항에 나타낸 바와 같이, 출력전압 검출신호에 근거하여 거파전압 V4a을 형성하고, 이 거파전압 V4a을 사용하여 OFF 종료시점을 결정할 수 있다.
또한, 청구항 제 17 항에 나타낸 바와 같이, 인덕턴스 수단을 1차, 2차 및 3차 권선(21, 22, 23)을 가지는 트랜스로 하는 것이 바람직하다.
또한, 청구항 제 18 항에 나타낸 바와 같이, 스위치 전압검출수단(11)을 스위칭 소자(3)에 대해 병렬로 접속할 수 있다.
또한, 청구항 제 19 항에 나타낸 바와 같이, 출력전압 검출수단을 3차 권선(23)에 접속할 수 있다.
또한, 청구항 제 20 항에 나타낸 바와 같이, 스위치 전압검출수단(11)에 지연용 콘덴서(34)를 포함하는 것이 바람직하다.
또한, 청구항 제 21 항에 나타낸 바와 같이, 스위치 전압검출수단(11a)을 다이오드(31)와 저항(33)으로 구성할 수 있다.
또한, 청구항 제 22 항에 나타낸 바와 같이, 인덕턴스 수단을 리액터(2a)로 하고, 출력평활용 콘덴서(7)를 이 권선(21)에 다이오드(6)을 통하여 병렬로 접속할 수 있다.
또한, 청구항 제 23 항에 나타낸 바와 같이, 최대 OFF 기간을 설정할 수 있다.
또한, 청구항 제 24 항에 나타낸 바와 같이, 스위치 전압 검출수단(11 또는 11a 또는 11b)의 출력단에 스위치(110)를 설치하고, 이 스위치(110)를 OFF로 하여스위치 전압 검출수단의 출력에 근거하는 제어를 중단시킬 수 있다.
또한, 청구항 제 25 항에 나타낸 바와 같이, 제 1 및 제 2 최소 OFF 기간 신호 발생기(121, 122)를 설치할 수 있다.
또한, 청구항 제 26 항에 나타낸 바와 같이, 플라이 백 전압발생기간 검출회로(130)을 인덕턴스 수단으로 직접 접속할 수 있다.
또한, 청구항 제 27 항에 나타낸 바와 같이, 판단수단을 위상비교기(133)로 할 수 있다.
각 청구항의 발명은 다음의 이점을 가진다.
(1) 최소 OFF 기간 T1 또는 T2를 설정하기 때문에, 작은 부하가 되어도 스위칭 소자(3)의 OFF 기간 Toff의 큰폭의 저하를 방지할 수 있고, 스위칭 소자(3)의 단위 시간당의 스위칭 횟수의 증대를 억제할 수 있다. 이로써, 단위시간당의 스위칭 손실의 증대가 억제되고, 작은 부하시의 효율이 향상된다.
(2) 부하가 큰 값으로부터 작은 값으로 변화함으로써 플라이 백 전압의 발생기간 T0가 제 1 최소 OFF 기간 T1보다도 짧아지게 되고, 제 2 최소 OFF 기간 T2가 설정된다. 이로써, 스위칭 소자(3)의 OFF 기간이 제 2 최소 OFF 기간 T2에 안정적으로 고정되고, 부하변동 또는 입력전압 변동이 발생하여도 안정된 스위칭 동작을 계속할 수 있다. 또한, 부하가 작은 값으로부터 큰 값으로 변화함으로써 플라이 백 전압의 발생기간 T0가 제 2 최소 OFF 기간 T2보다도 길어지면, 제 1 최소 OFF 기간 T1이 설정된다. 이로써, 스위칭 소자의 OFF 기간이 제 1 최소 OFF 기간 T1에 안정적으로 고정되고, 안정된 스위칭 동작을 계속할 수 있다. 요컨대, 부하가 비교적 크기 때문에 제 1 최소 OFF 기간 T1에 의해 제한되지 않고 스위칭 소자(3)가 ON·OFF 하는 제 1 스위칭 동작으로부터, 부하가 비교적 작기 때문에 제 2 최소 OFF 기간 T2에 의해 제한되어 스위칭 소자(3)가 ON·OFF하는 제 2 스위칭 동작으로 전환, 또는 이와 반대 방향으로의 전환을 안정적으로 달성할 수 있다. 본 발명에 근거한 제 1 및 제 2 최소 OFF 기간 T1, T2의 전환 동작은, 주지의 히스테리시스(hysteresis) 특성을 보유하는 컴퍼레이터 또는 슈미트 트리거 회로에 있어서의 히스테리시스 동작과 유사하다. 상술한 바와 같이 제 1 및 제 2의 스위칭 동작의 전환이 안정적으로 달성되면, 스위칭 주파수도 안정화되고, 예상치 않은 주파수를 갖는 노이즈의 발생을 억제할 수 있는 것 및 인덕턴스 수단으로부터의 자왜에 근거한 가청음 즉 노이즈의 발생을 억제할 수 있다.
청구항 제 3 항에 나타낸 바와 같이, 제 1 및 제 2 최소 OFF 기간 T1, T2의 시간차를 설정하면, 히스테리시스 효과를 확실하게 얻을 수 있다.
청구항 제 4 항에 나타낸 바와 같이, 공진용 커패시턴스(5)를 설치하면, 공진이 안정적으로 발생하고, 또한 스위칭 소자(3)의 TURN OFF시의 제로 볼트 스위치가 양호하게 달성되고, 스위칭 손실을 저감시킨다.
또한, 청구항 제 5 항에 나타낸 바와 같이 합성신호를 형성하면, 공통의 도체 또는 단자에 의해 복수의 정보를 전송할 수 있게 된다. 이로 인해, 스위치 제어신호 형성수단을 집적화할 때에 안성맞춤이다.
또한, 청구항 제 6 항 ~ 제 12 항의 발명에 의하면, 스위치 제어신호를 간단한 회로로 형성할 수 있다.
또한, 청구항 제 13 항 및 제 14 항의 발명에 의하면, 히스테리시스 동작을 용이하게 실행할 수 있다.
또한, 청구항 제 15 및 16의 발명에 의하면, 출력전압의 제어와 OFF 종료시점의 검출을 독립하여 행할 수 있고, 회로설계의 자유도가 커진다.
또한, 청구항 제 17 항의 발명에 의하면, 스위칭 소자측과 부하(26)측의 전기적 분리를 용이하게 행할 수 있다.
또한, 청구항 제 18 항의 발명에 의하면, 스위칭 소자(3)의 전압을 정확하게 검출할 수 있다.
또한, 청구항 제 19 항의 발명에 의하면, 출력전압을 용이하게 검출할 수 있다.
또한, 청구항 제 20 항 및 21 항의 발명에 의하면, 스위치 전압검출을 양호하게 행할 수 있다.
또한, 청구항 제 22 항에 의하면, 리액터의 움직임으로 높은 출력전압을 용이하게 얻을 수 있다.
또한, 청구항 제 23 항의 발명에 의하면, 최대 OFF 기간의 움직임에 의해 DC-DC 컨버터를 안정적으로 기동할 수 있다.
또한, 청구항 제 24 항의 발명에 의하면, 스탠 바이 모드 등의 극히 부하가 작은 때에, 최대 OFF 기간을 가지는 스위치 제어신호를 형성하고, DC-DC 컨버터를 안정적으로 동작시킬 수 있다.
또한, 청구항 제 25 항 및 제 26 항의 발명에 의하면, 회로설계의 자유도가커진다.
제 1 실시 형태
우선, 도 1 ~ 도 9를 참조하여 제 1의 실시 형태의 DC-DC 컨버터를 설명한다. 도 1에 나타낸 제 1의 실시 형태의 DC-DC 컨버터는 일반적으로 플라이 백 타입의 스위칭 레귤레이터라고 불리우고 있는 것으로, 직류전원으로서의 정류평활회로(1), 인덕턴스 수단으로서의 트랜스(2), N 채널의 절연 게이트형 전계효과 트랜지스터로 이루어지는 스위칭 소자(3), 전류 검출수단으로서의 저항(4), 공진용 콘덴서(5), 출력 정류 다이오드(6a)와 출력 평활용 콘덴서(7)로 이루어지는 출력 정류평활회로(6), 출력전압 검출회로(8), 발광 다이오드(9), 포토 트랜지스터(10), 스위치 전압검출수단으로서의 스위치 전압검출회로(11), 합성회로(12), 스위치 제어수단으로서의 스위치 제어회로(13), 제어 전원용 정류평활회로(14) 및 기동 저항(15)을 포함하고 있다.
직류전원으로서의 정류 평활회로(1)는, 상업용 교류전원에 접속되는 교류 입력단자(16, 17)와, 한 쌍의 직류단자(18, 19)를 가지며, 비안정전압 즉 정전압화되어 있지 않은 직류전압을 출력한다. 한편, 정류평활회로(1)를 전지로 바꿔 놓을 수 있다. 인덕턴스 수단으로서의 트랜스(2)는, 자기 코어(20)와, 이 코어(20)에 두루 감겨진 1차 권선(21), 2차 권선(22), 및 3차 권선(23)으로 이루어져 있다. 상호 전자결합된 1차(21), 2차(22) 및 3차 권선(23)은 검은 점으로 표시한 것과 같은 극성을 가지고 있다. 1차 권선(21)은, 인덕턴스를 가지고 있다. 트랜스(2)는, 주지와 같이 스위칭 소자(3)의 ON 기간에 에너지를 축적하고, 스위칭 소자(3)의 OFF 기간에 에너지를 방출한다.
FET로 이루어지는 스위칭 소자(3)는, 제 1 주단자로서의 드레인과 제 2 주단자로서의 소스와 제어단자로서의 게이트를 가진다. 이 드레인은 1차 권선(21)을 통하여 제 1 직류단자(18)에 접속되고, 소스는 전류검출 저항(4)를 통하여 그라운드로서의 제 2 직류단자(19)에 접속되고, 게이트는 제어회로(13)에 접속되어 있다.
스위칭 손실 및 노이즈를 저감하기 위한 공진용 콘덴서(5)는 스위칭 소자(3)에 전류검출용 저항(4)를 통하여 병렬로 접속되어 있다. 이 공진용 콘덴서(5)는 스위칭 소자(3)의 TURN OFF시에 있어 스위칭 소자(3)의 드레인·소스간 전압 VDS을 천천히 올리는 활동 및 TURN ON 직전에 공진에 의해 스위칭 소자(3)의 드레인·소스간 전압 VDS를 제로로 하기 위한 활동을 보유한다. 따라서, 공진용 콘덴서(5)의 정전용량은 정류평활회로(1)에 포함되어져 있는 주지의 평활 콘덴서(도시하지 않음) 및 출력평활용 콘덴서(7)의 정전용량에 비해 큰 폭으로 작다. 한편, 공진용 콘덴서(5)를 독립하여 설치하는 대신에 스위칭 소자(3)의 드레인·소스간의 부유용량(stray capacitance)을 사용할 수도 있다.
트랜스(2)의 2차 권선(22)에 다이오드(6a)와 콘덴서(7)로 이루어진 출력정류펑활회로(6)가 접속되어 있다. 출력정류 다이오드(6a)는 출력 트랜스(2)의 2차 권선(22)과 출력 평활용 콘덴서(7) 사이의 라인에 직렬로 접속되어져 있다. 이 출력 정류 다이오드(6a)는 스위칭 소자(3)가 ON시에 2차 권선(22)에 유기된 전압에서 역방향 바이어스되고, 스위칭 소자(3)가 OFF시에 2차 권선(22)에 유기된 전압에서 순방향 바이어스되는 극성을 갖는다. 한편, 미국 특허 제 5,719,755호에 나타나 있는 바와 같이 출력정류 다이오드(6a)에 병렬로 FET 등의 스위치를 접속할 수 있다. 출력평활용 콘덴서(7)는, 출력정류 다이오드(6a)를 통하여 2차 권선(22)에 병렬로 접속되어 있다. 평활용 콘덴서(7)는 한 쌍의 출력단자(24, 25)에 접속되고, 이 한 쌍의 출력단자(24, 25)의 사이에는 부하(26)가 접속되어 있다.
출력단자(24, 25)간의 출력전압 V0를 일정치로 하기 위한 제어를 행하기 위해 출력전압 검출회로(8)가 출력단자(24, 25)간 즉 평활용 콘덴서(7)의 양단간에 접속되어 있다. 이 출력전압 검출회로(8)는, 제 1 및 제 2의 출력전압 검출용 저항(27, 28), 예컨대 정전압 다이오드로 이루어지는 기준전압원(29)과, 오차증폭기(30)로 이루어진다. 제 1 및 제 2 출력전압 검출용 저항(27, 28)은 서로 직렬로 접속되고, 또한 한 쌍의 출력단자(24, 25) 사이에 접속되어 있다. 오차증폭기(30)의 정입력 단자는 제 1 및 제 2의 출력전압 검출용 저항(27, 28)의 상호 접속점에 접속되고, 이 부하입력단자는 기준 전압원(29)에 접속되어 있다. 발광 다이오드(9)는, 오차증폭기(30)의 출력단자와 그라운드측 출력단자(25) 사이에 접속되어 있다. 오차증폭기(30)는 제 1 및 제 2의 출력전압 검출용 저항(27, 28)의 상호 접속점으로부터 얻어진 검출전압과 기준전압원(29)의 기준전압과의 차에 대응한 전압을 출력하고, 발광 다이오드(9)는 오차증폭기(30)의 출력전압에 대응한 강한 광출력을 발생한다. 한편, 오차증폭기(30)의 정입력단자를 기준전압원(29)에 접속하고, 부입력단자를 저항(27, 28) 사이에 접속하고, 발광 다이오드(9)를 전원단자(24)와 오차증폭기(30)의 출력과의 사이에 접속할 수 있다.
발광 다이오드(9)에 광결합된 포토 트랜지스터(10)의 저항값은, 발광다이오드(9)의 광출력에 대하여 반비례적으로 변화한다. 따라서, 포토 트랜지스터(10)를 흐르는 전류 I2는 출력단자(24, 25)간의 출력전압 V0에 비례한다. 한편, 전압 귀환 제어신호를 얻기 위한 출력전압 검출수단은, 출력전압 검출회로(8)와 발광 다이오드(9)와 포토 트랜지스터(10)로 이루어진다. 한편, 이 출력전압 검출수단을 전압귀환 제어신호 형성회로라고 부를 수 있다.
스위치 전압검출회로(11)는, 제 1 및 제 2의 다이오드(31, 32)와, 저항(33)과, 지연용 콘덴서(34)로 이루어진다. 지연용 콘덴서(34)의 일단은 제 1 다이오드(31)와, 저항(33)을 통하여 3차 권선(23)의 일단에 접속되고, 콘덴서(34)의 타단은 3차 권선(23)의 타단에 접속되어 있다. 3차 권선(23)은, 1차 권선(21)에 전자결합되고, 1차 권선(21)은 정류평활회로(1)를 통하여 스위칭 소자(3)에 병렬로 접속되어 있기 때문에, 주 스위칭 소자(3)의 전압 VDS및 공진용 콘덴서(5)의 전압 V1에 비례한 전압이 3차 권선(23)에 얻어진다. 한편, 콘덴서(5)의 전압 V1은 스위칭 소자(3)의 드레인·소스간 전압 VDS에 거의 일치하고 있기 때문에, 이를 이하에 있어 스위칭 소자(3)의 전압이라고 부르는 일도 있다. 지연용 콘덴서(34)의 정전용량은 출력평활용 콘덴서(7)에 비해 극히 작다. 또한 다이오드(31)는, 스위칭 소자(3)의 OFF 기간에 ON으로 되는 방향성을 갖는다. 따라서, 도 6 및 도 7에 나타낸 바와 같이 스위치 전압검출회로(11)의 출력 즉 지연용 콘덴서(34)의 전압 V3의 파형은 스위칭 소자(3)의 OFF 기간에 있어서의 공진용 콘덴서(5)의 전압 V1의 파형에 거의 닮은 형이다. 한편, 3차 권선(23)의 전압 및 지연용 콘덴서(34)의 전압 V3에는 스위칭 소자(3)의 전압 VDS의 정보가 포함되어 있기 때문에, 지연용 콘덴서(34)의 전압을 스위칭 소자의 전압으로 간주할 수 있다. 제 2 다이오드(32)는, 제 1 다이오드와 동시에 도통하는 방향성을 가지고 지연용 콘덴서(34)의 일단에 접속되어 있다. 이 제 2 다이오드(32)의 캐소드는 도체(35)에 따라서는합성회로(12)에 접속되어 있다. 따라서 스위치 회로(11)로부터 합성회로(12)에 전류(13)가 흘러 들어간다.
제어용 전원으로서의 정류평활회로(14)는 다이오드(36)와 콘덴서(37)로 이루어진다. 다이오드(36)는 스위칭 소자(3)의 OFF 기간의 3차 권선(23)의 전압으로 도통하는 방향성을 가지고 있다. 콘덴서(37)는 다이오드(36)를 통하여 3차 권선(23)에 병렬로 접속되어 있다. 스위칭 소자(3)의 OFF 기간에 있어 트랜스(2)의 축적 에너지가 방출되는 때에 3차 권선(23)에 얻어진 전압에 근거하여, 콘덴서(37)에 충전전류가 흐른다. 콘덴서(37)의 일단은 기동저항(15)을 통하여 제 1 직류단자(18)에 접속되어 있다. 따라서, DC-DC 컨버터의 기동시에는 정류평활회로(1)의 출력전압에 의해 콘덴서(37)가 충전된다.
합성회로(12)는 저항(38)과 콘덴서(39)를 포함한다. 저항(38)은 합성회로(12)의 출력 라인(40)과 전류검출 저항(4)과의 사이에 접속되어 있다. 콘덴서(39)는 출력 라인(40)과 그라운드 단자(19)와의 사이에 접속되어 있다. 전압귀환 제어용의 포토 트랜지스터(10)는 전류제한 저항(41)을 통하여 제어용 정류평활회로(14)와 저항(38)의 출력측 단자 사이에 접속되어 있다. 스위치 전압검출 회로(11)의 출력 도체(35)는 저항(38)의 출력측 단자에 접속되어 있다. 따라서, 합성회로(12)의 출력도체(40)에, 도 6 및 도 7에 나타낸 전류검출 저항(4)의 전압 V2와 스위치 전압검출 회로(11)의 전압 V3와 출력 전압 검출회로(8)의 전압을 적당한 비율로 가산한 것에 상당하는 합성신호 V4를 얻을 수 있다.
스위칭 소자(3)를 ON·OFF 하는 신호를 형성하기 위한 스위치 제어회로(13)는 반도체 집적회로 즉 모놀리식 IC 구성으로서, 제 1, 제 2, 제 3 및 제 4 단자(42, 43, 44, 45)를 가진다. 제 1 단자(42)는 전원단자로서, 제어전원용 정류평활회로(14)에 접속되어 있다. 제 2 단자(43)는 그라운드 단자로서, 정류평활회로(1)의 그라운드측 단자(19)에 접속되어 있다. 제 3 단자(44)는 합성회로(12)의 출력도체(40)에 접속되어 있다. 제 4 단자(45)는 스위칭 소자(3)의 제어단자 즉 게이트에 접속되어 있다.
본 발명에 따른 스위치 제어회로(13)는,
(1) 상기 출력전압 검출수단(8, 10)의 출력에 응답하여 출력전압을 일정하게 제어하도록 스위칭 소자(3)의 ON 기간 Ton의 길이를 결정하는 기능과,
(2) 스위칭 소자(3)의 OFF 기간 Toff의 길이를 제한하기 위한 제 1 최소 OFF 기간 T1을 나타내는 신호를 형성하는 기능과,
(3) 제 1 최소 OFF 기간 T1보다도 긴 제 2 최소 OFF 기간 T2를 나타내는 신호를 형성하는 기능과,
(4) 제 1 및 제 2 최소 OFF 기간을 나타내는 신호를 선택적으로 발생시키는 기능과,
(5) 인덕턴스 수단(2)의 플라이 백 전압의 발생기간 T0를 검출하는 기능과,
(6) 플라이 백 전압발생 기간 T0가 제 1 최소 OFF 기간 T1보다도 짧은 지 여부를 판정하는 기능과,
(7) 플라이 백 전압발생 기간 T0가 제 2 최소 OFF 기간 T2보다도 긴지 여부를 판정하는 기능과,
*(8) 플라이 백 전압발생 기간 T0가 제 1 최소 OFF 기간 T1보다도 짧은 것을 나타내는 판정결과를 얻은 때에, 스위칭 소자(3)의 OFF 기간 Toff의 길이를 제 2 최소 OFF 기간 T2에 따라 제한하는 기능과,
(9) 플라이 백 전압발생 기간 TO가 제 2 최소 OFF 기간 T2보다도 긴 것을 나타내는 판정결과를 얻은 때에, 스위칭 소자(3)의 OFF 기간 Toff의 길이를 제 1 최소 OFF 기간 T1에 따라 제한하는 기능과,
(10) 제 1 최소 OFF 기간 T1 또는 제 2 최소 OFF 기간 T2의 종료후에 스위치 전압 검출수단(11)에 근거하여 얻어진 스위칭 소자(3)의 전압을 나타내는 신호가 소정 기준치 Vr1 이하로 된 것에 근거하여 스위칭 소자(3)의 OFF 기간 Toff의 종료시점을 결정하는 기능을 포함하고 있다.
상기 제 1 ~ 제 10의 기능을 얻기 위한 스위치 제어회로(13)는 도 2에 나타낸 바와 같이 대별하여 제 1 및 제 2의 비교기(46, 47)와, 제 1 및 제 2의 기준전압원(48, 49)과, 제어 펄스 형성회로(50)와, 초기화 신호 발생회로(51)와, 구동회로(52)와, 임피던스 전환회로(53)와, 전압조정회로(54)와, OFF 기간 신호발생회로(73)와, 최대 OFF 기간 결정회로(74)와, 플라이 백 전압발생 기간 검출회로(101)와, 판정회로(102)를 보유하고 있다. 한편, 스위치(3)을 ON·OFF 제어하기의한 스위치 제어를 형성하기 위한 주요부분을 본 출원에서는 스위치 제어신호 형성회로라고 부르기로 한다. 이 스위치 제어신호 형성회로는, 도 2의 제어회로(13)내의 제 1 및 제 2의 비교기(48, 49) 및 제어펄스 형성회로(50), 도 1의 전류검출 저항(4) 및 합성회로(12)로 이루어진다.
제 1 비교기(46)의 정입력 단자는 합성신호 V4가 입력되는 제 3의 단자(44)에 접속되고, 이 부입력 단자는 제 1 기준전압원(48)에 접속되며, 이 출력단자는 도체(55)에 의해 제어펄스 형성회로(50) 및 OFF 기간 신호발생 회로(73)에 접속되어 있다. 제 1 기준전압원(48)은 도 6 및 도 7에 나타내는 전류 I1의 허용 피크 레벨에 상당하는 제 1 기준전압 Vr1을 발생한다. 따라서, 제 1 비교기(46)는 합성신호 V4와 제 1 기준전압 Vr1을 비교하고, 도 6 및 도 7에 나타내는 출력 V5를 발생한다. 이 출력 V5는 합성신호 V4가 제 1 기준전압 Vr1보다도 높아진 때에 하이 레벨로 되는 펄스를 가진다. 이 제 1 비교기(46)는 주로 스위칭 소자(3)의 ON 기간 Ton을 결정하기 위해 기능한다.
제 2 비교기(47)의 정입력 단자는 합성신호 V4가 입력되는 단자(44)에 접속되고, 이 부입력 단자는 제 2 기준전압원(49)에 접속되며, 이 출력단자는 도체(56)에 의해 제어펄스 형성회로(50)에 접속되어 있다. 제 2 기준전압원(49)의 제 2 기준전압 Vr2는 도 6에서 t5로 나타내고, 도 7에서 t4로 나타내는 트랜스(2)의 축적 에너지의 방출종료시점의 직전의 합성신호 V4의 값과 제 1 기준전압 Vr1 사이에 설정되어 있다. 제 2 비교기(47)의 출력 V6는, 도 6 및 도 7에 나타낸 바와 같이 합성신호 V4가 제 2 기준전압 Vr2보다도 높아진 때에 하이 레벨로 되는 펄스를 가진다.
제어 펄스 형성회로(50)는, 제 1 및 제 2 비교기(46, 47)의 출력 V5, V6에 응답하여 제어펄스 즉 스위치 제어신호를 형성하고, 도체(57)를 통하여구동회로(52)로 보낸다. 이 제어펄스 형성회로(50)의 상세는 뒤이어 설명한다. 구동회로(52)는 제어펄스의 진폭을 증폭시키고, 이를 단자(45)를 통하여 스위칭 소자(3)의 제어단자(게이트)로 보낸다.
초기화 신호 발생회로(51)는, 제어펄스 형성회로(50)를 초기화 즉 리셋하기위한 초기화 신호를 발생시키는 것으로, 저항(58)과, 콘덴서(59)와, 두개의 인버터 회로 즉 NOT회로(60, 61)로 이루어져 있다. 저항(58)의 일단은 도체(62)에 의해 전압조정회로(54)에 접속되고, 이 타단은 콘덴서(59)를 통하여 그라운드에 접속되어 있다. 제 1의 NOT회로(60)는 콘덴서(59)와 저항(58)과의 상호접속점에 접속되어 있다. 제 2의 NOT회로(61)는 제 1의 NOT회로(60)에 접속되어 있다. 제 1의 리셋신호 즉 초기화 신호를 전송하기위해 제 1의 NOT회로(60)는 도체(63)에 의해 OFF 기간 신호발생회로(73)에 접속되어 있다. 제 2의 리셋 신호 즉 초기화 신호를 전송하기 위해 제 2의 NOT회로(61)는, 도체(64)에 의해 제어펄스 형성회로(50)에 각각 접속되어 있다. 도 2의 단자(42)에 전원전압이 공급되고, 전압조정회로(54)의 출력전압이 발생하기 시작하는 때에, 콘덴서(59)가 지연을 가지며 충전된다. 콘덴서(59)의 전압이 제 1 NOT회로(60)의 스타트의 문턱값(threshold value)으로 될 때 까지 제 1 NOT회로(60)의 출력 단자로부터 하이 레벨 즉 논리 1의 리셋 펄스가 발생하고, 제 2 NOT회로(61)로부터는 로우 레벨 즉 논리 0의 리셋 펄스가 발생한다. 콘덴서(59)의 전압이 충분히 충전되면, 제 1 NOT회로(60)의 출력은 로우 레벨, 제 2 NOT회로(61)의 출력은 하이 레벨로 유지된다.
전원단자(42)에 접속된 전압조정회로(54)는, 안정화된 직류전압을 얻는 것으로, 도체(65)에 의해 OFF 기간 신호발생회로(73)에 접속되어 있다. 도 2에서는, 생략되어 있지만, 전압조정회로(54)는 제어회로(13)내의 OFF 기간 신호발생회로(73) 이외의 회로에도 전원전압을 공급한다.
임피던스 전환회로(53)는, 정전류 회로(67)와, FET(68)와, NOT회로(69)로 이루어져 있다. 정전류회로(67)와 FET(68)와의 직렬회로는 합성신호 V4의 입력단자(44)와 그라운드 단자(43) 사이에 접속되어 있다. NOT회로(69)는 도체(70)에 의해 제어펄스 형성회로(50)의 출력도체(57)에 접속되어, NOT회로(69) 출력단자는 FET(68)의 제어단자에 접속되어 있다. 따라서, 제어펄스 형성회로(50)의 출력도체(57)에 하이 레벨의 제어펄스가 발생하고 있는 때 즉 스위칭 소자(3)의 ON 기간에는 FET(68)가 OFF로 되고, 임피던스 전환회로(53)는 무한대의 임피던스 값을 나타낸다. 한편, 제어펄스가 발생하지 않는 스위칭 소자(3)의 OFF 기간에는 도체(57, 70)가 로우 레벨로 되기 때문에, NOT회로(69)의 출력은 하이 레벨로 되고, FET(68)가 ON상태로 된다. 이로써, 입력단자(44)와 그라운드 단자(43) 사이에 소정의 임피던스가 접속된 상태로 된다. 한편, 정전류회로(67)를 비교적 큰 저항으로 교체할 수 있다. 임피던스 전환회로(53)는, 도 1의 콘덴서(39)에 대해 병렬로 접속되어 있다. 따라서, 스위칭 소자(3)의 OFF 기간에 임피던스 전환회로(53)의 임피던스가 저항(4)과 저항(38)의 직렬회로에 대해 병렬로 접속되고, 입력단자(44)의 합성신호 V4의 전압 레벨이 내려간다. 이로써, 스위칭 소자(3)의 OFF 기간의 합성신호의 레벨과 ON 기간의 합성신호의 레벨과의 차가 축소된다. 임피던스 전환회로(53)의 정전류회로(67)의 전류값은 트랜스(2)의 축적 에너지의 방출후의 링잉(ringing) 파형의 저부(bottom) 또는 이 근처에 있어 합성신호 V4가 제 1 기준전압 Vr1을 가로지르도록 설정된다. 따라서, 이 임피던스 전환회로(53)를 합성회로(12)의 일부로 할 수도 있다. 한편, ON 기간 Ton의 합성신호 V4의 피크 레벨이 OFF 기간 Toff의 합성신호 V4의 피크 레벨보다도 낮은 상태를 유지할 수 있도록 임피던스 전환회로(53)의 임피던스를 설정한다. 스위칭 소자(3)의 OFF 기간 Toff에 있어서의 합성신호 V4의 전압 레벨이 그다지 높지 않은 때에는 임피던스 전환회로(53)를 뺄 수 있다.
OFF 기간 신호 발생회로(73)는, 스위칭 소자(3)가 취득하는 OFF 시간을 나타내는 신호를 발생하는 것으로, 본 발명에 따른 제 1 및 제 2 최소 OFF 기간 T1, T2를 나타내는 신호도 이 OFF 기간 신호 발생회로(73)로부터 발생한다. 따라서, OFF 기간 신호발생회로(73)를 최소 OFF 기간 신호 발생회로라고 부를 수도 있다. 이 OFF 기간 신호발생 회로(73)의 상세한 설명은 뒤이어 설명한다.
최대 OFF 기간 결정회로(74)는, 스위칭 소자(3)가 취득하는 OFF 기간의 최대를 나타내는 신호를 발생하는 것이다. 이 최대 OFF 기간 결정회로(74)의 상세한 설명은 뒤이어 설명한다.
플라이 백 전압발생 기간 검출회로(101)는 본 발명에 따른 플라이 백 전압발생 기간 T0를 검출하는 것이다. 이 플라이 백 전압발생 기간 검출회로(101)의 상세한 설명은 뒤이어 설명한다.
판정수단으로서의 판정회로(102)는, OFF 기간 신호 발생회로(73)으로부터 얻어진 제 1 최소 OFF 기간 T1 또는 제 2의 최소 OFF 기간 T2와 플라이 백 전압 발생기간 검출회로(101)에서 얻어진 플라이 백 전압발생 기간 T0와의 대소 관계를 판정하고, OFF 기간 신호 발생회로(73)를 제어하는 것이다. 이 판정회로(102)의 상세한 설명은 뒤이어 설명한다.
도 3은, 도 2의 제어펄스 형성회로(50) 및 OFF 기간 신호 발생회로(73)를 도 2보다도 상세하게 도시하고, 최대 OFF 기간 결정회로(74), 플라이 백 전압발생 기간 검출회로(101), 판정회로(102)는 도 2와 동일하게 나타내는 것이다. 이 도 3으로부터 명확하듯이 제어펄스 형성회로(50)는, 제 1의 회로(71)와 제 2의 회로(72)로 이루어져 있다. 제 1 회로(71)는, 스위칭 소자(3)의 OFF 종료시점을 결정하기 위한 회로라고 말할 수 있다. 이 제 2 회로(96)는 제 1의 회로(71)의 출력 도체(86)의 신호 V9와 OFF 기간 신호 발생회로(73)의 출력 V13에 근거하여 스위치(3)를 ON·OFF 하기 위한 펄스를 형성하는 것으로, 펄스 형성회로 또는 펄스 출력회로라고 부를 수 있다. 제 1 및 제 2 회로(71, 96)의 상세한 설명은 뒤이어 설명한다.
OFF 기간 신호 발생회로(73)는, 대별하여 거파발생 회로(72)와 최소 OFF 기간용 기준전압원(91)과 비교기(92)와 OFF 기간 펄스 형성회로(95)로 이루어져 있다. 이들의 상세한 설명은 뒤이어 설명한다.
도 4는, 도 3의 제어펄스 형성회로(50)를 상세하게 도시한다.
제어펄스 형성회로(50)에 포함되어져 있는 제 1 회로(71)는, 스위칭 소자(3)를 OFF 기간 Toff의 최후의 시점 즉 ON 개시시점을 결정하기 위한 것으로, OFF 기간폭 결정회로 또는 ON 개시시점 결정회로라고 부를 수 있는 것으로, 도 4에 나타낸 바와 같이 파형정형회로(77)와, 두개의 플립플롭(78, 79)과, NOT회로(80)로 이루어진다.
제 1 회로(71)에 포함되어져 있는 파형정형회로(77)는 도 6 및 도 7에서 V5로 나타내는 파형을 V7에 나타내는 파형으로 정형 또는 변환하는 것으로, 두개의 플립플롭(81, 82)과, OR 게이트(83)으로 이루어진다. 플립플롭(81)은 리셋 우선으로 형성된 RS 플립플롭으로, 도체(55)를 통하여 도 2의 제 1 비교기(46)에 접속되어져 있는 세트 입력단자 S와, 또 일방의 RS 플립플롭(82)의 정상(正相) 출력단자 Q에 접속된 리셋 입력단자 R을 포함한다. OR 게이트(83)의 일방의 입력단자는 제 1의 비교출력 V5를 부여하는 도체(55)에 접속되고, 타방의 입력단자는 플립플롭(81)의 출력단자 Q에 접속되어 있다. 이 OR 게이트(83)에서 도 6 및 도 7에 나타낸 파형정형 출력 V7이 얻어진다. 이 파형정형 출력 V7은 도 6에 있어 t1 ~ t8 구간에서 하이 레벨로 되고, 도 7에 있어 t1 ~ t6, t7 ~ t10에서 하이 레벨로 되는 펄스를 포함한다. 이 파형정형회로(77)의 출력 V7의 펄스는, 제 1의 비교출력 V5의 OFF 기간 Toff의 개시 직후에 생기는 로우 레벨로의 저하를 하이 레벨로 보상한 것에 상당한다. 더욱 상세하게는 합성신호 V4에 포함되어 있는 저항(4)에 근거하는 전류검출 전압 V2의 성분이 제 1의 기준전압 Vr1을 도 6 및 도 7의 t1시점에서 오버슈트(도시 생략)하고, 우선 합성신호 V4가, 제 1 기준전압 Vr1보다 높은 쪽에서 낮은 쪽으로 가로지르고, 다음 제 1 기준전압 Vr1보다 높은 쪽에서 낮은 쪽으로 가로지르고, 그 후에 재차 제 1 기준전압 Vr1보다 낮은 쪽에서 높은 쪽으로 가로지른다. 이로써, 제 1 비교출력 V5가 도 6 및 도 7의 t1에서 잠시 하이 레벨로 된 후에 로우 레벨로 돌아가고, t2 시점에서 재차 하이 레벨로 된다. 그러나 파형정형회로(77)를 설치하면, 상기 t2시점의 직전 로우 레벨 구간이 없는 펄스를 가지는 출력 V7을 얻을 수 있다. 한편, 플립플롭(82)은, 제 2 비교출력 V6를 전송하는 도체(56)에 접속된 세트 입력단자 S와 도체(84)에 의해 도 3 및 도 5의 제어펄스 형성회로(50)의 출력도체(84)에 접속된 리셋 입력단자 R을 가진다.
OFF 종료시점 결정용의 제 1 회로(71)의 D 타입 플립플롭(78)은, 파형정형회로(77)에 접속된 클럭 단자 T와 OFF 기간 펄스 형성회로(95)에 도체(85)에서 접속된 데이터 입력단자 D와, NOT 회로(80)를 통하여 제 2 비교기(47)의 출력도체(56)에 접속된 프리셋 입력단자 PR-과, 도체(64)를 통하여 초기화 신호 발생회로(51)에 접속된 리셋 입력단자 R-를 가지며, 도체(64)의 초기화 신호에 응답하여 리셋되고, 합성신호 V4가 제 2 기준 레벨 Vr2를 이것보다도 낮은 쪽에서 높은 쪽으로 가로지른 것을 나타내는 예컨대 t3시점의 제 2 비교기(47)의 출력 V6에 응답하여 프리셋되고, 파형정형회로(77)의 출력 V7에 포함되어져 있는 펄스의 하강 구간(예컨대 도 6의 t8)을 클럭 신호로서 예컨대 도 6의 V13에서 나타내는 신호를 판독하고, 도 6 및 도 7에서 V8로 나타내는 신호를 위상반전 출력단자 Q-로 송출하도록 형성되어져 있다. 한편, 본 출원명세서에서는, 표기의 사정상 플립플롭의 위상 결정용단자를 Q-로 나타내기로 한다. OFF 종료시점 결정용의 제 1 회로(71)의 플립플롭(79)은 세트 우선 RS 플립플롭으로서, 제 2 비교출력 V6을 부여하는도체(56)에 접속된 세트 우선의 세트 입력단자 S와 D 타입 플립플롭(78)의 위상반전 출력단자 Q-접속된 리셋 입력단자 R을 가진다. 이 플립플롭(79)의 정상출력단자 Q는 도체(86)에 의해 제 2 회로(96)를 구성하는 NOT 게이트(96a)에 접속되고 또한 도 3 및 도 5의 OFF 기간 펄스 형성회로(95)에 접속되고, 도 6 및 도 7에 나타내는 신호 V9을 출력한다. 이 신호 V9의 하이 레벨 기간은, OFF 기간 Toff에 있어, 합성신호 V4가 제 2 의 기준전압 Vr2를 최초에 가로지른 시점 t3로부터 제 1 기준전압 Vr1을 마지막으로 가로지른 시점(예컨대 도 6의 t8 또는 도 7의 t10)까지 이다. OFF 기간 Toff에 있어 합성신호 V4가 제 1 기준전압 Vr1을 최후로 가로지른 시점(도 6의 t8 또는 도 7의 t10)이 OFF 기간 Toff의 종료시점이고 또한 ON 기간 Ton의 개시시점이다. OFF 종료시점 결정을 위한 제 1 회로(71)로 결정되는 도 6의 t8 시점 또는 도 7의 t10 시점은, V13으로 나타내는 최소 OFF 기간 T1 또는 T2의 종료시점 (도 6의 t4 또는 도 7의 t9)으로부터 도 6의 t4 ~ t8 또는 도 7의 t9 ~ t10의 부가기간이 경과한 시점에 상당한다. 한편, D 타입 플립플롭(78)의 정상출력단자 Q의 신호는 플립플롭(79)의 출력과 동일하기 때문에, 플립플롭(79)을 생략하고, D 타입 플립플롭(78)의 정상출력단자 Q를 출력도체(86)에 접속할 수 있다. 본 실시형태의 OFF 기간 Toff는, 제 1 또는 제 2 최소 OFF 기간 T1 또는 T2와 부하(26)의 크기에 의해 변화하는 부가기간과의 합계가 된다.
제 2 회로(96)를 구성하는 NOR 게이트(96a)는 도 6 및 도 7에서 V14로 나타내는 제어 펄스를 출력한다. 이 NOR 게이트(96a)의 접속의 상세한 설명은 뒤이어설명한다.
도 5는 도 3의 OFF 기간 신호발생회로(73), 최대 OFF 기간 결정회로(74), 플라이 백 전압발생기간 검출회로(101), 판정회로(102)의 상세를 나타낸다.
OFF 기간 신호 발생회로(73)에 포함되어져 있는 거파전압 발생회로(72)는, 도 5에 나타낸 바와 같이 충전용 정전류 회로(87)와 콘덴서(88)와 제 1 및 제 2 방전용 스위치(89, 90)으로 이루어진다. 콘덴서(88)의 일단은 정전류회로(87)을 통하여 전원용 도체(65)에 접속되고, 이 타단은 그라운드 도체(66)에 접속되어 있다. FET로 이루어지는 제 1 및 제 2 방전용 스위치(89, 90)는 콘덴서(88)에 대해 병렬로 접속되어 있다. 제 1 방전용 스위치(89)의 제어단자는 제어 펄스 출력용 도체(57)에 접속되어 있다. 제 2 방전용 스위치(90)의 제어단자는 제 1 리셋용 도체(63)에 접속되어 있다. 따라서, 방전용 스위치(89 또는 90)의 ON 기간에 콘덴서(88)의 방전이 발생하고, 스위치(89 또는 90)가 OFF로 전환함으로써 콘덴서(88)가 정전류 회로(87)에서 충전되고, 이 전압이 경사를 가지며 상승하며, 도 6 및 도 7에 나타내는 거파전압 V10이 얻어진다.
최소 OFF 기간 결정용 기준전압원(91)은, 제 1, 제 2 및 제 3의 저항 R1, R2, R3 의 직렬회로로 이루어지고, 이 직렬회로의 일단은 전원 도체(65)에 접속되고, 이 타단은 그라운드 도체(66)에 접속되어 있다.
최소 OFF 기간 결정용 비교기(92)의 정입력 단자는 거파 발생회로(72)의 출력단자로서의 콘덴서(88)의 일단에 접속되고, 이 부입력단자는 제 1 및 제 2 저항 R1, R2 상호접속점 즉 분압점에 접속되어 있다. 따라서, 비교기(92)는 도 6 및 도7에 나타낸 바와 같이 거파전압 V10과 기준전압원(91)의 기준전압 Va를 비교하여 출력 V12를 발생한다. 한편, 최소 OFF 기간결정용 기준전압원(91)은 히스테리시스 효과를 얻기위해 전환 스위치(103)로 제어되고, 도 6의 큰 부하시에는 제 1의 최소 OFF 기간 결정용 기준전압 Va1을 발생하고, 도 6의 큰 부하보다도 작은 도 7의 작은 부하시에는 Va1보다도 높은 제 2 최소 OFF 시간 결정용 기준전압 Va2를 발생한다. 이 결과, 비교기(92)의 출력 V12가 로우 레벨로부터 하이 레벨로 전환되는 시점이 큰 부하시와 이보다 작은 부하시에서 달라지고, 도 6의 큰 부하시에서는 t4인 것에 대해, 도 7의 작은 부하시에서는 t9이 된다. 비교기(92)는, 도 6 및 도 7의 V12의 파형으로부터 명확한 바와 같이 최소 OFF 기간의 종료시점을 나타내는 펄스를 발생한다. 최소 OFF 기간 T1 또는 T2의 전부를 나타내는 펄스는 도 6 및 도 7에 있어 V13으로 나타내어져 있다. 이 최소 OFF 기간 T1 또는 T2의 전부를 나타내는 펄스는 OFF 기간 펄스 형성회로(95)로 작성된다.
OFF 기간 펄스 형성회로(95)는, AND 게이트(97)와 두개의 OR 게이트(98, 99)와 세트 우선 RS 플립플롭(100)으로 이루어진다.
AND 게이트(97)의 일방의 입력단자는, 최소 OFF 기간 결정용의 비교기(92)에 접속되고, 이 타방의 입력단자는 도체(86)를 통하여 OFF 종료시점 결정용 제 1 회로(71)의 플립플롭(79)에 접속되어 있다. OR 게이트(98)의 일방의 입력단자는 최대 OFF 기간 결정회로(74)의 비교기(94)에 접속되고, 이 타방의 입력단자는 AND 게이트(97)에 접속되어 있다. 세트 우선형 플립플롭(100)은 OR 게이트(98)에 접속된 세트 입력단자 S와 OR 게이트(99)에 접속된 리셋 단자 R을 가지고, 이 위상 반전출력단자 Q-에 최소 OFF 기간 펄스 V13 또는 최대 OFF 기간 펄스를 발생한다. 정상동작시에 있어서의 이 플립플롭(100)의 출력 펄스 V13은 주 스위칭 소자(3)의 최소 OFF 기간을 나타내는 펄스폭을 가진다. OFF 기간 펄스 형성회로(95)의 플립플롭(100)의 위상 반전 출력단자 Q-는 제어 펄스 형성용의 NOR 게이트(96)의 일방 입력단자에 접속되어 있다.
한편, 이 실시형태에서는, OFF 기간 펄스 형성회로(95)의 플립플롭(100)은, 정상동작에 있어 최소 OFF 기간 T1 또는 T2를 나타내는 펄스를 출력하고, 기동시에 최대 OFF 기간을 결정용 비교기(94)의 출력에 응답하여 최대 OFF 기간을 나타내는 펄스를 발생한다. 따라서, OFF 기간 펄스 형성회로(95)는 최소 OFF 기간 펄스 형성회로와 최대 OFF 기간 펄스 형성회로와의 쌍방의 활동을 포함하고 있다. 이 결과, 제어회로(13)의 회로구성이 간략화 된다. 그러나 OFF 기간 펄스 형성회로(95)를 최소 OFF 기간 T1 또는 T2의 펄스를 형성하기 위한 최소 OFF 기간 펄스 형성회로로서 사용하고, 최대 OFF 기간 펄스를 형성하기 위한 회로를 독립적으로 설치할 수 있다.
스위치(103)는 제 1 최소 OFF 기간 T1과 제 2 최소 OFF 기간 T2와의 전환을 제어하기 위한 수단으로서, 분압회로구성의 최소 OFF 기간결정용 기준전압원(91)의 저항 R3에 병렬로 접속되고, 큰 부하시에 ON으로 되어 도 6의 제 1 최소 OFF 기간 결정용 기준 전압 Va1을 설정하고, 작은 부하시에 OFF로 되어 도 7에 나타내는 제 2 최소 OFF 기간 결정용 기준전압 Va2를 설정한다. 즉 스위치(103)가 ON인 때에는, 전원도체(65)와 그라운드 도체(66) 사이의 전압을 E로 하면,
Va1 = E { R2 / (R1 + R2) }
로 나타낼 수 있는 제 1 최소 OFF 기간 결정용 기준 전압 Va1가 얻어지고, 스위치(103)가 OFF 인 때에는,
Va2 = E { ( R2 + R3 ) / ( R1 + R2 + R3 ) }
로 나타낼 수 있는 제 2 최소 OFF 기간 결정용 기준전압 Va2를 얻어진다.
최대 OFF 기간 결정회로(74)는, DC-DC 컨버터의 기동을 위해 그리고 필요에 따라 극히 작은 부하시의 DC-DC 변환을 가능하게 하기 위해 설계되어져 있다. 즉 이 DC-DC 컨버터는 기동시에는 일정의 OFF 기간을 가지며 ON·OFF 동작한다. 최대 OFF 기간 결정회로(74)는 이 일정의 OFF 기간을 결정하기 위한 것으로, 최대 OFF 기간 결정용 기준 전압원(93)과 비교기(94)로 이루어져 있다. 최대 OFF 기간 결정용 기준전압원(93)은, 도 6 및 도 7에 나타낸 바와 같이 최소 OFF 기간 결정용 기준전압 Va보다도 높은 기준전압 Vb를 발생한다. 이 최대 OFF 기간 결정용 기준전압 Vb는 큰 부하 및 작은 부하 즉 정상시에 있어서의 거파 발생회로 V10이 가로 지르지 않는 레벨이다. 비교기(94)의 정입력 단자는 거파발생 회로(72)의 콘덴서(88)에 접속되고, 이 부입력단자는 기준전압원(93)에 접속되어 있다. 따라서, 거파전압 V10이 기준전압 Vb보다도 높아 진 때에 비교기(94)의 출력 V11은 하이 레벨로 된다. 도 6 및 도 7의 정상상태에서는 거파 전압 V10이 기준전압 Vb를 가로지르지 않기 때문에 비교기(94)의 출력 V11은 로우 레벨(제로)로 유지되고 있다. 타방, 기동시에는 DC-DC 컨버터의 출력 전압 V0가 낮기 때문에, 합성신호 V4의 최대 레벨 즉 피크가 낮고, OFF 종료시점 결정용의 제 1 회로(71)가 정상적으로 동작하지 않고, 이 출력 V9이 낮은 레벨로 유지된 채로 있고, OFF 기간 펄스 형성회로(95)는 최대 OFF 기간 결정회로(74)의 출력에 따라 제어펄스를 형성한다.
플라이 백 전압발생 기간 검출회로(101)는, 트랜스(2)로부터 플라이 백 전압이 발생하고 있는 기간을 검출하기 위한 것으로, 도 6 및 도 7에서 나타내는 출력을 발생한다. 이 플라이 백 전압 발생기간 검출회로(101)의 출력 V17은 도 6에 있어서는 t1 ~ t8 구간에서 하이 레벨, t8 ~ t10 구간에서 로우 레벨로 되고, 도 7에 있어서는 t1 ~ t6 구간에서 하이 레벨, t6 ~ t11 구간에서 로우 레벨로 된다. 요컨대, 이 출력 17은 OFF 기간 Toff의 개시시점과 트랜스(2)의 축적 에너지의 방출이 완료된 후에 합성신호 V4가 제 1 기준전압 Vr1을 최초로 가로지르는 시점과의 사이에서 하이 레벨로 되는 신호이고, 트랜스(2)의 플라이 백 전압의 발생기간에 대략 일치한 폭의 펄스를 포함한다. 본 출원에서는 설명의 형편상 도 6에 나타내는 스위칭 소자(3)가 ON 상태로부터 OFF 상태로 전환한 시점으로부터 플라이 백 전압의 저하가 개시하는 시점까지의 시간 길이를 T01로 하고, 스위칭 소자(3)가 ON 상태로부터 OFF 상태로 전환한 시점부터 링잉전압이 최초로 최저로 되는 시점까지의 시간 길이를 T02로 한 때에, T01 ≤T0 ≤T02 를 만족하는 시간 길이를 플라이 백 전압발생기간 T0로 정의한다. 즉 도 6 및 도 7에서는 T0가 TO2에 일치하고 있지만, T0는 T01로부터 T02 사이의 임의의 값을 취할 수 있다. T01의 종료시점으로부터 T02 종료시점까지는 링잉전압의 1/2 주기에 상당하고, 본 출원에서는, 이 1/2 주기도 플라이 백 전압 발생기간으로 간주하고 있다. 한편, 플라이 백 전압발생기간 T0은 스위칭 소자(3)의 ON 기간 Ton의 길이에 비례한다.
플라이 백 전압발생 기간 검출회로(101)는, 제어펄스 형성회로(50)가 발생하는 V7 및 V14의 신호에 근거하여 플라이 백 전압 발생기간 T0를 검출하기 위해, 지연회로(104), NOR 게이트(105), 리셋 우선 RS 플립플롭(106), 및 AND 게이트(107)를 가지고 있다. 지연회로(104)는 도체(108)를 통하여 도 4의 파형 정형회로(77)에 접속되어 있다. 이 지연회로(104)는 파형 정형회로(77)의 출력 V7에 미소지연을 부여하는 것이다. NOR 게이트(105)의 일방의 입력단자는 V7를 부여하는 도체(108)에 접속되고, 이 타방의 입력단자는 지연회로(104)에 접속되어 있다. 따라서, 이 N0R 게이트(105)로부터는, 도 6의 t8시점, 도 7의 t6, t10 시점 등에서 나타내는 펄스를 포함한 출력 V15를 얻을 수 있다. 한편, 출력 V15의 펄스의 폭은 지연회로(104)의 지연시간에 상당한다. 리셋 우선 플립플롭(106)의 세트 입력단자 S는 NOR 게이트(105)에 접속되고, 이 리셋 입력단자 R은 제어펄스 형성회로(50)의 출력도체(57)에 접속되어 있다. 따라서, 이 플립플롭(106)의 위상 반전 출력 단자 Q-로부터는 도 6 및 도 7에 나타내는 출력 V16을 얻을 수 있다. 이 출력 V16은 도 6의 큰 부하시에는 연속적으로 하이 레벨(H)로 되고, 도 7의 작은 부하시에는 t6 ~ t10에서 로우 레벨이 된다. AND 게이트(107)의 일방 입력단자는 파형 정형회로(77)의 출력도체(108)에 접속되고, 타방의 입력단자는 플립플롭(106)의 위상 반전 출력단자 Q-에 접속되고, 이 출력단자는 판정수단(102)을 구성하는 D타입 플립플롭(102a)의 클럭 입력단자 T에 접속되어 있다. 이 AND 게이트(107)의 출력V17은 플립플롭(102a)의 타이밍신호가 된다. 요컨대, 플라이 백 전압 발생기간 T0를 나타내는 펄스의 하강 구간이 플립플롭(102)의 클럭입력이 된다.
판정수단(102)의 D타입 플립플롭(102a)은, 플라이 백 전압발생 기간 검출회로(101)의 출력 V17에 포함되어져 있는 플라이 백 전압 발생기간 T0가 제 1 최소 OFF 기간 T1보다도 짧게 되는 지 여부를 판정, 및 플라이 백 전압발생 기간 T0이 제 2 최소 OFF 기간 T2보다도 길어졌는지 여부를 판정하며, 이 판정결과로 스위치(103)를 제어한다.
이 D타입 플립플롭(102a)의 데이터 입력단자 D는 최소 OFF기간 펄스 형성회로(95)의 플립플롭(100)의 위상 반전 출력 단자 Q-에 접속되고, 이 플립플롭(102a)의 위상반전 출력단자 Q-는 FET 스위치(103)의 제어단자(게이트)에 접속되어 있다. 이 플립플롭(102a)의 출력 V18은 도 6의 큰 부하시에 하이 레벨(H)로 유지되고, 도 7의 작은 부하시에 로우 레벨(L)로 유지된다. 이 플립플롭(102a)의 출력의 전환은 도 8의 t6 시점, 및 t13 시점에서 발생한다. 스위치(103)는 플립플롭(102)의 출력 V18이 하이 레벨 때에 ON으로 되고, 로우 레벨 때에 OFF로 된다.
도 8은 스위치(103)에 의한 기준전압 Va1, Va2의 전환을 설명하는 것이다. 이 도 8에 있어 t4 이전 및 t10 이후는 큰 부하상태를 나타내고, t4 ~ t10 구간은 큰 부하보다도 작은 부하상태를 나타낸다. t4 이전은 큰 부하이기 때문에, 스위치 제어신호 V14의 펄스의 폭 즉 ON 시간 폭이 비교적 긴 t1 ~ t2로서, 제 1 최소 OFF 기간 T1이 설정되어 있다. 부하(26)를 제 1 값의 큰 부하로부터 이보다도 작은 제2 값의 작은 부하를 향해 서서히 저하시키면, 출력전압 V0가 상승하기 때문에, 스위치 제어신호 V14의 펄스 폭 t4 ~ t5이 짧아지고, 트랜스(2)의 축적 에너지도 적어지며, 축적 에너지가 단시간내에 방출되어, 플라이 백 전압발생 기간 T0가 짧아지고, 그 후 합성신호 V4가 t6 시점에서 제 1 기준전압 Vr1을 가로지른다. 이로써 플라이 백 전압 발생기간 검출회로(101)의 출력 V17이 하이 레벨로부터 로우 레벨로 전환되고, 이 전환에 응답하여 D타입 플립플롭(102a)은 OFF기간 펄스 형성회로(95)의 출력 V13을 판독한다. 도 8의 t6시점에서는 V13이 하이 레벨이기 때문에, D타입 플립플롭(102a)은, 플라이 백 전압 발생기간 T0가 제 1 최소 OFF기간 T1보다도 짧아진 것을 판정하고, D타입 플립플롭(102a)의 위상반전 출력단자 Q-는 t6 시점에서 로우 레벨로 전환되고, 스위치(103)가 OFF로 되며, 최소 OFF 기간 결정용 기준전압이 Va1으로부터 Va2로 전환되어진다. 이 결과, 작은 부하구간에서는 거파전압 V10이 제 1 최소 OFF 기간 결정용 기준전압 Va1에는 교차하지 않고 t8 시점에서 제 2 최소 OFF 기간 결정용 기준전압 Va2에 교차하고, 최소 OFF 기간 펄스 V13이 하이 레벨로부터 로우 레벨로 전환된다. 이로써, 작은 부하시의 V13에 나타나는 최소 OFF 기간 T2는 T1 + Ta로 되고, 큰 부하시의 최소 OFF 기간 T1보다도 Ta 만큼 길어진다. 기준전압을 Va1으로부터 Va2로 전환하는 것 즉 최소 OFF 기간을 T1으로부터 T2로 전환하는 것은, 주지의 히스테리시스 특성을 가지는 컴퍼레이터 또는 슈미트·트리거 회로의 히스테리시스 동작과 유사하다.
제 1 최소 OFF 기간 T1은, 예컨대, 2 ~ 10㎲ 정도로 설정되고, 제 2 최소OFF 기간 T2는 3 ~ 15㎲ 정도로 설정되어, T1과 T2의 시간차 Ta는 0.1 ~ 10㎲, 더욱 바람직하게는 2 ~ 5㎲정도로 설정된다. 시간차 Ta가 길어짐에 따라 히스테리시스 동작의 안정성이 향상된다. 그러나, Ta가 너무 길어지면, 스위칭 소자(3)의 OFF 기간 Toff가 너무 길어진다. 본 실시 예에서는 T1이 5㎲, T2가 8㎲, Ta가 3㎲이다.
도 8의 t10시점에서 큰 부하가되면, 제어신호 V14의 ON 기간 Ton을 나타내는 펄스 폭이 t10 ~ t11로 길어지고, OFF 기간 Toff도 t11 ~ t13과 같이 길어진다. 최소 OFF 기간용 기준전압 Va는 t12에서 Va2로부터 Va1로는 전환되지 않고, 플라이 백 전압 발생기간 검출회로(101)의 출력 V17의 하강시점 t13에 동기하여 전환되어진다. 한편, 최소 OFF 기간 펄스 V13은 거파전압 V10에 제 2 최소 OFF 기간용 기준전압 Va2가 교차하는 시점 t12에서 하이 레벨로부터 로우 레벨로 전환된다. D타입 플립플롭(102a)은 최소 OFF 기간 펄스 V13의 로우 레벨을 t13시점에서 판독하고, 이 위상반전 출력단자 Q-의 하이 레벨신호로 스위치(103)를 ON으로 제어한다. 즉, t13시점에 있어, D타입 플립플롭(102a)은, V17에서 나타내는 플라이 백 전압발생 기간 T0가 제 2 최소 OFF 기간 T2보다도 길어진 것을 판정하고, 제 2 기준전압 Va2로부터 제 1 기준전압 Va1으로의 전환명령을 출력한다. 이로써, t13시점으로부터 제 1 최소 OFF 기간용 기준전압 Va1이 비교기(92)에 공급된다.
도 8에는 나타나 있지 않으나, t13이후에 있어서는, 도 6의 V13과 동일하게 제 1 최소 OFF 기간 T1이 설정된다.
정류평활회로(1)의 교류입력단자(16, 17)를 교류전원에 접속하면, 도 2의 전압조정회로(54)로부터 안정화된 직류전압이 출력된다. 이 때, 초기화 신호발생회로(51)에 예컨대, 5.8 V와 같은 일정전압이 인가되면, 도체(63)에 하이 레벨의 리셋 펄스가 발생하고, 도체(64)에 로우 레벨의 리셋 펄스가 발생한다. 도 5의 제 2 방전용 스위치(90)는 도체(63)의 리셋 펄스에 의해 ON으로 되어 콘덴서(88)를 방전시킨다. 또한, 도체(63)의 하이 레벨의 리셋 펄스는 도 5의 OR 게이트(99)를 통하여 플립플롭(100)의 리셋 입력단자 R로 공급된다. 이 결과, 플립플롭(100)은, 리셋상태가 되고, 이 출력 V13은 하이 레벨 상태로 초기화된다. 또한, 도체(64)의 리셋 펄스는 도 4의 D 타입 플립플롭(78)의 리셋 단자 R에 입력된다, 이로써, D타입 플립플롭(78)의 위상반전 출력단자 Q-는 하이 레벨 상태로 초기화된다. 세트 우선 RS 플립플롭(79)은 D 타입 플립플롭(78)의 출력에 응답하여 리셋되고, 이 출력 V9가 로우 레벨로 초기화된다. 기동시에는 도 5의 NOR 게이트(96)의 일방의 입력은 하이 레벨, 타방의 입력은 로우 레벨로 되기 때문에, 이 출력은 로우 레벨이된다. 따라서, 기동시에는, 스위칭 소자(3)가 ON 상태로 초기화된다. 콘덴서(88)는 초기화된 후에 정전류 회로(87)에 의해 충전되고, 이 전압 V10은 경사를 가지며 증가한다. 기동시에는 출력 평활용 콘덴서(7)의 전압이 낮기 때문에, 출력전압 검출회로(8)의 출력전압, 및 3차 권선(23)의 전압 및 스위치 전압 검출회로(11)의 전압 V3도 낮다. 이로 인해, 도 6 및 도 7에 나타내는 합성신호 V4의 전압레벨도 낮고, 합성신호가 제 2 기준전압 Vr2에 도달하지 않기 때문에, 제 2 비교기(47)의 출력V6의 상태변화가 발생하지 않으며, OFF 종료시점 검출용의 제 1 회로(71)의 출력도체(86)는 로우 레벨로 유지된다. 도체(86)의 로우 레벨 신호 V9는 AND 게이트(97)에 입력하기 때문에, AND 게이트(97)의 출력은 최소 OFF 기간 결정용 비교기(92)의 출력 V12의 고저에 무관계하게 로우 레벨이 된다. 따라서, 기동시에는 최대 OFF 기간 결정회로(74)의 출력 V11에 근거하여 제어 펄스 V14가 형성된다. 콘덴서(88)의 전압 V10이 도 6 및 도 7에서 파선(破線)으로 나타낸 바와 같이 최대 OFF 기간 결정용 기준전압 Vb에 도달하면, 도 6 및 도 7에서 파선으로 나타낸 바와 같이 비교기(94)의 출력 V11이 하이 레벨로 변화하고, 이에 응답하여 세트 우선 플립플롭(100)이 세트 상태가 되고, 이 출력 V13이 로우 레벨로 된다. 이 결과, 제어 펄스 형성회로(50)의 NOR 게이트(96a)의 두개의 입력이 동시에 로우 레벨로 되고, 이 출력 V14가 하이 레벨로 되며, 스위칭 소자(3)가 ON 상태로 된다. 이것과 동시에 제 1 방전용 스위치(89)가 ON으로 되며, 콘덴서(88)가 방전상태가 된다. 스위칭 소자(3)가 ON으로 되면, 트랜스(2)의 1차 권선(21)의 인덕턴스에 의한 지연을 동반하여 스위칭 소자(3) 및 전류 검출저항(4)을 통하는 전류 I1이 경사를 가지며 증가한다. 전류검출 저항(4)의 전압 V2가 증가하면, 합성신호 V4도 이에 동반하여 증가하고, 과전류 제한 레벨로서의 기능을 가지는 제 1 기준전압 Vr1에 교차한다. 이 결과, 제 1 비교기(46)의 출력 V5가 순간적으로 하이 레벨로 되고, 이것이 도 5의 OR 게이트(99)를 통하여 플립플롭(100)의 리셋단자 R에 공급되고, 플립플롭(100)은 리셋 상태가 되며, 이 출력 V13은 하이 레벨이 된다. 이로써, NOR 게이트(96a)의 출력 V14가 로우 레벨이 되며, 스위칭 소자(3)가 OFF로 전환된다. 또한, 제 1 방전용 스위치(89)도 OFF로 전환되고, 콘덴서(88)의 충전이 재차 개시된다. 스위칭 소자(3)이 OFF로 되면, 이 ON 기간에 트랜스(2)의 코어(20)에 축적된 자기 에너지의 방출에 근거하는 2차 권선(22)의 전압에 의해 출력 정류용 다이오드(6a)가 도통하고, 평활용 콘덴서(7)의 충전이 행해진다. 거파용 콘덴서(88)의 전압 V10이 재차 최대 OFF기간 결정용 기준전압 Vb에 도달하면, 비교기(94)의 출력이 재차 하이 레벨로 되고, 플립플롭(100)이 세트되고, 이 출력이 로우 레벨로 되고, 다음 단의 NOR 게이트(96)의 출력 V14가 하이 레벨로 되고, 스위칭 소자(3)가 ON으로 된다. 상술의 기동시의 동작은 합성신호 V4가 제 2 기준전압 Vr2를 가로지를 때까지 계속한다. 이 기동시에 최대 OFF 기간 결정회로(74)에서 결정된 최대 OFF 기간은 도 6의 t1 ~ t9이고, 예컨대 40 ~ 50㎲정도로 결정된다.
최대 OFF 기간 결정회로(74)에 근거하는 스위칭 소자(3)의 ON·OFF 제어에 의해 출력 평활용 콘덴서(7)의 전압이 서서히 높아지면, 합성신호 V4가 제 2의 기준전압 Vr2을 가로지른다. 이로써, 제 2 비교기(47)의 출력 V6가 도 6에서 t3 ~ t7 구간에서 하이 레벨로 되고, OFF 종료시점 결정용의 제 1 회로(71)의 출력 V9은 도 6에서 t3 ~ t8 구간에서 하이 레벨로 되고, 그 후 로우 레벨로 된다. 도 5에 있어서 도체(86)가 하이 레벨로 되면, 비교기(92)의 출력 V12가 AND 게이트(97)를 통과하는 것이 가능해 진다. 비교기(92)는 거파 전압 V10과 최소 OFF 기간 결정용 기준전압원(91)의 기준전압 Va를 비교하고 있기 때문에, 도 6의 출력 V12에서 나타내는 것과 같이 t4 ~ t8 구간에서 하이 레벨 펄스를 발생한다. 큰 부하 모드와 작은 부하 모드와의 전환동작의 안정화를 도모하기 위해 최소 OFF 기간 결정용 기준전압 Va는, 도 6의 큰 부하시에 제 1 최소 OFF 기간 결정용 기준전압 Va1로 설정되고, 작은 부하시에 제 2 최소 OFF 기간 결정용 기준전압 Va2로 설정된다. 기준전압 Va1에서 결정되는 제 1 최소 OFF 기간 T1과 기준전압 Va2로 결정되는 제 2 최소 OFF 기간 T2와의 전환은, 다음과 같이 행해진다. 도 6의 t1 ~ t4에 나타내는 OFF 기간 펄스 형성회로(95)의 출력 V13의 하이 레벨 기간이 플라이 백 전압발생 기간 검출회로(101)의 출력 V17의 하이 레벨 기간 t1 ~ t8보다도 짧은 때에는 스위치(103)를 ON으로 하여 제 1 최소 OFF 기간 T1을 얻는다. 도 7의 t1 ~ t9에 나타내는 OFF 기간 펄스 형성회로(95)의 출력 V13의 하이 레벨 기간이 플라이 백 전압발생 기간 검출회로(101)의 출력 V17의 하이 레벨 기간 t1 ~ t6보다도 긴 때에는 스위치(103)를 OFF로 하여 제 2 최소 OFF 기간 T2를 얻는다. 환언하면, 도 8의 t2 ~ t4에 나타낸 바와 같이 플라이 백 전압발생 기간 검출회로(101)의 출력 V17의 하이 레벨 기간 즉 플라이 백 전압발생 기간 T0가 t2 ~ t3의 제 1 최소 OFF 기간 T1보다도 긴 때에는 스위치(103)의 ON을 유지하여 제 1 최소 OFF 기간 T1을 유지한다. 그 후 도 8의 t5 ~ t6에 나타낸 바와 같이 플라이 백 전압 발생기간 검출회로(101)의 출력 V17의 하이 레벨 즉 플라이 백 전압발생 기간 TO가 제 1 최소 OFF 기간 T1보다도 짧아지면, 스위치(103)가 OFF로 되고, t5 ~ t8에 나타내는 제 2 최소 OFF 기간 T2가 설정된다. 작은 부하로부터 큰 부하로 이행하는 때에는, 도 8의 t11 ~ t13에 나타내는 플라이 백 전압발생 기간 검출회로(101)의 출력 V17의 하이 레벨 기간 T0가 제 2 최소 OFF 기간 T2보다도 길어 지고, 스위치(103)가 ON으로 되어 제 1 최소 OFF 기간용 기준전압 Va1이 설정되고 t13 이후에 있어 제 1최소 OFF 기간 T1이 설정된다.
하지만, 만약 최소 OFF 기간 결정용 기준전압원(91)의 기준전압 Va를 부하의 변화에 구속되지 않고 일정하게 유지되고 있으면, 이미 설명한 바와 같이 스위칭 소자(3)의 OFF 기간 Toff 및 ON 기간 Ton이 불규칙하게 변화할 염려가 있다.
이에 대해, 본 발명에서는, 플라이 백 전압발생 기간 T0와 제 1 또는 제 2 최소 OFF 기간 T1 또는 T2와의 시간 길이의 관계가 역전하는 때에 히스테리시스 동작을 시키기 때문에, 최소 OFF 기간에서 OFF 기간 Toff가 제한된 동작과 제한되지 않은 동작과의 전환이 안정적으로 달성된다. 이 결과, 스위칭 주파수의 불규칙한 변화를 방지할 수 있다.
기동후에 큰 부하상태라면, 도 6에 나타내는 동작이 발생한다. 도 6에서 스위칭 소자(3)가 t1에서 OFF 제어되면, 이에 병렬로 접속된 콘덴서(5)가 충전되어, 이 전압 V1이 서서히 높아진다. 이로써, 스위칭 소자(3)의 제로 볼트 스위칭이 달성되고, 이 스위칭 손실이 낮아진다. 또한, TURN OFF시의 노이즈가 억제된다. 스위칭 소자(3)의 OFF 기간은, 합성신호 V4와 제 1 및 제 2의 기준전압 Vr1, Vr2와의 비교에 의해 결정된다. 출력전압 V0가 만약 기준치보다도 높아지면, 전압검출회로(8)의 출력전압도 높아지고, 합성신호 V4도 높아진다. 이 결과, ON 기간 Ton의 전류 검출저항(4)의 전압 V2와 출력전압 검출회로(8)의 출력에 근거하는 합성신호 V4의 삼각파가 제 1 기준전압 V1으로 빨리 도달된다. 이 결과, 스위칭 소자(3)의 ON 기간 Ton이 짧아지고, 트랜스(2)의 축적 에너지가 감소하고, 출력전압 V0가 기준치로 돌아온다. 출력전압 V0가 기준치보다도 낮아진 때에는, 상기와 반대의 동작이 되고, ON 기간 Ton이 길어진다. ON 기간 Ton이 변화하면 OFF 기간 Toff도 ON 기간 Ton에 비례하여 변화한다. 따라서, 출력전압 V0의 제어시에는 스위칭 소자(3)의 ON·OFF 반복 주파수가 변화한다. 스위칭 소자(3)의 TURN ON 시점은, 스위칭 소자(3)의 전압 V1 즉 드레인·소스간 전압 VDS가 콘덴서(5)와 1차 권선(21)의 인덕턴스와의 공진에 의해 최저 또는 그 근방이 되는 시점이다. 따라서, TURN ON 시의 제로 볼트 스위칭이 달성되고, 스위칭 손실이 낮아진다.
도 6의 큰 부하상태로부터 부하(26)가 작은 방향 즉 부하(26)의 저항값이 크게 되는 방향으로 변화하면, 스위칭 소자(3)의 ON 기간 Ton 및 OFF 기간 Toff이 짧아지고, 플라이 백 전압발생 기간 검출회로(101)의 출력 V17의 하이 레벨 기간 즉 플라이 백 전압발생 기간 T0가 제 1 최소 OFF 기간 T1보다도 짧아진다. 이로써, 제 2의 최소 OFF 기간 T2가 설정되고, OFF 기간 Toff이 제 2 최소 OFF 기간 T2이하로 되는 것이 금지된다. 도 7의 작은 부하 모드시에는 트랜스(2)의 축적 에너지의 방출 후에 합성신호 V4가 최초로 제 1 기준전압 Vr1을 가로지르는 시점 t6에 있어서의 스위칭 소자(3)의 TURN ON이 금지되고, t6로부터 공진 파형의 제 1 주기가 경과한 시점 t10에서 스위칭 소자(3)가 TURN ON 된다. 도 7의 t10 시점에는 t6 시점과 동일하게 스위칭 소자(3)의 전압 V1이 실질적으로 제로로 되기 때문에, 제로 볼트 스위칭이 달성되고, 스위칭 손실이 낮아진다.
부하가 도 7에 나타내는 상태보다도 더욱 작아지면, 도 9에 나타낸 바와 같이 V14의 펄스에 상당하는 스위칭 소자(3)의 ON 기간 Ton이 짧아지고, OFF 개시로부터 축적 에너지 방출 종료까지의 기간 Tx가 짧게 되고, 의사 공진기간 Ty가 길어진다. 최소 OFF 기간 T2가 종료된 후의 최초의 공진 파형의 바닥에서 스위칭 소자(3)가 TURN ON된다.
제 1 실시 형태의 이점은 다음과 같다.
(1) 최소 OFF 기간 T2를 설정하기 때문에, 작은 부하시에 스위칭 소자(3)의 OFF 기간이 최소 OFF 기간 T2 이하로 되지 않는다. 이로 인해, 스위칭 소자(3)의 단위시간당 스위칭 횟수가 적어지고, 스위칭 소자(3)의 스위칭 손실의 평균치가 적어지고, 작은 부하시의 DC-DC 컨버터의 효율이 향상된다. 또한, 스위칭 노이즈의 발생 수가 억제된다.
(2) 제 1 및 제 2 최소 OFF 기간 T1, T2와 플라이 백 전압발생 기간 T0와의 비교에 근거하여 제 1 및 제 2 최소 OFF 기간 T1, T2의 전환을 행하기 때문에, 제 2 최소 OFF 기간 T2에 제한된 스위칭 동작과 이것에 제한되지 않는 스위칭 동작과의 전환을 안정적으로 행할 수 있다. 이 결과, 제 2의 최소 OFF기간에서 제한된 스위칭 동작이 안정적으로 되고, 출력 전압 V0의 정전압 제어도 안정화된다. 또한, 스위칭 주파수의 불규칙 변화가 억제되고, 노이즈의 억제 대책이 용이하게 된다. 또한 스위칭 주파수의 불규칙 변화에 의한 트랜스(2)로부터의 자왜음 즉 가청음의 발생을 억제할 수 있다.
(3) 최소 OFF 기간 T1 및 T2를 설정한 것임에 불구하고, 의사 공진에 의해 TURN ON시의 제로 볼트 스위칭을 행하고 있기 때문에, 스위칭 손실이 적다.
(4) 큰 부하시와 같은 통상 부하시의 스위칭 주파수를 비교적 높게 설정하여도 작은 부하시의 스위칭 주파수는 극단적으로 높아 지지 않고 예컨대 150 kHz이하(예컨대 100kHz 정도)로 억제되어 진다. 따라서, 통상 부하시의 최저 스위칭 주파수를 비교적 높게 유지할 수 있다. 이 결과, 트랜스(2)의 손실이 적어지고, 트랜스(2)의 칫수를 소형으로 할 수 있다.
(5) 작은 부하시의 OFF 기간 Toff가 제 2의 최소 OFF 기간 T2에서 제한되고, 비교적 길어졌기 때문에, ON 기간 Ton도 필연적으로 길어진다. 즉, 부하(26)에 소정의 전력을 공급하는 경우에, OFF 기간 Toff가 길어지면, ON 기간 Ton도 길어 진다. ON 기간 Ton이 긴 경우에는 전류 검출 신호 V2와 노이즈와의 구별이 용이하게 된다. 즉, 제 1 비교기(46)의 노이즈 마진이 크게 된다. 또한, 노이즈 마진이 종래와 동일하여도 좋은 경우에는, 소자(3)의 ON 기간 Ton의 제어범위를 넓힐 수 있다.
(6) 합성신호 V4를 형성하여 IC구성의 제어회로(13)에 입력하고 있기 때문에, 제 1 및 제 2의 비교기(46, 47)를 위해 독립된 두개의 입력단자를 제어회로(13)에 설치할 필요가 없어지고, IC의 구성이 간단하게 된다. 이로써, 제어회로(13)의 비용을 줄일 수 있다.
(7) 거파 발생회로(72)의 출력을 최소 OFF 기간 결정용 비교기(92)와 최대 OFF 기간 결정용 비교기(94)에서 겸용하고 있기 때문에, 회로구성이 간략화되고, 제어회로(13)의 소형화, 저 비용화를 도모할 수 있다.
(8) 제어 펄스 형성회로(50)는 논리회로구성의 제 1 및 제 2의 회로(71, 96)로 형성되어 있기 때문에, 이를 비교적으로 용이하게 형성할 수 있다.
제 2 실시 형태
다음으로, 도 10에 나타내는 제 2 실시 형태의 DC-DC 컨버터를 설명한다. 단, 제 2 실시형태를 나타내는 도 10 및 후술하는 제 3 ~ 제 12의 실시 형태를 나타내는 도 11 ~ 도 31에 있어 도 1 ~ 도 9와 실질적으로 동일한 부분에는 동일의 부호를 붙이고 그 설명은 생략한다. 또한, 제 2 ~ 제 12의 실시 형태의 설명에 있어서도 필요에 따라 도 1 ~ 도 9를 참조한다.
도 10에 나타내는 제 2 실시 형태의 DC-DC 컨버터는, 스위치 전압 검출회로(11)를 스위칭 소자(3)와 전류 검출 저항(4)과의 직렬회로에 대하여 직접병렬접속하고, 그 외는 도 1과 동일하게 형성한 것이다. 도 10의 DC-DC 컨버터는, 스위칭 소자(3)의 OFF시의 전압 V1이 낮은 경우에 적합하다. 한편, OFF시의 스위칭 소자(3)의 전압 V1이 높은 경우에는 스위치 전압 검출회로(11)의 저항(33)의 값을 높이든지, 또는 도 2의 임피던스 전환회로(53)의 OFF시의 임피던스를 낮게 한다.
이 제 2 실시 형태에 의해도 제 1 실시 형태와 동일의 효과를 얻을 수 있다.
제 3 실시 형태
도 11에 나타내는 제 3 실시 형태의 DC-DC 컨버터는, 도 1의 DC-DC 컨버터로부터 출력 전압 검출회로(8)와 발광 다이오드(9)와 포토 트랜지스터(10)를 생략한 것에 상당한다. 도 11에 있어, 제어 전원용 평활용 콘덴서(37)의 일단은 저항(41)을 통하여 합성회로(12)에 접속되어 있다. 콘덴서(37)는 스위칭 소자(3)의 OFF 기간에 출력 정류 평활용 콘덴서(7)의 전압에 비례한 값에 충전되기 때문에,콘덴서(37)의 전압은 출력전압 V0에 거의 비례한 값이 된다. 따라서, 이 콘덴서(37)의 전압을 검출하면 출력전압 V0를 검출한 것이 된다. 도 11에서는 3차 권선(23)과 정류 평활회로(14)가 제어전원으로서 기능하고 있음과 동시에 출력전압 검출회로로서 기능하고 있다. 한편, 콘덴서(37)의 전압은 저항(41)을 통하여 합성회로(12)로 보내지고, 합성신호 V4가 작성된다. 이 경우, 저항(41)은 출력 전압 검출용 저항과 또는 합성회로(12)의 일부로서 기능한다.
제 3의 실시 형태는, 출력전압 V0의 검출방법에 있어 제 1 실시 형태와 상위할 뿐이기 때문에, 제 1 실시 형태와 동일의 효과를 가진다.
제 4 실시 형태
도 12에 나타내는 제 4의 실시 형태의 DC-DC 컨버터는, 도 1의 DC-DC 컨버터의 스위치 전압 검출 회로(11)에서 다이오드(32)와 콘덴서(34)를 생략한 구성의 스위치 전압 검출회로(11a)를 설치하고, 그 외는 도 1과 동일하게 구성한 것이다. 따라서, 도 12의 스위치 전압 검출회로(11a)는, 다이오드(31)와 저항(33)으로 이루어지고, 3차 권선(23)의 일단이 다이오드(31)와 저항(33)을 통하여 합성회로(12)에 접속되어 있다. 도 12의 경우, 도 1의 콘덴서(34)에 의한 지연을 얻을 수 없게 되지만, 스위치 전압 검출회로(11a)의 부유용량 및 합성회로(12)의 콘덴서(39)의 활동에 의해 스위칭 소자(3)의 OFF 기간에 있어서의 스위칭 소자(3)의 전압 V1의 지연성분을 포함하는 합성신호 V4를 얻을 수 있다.
도 12의 실시 형태는 스위치 전압 검출회로(11a) 이외는 제 1 실시 형태와 동일하기 때문에, 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
제 5 실시 형태
제 5 실시 형태의 DC-DC 컨버터는, 제 1 실시 형태의 OFF 종료시점 결정용의 제 1 회로(71)와 플라이 백 전압 발생기간 검출회로(101)를 도 13에 나타내는 OFF 종료시점 결정용의 제 1 회로(71a)와 플라이 백 전압발생 기간 검출회로(101a)로 변형하고, 그 외는 제 1 실시 형태와 동일하게 구성한 것이다.
도 13의 OFF 종료시점 결정용 제 1 회로(71a)는 도 4의 OFF 종료시점 결정용 제 1 회로(71)로부터 파형 정형회로(77)을 생략한 것에 상당하고, D타입 플립플롭(78)과 리셋 우선 플립플롭(79)으로 이루어진다. D타입 플립플롭(78)은, 도체(55a)를 통하여 도 2의 제 1 비교기(46)에 접속된 클럭 입력단자 T와 도체(85)에 의해 도 5의 플립플롭(100)의 위상 반전 출력단자 Q-에 접속된 데이터 입력단자 D를 가지며, 도 14 및 도 15에 나타내는 제 1 비교출력 V5의 펄스 하강구간에 동기하여 도체(85)의 신호 V13을 판독하고, 이 위상반전 출력단자 Q-로부터 출력 V8을 송출한다. 도 13의 플립플롭(79)은 도 4의 경우와 동일한 출력 V9를 송출한다. 이 출력 V9는 도 5와 동일의 OFF 기간 펄스 형성회로(95)에 보내어진다.
도 13의 플라이 백 전압발생 기간 검출회로(101a)는, 도 5의 플라이 백 전압발생 기간 검출회로(101)로부터 플립플롭(106) 및 AND 게이트(107)을 생략한 것에 상당하고, 지연회로(104)와 NOR 게이트(105)로 이루어진다. 지연회로(104)는 제 1 비교출력 V5을 위한 도체(55a)에 접속되고, 제 1 비교출력 V5를 약간 지연한 신호를 도 5와 동일하게 작성한다. NOR 게이트(105)의 일방의 입력단자는 제 1 비교출력 V5을 위한 도체(55a)에 접속되고, 이 타방의 입력단자는 지연회로(104)에 접속되어져 있다. 따라서, NOR 게이트(105)로부터는 도 14 및 도 15에 나타낸 바와 같이 도 6 및 도 7과 동일의 플라이 백 검출신호 V17을 얻을 수 있다.
제 5 실시 형태는 제 1 실시 형태와 동일의 효과를 가지는 것 외 OFF 종료시점 결정용의 제 1 회로(71a) 및 플라이 백 전압발생 기간 검출회로(101a)의 구성을 단순화할 수 있다는 효과를 가진다. 그러나 도 14의 t1, t10, 도 15의 t1, t11, t14에서 발생하는 제 1 비교출력 V5의 펄스의 하강 구간 즉 하강을 사용하기 때문에, 스위칭 주파수가 극단적으로 높은 DC-DC 컨버터에는 적합하지 않고, 스위칭 주파수가 비교적 낮은 DC-DC 컨버터에 적합하다.
제 6 실시 형태
도 16에 나타내는 제 6 실시 형태의 DC-DC 컨버터는, 도 1에 나타내는 제 1 실시 형태의 DC-DC 컨버터의 합성회로(12)의 일부와 제어회로(13)의 일부를 각각 변형한 합성회로(12a)와 제어회로(13a)를 설치하고, 또한 변형된 스위치 전압검출 회로(11b)를 설치하고, 그 외는 도 1과 동일하게 구성한 것이다. 도 6의 합성회로(12a)에는 스위치 전압검출회로(11b)가 접속되어져 있지 않다. 따라서, 이 합성회로(12a)는 전류검출 저항(4)로부터 얻어진 전류 검출신호 V2와 전압검출회로(8)의 출력를 합성한 합성신호 V4'를 작성하고, 이를 제어회로(13a) 단자(44a)로 보낸다. 스위치 전압검출회로(11b)의 출력도체(35)는 제어회로(13a)의 새로운 단자(44b)에 접속되어져 있다. 스위치 전압검출회로(11b)는, 도 1의 스위치 전압 검출회로(11)로부터 다이오드(32)를 생략하고, 방전용 저항(R11)을 콘덴서(34)에병렬로 접속한 것이다.
제어회로(13a)는, 도 17로부터 명확한 바와 같이 도 2의 제어회로(13)의 임피던스 전환회로(53)를 생략하고, 제 1 비교기(46)의 정입력 단자를 단자(44a)로 접속하고, 또한 제 2 비교기(47)의 정입력단자를 새로운 단자(44b)로 접속하고, 또한 약간 변형된 제어 펄스 형성회로(50a)를 설치하고, 그 외는 도 2와 동일하게 구성한 것이다.
한편, 도 17에 있어, 입력단자(44a)와 그라운드 사이 및 입력단자(44b)와 그라운드 사이 중 어느 일방 또는 양방에 도 2의 임피던스 전환회로(53)와 동일한 것을 접속할 수 있다.
도 17의 제 1 비교기(46)는, 도 19에 나타내는 큰 부하 상태의 각부의 전압파형 및 도 20에 나타내는 작은 부하상태의 각 부의 전압파형으로부터 명확한 바와 같이 거파 형상의 합성신호 V4'와 제 1 기준전압 Vr1'를 비교하여 제 1 비교 출력 V5'를 발생한다. 제 1 비교기(46)의 출력 V5'는 스위칭 소자(3)의 ON 기간 Ton의 종료시점을 나타내는 펄스를 포함한다.
제 2 비교기(47)는 스위치 전압신호 V3와 기준전압원(49')의 제 2 기준전압 Vr2'를 비교하고, 출력 V6'를 발생한다. 제 2 비교기(47)의 출력 V6'에 포함되어져 있는 펄스의 하강 구간은 도 19 및 도 20으로부터 명백한 바와 같이 스위칭 소자(3)의 전압 V1이 제로 근처로 저하한 시점을 나타낸다.
도 17의 제어펄스 형성회로(50a)는, 제 1 실시형태의 제어 펄스 형성회로(50)에 포함되어져 있는 OFF 종료시점 결정용 제 1 회로(71)를 도 18의OFF 종료시점 결정용 제 1 회로(71b)에 변형한 것 외에는 제 1 실시 형태와 동일하게 형성한 것이다. 도 18의 OFF 종료시점 결정용 제 1 회로(71b)는, 도 4의 파형정형회로(77)를 변형한 파형정형회로(77b)를 설치하고, 그 외는 도 4와 동일하게 형성한 것이다. 도 18의 변형된 파형정형회로(77b)는, 도 19 및 도 20의 제 1 및 제 2의 비교출력 V5', V6'와 도 5의 도체(84)의 제어 펄스 V14에 근거하여 도 19 및 도 20의 파형정형 출력 V7을 형성하는 것이다. 도 19 및 도 20의 V7은 도 6 및 도 7의 V7과 동일파형이기 때문에, 이를 제 1 실시 형태와 동일하게 이용할 수 있다. 따라서, 제 6 실시 형태에 의하여도 입력단자(44b)가 증가하는 점을 제외하고, 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
도 19는, 도 16의 부하(26)이 큰 상태에 있어서의 도 16 ~ 도 18의 V1, V4', V3, V5', V6', V7, V9, V14를 도 6과 동일하게 나타내는 파형도이다. 도 20은 부하(26)가 작은 상태의 도 16 ~ 도 18의 V1, V4', V5', V7, V9, V14를 도 7과 동일하게 나타낸다. 스위칭 소자(3)의 ON 기간 Ton의 종료는 신호 V5'의 펄스에 의해 결정되고, ON 기간 Ton의 개시 즉 OFF 기간 Toff의 종료는, 최소 OFF 기간 결정용 비교기(92)에 의해 제 1 실시 예와 동일하게 결정된 제 1 최소 OFF 기간 T1 또는 제 2 최소 OFF 기간은 T2의 종료 후에, OFF 종료시점 결정신호 V9가 하이 레벨로부터 로우 레벨로 전환되는 것에 의해 결정된다.
이 제 6의 실시 형태의 DC-DC 컨버터는, 제 1 실시 형태와 동일하게 제 1 및 제 2 최소 OFF 기간 T1, T2를 가지고 있기 때문에, 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
제 7 실시 형태
다음으로, 도 21 ~ 도 26을 참조하여 제 7 실시 형태의 DC-DC 컨버터를 설명한다. 단, 도 21 ~ 도 26에 있어, 도 1 ~ 도 20과 실질적으로 동일의 부분에는 동일의 부호를 붙이고 그 설명은 생략한다.
도 21에 나타내는 제 7 실시 형태의 DC-DC 컨버터는, 도 1에 나타내는 제 1 실시 형태의 DC-DC 컨버터의 합성회로(12)를 생략하고, 제어회로(13)의 일부를 변형한 제어회로(13b)를 설치하고, 또한 변형된 스위치 전압 검출회로(11b)를 설치하고, 그 외는 도 1과 동일하게 구성한 것이다.
제어회로(13b)는 전압귀환 제어신호 입력단자(44a')와 스위치 전압검출신호 입력단자(44b)와 전류검출신호 입력단자(44c)를 가진다. 전압귀환 제어신호 입력단자(44a')는 포토트랜지스터(10)에 접속되어 있다. 따라서, 이 입력단자(44a')에는 한 쌍의 직류 출력단자(24, 25)간의 전압 V0에 비례한 전류 I2가 유입된다. 도 21의 스위치 전압 검출신호 입력단자(44b)는 도 16에서 동일부호로 나타낸 것과 동일한 것으로, 도 16과 동일한 구성의 스위치 전압 검출회로(11b)에 접속되어 있다. 전류 검출신호 입력단자(44c)는 전류검출 저항(4)에 접속되어 있다. 이 입력단자(44c)에는 과전류 보호를 위해 전류 검출저항(4)의 전압 V2가 입력된다.
제어회로(13b)는, 도 22에 나타낸 바와 같이 형성되어 있다. 이 제어회로(13b)는 도 17의 제어회로(13a)의 비교기(46) 대신에 ON 종료시점 결정용 비교기(46a)와 과전류 보호용 비교기(46b)를 설치하고, 또한 ON 종료시점 결정용 거파 발생회로(111)를 설치하고, 또한 변형된 OFF 기간 신호발생회로(73a)를 설치하고, 그외는 도 17과 동일하게 구성한 것이다. 따라서, 도 22의 OFF 종료시점 결정용 비교기(47)는, 도 17에서 동일한 부호로 나타내는 것과 동일하게 스위치 전압검출신호 입력단자(44b)에 접속되어져 있고, 도 17의 비교기(47)와 동일하게 기능한다.
OFF 종료시점 결정용 거파 발생회로(111)는, 콘덴서(112)와 방전용 스위치(113)와 NOT 회로(114)로 이루어진다. 콘덴서(112)는 전압 귀환제어신호 입력단자(44a)에 접속되어져 있다. 따라서, 이 콘덴서(112)는 도 21의 포토 트랜지스터(10)를 통하여 공급되는 전류 I2에 의해 충전된다. 이 전류 I2는 출력 전압 V0에 비례하기 때문에, 콘덴서(112)의 충전속도는 출력전압 V0에 비례한다. 트랜지스터로 이루어지는 방전용 스위치(113)은 콘덴서(112)에 병렬로 접속되고, 이 제어 단자 즉 베이스는 NOT 회로(114)를 통하여 도체(57)에 접속되어 있다. 도체(57)에는 도 6에서 V14로 나타내는 스위치 제어신호가 얻어지기 때문에, 트랜지스터(113)는 스위칭 소자(3)의 ON 기간 Ton에는 비도통 상태로 유지되고, OFF 기간 Toff에는 도통상태가 된다. 스위치(113)의 ON 기간에는 콘덴서(112)가 방전되고 또한 그 충전이 저지된다. 스위치(113)의 OFF 기간에는 콘덴서(112)가 도 21의 포토 트랜지스터(10)을 통하여 공급되는 전류 I2에 의해 서서히 충전된다. 이 결과, 콘덴서(112)의 전압 V4a는 거파 형상 전압이 된다.
ON 종료시점 결정용 비교기(46a)의 정입력 단자는 콘덴서(112)에 접속되고, 그 부입력단자는 제 1 기준전압원(48a)에 접속되어 있다. 따라서, 비교기(46a)는, 도 25 및 도 26에 나타낸 바와 같이 콘덴서(112)의 거파 형상 전압 V4a와 제 1 기준전압원(48a)의 기준전압 Vr1a를 비교하고, 거파 형상 전압 V4a가 기준전압 Vr1a에 도달한 때에 도 25 및 도 26에 있어 V5'로 나타내는 펄스를 발생한다. 이 V5'에서 나타내는 펄스는 스위칭 소자(3)의 ON 기간의 종료의 제어에 사용된다. 출력 전압 V0가 기준전압보다도 높은 때에는, 콘덴서(112)의 충전속도가 빠르기 때문에, 콘덴서(112)의 전압 V4a는 기준전압 Vr1a에 빠르게 도달하고, 스위칭 소자(3)의 ON기간 Ton이 짧아진다. 출력전압 V0가 기준값보다도 낮은 때에는 상기의 높은 때와 반대 동작이 된다. 이 결과, 도 22의 콘덴서(112)의 전압 V4a는 도 1의 합성신호 V4a와 동일의 기능을 가진다.
과전류 보호용 비교기(46b)의 정입력 단자는 전류검출신호 입력단자(44c)에 접속되고, 이 부입력단자는 전압 Vr1b를 공급하는 기준 전압원(48b)에 접속된다. 기준전압 Vr1b는, 정격부하시에 스위칭 소자(3)에 흐르는 전류의 피크 값의 검출 전압 V2보다도 높은 레벨로 설정되어 있다. 전류검출신호가 기준 전압 Vr1b보다도 크게 되면, 과전류 상태를 나타내는 하이 레벨 출력이 비교기(46b)에서 발생하고, 이것이 도체(55b)에서 펄스 발생회로(50b)로 보내어진다.
도 23은, 도 3과 동일한 부분을 나타내는 것이다. 도 23의 제어 펄스 형성회로(50a)는, 도 17 및 도 18에서 동일부호로 나타내는 것과 동일하게 형성되어 있다.
도 23의 OFF 종료시점 결정용의 제 1 회로(71b)는, 도 18에서 동일 부호로 나타내는 회로와 동일하게 구성되어 있다.
도 23의 OFF 기간 신호발생회로(73a)는, 도 3의 OFF 기간 펄스 형성회로(95)를 변형한 OFF 기간 펄스 형성회로(95a)를 설치하고, 그 외는 도 3과 동일하게 형성한 것이다. OFF 기간 펄스 형성회로(95a)에는, 도 3에 있어서의 도체(55) 대신에, 두개의 도체(55a, 55b)가 접속되어져 있다. 도 24는 도 5와 동일한 부분을 나타내는 것이다. 도 24의 OFF 기간 펄스 형성회로(95a)는, 도 5의 2입력의 OR게이트(99)를 3입력 OR게이트(99a)로 바꾸고, 그 외는 도 5와 동일하게 구성한 것이다. 도 24의 OR게이트(99a)의 제 1 입력단자는 도 5와 동일하게 도체(63)에 접속되고, 이 제 2 입력단자는 ON 종료시점을 나타내는 신호 V5'가 전송되는 도체(55a)에 접속되고, 이 제 3 입력단자는 과전류 검출신호(55b)에 접속되어 있다. 한편, 도체(55a)는 도 22의 비교기(46a)에 접속되고, 도체(55b)는 도 22의 비교기(46b)에 접속된다. OR게이트(99a)는 3개의 입력단자 중 어느 하나가 하이 레벨로 된 때에 플립플롭(100)을 리셋한다.
도 25는, 부하(26)가 큰 상태에 있어서의 도 21 ~ 도 24의 V1, V4a, V3, V5', V6', V7, V9, V14를 도 6과 동일하게 나타내는 파형도이다. 도 26은 부하(26)가 작은 상태에 있어서의 도 21 ~ 도 24의 V1, V4a, V5', V6', V7, V9, V14를 도 7과 동일하게 나타낸다. 스위칭 소자(3)의 ON 기간 Ton의 종료는, 신호 V5'의 펄스에 의해 결정되고, ON 기간 Ton의 개시 즉 OFF 의 종료는, OFF 기간 신호 발생회로(73)에 의해 제 1 실시 형태와 동일하게 결정된 제 1 최소 OFF 기간 T1 또는 제 2 최소 OFF 기간 T2의 종료 후에, OFF 종료시점 결정신호 V9가 하이 레벨로부터 로우 레벨로 전환함으로써 결정된다.
이 제 7 실시 형태의 DC-DC 컨버터는, 제 1 실시 형태와 동일하게 제 1 및제 2 최소 OFF 기간 T1 및 T2를 가지고 있기 때문에, 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
제 8 실시 형태
도 27에 나타내는 제 8 실시 형태의 DC-DC 컨버터는, 도 1의 DC-DC 컨버터의 트랜스(2)를 리액터(2a)로하고, 또한 도 1의 2차 권선(22)에 상당하는 것을 생략하고, 그 외는 도 1과 동일하게 구성한 것이다. 스위칭 소자(3)의 ON 기간에 리액터로서의 1차 권선(21)에 축적된 에너지를 스위칭 소자(3)의 OFF 기간에 부하(26)에 공급하기 위해, 출력정류 평활회로(6)가 스위칭 소자(3)에 대하여 병렬로 접속되어 있다. 도 27의 DC-DC 컨버터에 있어, 스위칭 소자(3)의 ON 기간에는 출력 정류 다이오드(6)가 역 바이어스 상태가 되어 리액터(2a)에 대한 에너지의 축적동작이 발생하고, 스위칭 소자(3)의 OFF 기간에는 출력 정류 다이오드(6)가 순 바이어스 상태가 되어 리액터(2a)의 축적 에너지의 방출동작이 발생한다. 이로써, 콘덴서(7)는, 정류평활회로(1)의 직류 전압과 1차 권선(21)의 전압과의 가산치로 충전된다. 요컨대, 도 27의 DC-DC 컨버터는 승압 타입의 스위칭 레귤레이터로서 동작한다. 도 27의 DC-DC 컨버터의 제어회로(13)는 제 1 실시 형태와 동일한 것이기 때문에, 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
한편, 도 27의 제어회로(13)를 제 6 및 제 7 실시 형태의 제어회로(13a, 13b)로 바꿀 수 있다.
제 9 실시 형태
도 28의 제 9 실시 형태의 DC-DC 컨버터는, 스위치 전압 검출회로(11)와 합성회로(12) 사이에 스위치(110)를 설치하고, 그 외는 도 1과 동일하게 구성한 것이다. 스위치(110)는 부하(26)가 스탠바이 모드와 같이 극히 작은 때에 전압검출 회로(11)와 합성회로(12) 사이를 OFF하는 것이다. 이 스위치(110)를 OFF로 하면, 스위치 전압검출회로(11)의 출력이 스위칭 소자(3)의 제어 펄스 V14의 형성에 관여하지 않게 된다. 즉 DC-DC 컨버터의 기동시와 동일하게 최소 OFF 기간 결정회로(73)의 출력이 제어 펄스 V14의 형성에 무관계하게 되고, 최대 OFF 기간 결정회로(74)의 출력에 근거하여 OFF 기간 Toff가 결정되고, 비교적 낮은 스위칭 주파수로 스위칭 소자(3)를 ON·OFF 할 수 있고, 단위시간당의 스위칭 횟수를 제 2 최소 OFF 기간 T2로 제어하는 경우보다도 더욱 낮게 할 수 있다. 이 스위치(110)를 OFF로 하는 스탠바이 모드에서는, 스위칭 소자(3)의 TURN ON시의 공진에 의한 제로 볼트 스위칭은 행하여 지지 않지만, 스위칭 횟수가 큰 폭으로 낮아짐으로써, DC-DC 컨버터의 효율을 높일 수 있다. 이 제 9 실시 형태는 제 1 실시 형태와 동일한 효과를 가지는 것 외에, 부하의 크기에 따라 3개의 제어형태를 취하고, 부하의 크기에 따른 최적의 효율 향상을 도모할 수 있다는 효과를 가진다. 한편, 제 2 ~ 제 8 실시 형태에 있어서도, 도 28의 스위치(110)와 동일한 것을 설치할 수 있다.
제 10의 실시 형태
제 10의 실시 형태의 DC-DC 컨버터는, 제 1 실시 형태의 DC-DC 컨버터의 도 5에 나타내는 OFF 기간 신호발생회로(73)를 도 29에 나타내는 최소 OFF 기간 신호발생회로(120)로 변형하고, 그 외는 도 1 ~ 도 5의 회로와 실질적으로 동일하게 형성한 것이다. 도 29의 최소 OFF 기간 신호발생 회로(120)는 제 1 및 제 2 최소OFF 기간 T1, T2를 독립하게 설정하기 위한 제 1 및 제 2의 최소 OFF 기간 신호 발생기(121, 122)를 가진다. 제 1 및 제 2의 최소 OFF기간 신호 발생기(121, 122)는, 도 6 및 도 7의 V14에서 나타내는 스위칭 소자(3)을 ON으로 하기 위한 펄스의 하강 구간에 응답하여 도 6 및 도 7의 V13에 나타내는 제 1 및 제 2의 최소 OFF 기간 T1, T2를 나타내는 신호를 발생한다. 제 1 및 제 2의 최소 OFF 기간 신호 발생기(121, 122)와 공통 출력 도체(125)와의 사이에는 제 1 및 제 2 선택 스위치(123, 124)가 접속되어 있다. 제 1 및 제 2 선택 스위치(123, 124)는, NOT 회로(127)를 포함하는 스위치 제어회로(126)에 의해 택일적으로 ON으로 되도록 제어된다. 스위치 제어회로(126)의 입력도체(128)는 도 5의 플립플롭(102)에 상당하는 것에 접속된다. 입력도체(128)는 제 1 선택 스위치(123)의 제어단자에 직접 접속되고 또한 NOT 회로(127)를 통하여 제 2 선택 스위치(124)의 제어단자에 접속되어 있다. 따라서 제 1 및 제 2 선택스위치(123, 124)는 서로 반대로 동작한다. 입력도체(128)가 도 6의 V18에 나타낸 바와 같이 T1 〈 T0 를 나타내는 하이 레벨 때에는 제 1 선택 스위치(123)가 ON으로 되고, 도 6의 V13과 실질적으로 동일한 제 1 최소 OFF 기간 신호가 출력도체(125)에 얻어지고, 이것이 도 5의 NOR 회로(96) 등으로 보내어진다. 또한, 입력도체(128)가 도 17의 V18에 나타낸 바와 같이 T0 〈 T2 의 때에는, 제 2 선택 스위치(124)가 ON으로 되고, 도 7의 V13과 실질적으로 동일한 제 2 최소 OFF 기간 신호가 얻어진다. 이로써, 제 10의 실시 형태에 의해서도 제 1 실시 형태와 동일의 효과를 얻을 수 있다.
한편, 도 29의 최소 OFF 기간 신호 발생회로(120)를 제 2 ~ 제 9의 실시 형태의 DC-DC 컨버터에도 적용할 수 있다.
제 11 실시 형태
도 30은 도 29의 최소 OFF 기간 신호 발생기(120)를 변형한 최소 OFF 기간 신호 발생기(120')를 나타낸다. 도 30의 최소 OFF 기간 신호 발생기(120')는 도 29의 최소 OFF 기간 신호 발생기(120)로부터 제 1 선택 스위치(123)를 생략하고, 그 외는 도 29와 동일하게 형성한 것이다. 도 30에 있어서는, 제 1 최소 OFF 기간 T1의 펄스가 요구된 때에 스위치(124)를 OFF로 하고, 제 2 최소 OFF 기간 T2의 펄스가 요구된 때에 스위치(124)를 ON으로 한다. 제 2 최소 OFF 기간 펄스 T2가 요구된 때에, 제 1 및 제 2의 최소 OFF 기간 신호발생기(121, 122)의 쌍방이 도체(125)에 접속되지만, 제 1 및 제 2의 최소 OFF 기간 신호발생기(121, 122)는, 동기하여 제 1 최소 OFF 기간 T1의 펄스와 제 2 최소 OFF 기간 T2의 펄스를 발생하기 때문에 제 1 최소 OFF기간 T1의 펄스는 제 2 최소 OFF 기간 T2의 펄스에 마스크된다. 따라서, 도 30의 최소 OFF 기간 신호 발생기(120')는 도 29의 회로와 동일하게 기능한다.
한편, 도 30에 있어서의 제 2 최소 OFF 기간 신호 발생기(122)를, 도 8에 나타내는 T1과 T2의 차 Ta를 나타내는 펄스를 발생하는 회로로 치환할 수 있다. 이 경우에는, 제 2 최소 OFF 기간 T2가 요구된 때에, 제 1 최소 OFF 기간 T1과 부가기간 Ta와의 가산을 나타내는 펄스가 얻어진다.
제 12 실시 형태
제 12 실시 형태의 DC-DC 컨버터는, 도 16 ~ 도 18에 나타내는 제 6의 실시형태의 플라이 백 전압 발생기간 검출회로(101) 및 판정회로(102)를 도 31에 나타낸 바와 같이 변형하고, 그 외는 제 6 실시 형태와 동일하게 구성한 것이다. 제 6 실시 형태에서는 플라이 백 전압 발생기간 T0를 나타내는 신호를 얻기 위한 수단이, 스위치 전압검출회로(11b) 및 OFF 종료시점 결정용의 제 1 회로(71b)를 겸용하도록 구성되어 있다. 이에 대하여 제 12의 실시 형태를 나타내는 도 31에는, 도 16의 트랜스(2)의 3차 권선(23)에 직접 플라이 백 전압 발생기간 검출회로(130)가 접속되어 있다. 이 플라이 백 전압 발생기간 검출회로(130)는, 파형정형회로(131)와 플라이 백 기간 추출회로(132)로 이루어져 있다. 파형정형회로(131)는 3차 권선(23)의 전압을 방형(方形)파로 정형하고, 도 19 및 도 20ㅇ의 V7에서 나타내는 신호와 실질적으로 동일한 신호를 얻기 위한 컴퍼레이터로 이루어진다. 파형정형회로(131)에 접속된 플라이 백 기간 추출회로(132)는, 도 20에 나타낸 바와 같은 작은 부하시의 OFF 기간 Toff에 발생하는 링잉 전압에 근거하는 펄스를 제거하고 플라이 백 전압 기간 T0에 상당하는 펄스를 추출하는 것이다. 이 플라이 백 기간 추출회로(132)는, 도체(55)에 의해 도 17의 비교기(46)에도 접속되어져 있고, 도 19 및 도 20의 V5'에 나타내는 펄스에 동기하여 발생하는 도 19 및 도 20에 있어서의 V7의 펄스를 추출한다. 따라서, 플라이 백 기간 추출회로(132)는, 도 6 및 도 7의 V17과 동일하게 플라이 백 전압 발생기간 T0를 나타내는 신호를 출력한다. 도 31의 위상 비교기(133)는, 플라이 백 기간 추출회로(132)로부터 얻어진 T0를 나타내는 신호 V17과 도 5의 OFF 기간 펄스 형성회로(95)로부터 얻어진 도 6 및 도 7의 V13에서 나타내는 제 1 또는 제 2의 최소 OFF 기간 T1, T2를 나타내는 신호와의 위상을 비교하고, 도 6 및 도 7에서 V18로 나타내는 신호를 출력한다. 즉, 위상 비교기(133)는, V17에 나타나는 펄스의 하강 구간의 위상과 V13에 나타나는 펄스의 하강 구간의 위상를 비교하고, 도 6에 나타낸 바와 같이 T0를 나타내는 펄스의 하강 구간이 T1을 나타내는 펄스의 하강 구간보다도 늦어지는 때에 도 6의 V18에 나타내는 하이 레벨 신호를 출력하고, 또한 , 도 7에 나타낸 바와 같이 T0를 나타내는 펄스의 하강 구간이 T2를 나타내는 펄스의 하강 구간보다도 앞서는 때에 도 7의 V18에 나타내는 로우 레벨 신호를 출력한다. 이로써, 도 31의 DC-DC 컨버터에 의하여도 제 1 및 제 6 실시 형태와 동일한 효과를 얻을 수 있다. 한편, 도 31에 나타내는 제 12 실시 형태의 회로를 제 1 ~ 제 5, 및 제 7 ~ 11의 실시 형태에도 적용할 수 있다.
변형 예
본 발명은 상술의 실시 형태에 한정되는 것이 아니며, 예컨대 다음의 변형 예가 가능한 것이다.
(1) 제 2 ~ 제 7 및 제 9 ~ 제 12 실시 형태의 DC-DC 컨버터에 있어서도, 트랜스(2)를 도 27의 리액터(2a)와 같이 형성할 수 있다. 또한 1차 권선(21)에 탭을 설치하고, 이 탭에 다이오드(6)를 접속할 수 있다.
(2) 모든 실시 형태에 있어, 스위칭 소자(3) 대신에 바이폴러 트랜지스터, IGBT(절연 게이트형 바이폴러 트랜지스터) 등의 반도체 스위치로 할 수 있다.
(3) 합성회로(12, 12a)를 OP앰프를 사용한 가산회로로 할 수 있다.
(4) 출력전압 검출회로(8)를 발광 다이오드(9)와 포토 트랜지스터(10)을 사용하여 합성회로(12, 12a)로 결합하지 아니하고, 전기회로로 결합할 수 있다.
(5) 공진용 콘덴서(5)를 스위칭 소자(3)만으로 병렬로 접속할 수 있다. 이 콘덴서(5)를 스위칭 소자(3)의 기생용량으로 할 수 있다.
(6) 다이오드(6)에 병렬로 FET 등의 스위치를 접속하고, 다이오드(6)의 도통에 동기하여 ON으로 할 수 있다.
(7) 저항(4)으로 전류를 검출하는 대신에, 홀(hole) 효과 소자 등의 센서로 전류를 검출할 수 있다.
(8) 트랜스(2)에 4차 권선을 설치하고, 이 4차 권선에 도 1의 다이오드(6) 및 콘덴서(7)와 동일한 것을 통하여 제 2 부하를 접속할 수 있다.
상술에 의해 명확히 알 수 있는 바와 같이, 본 발명에 따른 DC-DC 컨버터는, 전기 장치의 전원회로로서 이용할 수 있다.

Claims (27)

  1. 부하(26)에 직류전력을 공급하기 위한 DC-DC 컨버터로서,
    직류전압을 공급하는 직류전원(1)과,
    상기 직류전압을 반복하여 ON·OFF 하기 위해 상기 직류전원(1)의 일단(18)과 타단(19) 사이에 접속되고, 또한 제 1 및 제 2의 주단자와 제어단자를 가지고 있는 스위칭 소자(3)와,
    상기 스위칭 소자(3)에 대하여 직렬로 접속되고, 상기 스위칭 소자(3)의 ON 기간에 에너지가 축적되고, 상기 스위칭 소자의 OFF 기간에 상기 에너지가 방출되는 인덕턴스 수단(2 또는 2a)과,
    상기 인덕턴스 수단(2 또는 2a)에 접속된 정류평활회로(6)와,
    상기 정류펑활회로(6)의 출력전압을 나타내는 신호를 검출하는 출력전압 검출수단(8, 10)과,
    상기 스위칭 소자(3)의 상기 제 1 및 제 2 주단자간의 전압을 나타내는 신호를 얻기 위한 스위치 전압 검출수단(11 또는 11a 또는 11b)과, 그리고
    상기 스위칭 소자(3)를 ON·OFF 제어하기 위한 스위치 제어신호를 형성하고 또한 이 스위치 제어신호를 상기 스위칭 소자(3)의 상기 제어단자에 공급하기 위해, 상기 출력전압 검출수단(8, 10)과 상기 스위치 전압 검출수단(11 또는 11a 또는 11b)과 상기 스위칭 소자(3)에 접속되어 있고, 또한 상기 출력전압 검출수단(8, 10)의 출력에 응답하여 상기 출력전압을 일정하게 제어하도록 상기 스위칭 소자(3)의 ON 기간(Ton)의 길이를 결정하는 기능과, 상기 스위칭 소자(3)의 OFF 기간(Toff)의 길이를 제한하기 위한 제 1 최소 OFF 기간(T1)을 나타내는 신호를 형성하는 기능과, 상기 제 1 최소 OFF 기간(T1)보다도 긴 제 2 최소 OFF 기간(T2)을 나타내는 신호를 형성하는 기능과, 상기 제 1 및 제 2 최소 OFF 기간을 나타내는 신호를 선택적으로 발생시키는 기능과, 상기 인덕턴스 수단(2 또는 2a)의 플라이 백 전압 발생기간(T0)을 검출하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 1 최소 OFF 기간(T1)보다도 짧은지 여부를 판정하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 2 최소 OFF 기간(T2)보다도 긴지 여부를 판정하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 1 최소 OFF 기간(T1)보다도 짧은 것을 나타내는 판정결과를 얻은 때에, 상기 스위칭 소자(3)의 OFF 기간(Toff)의 길이를 상기 제 2 최소 OFF 기간(T2)에 따라 제한하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 2 최소 OFF 기간(T2)보다도 긴 것을 나타내는 판정결과를 얻은 때에 상기 스위칭 소자(3)의 OFF 기간(Toff)의 길이를 상기 제 1 최소 OFF 기간(T1)에 따라 제한하는 기능과, 상기 제 1 최소 OFF 기간(T1) 또는 상기 제 2 최소 OFF 기간(T2) 종료 후에 상기 스위치 전압 검출수단(11 또는 11a 또는 11b)에 근거하여 얻어진 상기 스위칭 소자(3)의 전압을 나타내는 신호가 소정기준치(Vr1 또는 Vr2') 이하로 된 것을 근거하여 상기 스위칭 소자(3)의 OFF 기간(Toff)의 종료시점을 결정하는 기능을 포함하고 있는 스위치 제어수단(13)을 구비하고 있는 것을 특징으로 하는 DC-DC 컨버터.
  2. 제 1 항에 있어서,
    상기 스위치 제어수단(13)은,
    상기 스위칭 소자(3)를 ON·OFF 제어하기 위한 스위치 제어신호를 형성하기 위해 상기 출력전압 검출수단(8, 10)과 상기 스위치 전압 검출수단(11 또는 11a 또는 11b)에 접속되어져 있고, 또한 상기 출력전압 검출수단(8, 10)의 출력에 응답하여 상기 출력전압을 일정하게 제어하도록 상기 스위칭 소자(3)의 ON 기간(Ton)의 길이를 결정하는 기능과, 상기 스위치 전압 검출수단(11 또는 11a 또는 11b)에 근거하여 얻어진 상기 스위칭 소자(3)의 전압을 나타내는 신호가 소정 기준치(Vr1 또는 Vr2') 이하로 된 것에 근거하여 상기 스위칭 소자(3)의 OFF 기간(Toff)의 종료시점을 결정하는 기능을 가지고 있는 스위치 제어신호 형성수단(46 또는 46a, 47, 50 또는 50a)과,
    상기 스위칭 소자(3)의 OFF 기간(Toff)의 길이를 제한하기 위한 제 1 최소 OFF 기간(T1)를 나타내는 신호와 이 제 1 최소 OFF 기간(T1)보다도 긴 제 2 최소 OFF 기간(T2)를 나타내는 신호를 선택적으로 발생하고, 상기 제 1 및 제 2 최소 OFF 기간을 나타내는 신호를 상기 스위치 제어신호 형성수단에 선택적으로 공급하는 최소 OFF 기간 신호발생회로(73 또는 120 또는 120')와,
    상기 인덕턴스 수단(2 또는 2a)의 플라이 백 전압의 발생기간(T0)을 검출하기 위한 플라이 백 전압 발생기간 검출수단(101 또는 130)과, 그리고
    상기 최소 OFF 기간 신호 발생회로 및 상기 플라이 백 전압 검출수단에 접속되어져 있고, 또한 상기 플라이 백 전압 발생 기간 검출수단(101 또는 130)으로 검출된 상기 플라이 백 전압 발생기간(T0)이 상기 제 1 최소 OFF 기간(T1)보다도 짧은 지 여부를 판정하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 2 최소 OFF 기간(T2)보다도 긴 지 여부를 판정하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 1 최소 OFF 기간(T1)보다도 짧은 것을 나타내는 판정결과를 얻은 때에, 상기 제 2 최소 OFF 기간(T2)를 나타내는 신호를 상기 최소 OFF 기간 신호 발생회로(73 또는 120)에서 상기 스위치 제어신호 형성수단으로 공급시키도록 상기 최소 OFF 기간 신호 발생회로(73 또는 120 또는 120')를 제어하는 기능과, 상기 플라이 백 전압 발생기간(T0)이 상기 제 2 최소 OFF 기간(T2)보다도 긴 것을 나타내는 판정결과를 얻은 때에, 상기 제 1 최소 OFF 기간(T1)을 나타내는 신호를 상기 최소 OFF 기간 신호 발생회로(73 또는 120)에서 상기 스위치 제어신호 형성수단으로 공급하도록 상기 최소 OFF 기간 신호 발생회로(73 또는 120)를 제어하는 기능을 포함하고 있는 판정수단(102 또는 133)으로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 최소 OFF 기간(T1)과 상기 제 2 최소 OFF 기간(T2)과의 시간차는 0.1 ~ 10㎲ 인 것을 특징으로 하는 DC-DC 컨버터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 스위칭 소자(3)의 TURN OFF 시의 스위칭 손실을 낮추기 위하여, 상기스위칭 소자(3)에 대하여 병렬로 접속된 공진용 커패시턴스(5)를 더 포함하고 있는 것을 특징으로 하는 DC-DC 컨버터.
  5. 제 2 항에 있어서,
    상기 스위칭 소자(3)에 흐르는 전류를 검출하기 위한 전류 검출수단(4)을 더구비하며,
    상기 스위치 제어신호 형성수단은,
    상기 전류 검출수단(4)의 출력과 상기 출력전압 검출수단(8)의 출력과 상기 스위치 전압 검출수단(11)의 출력과의 합성신호(V4)를 형성하기 위해 상기 전류 검출수단(4)과 상기 출력전압 검출수단(8)과 상기 스위치 전압 검출수단(11)에 접속되고, 또한 상기 스위칭 소자(3)의 ON 기간에 있어서의 상기 합성신호(V4)의 최대 레벨이 상기 스위칭 소자(3)에 있어서의 OFF 기간의 상기 합성신호(V4)의 최대 레벨보다도 낮아지도록 상기 합성신호를 형성하는 합성수단(12)과,
    상기 전류의 허용 피크 레벨을 나타내는 제 1 기준전압(Vr1)을 발생하는 제 1 기준전압원(48)과,
    상기 인덕턴스 수단(2 또는 2a)의 상기 축적 에너지의 방출이 종료되는 직전의 상기 합성신호(V4)의 전압 레벨과 상기 제 1 기준전압(Vr1)과의 사이에 위치하는 제 2 기준전압(Vr2)을 발생하는 제 2 기준전압원(49)과,
    상기 합성수단(12)과 상기 제 1 기준전압원(48)에 접속되고, 상기 합성신호(V4)와 상기 제 1 기준전압(Vr1)을 비교하는 제 1 비교기(46)와,
    상기 합성수단(12)과 상기 제 2 기준전압원(49)에 접속되고, 상기 합성신호(V4)와 상기 제 2 기준전압(Vr2)을 비교하는 제 2 비교기(47)와, 그리고
    상기 제 1 및 제 2 비교기(46, 47)의 출력에 근거하여 상기 스위칭 소자(3)를 제어하기 위한 제어 펄스를 형성하기 위해 상기 제 1 및 제 2 비교기(46, 47)와 상기 최소 OFF 기간 신호 발생회로(73 또는 120)와 상기 스위칭 소자(3)의 제어단자에 접속되고, 또한 상기 ON 기간(Ton)의 종료시점으로부터 상기 제 1(T1) 또는 제 2(T2)의 최소 OFF 기간이 경과된 후에 있어, 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)보다도 낮아진 것을 나타내는 출력이 상기 제 1 비교기(46)에서 발생한 때에, 상기 ON 기간(Ton)이 개시되고, 상기 ON 기간(Ton)의 개시후에 상기 합성신호(Ton)가 상기 제 1 기준전압보다도 높아진 때에, 상기 ON 기간(Ton)이 종료되도록 상기 제어펄스를 형성하는 제어 펄스 형성회로(50 또는 50a)로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  6. 제 5 항에 있어서,
    상기 스위칭 소자(3)의 ON·OFF 동작을 개시시키기 위한 초기화 신호를 발생하는 초기화 신호 발생회로(51)를 더 구비하며,
    상기 최소 OFF 기간 신호 발생회로(73)는,
    상기 초기화 신호 발생회로(51)의 출력단자 및 상기 제어 펄스 형성회로(50)의 출력단자에 접속되고, 상기 초기화 신호 및 상기 ON 기간(Ton)의 종료시점을 나타내는 신호에 응답하여 거파전압(V10)을 발생하는 거파 전압발생회로(72)와,
    상기 제 1(T1) 및 상기 제 2(T2)의 최소 OFF 기간을 선택적으로 결정하기 위해 제 1 최소 OFF 기간용 기준전압(Va1)과 제 2 최소 OFF 기간용 기준전압(Va2)을 선택적으로 발생하는 최소 OFF 기간용 기준전압원(91)과,
    상기 최소 OFF 기간용 기준전압원(91)에서 상기 제 1 최소 OFF 기간용 기준전압(Va1)과 상기 제 2 최소 OFF 기간용 기준전압(Va2)을 선택적으로 발생시키기 위해 상기 최소 OFF 기간 기준 전압원(91)에 접속된 기준전압 전환용 스위치(103)와,
    상기 거파 전압 발생수단(72)과 상기 최소 OFF 기간용 기준전압원(91)에 접속되고, 상기 거파전압(V10)과 상기 최소 OFF 기간용 기준전압원(91)의 출력(Va)과의 비교출력을 발생하는 최소 OFF 기간 결정용 비교기(92)와,
    상기 최소 OFF 기간 결정용 비교기(92)와 상기 제어펄스 형성회로(50)와 상기 제 1 비교기(46)에 접속되고, 상기 OFF 기간(Ton)을 나타내는 제어펄스의 발생개시후에, 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)에 도달한 것을 나타내는 상기 제 1 비교기(46)의 출력에 응답하여 상기 제 1 최소 OFF 기간(T1)을 나타내는 펄스 또는 제 2 최소 OFF 기간(T2)을 나타내는 펄스를 형성하는 최소 OFF 기간 펄스 형성회로(95)로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  7. 제 6 항에 있어서,
    상기 제어 펄스 형성회로(50)는,
    상기 초기화 신호 발생수단(51)과 상기 제 1 및 제 2 비교기(46, 47)와 상기최소 OFF 기간 펄스 형성회로(95)에 접속되고, 상기 제 1(T1) 또는 제 2(T2)의 최소 OFF 기간 종료후에 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)을 가로지른 것을 나타내는 출력이 상기 제 1 비교기(46)에서 얻어진 때에, 상기 스위칭 소자(3)의 OFF 기간(Toff)의 종료 시점을 나타내는 신호(V9)를 출력하는 제 1 회로(71 또는 71a)와, 그리고
    상기 제 1 회로(71 또는 71a)와 상기 최소 OFF 기간 펄스 형성회로(95)와 상기 스위칭 소자(3)의 제어단자에 접속되고, 상기 최소 OFF 기간 펄스 형성회로(95)의 출력이 상기 제 1(T1) 또는 제 2(T2)의 최소 OFF 기간을 나타내지 않는 상태에있어 상기 제 1 회로(71 또는 71a)에서 상기 OFF 기간(Toff)의 종료를 나타내는 출력이 발생한 때에 상기 ON 기간(Ton)을 나타내는 제어 펄스의 발생을 개시시키고, 상기 ON 기간(Ton)을 나타내는 제어펄스의 발생 개시후에 상기 제 1 비교기(46)에서 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)에 도달한 것을 나타내는 출력이 발생한 때에 상기 제어 펄스의 발생을 종료시키는 제 2 회로(96)로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  8. 제 7 항에 있어서,
    상기 합성수단(12)에서 출력되는 상기 합성신호(V4)는, 상기 스위칭 소자(3)가 ON 기간(Ton)에서 OFF 기간(Toff)로 전환하는 때에 제 1 기준전압(Vr1)보다도 낮은 쪽에서 높은 쪽으로 가로지르고, 다음에, 상기 제 1 기준전압(Vr1)보다 높은 쪽에서 낮은 쪽으로 가로지르고, 다음에, 상기 제 1 기준전압(Vr1)보다 낮은 쪽에서 높은 쪽으로 가로지르고, 다음에, 상기 인덕턴스 수단(2 또는 2a)의 축적 에너지의 방출이 종료된 후에 상기 제 1 기준전압(Vr1)보다 높은 쪽에서 낮은 쪽으로 가로지르는 파형을 가지며,
    상기 제 1 회로(71 또는 71a)는, 파형 정형회로(77)와 플립플롭(78)으로 이루어지고,
    상기 파형 정형회로(77)는, 상기 스위칭 소자(3)가 ON 기간(Ton)에서 OFF 기간(Toff)으로 전환된 직후에 발생하는 상기 제 1 비교기(46)의 출력(V5)에 포함되는 움푹 패인 것을 보상한 신호(V7)를 얻기 위해 상기 제 1 및 제 2 비교기(46, 47)에 접속되고,
    상기 플립플롭(78)은, 상기 파형 정형회로(77)에 접속된 클럭 단자(T)와 상기 최소 OFF 기간 펄스 형성회로(95)에 접속된 데이터 입력단자(D)와, 상기 제 2 비교기(47)에 NOT 회로(80)를 통하여 접속된 프리 세트 단자(PR-)와 상기 초기화 신호 발생회로(51)에 접속된 리셋 단자(R-)를 가지며, 상기 초기화 신호에 응답하여 리셋되고, 상기 합성신호(V4)가 상기 제 2 기준전압(Vr2)보다 낮은 쪽에서 높은 쪽으로 가로지른 것을 나타내는 상기 제 2 비교기(47)의 출력에 응답하여 프리세트되고, 상기 파형정형회로(77)의 출력 펄스(V7)의 하강 구간을 클럭 신호로서 상기 최소 OFF 기간 펄스 형성회로(95)의 출력상태를 판독하는 D타입 플립플롭인 것을 특징으로 하는 DC-DC 컨버터.
  9. 제 8 항에 있어서,
    상기 제 1 회로(71)는, 제 2 플립플롭(79)을 더 포함하며, 이 제 2 플립플롭(79)은 상기 합성신호(V4)가 상기 제 2 기준전압(Vr2)보다도 낮은 쪽에서 높은 쪽으로 가로지른 것을 나타내는 제 2 비교수단(47)의 출력에 응답하여 세트되고, 상기 D타입 플립플롭(78)의 위상반전 출력단자에서 발생한 펄스(V8)의 상승 구간에 의해 세트되고, 이 리셋 시점을 OFF 종료시점으로 하는 것임을 특징으로 하는 DC-DC 컨버터.
  10. 제 8 항에 있어서,
    상기 제 1 회로(71a)는, 제 1 및 제 2 플립플롭(78, 79)으로 이루어지고, 상기 제 1 플립플롭(78)은, 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)보다 높은 쪽에서 낮은 쪽으로 가로지른 것을 나타내는 상기 제 1 비교기(46)의 출력을 클럭 신호로 하기 위해 상기 제 1 비교기(46)에 접속된 클럭단자(T)와, 상기 최소 OFF 기간 펄스 형성회로(95)에 접속된 데이터 입력단자(D)를 가지는 D타입 플립플롭이며, 상기 제 2 플립플롭(79)은, 상기 합성신호(V4)가 상기 제 2 기준전압(Vr2)보다도 낮은 쪽에서 높은 쪽으로 가로지른 것을 나타내는 제 2 비교기(47)의 출력을 세트 입력으로서 받아 들이기 위해 상기 제 2 비교기(47)에 접속된 세트 입력단자(S)와 상기 제 1 플립플롭(78)의 위상 반전 출력단자에서 발생한 펄스의 상승 구간를 리셋 신호로서 받아 들이기 위해 상기 제 1 플립플롭(78)의 위상반전 단자에 접속된 리셋 입력단자(R)를 포함하는 세트 우선 RS 플립플롭인 것을 특징으로 하는 DC-DC 컨버터.
  11. 제 8 항 또는 제 9 항 또는 제 10항에 있어서,
    상기 제 2 회로(96)는, 두개의 입력단자를 가지는 N0R 게이트(96a)이며, 이 NOR 게이트(96a)의 일방의 입력단자는 상기 최소 OFF 기간 펄스 형성회로(95)에 접속되고, 상기 NOR 게이트(96a)의 타방의 입력단자는 상기 제 1 회로(71 또는 71a)에 접속되고, 상기 NOR 게이트(96a)의 출력이 스위치 제어신호로서 사용되는 것을 특징으로 하는 DC-DC 컨버터.
  12. 제 8 항 또는 제 9 항 또는 제 10 항에 있어서,
    상기 최소 OFF 기간 펄스 형성회로(95)는,
    상기 최소 OFF 기간 결정용 비교기(92)에 접속된 일방의 입력단자와 상기 제 1 회로(71 또는 71a)에 접속된 타방의 입력단자를 가지는 AND 게이트(97)와, 그리고
    상기 AND 게이트(97)의 출력에 응답하여 세트 상태가 되고, 상기 초기화 신호 발생회로(51)에서 발생한 초기화 신호에 응답하고 또한 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1)보다도 낮은 쪽에서 높은 쪽으로 가로지른 것을 나타내는 상기 제 1 비교기(46)의 출력에 응답하여 리셋 상태가 되는 플립플롭(100)으로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  13. 제 8 항에 있어서,
    상기 플라이 백 전압 발생 기간 검출수단(101)은, 상기 제 1 및 제 2 회로(71, 96)에 접속되고, 상기 제 2 회로(96)로 형성된 상기 스위치 제어신호(V14)와 상기 파형정형회로(77)의 출력(V7)에 근거하여 상기 OFF 기간(Toff)의 개시시점에서 상기 인덕턴스 수단(2)의 축적 에너지의 방출 종료시점까지의 제 1 기간과 이 제 1 기간의 종료시점에서 상기 합성신호가 상기 제 1 기간후에 처음으로 상기 제 1 기준전압(Vr1)을 가로지르는 시점까지의 제 2 기간과의 합계시간(T0)을 구하는 것을 특징으로 하는 DC-DC 컨버터.
  14. 제 13 항에 있어서,
    상기 최소 OFF 기간용 기준전압원(91)은 직류전압을 분압하여 기준전압을 얻는 분압회로로 이루어지고,
    상기 판정수단은 기준전압 전환용 D타입 플립플롭(102)로 이루어지고,
    상기 기준전압 전환용 D 타입 플립플롭(102)은 상기 플라이 백 전압 발생기간 검출회로(101 또는 130)에 접속된 클럭 입력단자(T)와 상기 최소 OFF 기간 펄스 형성회로(95)에 접속된 데이터 입력단자(D)를 가지며,
    상기 기준전압 전환용 스위치(103)는 상기 기준전압 전환용 D타입 플립플롭(102)의 출력에 응답하여 상기 분압 회로의 분압비를 바꾸도록 상기 분압회로에 접속되어 있는 것을 특징으로 하는 DC-DC 컨버터.
  15. 제 1 항에 있어서,
    상기 스위칭 소자(3)에 흐르는 전류를 검출하기 위한 전류검출수단을 더 포함하며,
    상기 스위치 제어신호 형성수단은,
    상기 전류검출수단(4)의 출력과 상기 출력전압 검출수단(8)의 출력과의 합성신호(V4')를 형성하는 합성수단(12a)과,
    제 1 기준전압(Vr1')을 발생하는 제 1 기준전압원(48')과,
    상기 인덕턴스 수단(2 또는 2a)의 상기 축적 에너지의 방출이 종료되기 직전의 상기 스위치 전압 검출수단(11b)의 출력 전압치와 상기 스위치 전압 검출수단(11b)의 출력전압의 최저치와의 사이의 레벨을 가지는 제 2 기준전압(Vr2')을 발생하는 제 2 기준전압원(49')과,
    상기 합성수단(12a)과 상기 제 1 기준전압원(48')에 접속되고, 상기 합성신호(V4')와 상기 제 1 기준전압(Vr1')을 비교하는 제 1 비교기(46)와,
    상기 스위치 전압검출수단(11b)과 상기 제 2 기준전압원(49')에 접속되고, 상기 스위치 전압 검출수단(11b)의 출력과 상기 제 2 기준전압(Vr2')을 비교하는 제 2 비교기(47)와, 그리고
    상기 제 1 및 제 2 비교기(46, 47)와 상기 최소 OFF 기간 신호 발생회로(73)와 상기 스위칭 소자(3)의 제어단자에 접속되고, 상기 스위칭 소자(3)를 제어하기 위한 제어펄스를 형성하는 것으로, 상기 ON기간(Ton)의 종료시점에서 상기 제 1(T1) 또는 제 2(T2)의 최소 OFF 기간이 경과된 후에 있어, 상기 스위치 전압 검출수단(11b)의 출력(V3)이 상기 제 2 기준전압(Vr2')보다도 낮아진 것을 나타내는 출력이 상기 제 2 비교기(47)에서 발생한 때에 상기 ON 기간(Ton)을 개시시키는 기능과, 상기 ON 기간(Ton)의 개시 후에 상기 합성신호(V4)가 상기 제 1 기준전압(Vr1')보다도 높아진 것을 나타내는 출력이 상기 제 1 비교기(46)에서 발생한 때에 상기 ON 기간(Ton)을 종료시키는 기능으로서 상기 제어 펄스를 형성하는 제어 펄스 형성회로(50a)로 이루어 지는 것을 특징으로 하는 DC-DC 컨버터.
  16. 제 2 항에 있어서,
    상기 스위치 제어신호 형성수단은,
    상기 출력전압 검출수단(8)에 접속되고, 상기 스위칭 소자(3)의 ON 기간(Ton)의 개시에 동기하여, 상기 출력전압 검출수단(8)의 출력에 대응한 경사전압을 포함하는 상기 거파전압(V4a)을 발생하는 ON 종료시점 결정용 거파 발생회로(111)과,
    상기 스위칭 소자(3)의 ON 기간(Ton)의 종료시점을 결정하기 위한 기준전압(Vr1a)을 발생하는 제 1 기준전압원(48a)과,
    상기 인덕턴스 수단(2 또는 2a)의 상기 축적 에너지의 방출이 종료되기 직전의 상기 스위치 전압 검출수단(11b)의 출력전압치와 상기 스위치 전압 검출수단(11b)의 출력전압의 최저치와의 사이의 레벨을 가지는 OFF 종료시점 결정용 기준전압(Vr2')을 발생하는 제 2 기준전압원(49')과,
    상기 ON 종료시점 결정용 거파 발생회로(111)와 상기 제 1 기준전압원(48a)에 접속되고, 상기 거파 전압(V4a)과 상기 ON 종료시점 결정용 기준전압(Vr1a)을 비교하는 제 1 비교기(46a)와,
    상기 스위치 전압검출수단(11b)과 상기 제 2 기준전압원(49')에 접속되고, 상기 스위치 전압검출수단(11b)의 출력과 상기 OFF 종료시점결정용 기준전압(Vr2')을 비교하는 제 2 비교기(47)와, 그리고
    상기 스위칭 소자(3)을 제어하는 제어 펄스를 형성하기 위해 상기 제 1 및 제 2 비교기(46a, 47)와 상기 최소 OFF 기간 신호 발생회로와 상기 스위칭 소자(3)의 제어단자에 접속되고, 또한 상기 ON기간(Ton)의 종료시점에서 상기 제 1(T1) 또는 제 2(T2)의 최소 OFF 기간이 경과한 후에 있어, 상기 스위치 전압 검출신호(V3)가 상기 OFF 종료시점 결정용 기준전압(Vr2')보다도 낮아 진 것을 나타내는 출력이 상기 제 2 비교기(47)에서 발생한 때에, 상기 ON 기간(Ton)이 개시하고, 상기 ON 기간(Ton)의 개시 후에 상기 거파 전압(V4a)이 상기 ON 종료시점 결정용 기준전압(Vr1a)보다도 높아 진 것을 나타내는 출력이 상기 제 1 비교기(46a)에서 발생한 때에, 상기 ON 기간(Ton)이 종료되도록 상기 제어 펄스를 형성하는 제어 펄스 형성회로(50a)로 이루어 지는 것을 특징으로 하는 DC-DC 컨버터.
  17. 제 1 항에 있어서,
    상기 인덕턴스 수단은, 자성체 코어(20)와 이 코어(20)에 감겨지고 또한 상호 전자(電磁)결합된 1차, 2차 및 3차 권선(21, 22, 23)을 가지는 트랜스(2)이며,
    상기 스위칭 소자(3)는 상기 1차 권선(21)에 직렬로 접속되고,
    상기 출력정류평활회로(6)는 상기 2차 권선(22)에 접속되고,
    상기 스위치 전압 검출수단(11)은 상기 3차 권선(23)에 접속되어져 있는 것을 특징으로 하는 DC-DC 컨버터.
  18. 제 1 항에 있어서,
    상기 스위치 전압 검출수단(11)은 상기 스위칭 소자(3)에 대하여 병렬로 접속되어 있는 것을 특징으로 하는 DC-DC 컨버터.
  19. 제 1 항에 있어서,
    상기 인덕턴스 수단은, 자성체 코어(20)와 이 코어(20)에 감겨지고 또한 상호 전자결합된 1차, 2차 및 3차 권선(21, 22, 23)을 가지는 트랜스(2)이며,
    상기 스위칭 소자(3)는 상기 1차 권선(21)에 직렬로 접속되고,
    상기 출력정류평활회로(6)는 상기 2차 권선(22)에 접속되고,
    상기 출력전압 검출수단은 상기 3차 권선(23)에 접속되어져 있는 것을 특징으로 하는 DC-DC 컨버터.
  20. 제 17 항에 있어서,
    상기 스위치 전압 검출수단(11)은 상기 3차 권선(23)에 병렬로 접속된 제 1 다이오드(31)와 저항(33)과 지연용 콘덴서(34)와의 직렬회로와, 상기 지연용 콘덴서(34)의 전압을 끄집어 내도록 상기 지연용 콘덴서(34)의 일단에 접속된 제 2 다이오드(32)로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  21. 제 17 항에 있어서,
    상기 스위치 전압 검출수단(11a)은 상기 3차 권선(23)에 접속된 다이오드(31)와 저항(33)으로 이루어지는 회로인 DC-DC 컨버터.
  22. 제 1 항에 있어서,
    상기 인덕턴스 수단은, 상기 스위칭 소자(3)에 직렬로 접속된 권선(21)을 가지는 리액터(2a)이며, 상기 출력정류펑활회로(6)는 상기 스위칭 소자(3)에 병렬로 접속되어 있는 것을 특징으로 하는 DC-DC 컨버터.
  23. 제 1 항에 있어서,
    상기 최소 OFF 기간보다도 긴 최대 OFF 기간을 결정하기 위한 최대 OFF 기간 결정수단(74)을 더 가지며, 상기 스위치 제어신호 형성수단은 상기 최소 OFF 기간에 근거한 스위치 제어신호의 작성이 불가능한 때에 상기 최대 OFF 기간 결정수단(74)으로 결정된 최대 OFF 기간을 가지는 스위치 제어신호를 형성하는 것을 특징으로 하는 DC-DC 컨버터.
  24. 제 1 항에 있어서,
    상기 스위치 전압 검출수단(11 또는 11a 또는 11b)의 출력단에 선택적으로ON·OFF 할 수 있는 스위치(110)가 더 설치되어져 있는 것을 특징으로 하는 DC-DC 컨버터.
  25. 제 2 항에 있어서,
    상기 최소 OFF 기간 신호 발생회로(120)는,
    상기 제 1 최소 OFF 기간(T1)을 나타내는 신호를 발생하는 제 1 최소 OFF 기간 신호 발생기(121)와,
    상기 제 2 최소 OFF 기간(T2)을 나타내는 신호를 발생하는 제 2 최소 OFF 기간 신호 발생기(122)와, 그리고
    상기 제 1 및 제 2 최소 OFF 기간 신호 발생기(121, 122)에서 상기 제 1 최소 OFF 기간(T1)을 나타내는 신호와 상기 제 2 최소 OFF 기간(T2)를 나타내는 신호를 선택적으로 얻기 위한 스위치 수단(123, 124)으로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  26. 제 2 항에 있어서,
    상기 플라이 백 전압 발생기간 검출수단(130)은,
    상기 스위칭 소자(3)의 OFF 기간에 상기 인덕턴스 수단(2 또는 2a)에서 발생하는 전압을 방형파로 정형하는 파형정형회로(131)와, 상기 파형정형회로(131)에 접속되고, 상기 파형정형회로(131)의 출력에서 플라이 백 전압이 발생하고 있는 것을 나타내는 방형파만을 추출하는 플라이 백 기간 추출회로(132)로 이루어지는 것을 특징으로 하는 DC-DC 컨버터.
  27. 제 2 항에 있어서,
    상기 판정수단은, 위상 비교기인 것을 특징으로 하는 DC-DC 컨버터.
KR10-2001-7010065A 1999-12-09 2000-12-08 Ｄｃ-ｄｃ 컨버터 KR100419393B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35006599 1999-12-09
JPJP-P-1999-00350065 1999-12-09
PCT/JP2000/008705 WO2001043265A1 (fr) 1999-12-09 2000-12-08 Convertisseur continu-continu

Publications (2)

Publication Number Publication Date
KR20010102010A true KR20010102010A (ko) 2001-11-15
KR100419393B1 KR100419393B1 (ko) 2004-02-21

Family

ID=18407999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7010065A KR100419393B1 (ko) 1999-12-09 2000-12-08 Ｄｃ-ｄｃ 컨버터

Country Status (6)

Country Link
US (1) US6445598B1 (ko)
EP (1) EP1152518B1 (ko)
KR (1) KR100419393B1 (ko)
CN (1) CN100483909C (ko)
DE (1) DE60020334T2 (ko)
WO (1) WO2001043265A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790185B1 (ko) * 2005-06-23 2008-01-02 산켄덴키 가부시키가이샤 스위칭 파워 서플라이 장치
KR20180135453A (ko) * 2017-01-23 2018-12-20 주식회사 엘지화학 Dc-dc 전압 컨버터 내의 불평형 전류 상태 및 과전류 상태를 결정하기 위한 전원 공급 시스템 및 검출 시스템

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187883C (zh) 1999-10-07 2005-02-02 Tdk股份有限公司 功率转换设备
JP3371962B2 (ja) * 2000-12-04 2003-01-27 サンケン電気株式会社 Ｄｃ−ｄｃコンバ−タ
JP3391384B2 (ja) * 2000-12-04 2003-03-31 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
JP3412624B2 (ja) * 2001-06-08 2003-06-03 サンケン電気株式会社 スイッチング電源装置
WO2003026117A1 (en) * 2001-09-17 2003-03-27 Koninklijke Philips Electronics N.V. Converter for converting an input voltage to an output voltage
US6775155B2 (en) 2002-11-05 2004-08-10 Power Integrations, Inc. Method and apparatus for output voltage regulation in primary controlled switched mode power supplies
KR100732353B1 (ko) * 2002-12-18 2007-06-27 페어차일드코리아반도체 주식회사 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로
JP2004198335A (ja) * 2002-12-20 2004-07-15 Seiko Instruments Inc 電圧検出回路
JP3705495B2 (ja) * 2003-02-03 2005-10-12 Ｓｍｋ株式会社 スイッチング電源回路の定電流出力制御方法と定電流出力制御装置
JP3751300B2 (ja) * 2003-09-30 2006-03-01 ファナック株式会社 モータ駆動装置
JP4203768B2 (ja) * 2004-01-14 2009-01-07 サンケン電気株式会社 Ｄｃ−ｄｃ変換器
JP4210850B2 (ja) * 2004-03-12 2009-01-21 サンケン電気株式会社 スイッチング電源装置
KR101021993B1 (ko) * 2004-08-05 2011-03-16 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치
JP2006221886A (ja) * 2005-02-09 2006-08-24 Koito Mfg Co Ltd 車両用灯具の点灯制御装置
JP4617931B2 (ja) * 2005-03-07 2011-01-26 富士電機システムズ株式会社 スイッチング電源回路の制御方式
US7787262B2 (en) * 2005-05-09 2010-08-31 Allegro Microsystems, Inc. Capacitor charging methods and apparatus
JP4872254B2 (ja) * 2005-07-11 2012-02-08 ブラザー工業株式会社 電源装置及び電力調節方法
US7457138B2 (en) * 2005-07-14 2008-11-25 Semiconductor Components Industries L.L.C. Single pin multi-function signal detection method and structure therefor
EP1913455B1 (en) * 2005-08-01 2012-06-06 ST-Ericsson SA Dc-dc converter with switchable estimators
CN101019300B (zh) * 2005-08-11 2011-07-27 株式会社村田制作所 绝缘型开关电源装置
US7414865B2 (en) * 2005-11-17 2008-08-19 System General Corp. Controller having output current control for a power converter
DE102005055160B4 (de) * 2005-11-18 2011-12-29 Power Systems Technologies Gmbh Regelschaltung zur Strom- und Spannungregelung in einem Schaltnetzteil
US7511929B2 (en) * 2005-11-28 2009-03-31 Panasonic Corporation Switching power supply and semiconductor device used therefor
TW200824240A (en) * 2006-11-24 2008-06-01 Richtek Technology Corp A waveform valley estimation circuit of a switching component and the method thereof
US9197132B2 (en) 2006-12-01 2015-11-24 Flextronics International Usa, Inc. Power converter with an adaptive controller and method of operating the same
US20080165554A1 (en) * 2007-01-09 2008-07-10 Spi Electronic Co., Ltd. Control method of power converter
DE102007002342B3 (de) * 2007-01-16 2008-10-16 Friwo Mobile Power Gmbh Vereinfachte primärseitige Ansteuerschaltung für den Schalter in einem Schaltnetzteil
ITTO20070859A1 (it) * 2007-11-29 2009-05-30 St Microelectronics Srl Convertitore di tensione isolato con retroazione al primario, e relativo metodo di controllo della tensione di uscita
ITTO20070860A1 (it) * 2007-11-29 2009-05-30 St Microelectronics Srl Circuito e relativo metodo di auto-alimentazione per un convertitore di tensione
ITTO20070862A1 (it) * 2007-11-29 2009-05-30 St Microelectronics Srl Convertitore di tensione isolato con retroazione al primario e rete di snubber passiva, e relativo metodo di controllo
CN102342008B (zh) 2009-01-19 2016-08-03 伟创力国际美国公司 用于功率转换器的控制器
JP2010288334A (ja) * 2009-06-09 2010-12-24 Panasonic Corp スイッチング電源装置及び半導体装置
TW201101691A (en) * 2009-06-16 2011-01-01 Grenergy Opto Inc Method and device to detect the voltage of quasi-resonant wave trough
US9077248B2 (en) 2009-06-17 2015-07-07 Power Systems Technologies Ltd Start-up circuit for a power adapter
TWI436187B (zh) * 2009-07-21 2014-05-01 Richtek Technology Corp 隔離式電源轉換器的回授電路及控制方法
TWI387194B (zh) * 2009-08-14 2013-02-21 Richpower Microelectronics 減少返馳式電源轉換器之待機功耗的裝置及方法
US8976549B2 (en) 2009-12-03 2015-03-10 Power Systems Technologies, Ltd. Startup circuit including first and second Schmitt triggers and power converter employing the same
US8575853B2 (en) * 2010-01-19 2013-11-05 Ace Power International, Inc. System and method for supplying constant power to luminuous loads
US8787043B2 (en) 2010-01-22 2014-07-22 Power Systems Technologies, Ltd. Controller for a power converter and method of operating the same
US9246391B2 (en) 2010-01-22 2016-01-26 Power Systems Technologies Ltd. Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter
TW201126885A (en) * 2010-01-26 2011-08-01 Skynet Electronic Co Ltd Constant current circuit with voltage compensation and zero potential switching characteristics
CN102193577A (zh) * 2010-03-05 2011-09-21 天网电子股份有限公司 具电压补偿与零电位切换特性的定电流电路
US20110222291A1 (en) * 2010-03-15 2011-09-15 Chunghang Peng Lighting fixture with integrated junction-box
WO2011116225A1 (en) 2010-03-17 2011-09-22 Power Systems Technologies, Ltd. Control system for a power converter and method of operating the same
CN101807857B (zh) * 2010-03-29 2012-08-08 北京新雷能科技股份有限公司 电流取样电路
JP4950320B2 (ja) * 2010-04-16 2012-06-13 Ｔｄｋラムダ株式会社 スイッチング電源装置
JP5457927B2 (ja) * 2010-04-23 2014-04-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 発光素子の制御回路
US8324822B2 (en) 2010-08-06 2012-12-04 Ace Power International, Inc. System and method for dimmable constant power light driver
JP5601158B2 (ja) * 2010-11-02 2014-10-08 富士電機株式会社 スイッチング電源装置用半導体制御装置及びこれを使用したスイッチング電源装置
US8792257B2 (en) * 2011-03-25 2014-07-29 Power Systems Technologies, Ltd. Power converter with reduced power dissipation
CN102332827B (zh) * 2011-06-24 2014-08-20 苏州佳世达电通有限公司 具省电机制的电源转换器及电源转换方法
JP5942350B2 (ja) * 2011-07-07 2016-06-29 富士電機株式会社 スイッチング電源装置およびその制御装置
KR101155046B1 (ko) 2011-07-27 2012-06-11 스마트론파워(주) 엘이디 컨버터의 정전류 제어회로 및 기능 구현
US8878552B2 (en) * 2011-12-12 2014-11-04 Utc Fire And Security Americas Corp., Inc. End-of-line capacitor for measuring wiring impedance of emergency notification circuits
US8792256B2 (en) 2012-01-27 2014-07-29 Power Systems Technologies Ltd. Controller for a switch and method of operating the same
US9190898B2 (en) 2012-07-06 2015-11-17 Power Systems Technologies, Ltd Controller for a power converter and method of operating the same
US9337737B2 (en) * 2012-08-06 2016-05-10 System General Corp. Control circuit with fast dynamic response for power converters
TWI514735B (zh) * 2012-10-05 2015-12-21 Leadtrend Tech Corp 控制電源轉換器輸出固定功率的控制器及其相關的方法
US9240712B2 (en) 2012-12-13 2016-01-19 Power Systems Technologies Ltd. Controller including a common current-sense device for power switches of a power converter
CN104885564B (zh) * 2012-12-21 2017-05-17 赤多尼科两合股份有限公司 Led模块的检测
CN103269059B (zh) * 2013-05-21 2015-08-05 辉芒微电子（深圳）有限公司 一种提高过压保护精度的开关电路
US9300206B2 (en) 2013-11-15 2016-03-29 Power Systems Technologies Ltd. Method for estimating power of a power converter
JP6266171B2 (ja) * 2014-09-12 2018-01-24 フィリップス ライティング ホールディング ビー ヴィ 電源回路
RU2688659C1 (ru) * 2015-09-09 2019-05-22 Закрытое Акционерное Общество "Драйв" Устройство для получения постоянного напряжения (варианты)
US9985534B2 (en) * 2016-02-05 2018-05-29 Texas Instruments Incorporated Method and circuitry for controlling a power supply
US10615681B2 (en) * 2016-05-25 2020-04-07 Mitsubishi Electric Corporation Switching power supply circuit
CN107786106B (zh) * 2016-08-24 2019-07-23 三垦电气株式会社 降压斩波型开关电源装置
US10491127B2 (en) * 2016-09-16 2019-11-26 Rohm Co., Ltd. Power supply control unit and isolation type switching power supply device
CN107528477A (zh) * 2017-08-08 2017-12-29 西南交通大学 一种准谐振软开关双管反激dc/dc变换器
CN109698619B (zh) * 2017-10-20 2020-06-23 湖南金杯新能源发展有限公司 负载驱动电路及装置
CN109450222B (zh) * 2018-10-24 2020-04-21 广州金升阳科技有限公司 一种开关电源控制ic供能电路
DE102019103404B3 (de) * 2019-02-12 2020-02-27 Semikron Elektronik Gmbh & Co. Kg Schaltungseinrichtung mit einem Stromrichter und einer Kodensatorentladungseinrichtung
KR20220000274A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 전압 파형 생성기, 웨이퍼 처리 장치 및 플라즈마 처리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003451A (en) * 1989-12-21 1991-03-26 At&T Bell Laboratories Switched damper circuit for dc to dc power converters
JP2561871B2 (ja) * 1990-04-16 1996-12-11 サンケン電気株式会社 スイッチングレギュレータ
US5285368A (en) * 1991-02-28 1994-02-08 Canon Kabushiki Kaisha Power source device responsive to supplemental plural output voltages
US5304935A (en) * 1991-12-17 1994-04-19 Motorola, Inc. Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states
JP2638436B2 (ja) * 1992-10-12 1997-08-06 日本電気株式会社 スイッチングレギュレータ
JP3022246B2 (ja) * 1995-04-17 2000-03-15 松下電器産業株式会社 スイッチング電源装置
JPH0984343A (ja) * 1995-09-19 1997-03-28 Canon Inc スイッチング電源装置
JP2845188B2 (ja) 1995-12-11 1999-01-13 サンケン電気株式会社 Ｄｃ−ｄｃコンバ−タ
US5757626A (en) * 1996-06-21 1998-05-26 Delta Electronics Inc. Single-stage, single-switch, islolated power-supply technique with input-current shaping and fast output-voltage regulation
JP3429417B2 (ja) 1996-11-15 2003-07-22 新電元工業株式会社 フォワ−ド型ｄｃ−ｄｃコンバ−タ
JP2000116027A (ja) * 1998-03-10 2000-04-21 Fiderikkusu:Kk 電源装置
US6069802A (en) * 1998-07-31 2000-05-30 Priegnitz; Robert A. Transformer isolated driver and isolated forward converter
KR100418623B1 (ko) * 1998-12-18 2004-06-18 페어차일드코리아반도체 주식회사 일정전력유지제어회로를가진스위칭모드파워서플라이
US6272024B2 (en) * 1999-12-27 2001-08-07 Sanken Electric Co., Ltd. D.c.-to-d.c. converter having an improved surge suppressor
US6304473B1 (en) * 2000-06-02 2001-10-16 Iwatt Operating a power converter at optimal efficiency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790185B1 (ko) * 2005-06-23 2008-01-02 산켄덴키 가부시키가이샤 스위칭 파워 서플라이 장치
KR20180135453A (ko) * 2017-01-23 2018-12-20 주식회사 엘지화학 Dc-dc 전압 컨버터 내의 불평형 전류 상태 및 과전류 상태를 결정하기 위한 전원 공급 시스템 및 검출 시스템

Also Published As

Publication number Publication date
US6445598B1 (en) 2002-09-03
EP1152518B1 (en) 2005-05-25
DE60020334D1 (de) 2005-06-30
DE60020334T2 (de) 2006-01-26
CN1346535A (zh) 2002-04-24
EP1152518A1 (en) 2001-11-07
WO2001043265A1 (fr) 2001-06-14
KR100419393B1 (ko) 2004-02-21
CN100483909C (zh) 2009-04-29
EP1152518A4 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
KR100419393B1 (ko) Ｄｃ-ｄｃ 컨버터
KR100598313B1 (ko) Ｄｃ-ｄｃ 컨버터
JP3391384B2 (ja) Ｄｃ−ｄｃコンバータ
JP3371962B2 (ja) Ｄｃ−ｄｃコンバ−タ
JP4158054B2 (ja) スイッチング電源装置
JP4122721B2 (ja) スイッチング電源
JP4029853B2 (ja) スイッチング電源装置
KR20180020921A (ko) 공진형 변환기들에서의 버스트 모드 제어
JP3475887B2 (ja) スイッチング電源装置
US9048738B2 (en) Systems and methods for zero voltage switching in power conversion systems
JP2007295761A (ja) スイッチング電源装置
JP2003513606A (ja) 同期整流の外部駆動方式
KR20060052420A (ko) 스위칭 전원 제어용 반도체 장치 및 그것을 이용한 스위칭전원 장치
JPH07264850A (ja) スイッチング電源
EP1120893B9 (en) Switching power supply
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
US6532159B2 (en) Switching power supply unit
JP2007135277A (ja) スイッチング電源装置
US6072702A (en) Ringing choke converter
JP3397242B2 (ja) Ｄｃ−ｄｃコンバータ
JP3341825B2 (ja) 同期整流型ｄｃ−ｄｃコンバータ
EP0386989A2 (en) A switch mode power supply with burst mode standby operation
JPH08130871A (ja) Ｄｃ−ｄｃコンバータ
JPH11332226A (ja) 同期整流型ｄｃ−ｄｃコンバータ
US6661209B2 (en) Leading edge modulator for post regulation of multiple output voltage power supplies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee