KR20010081936A - 반도체 장치의 제조방법 및 반도체 제조장치 - Google Patents

반도체 장치의 제조방법 및 반도체 제조장치 Download PDF

Info

Publication number
KR20010081936A
KR20010081936A KR1020000053114A KR20000053114A KR20010081936A KR 20010081936 A KR20010081936 A KR 20010081936A KR 1020000053114 A KR1020000053114 A KR 1020000053114A KR 20000053114 A KR20000053114 A KR 20000053114A KR 20010081936 A KR20010081936 A KR 20010081936A
Authority
KR
South Korea
Prior art keywords
reaction tube
substrate
distance
btbas
film
Prior art date
Application number
KR1020000053114A
Other languages
English (en)
Other versions
KR100481441B1 (ko
Inventor
미즈노노리카즈
마에다기요히코
Original Assignee
엔도 마코토
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마코토, 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 엔도 마코토
Publication of KR20010081936A publication Critical patent/KR20010081936A/ko
Application granted granted Critical
Publication of KR100481441B1 publication Critical patent/KR100481441B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

비스 터셜 부틸 아미노 실린(BTBAS)과 NH3를 원료가스로서 이용하여 질화실리콘막을 성막할 때나, BTBAS 와 NH3와 N2O 를 원료가스로서 이용하여 산화질화실리콘막을 형성할 때에, 성막되는 막의 막 두께의 기판 면내 균일성을 향상시킨다.
복수 개의 반도체 웨이퍼(16)를 적층하여 수용하는 석영 내측튜브(12) 내에, BTBAS 와 NH3를 원료가스로서 내측튜브(12) 내에 흐르게 하여 열 CVD 법에 의해 반도체 웨이퍼(16) 상에 질화실리콘막을 성막할 때에, 또는, BTBAS 와 NH3와 N2O 를 원료가스로서 내측튜브(12) 내에 흐르게 하여 열 CVD 법에 의해 반도체 웨이퍼(16) 상에 산화질화실리콘막을 성막할 때에, 인접하는 반도체 웨이퍼(16) 사이의 거리(a)와 반도체 웨이퍼(16)의 단부와 석영 내측튜브(12)의 내벽과의 사이의 거리(b)를 거의 동일하게 성막한다.

Description

반도체 장치의 제조방법 및 반도체 제조장치{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND APPARATUS FOR MANUFACTURING A SEMICONDUCTOR}
본 발명은, 반도체 장치의 제조방법 및 반도체제조장치에 관한 것으로, 특히, 반도체 장치에 사용되는 질화실리콘막 및 산화질화실리콘막의 열 CVD(ChemicalVapor Deposition)법에 의해 성막공정을 갖는 반도체 장치의 제조방법 및 해당 방법에 적절히 사용되는 반도체 제조장치에 관한 것이다.
종래, 반도체 장치에 사용되는 질화실리콘막은, SiH2Cl2(이하 DCS 라 함)와 NH3와의 혼합가스에 의해 형성하는 것이 일반적이다. 또, 반도체 장치에 사용되는 산화질화실리콘막은, DCS와 NH3와 N2O 와의 혼합가스에 의해 형성하는 것이 일반적이다.
그러나, 이 방법에는, 700℃ 내지 800℃ 에 이르는 고온에서 질화실리콘막이나 산화질화실리콘막을 형성할 필요가 있고, 그 결과, 얇은 확산층 내의 불순물이 열에 의해 깊게 확산되어, 소자 치수를 작게 할 수 없다는 문제가 있다. 또, 배기구에 반응부생성물인 NH4Cl(염화암모늄)이 부착되어, 이 NH4Cl 은 금속 표면에 녹을 발생시켜, 반도체 웨이퍼 상에 금속오염을 발생시킨다는 문제도 있다.
이러한 문제점을 해결하기 위해서, 본 발명자들은, SiH2(NH(C4H9))2(비스 터셜 부틸 아미노 실린 : BTBAS : Bis tertial butyl amino silane)과 NH3를 원료가스로서 이용하여 질화실리콘(Si3N4)막을 형성하는 것을 검토하였다. 그 결과, 이와 같이 하면, 600℃ 정도의 저온에서 질화실리콘막이나 산화질화실리콘막을 성막할 수 있고, 또, 금속오염의 원인인 NH4Cl을 발생시킬 수 없다고 판명났다.
그러나, 본 발명자들은, BTBAS 를 이용한 Si3N4막이나 산화질화실리콘막을성막하는 경우에는 성막된 막의 면내 균일성이 충분하지 않다는 것을 발견하였다.
BTBAS 와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막할 때나, BTBAS 와 NH3와 N2O 를 원료가스로서 이용하여 산화질화실리콘막을 성막할 때에 사용되는 노 구성을 도 1에 도시한다.
BTBAS와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막하는 경우를 예로 설명한다.
외측에 석영반응관(외측튜브)(11)이 있고, 그 내측에 원통 형상의 석영 내측튜브(12)가 들어가 있다. 게다가 석영 내측튜브(12)의 내측에는 석영포트(14)가 들어가 있고, 이 석영포트(14)는 다수의 반도체 웨이퍼(16)를 지지하고 있다.
BTBAS 와 NH3는 석영노즐(21, 18)을 통해 각각 노 내로 도입된다. 가스는 우선 석영 내측튜브(12) 내에 도입되어 아래에서 위로 흐르게 된다. 그리고 석영 내측튜브(12)의 외측으로 위에서 아래로 배기되어 간다.
이 과정에서 열분해한 BTBAS 와 NH3는, 반도체 웨이퍼(16)나 석영 표면 상에 Si3N4를 형성한다.
여기서, 석영 내측튜브(12)와 그 내부의 개략 횡단면도를 도 4a에, 개략 종단면도를 도 4b에 각각 도시한다.
본 발명자들은, 우선, 다른 원료가스계에 사용되고 있는 구성의 것을 이용하여, BTBAS와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막하였다.
직경 200 mm 의 반도체 웨이퍼(16)를 내경 260 mm의 석영 내측튜브(12) 내에 수직방향으로 포트기둥(25)에 의해 복수 매 적층하여 성막하였다. 반도체 웨이퍼(16)의 단부(엣지)와 석영 내측튜브(12)의 내벽과의 거리(b)는 30 mm이다. 인접하는 반도체 웨이퍼 사이의 거리(a)는 6.35 mm 이었다.
그 결과, 웨이퍼의 주변부에서 Si3N4막이 두껍게 되고, 중심부가 얇은 원형상으로 되어 있다. BTBAS와 NH3와 N2O 를 원료가스로서 이용하여 산화질화실리콘막을 형성한 경우에도 동일하게 하였다.
따라서, 본 발명의 주 목적은, BTBAS와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막할 때나, BTBAS와 NH3와 N2O 를 원료가스로서 이용하여 산화질화실리콘막을 형성할 때에, 성막된 막의 막 두께의 기판면 내 균일성을 향상할 수 있는 성막방법 및 성막장치를 제공하는 데에 있다.
본 발명자들은, 상기 과제를 해결하기 위해서, 반도체 웨이퍼(16)의 중심부에는, 그 상하에 다른 반도체 웨이퍼(16)가 위치하고 있기 때문에 반도체 웨이퍼 근방의 공간이 작은 것에 대해, 반도체 웨이퍼 주변부에는 석영 내측튜브(12) 사이에 큰 공간이 존재하기 때문에, 상기와 같은 웨이퍼의 주변부에서 두껍고, 중심부에서 얇은 원형상으로 되어 있는 것은 아닌가라고 생각하여, 반도체 웨이퍼(16) 사이의 거리(a)와 반도체 웨이퍼(16)의 단부와 석영 내측튜브(12)의 내벽 사이의 거리(b)와의 관계와, 막압의 면내 분포와의 관계를 예의 연구한 결과, 본 발명에 도달하였다.
즉, 본 발명에 의하면,
복수 개의 기판을 적층하여 수용하는 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 상기 반응관 내에 흐르게 하여 열 CVD 법에 의해 상기 기판 상에 질화실리콘막을 성막하는 공정을 포함하는 반도체 장치의 제조방법으로서,
인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 상기 질화실리콘막을 성막하는 것을 특징으로 하는 반도체 장치의 제조방법이 제공된다.
이 경우에, 바람직하게는, 상기 기판의 단부와 상기 반응관 내벽 사이의 상기 거리(b)와 상기 인접하는 기판 사이의 상기 거리(a)와의 비(b/a)의 값을 0.5 이상 1.1 이하로서 상기 기판 상에 성막한다.
또, 본 발명에 의하면, 상기 기판이 반도체 웨이퍼로서, 상기 각 성막방법에 의해 상기 반도체 웨이퍼 상에 성막하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이 제공된다.
또, 본 발명에 의하면,
반응관과,
상기 반응관 내에 있어서 복수 개의 기판을 적층하여 유지가능한 기판유지수단과,
상기 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 상기반응관 내에 흐르게 하여 공급하는 가스공급수단과,
가열수단을 구비하고,
인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 열 CVD 법에 의해 질화실리콘막을 성막하는 것을 특징으로 하는 반도체 제조장치가 제공된다.
이 경우에, 바람직하게는, 상기 기판의 단부와 상기 반응관 내벽 사이의 상기 거리(b)와 상기 인접하는 기판 사이의 상기 거리(a)와의 비(b/a)의 값을 0.5 이상 1.1 이하로서 상기 기판 상에 성막한다.
또, 본 발명에 의하면,
반응관과,
상기 반응관 내에 었어서 복수 개의 기판을 적층하여 유지가능한 기판유지수단과,
상기 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3과 N2O 를 원료가스로서 상기 반응관 내에 흐르게 하여 공급하는 가스공급수단과,
가열수단을 구비하고,
인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 열 CVD 법에 의해 산화질화실리콘막을 성막하는 것을 특징으로 하는 반도체 제조장치가 제공된다.
이 경우에, 바람직하게는,
상기 기판의 단부와 상기 반응관 내벽 사이의 상기 거리(b)와 상기 인접하는기판 사이의 상기 거리(a)와의 비(b/a)의 값을 0.5 이상 1.1 이하로서 상기 기판 상에 성막한다.
도 1은 본 발명의 일 실시 형태에서 사용하는 종형 LPCVD 성막장치를 설명하기 위한 개략 단면도,
도 2는 본 발명의 일 실시 형태에서 사용하는 성막장치에 있어서 적절하게 사용되는 BTBAS 공급장치를 설명하기 위한 개략도,
도 3은 본 발명의 일 실시 형태에서 사용하는 성막장치에 있어서 적절하게 사용되는 BTBAS 공급장치를 설명하기 위한 개략도,
도 4는 BTBAS를 원료가스의 하나로서 이용하는 종형 LPCVD 성막장치에 있어서, 반도체 웨이퍼와 석영 내측튜브와의 사이의 위치 관계를 설명하기 위한 도면으로서, 도 4a는 개략 횡단면도이고, 도 4b는 개략 종단면도,
도 5는 BTBAS를 원료가스의 하나로서 이용하는 종형 LPCVD 성막장치에 있어서, 반도체 웨이퍼의 단부와 석영 내측튜브(12)와의 사이의 거리(b)와 반도체 웨이퍼 사이의 거리(a)와의 비 b/a 와, 반도체 웨이퍼 상에 형성한 막의 웨이퍼 면내 균일성과의 관계를 설명하기 위한 도면으로서, 도 5a는 거리(a)와 거리(b)를 설명하기 위한 개략 종단면도이고, 도 5b는 b/a 와 웨이퍼 면내 균일성과의 관계를 도시하는 도면,
도 6은 BTBAS 를 원료가스의 하나로서 이용하는 종형 LPCVD 성막장치에 있어서, 내측튜브와 포트기둥과 반도체 웨이퍼와의 적절한 위치 관계를 설명하기 위한 횡단면도.
<도면의 주요부분에 대한 간단한 설명>
1 : 종형 성막장치 4, 5 : BTBAS 공급장치
11 : 석영반응관 12 : 석영 내측튜브
13 : 히터 14 : 석영포트
15 : 캡 16 : 반도체 웨이퍼
17 : 배기구 18, 21 : 석영노즐
25 : 포트기둥 26 : 포트기둥 홈
41 : 항온조 51 : BTBAS 원료탱크
42, 52 : BTBAS 액체원료 53 : 압출가스 도입구
54, 55 : 배관 43 : 매스플로워 콘트롤러
44, 58 : BTBAS 공급구 56 : 액체유량 제어장치
57 : 기화기 45, 59 : 배관가열부재
다음에, 도면을 참조하여 본 발명의 일 실시 형태를 설명한다.
본 발명에 있어서 사용하는 BTBAS 는 상온에서는 액체이기 때문에, 도 2, 도 3에 도시하는 바와 같이 BTBAS 공급장치를 이용하여 노(爐) 내로 도입한다.
도 2에 도시하는 BTBAS 공급장치는, 항온조와 기체유량 제어의 조합이다. 도 3에 도시하는 BTBAS 공급장치는, 액체유량 제어와 기화기와의 조합에 의해 유량 제어를 행하는 것이다.
도 2를 참조하면, BTBAS 공급장치(4)에 있어서는, BTBAS 액체원료(42)를 구비한 항온조(41) 내를 가열하는 것에 의해 기화한 BTBAS 의 증기압을 높힌다. 기화한 BTBAS는, 매스플로워 컨트롤러(MFC; 43)에 의해 유량 제어되고, BTBAS 공급구(44)에서 도 1에 도시하는 종형 LPCVD(감압 CVD) 성막장치의 노즐(21)의 공급구(22)에 공급된다.
또, 이 BTBAS 공급장치(4)에 있어서는, BTBAS 액체원료(42)에서 BTBAS 공급구(44)에 이르기까지의 배관은, 배관가열부재(45)에 의해 덮혀져 있다.
도 3을 참조하면, BTBAS 공급장치(5)에 있어서는, BTBAS 액체원료(52)를 구비한 BTBAS 탱크(51) 내에, 압출가스 도입구(53)에서 도입된 압출가스 He 또는 N2를 배관(54)을 통해 도입하는 것에 의해, BTBAS 액체원료(52)를 배관(55)으로 압출하고, 그 후 BTBAS 액체원료는, 액체유량 제어장치(56)에 의해 유량 제어되어 기화기(57)로 보내지고, 기화기(57)에서 기화되어 BTBAS 공급구(58)에서 도 1에 도시하는 종형 LPCVD(감압 CVD) 성막장치의 노즐(21)의 공급구(22)에 공급된다. 또, 이 BTBAS 공급장치(5)에 있어서는, 기화기(57)에서 BTBAS 공급구(58)에 이르기까지의 배관은, 배관가열부재(59)에 의해 덮혀져 있다.
다음에, 본 실시 형태로서 적절하게 사용할 수 있는 종형 LPCVD 성막장치를 도 1을 참조하여 설명한다.
종형 LPCVD 성막장치(1)에 있어서는, 석영 반응관(11)의 외부에 히터(13)를 구비하고 있고, 석영 반응관(11) 내를 균일하게 가열할 수 있는 구조로 되어 있다. 석영 반응관(11) 내에는 원통 형상의 석영 내측튜브(12)가 설치되어 있다. 석영 내측튜브(12) 내에는, 복수 개의 반도체 웨이퍼를 수직방향으로 적층하여 탑재하는 석영포트(14)가 설치되어 있다. 이 석영포트(14)는, 캡(15) 상에 탑재되어 있고, 캡(15)을 상하 이동시키는 것에 의해, 석영 내측튜브(12) 내에 삽입되고, 또 석영 내측튜브(12)에서 취출된다. 석영 반응관(11) 및 석영 내측튜브(12)의 하부는 개방된 구조로 되어 있지만, 캡(15)을 상승시키는 것에 의해, 캡(15)의 바닥판(24)에 의해 밀폐된 기밀 구조로 된다. 석영 내측튜브(12)의 하부에는, 석영노즐(18, 21)이 연통하게 설치되어 있다. 배기구(17)는 진공펌프(도시생략)에 연통하고 있고, 석영반응관(11) 내를 감압할 수 있다. 석영노즐(18, 21)에서 공급된 원료가스는, 각각의 분출구(20, 23)에서 석영 내측튜브(12) 내에 분출되고, 그 후, 석영 내측튜브(12) 내를 하부에서 상부까지 이동하고, 석영 내측튜브(12)와 석영 반응관(11) 사이의 공간을 통해 하방으로 흐르게 하여, 배기구(17)에서 배기된다.
다음에, 이 종형 LPCVD 성막장치(1)를 사용하여 질화실리콘막을 제조하는 방법에 관해서 설명한다.
우선, 다수 매의 반도체 웨이퍼(16)를 유지한 석영포트(14)를 600 ℃ 이하의 온도로 유지된 석영 내측튜브(12) 내에 삽입한다.
다음에, 진공펌프(도시생략)를 이용하여 배기구(17)에서 진공 배기한다. 웨이퍼의 면내 온도 안정 효과를 얻기 위해, 1시간 정도 배기하는 것이 바람직하다.
다음에, 석영노즐(18)의 주입구(19)에서 NH3가스를 주입하고, 석영 반응관(11) 내를, BTBAS 를 흐르기 전에 NH3로 퍼지한다.
다음에, 석영노즐(18)의 주입구(19)에서 NH3가스를 계속 주입하는 동시에, 석영노즐(21)의 주입구(22)에서 BTBAS를 주입하여, 반도체 웨이퍼(16) 상에 Si3N4막을 성막한다.
다음에, 석영노즐(18)의 주입구(19)에서 NH3가스를 주입한 채, BTBAS의 공급을 정지하여, 석영 반응관(11) 내를 NH3로 퍼지한다.
BTBAS 만 흐르면 Si3N4막과는 다른 막이 완성되기 때문에, 데포지션(deposition) 전후에 NH3에 의해 퍼지(깨끗하게) 하는 것이 바람직하다.
다음에, 석영노즐(18)에 의해 N2 를 석영반응관(11) 내에 유입시켜 N2퍼지를 행하고, 석영반응관(11) 내의 NH3를 제거한다.
그 후, N2의 공급을 멈추고 석영반응관(11) 내를 진공으로 한다. N2퍼지와 그 후의 석영반응관(11) 내의 진공배기는 수회 세트로 실시한다.
그 후, 석영반응관(11) 내를 진공상태에서 대기압상태로 복귀하고, 그 후, 석영포트(14)를 내려서, 석영반응관(11)에서 인출하고, 그 후, 석영포트(14) 및 반도체 웨이퍼(16)를 실온까지 내린다.
이상은 질화실리콘막을 성막하는 경우에 관한 것이지만, 산화질화실리콘막을 성막하는 경우에는, 석영노즐(18)의 주입구(19)에서 NH3가스 및 N2O 가스를 유입시키는 점이 다르지만, 다른 점은 동일하다.
상기의 종형 LPCVD 성막장치(1)를 이용하여, 상기의 방법에 의해, BTBAS 와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막하는 경우에 관해서, 우선, 석영 내측튜브(12)를 변화시키지 않고 반도체 웨이퍼(16) 사이의 거리(a)를 변화하는 것에 의해, 반도체 웨이퍼(16)의 단부와 석영 내측튜브(12)의 내벽 사이의 거리(b)와 인접하는 반도체 웨이퍼(16) 사이의 거리(a)와의 비 b/a 와 반도체 웨이퍼(16) 상에 성막된 질화실리콘막의 막 두께의 면내 분포와의 관계를 조사하였다. 그 결과를 도 5b에 도시한다. 이 데이터를 얻은 조건은, 성막온도 600 ℃, 압력 30 Pa, BTBAS의 유량 85 sccm, NH3의 유량 200 sccm이었다. 또, 이 그래프에 있어서, 검은 원은 3 매의 반도체 웨이퍼, 즉 정수리부, 중앙부, 바닥부의 반도체 웨이퍼 면내 균일성의 평균치를 나타내고, 상하로 연장하는 선은 3매의 반도체 웨이퍼, 즉정수리부, 중앙부, 바닥부의 반도체 웨이퍼 면내 균일성이 제일 좋은 점과 나쁜 점의 차를 나타낸다. 또, 여기서 정수리부라 함은 적층된 전체 반도체 웨이퍼 중, 최상부에서 6 내지 7 % 의 매수의 위치에 있는 반도체 웨이퍼를 말하고, 중앙부라 함은 중앙의 위치에 있는 반도체 웨이퍼를 말하고, 바닥부라 함은 최하부에서 6 내지 7 %의 매수의 위치에 있는 반도체 웨이퍼를 말한다. 또, 도 5b 내의 각 검은 원의 b/a 의 값은, 좌에서 차례로 각각 0.96, 1.10, 1.44, 1.92, 2.88 이다.
b/a 가 1에 가까울 때에 막 두께 분포가 좋게 되는 것을 알 수 있다. 그리고, b/a 가 0.5 에서 1.1 사이의 값을 취하는 조건에서 성막을 행하는 것이 바람직하다. b/a 가 1.1 보다 크면, 면내 균일성이 나쁘고, 혹은 정수리부, 중앙부, 바닥부의 반도체 웨이퍼 사이에서 면내 균일성의 비틀림이 크게 되어, 0.5 보다 작으면 반도체 웨이퍼를 반응관 내에 삽입하는 것이 곤란하게 되기 때문이다. 또, b/a 가 0.96 에서 1.10 사이의 값을 취하는 조건에서 성막을 행하는 것이 더 바람직하다.
석영 내측튜브를 변화시키지 않고, b/a 를 1에 가깝게 하기 위해서는 인접하는 반도체 웨이퍼 사이의 거리(a)를 확대하여야 하고, 그렇게 하면, 1회 당의 반도체 웨이퍼의 처리 매수가 감소해 버려, 처리량적으로 좋지 않다.
여기서 b/a 를 1에 가깝게 하는 것은, 반도체 웨이퍼(16)와 석영 내측튜브(12)의 거리를 좁게 하는 것이 바람직하다.
반도체 웨이퍼(16) 사이의 거리가, 6.35 mm이기 때문에 웨이퍼(16)와 내측튜브(12)의 거리가 6 내지 7 mm 이면 좋다.
따라서, 직경 200 mm의 웨이퍼(16)에 대해서는, 석영 내측튜브(12)의 내경은 214 mm가 최적으로 된다.
이 석영 내측튜브(12)를 이용한 때의 막 두께 분포는, 도 6b에 S로 도시하는 바와 같이, 3% 이내에서 종래의 6% 와 비교하여 개선되는 것을 알 수 있다. 또, 반도체 웨이퍼(16) 사이의 거리는 변화하지 않기 때문에, 웨이퍼의 처리 매수는 종래와 동일하다.
도 6에 도시하는 바와 같이, 반도체 웨이퍼(16)를 지지하는 포트에는 포트기둥(25)이 있고, 포트기둥(25)이 웨이퍼(16) 보다 외측에 위치하고 있기 때문에, 내경 214 mm의 원통 형상의 석영 내측튜브(12)에 포트를 삽입할 수 없다. 그래서 포트기둥(25)의 부분을 피난시키는 공간인 포트기둥 홈(26)을 포트기둥(25)에 대응하여 설치한 석영 내측튜브(12)를 사용한다.
이상은, BTBAS 와 NH3를 원료가스로서 이용하여 질화실리콘막을 성막하는 경우에 관한 것이지만, BTBAS 와 NH3와 N2O 를 원료가스로서 이용한 산화질화실리콘막을 형성하는 경우에 관해서도 대략 동일 결과를 얻었다.
또, 이 때의 처리 조건은, 성막온도 595℃, 압력 65 Pa, BTBAS의 유량 100 sccm, NH3의 유량 400 sccm, N2의 유량 200 sccm 이었다.
본 발명에 의하면, BTBAS 와 NH3를 원료가스로서 이용하여 질화실리콘막을성막할 때나, BTBAS 와 NH3와 N2O 를 원료가스로서 이용하여 산화질화실리콘막을 형성할 때에, 성막되는 막의 막 두께의 기판 면내 균일성을 향상할 수 있다.

Claims (5)

  1. 복수 개의 기판을 적층하여 수용하는 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 상기 반응관 내에 흐르게 하여 열 CVD 법에 의해 상기 기판 상에 질화실리콘막을 성막하는 공정을 포함하는 반도체 장치의 제조방법으로서,
    인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 상기 질화실리콘막을 성막하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 복수 개의 기판을 적층하여 수용하는 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3와 N2O를 원료가스로서 상기 반응관 내에 흐르게 하여 열 CVD 법에 의해 상기 기판 상에 산화질화실리콘막을 성막하는 공정을 포함하는 반도체 장치의 제조방법으로서,
    인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 상기 산화질화실리콘막을 성막하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판의 단부와 상기 반응관 내벽 사이의 상기 거리(b)와 상기 인접하는 기판 사이의 상기 거리(a)와의 비(b/a)의 값을 0.5 이상 1.1 이하로서 상기 기판 상에 성막하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 반응관과,
    상기 반응관 내에 었어서 복수 개의 기판을 적층하여 유지가능한 기판유지수단과,
    상기 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 상기 반응관 내에 흐르게 하여 공급하는 가스공급수단과,
    가열수단을 구비하고,
    인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 열 CVD 법에 의해 질화실리콘막을 성막하는 것을 특징으로 하는 반도체 제조장치.
  5. 반응관과,
    상기 반응관 내에 었어서 복수 개의 기판을 적층하여 유지가능한 기판유지수단과,
    상기 반응관 내에, 비스 터셜 부틸 아미노 실린과 NH3과 N2O 를 원료가스로서 상기 반응관 내에 흐르게 하여 공급하는 가스공급수단과,
    가열수단을 구비하고,
    인접하는 상기 기판 사이의 거리(a)와 상기 기판의 단부와 상기 반응관 내벽 사이의 거리(b)를 거의 동일하게 하여 상기 기판 상에 열 CVD 법에 의해 산화질화실리콘막을 성막하는 것을 특징으로 하는 반도체 제조장치.
KR10-2000-0053114A 2000-02-15 2000-09-07 반도체 장치의 제조방법 및 반도체 제조장치 KR100481441B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-037120 2000-02-15
JP2000037120A JP3819660B2 (ja) 2000-02-15 2000-02-15 半導体装置の製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
KR20010081936A true KR20010081936A (ko) 2001-08-29
KR100481441B1 KR100481441B1 (ko) 2005-04-07

Family

ID=18561055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0053114A KR100481441B1 (ko) 2000-02-15 2000-09-07 반도체 장치의 제조방법 및 반도체 제조장치

Country Status (4)

Country Link
US (2) US6486083B1 (ko)
JP (1) JP3819660B2 (ko)
KR (1) KR100481441B1 (ko)
TW (1) TW495884B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156065A (ja) * 1999-11-24 2001-06-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および半導体製造装置
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
CN100431110C (zh) * 2000-08-18 2008-11-05 东京毅力科创株式会社 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
US6844273B2 (en) * 2001-02-07 2005-01-18 Tokyo Electron Limited Precleaning method of precleaning a silicon nitride film forming system
JP2003282457A (ja) * 2002-03-26 2003-10-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4157718B2 (ja) * 2002-04-22 2008-10-01 キヤノンアネルバ株式会社 窒化シリコン膜作製方法及び窒化シリコン膜作製装置
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP3811697B2 (ja) * 2003-11-19 2006-08-23 松下電器産業株式会社 半導体装置の製造方法
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
JP4187252B2 (ja) 2004-01-06 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7001844B2 (en) 2004-04-30 2006-02-21 International Business Machines Corporation Material for contact etch layer to enhance device performance
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US20060079046A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Method and structure for improving cmos device reliability using combinations of insulating materials
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060150906A1 (en) * 2005-01-07 2006-07-13 Selen Louis J M Wafer boat for reduced shadow marks
US7248758B2 (en) * 2005-06-08 2007-07-24 Verizon Business Global Llc Hitless tunable filter
JP2006351694A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070031598A1 (en) * 2005-07-08 2007-02-08 Yoshikazu Okuyama Method for depositing silicon-containing films
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
US7754906B2 (en) 2005-10-07 2010-07-13 Air Products And Chemicals, Inc. Ti, Ta, Hf, Zr and related metal silicon amides for ALD/CVD of metal-silicon nitrides, oxides or oxynitrides
KR100745130B1 (ko) 2006-02-09 2007-08-01 삼성전자주식회사 박막 증착 장치 및 방법
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7678422B2 (en) 2006-12-13 2010-03-16 Air Products And Chemicals, Inc. Cyclic chemical vapor deposition of metal-silicon containing films
JP4332550B2 (ja) * 2006-12-26 2009-09-16 株式会社日立国際電気 半導体装置の製造方法
US8221557B2 (en) 2007-07-06 2012-07-17 Micron Technology, Inc. Systems and methods for exposing semiconductor workpieces to vapors for through-hole cleaning and/or other processes
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP4961381B2 (ja) 2008-04-14 2012-06-27 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5374638B2 (ja) 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
CN103620745B (zh) 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
DE102018101090A1 (de) * 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Anzeigeelement, Anzeigevorrichtung und Verfahren zur Herstellung einer Kontaktstruktur bei einer Vielzahl von Anzeigeelementen
CN112740373A (zh) 2018-09-20 2021-04-30 株式会社国际电气 基板处理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232063A (en) * 1978-11-14 1980-11-04 Applied Materials, Inc. Chemical vapor deposition reactor and process
JPH06132284A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体装置の保護膜形成方法
JP3077447B2 (ja) * 1993-04-27 2000-08-14 富士通株式会社 気相成長方法及び反応容器
JP2689856B2 (ja) 1993-07-06 1997-12-10 日本電気株式会社 光記録媒体
JPH07307292A (ja) * 1994-05-11 1995-11-21 Sony Corp 成膜方法およびこれに用いる減圧ｃｖｄ装置
KR970077323A (ko) * 1996-05-13 1997-12-12 김광호 강유전체 메모리 장치의 절연막 형성 방법
KR100236087B1 (ko) * 1996-10-31 1999-12-15 김영환 반도체소자 제조를 위한 저압 화학 기상 증착용공정가스 공급 시스템
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置

Also Published As

Publication number Publication date
JP2001230248A (ja) 2001-08-24
US6486083B1 (en) 2002-11-26
JP3819660B2 (ja) 2006-09-13
TW495884B (en) 2002-07-21
US6716772B2 (en) 2004-04-06
US20020197890A1 (en) 2002-12-26
KR100481441B1 (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
TWI736840B (zh) 基底處理方法
JP3265042B2 (ja) 成膜方法
TW201936970A (zh) 用於氮化矽薄膜的處理
KR950012910B1 (ko) 기상성장장치
US11158501B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US7927662B2 (en) CVD method in vertical CVD apparatus using different reactive gases
KR100903484B1 (ko) 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
US20070010072A1 (en) Uniform batch film deposition process and films so produced
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
JP3184000B2 (ja) 薄膜の形成方法およびその装置
CN109671611B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20080028963A (ko) 실리콘 함유 필름의 증착 방법
TW201625808A (zh) 薄膜製成方法及原子層沈積裝置
US7432215B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR20190101289A (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20180090319A1 (en) Hard mask and manufacturing method thereof
JP2001156063A (ja) 半導体装置の製造方法および半導体製造装置
JP4464364B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2001156067A (ja) 半導体装置の製造方法
JP4423282B2 (ja) 半導体装置の製造方法
JP2004288709A (ja) 半導体デバイスの製造方法
CN116555727A (zh) 一种硅氮聚合物的生成方法
JP2004095940A (ja) 半導体装置の製造方法
JP2000340561A (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 16