KR20010078788A - 결정성 실리콘 반도체 장치 및 그 장치의 제조방법 - Google Patents

결정성 실리콘 반도체 장치 및 그 장치의 제조방법 Download PDF

Info

Publication number
KR20010078788A
KR20010078788A KR1020010006078A KR20010006078A KR20010078788A KR 20010078788 A KR20010078788 A KR 20010078788A KR 1020010006078 A KR1020010006078 A KR 1020010006078A KR 20010006078 A KR20010006078 A KR 20010006078A KR 20010078788 A KR20010078788 A KR 20010078788A
Authority
KR
South Korea
Prior art keywords
silicon layer
polycrystalline silicon
metal catalyst
substrate
amorphous silicon
Prior art date
Application number
KR1020010006078A
Other languages
English (en)
Other versions
KR100450595B1 (ko
Inventor
무라마쓰신이치
미나가와야스시
오카후미히토
타카하시스스무
야자와요시아키
Original Assignee
하라 세이지
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000031665A external-priority patent/JP2001223162A/ja
Priority claimed from JP2000145069A external-priority patent/JP2001326177A/ja
Application filed by 하라 세이지, 히다찌 케이블 리미티드 filed Critical 하라 세이지
Publication of KR20010078788A publication Critical patent/KR20010078788A/ko
Application granted granted Critical
Publication of KR100450595B1 publication Critical patent/KR100450595B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H01L31/03682—
    • H01L31/182—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

기판(1) 위에 오목 및 볼록부를 형성하고, 이 오목 및 볼록부의 오목부에 점 형상으로 분산되어 배치된 금속 촉매(3) 위에 비결정 실리콘층(4)을 형성하고, 금속 촉매(3)로부터 각각의 방위를 갖는 결정상(5)을 성장시키고, 또 이 결정상(5)을 열처리를 계속하여서 서로 통합시키고, 이 다결정 실리콘층(6)을 형성한다. 값싼 이점이 있고 반도체 장치로서 필요한 소정 두께의 다결정 실리콘층을 효율적으로 형성할 수 있는 결정성 실리콘 반도체 장치 및 그 제조방법을 제공한다. 또한, 기판(1) 위에, 면[111]에 배향된 다결정 실리콘층 30, Ni로 구성된 금속 촉매(40), 다결정 실리콘층 50을 순차로 형성하고, 또한 그 위에 소정 두께의 비결정 실리콘층(60)을 형성한 후, 열처리를 수행하여서 금속 촉매층(40)으로부터 비결정 실리콘층(60)내에 Ni 구성요소를 확산하고서, 그 비결정 실리콘층(60)을 다결정 실리콘층(60')으로 결정화시킨다.

Description

결정성 실리콘 반도체 장치 및 그 장치의 제조방법{CRYSTALLINE SILICON SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING SAME}
본 발명은, 결정성 실리콘 반도체 장치 및 그 제조방법에 관한 것으로, 특히 다결정 실리콘층이 전체적으로 균일한 형태로 배향된 결정성 실리콘 반도체 장치 및 그것을 제조하는 방법 또는 그 다결정 실리콘층이 효율적으로 형성될 수 있는 결정성 실리콘 반도체 장치 및 그의 제조방법에 관한 것이다.
유리 등과 같은 기판에 다결정 실리콘이 성장된 반도체 장치는, 태양 전지(solar cell)에 바람직한 전기 전지의 재료로 알려져 있다. 이러한 반도체 장치는, 실리콘 기판의 대면적과 고품질을 필요로 하지 않으므로, 대량의 비용감소를 고려하지만, 현재는 양질의 반도체 장치를 얻기 위해서, 열 저항을 갖는 석영판을기판으로 사용해야 하므로, 석영판이 값 비싸기 때문에 값싼 이점을 확보하기 어렵다.
이 문제점을 해결하기 위한 방법으로서, 비결정 실리콘 박막이 기판 위에 형성된 방법은, 레이저 열처리에 의해서 녹여서 결정화하고 그 위에 형성된 다결정 실리콘층을 제안하였다. 이 방법은, K.Yamamoto et al., IEEE First World Conference on Photovoltaic Energy Conversion(1994, in Hawaii), pp.1575-1578에 개시되었고, 이에 따라, 기판 온도의 상승이 억제되기 때문에, 그 설명은 보다 낮은 비용의 기판의 사용이 가능한 것을 나타낸다.
그러나, 이 방법에 따라, 이 방법은 층상(bedding) 결정막과 다결정 실리콘층을 형성하는 시간이 많이 걸리기 때문에, 특히 다결정 실리콘층의 성장속도가 늦어서, 동일시간에 대량 비용을 소비하고, 더욱이 가공하지 않은 실리콘 재료의 보다 높은 사용 손실비에 의해 일어난 대량의 경제적 비용이 들어서, 전체적으로 값싸게 되어야 한다.
다결정 실리콘층을 이롭게 성장하는 다른 방법으로서, 비결정 실리콘을 금속 촉매와 접촉시키고 그것을 가열하여서 비결정 실리콘을 다결정화하는 방법은, R.C.Cammarata et al., J.Mater.Res., Vol. 5, No.10(1990) p.2133-2138에 의해 제안되었다.
이 방법에 따른 다결정 실리콘의 막 형성을, 낮은 온도 및 고비율에서 수행할 수 있다는 것을 나타낸다. 특히, 낮은 온도에서의 결정화는, 예를 들면, 니켈 금속의 추적량을 인도하여 그것을 가열하여서 달성할 수 있다.
그래서, 이 방법에 따라, 약 100nm 두께의 TFT 소자와 같은 박막이 대상인 경우에, 결정화가 내면 방향으로 수 ㎛로 진행하는 L.K. Lam et al., Appl.Pys.Lett., Vol.74, No.13(1999) pp. 1866-1868에 의해 그 방법이 명백해지므로, 내면 방향으로 아주 잘 배향된 고품질의 수정을 얻을 수 있다. 더욱이, 이 배향 성장을 적용하는 방법으로서, TFT 소자의 위치 근처에 금속 촉매가 선택적으로 배치되고 그것에 대해 열처리를 수행하여서 비결정 실리콘을 결정화하고, 수정의 입자를 갖는 소자를 형성하여서 고성능을 기대하는 방법은, 일본특허출원 공개번호 6-244104에 제안되었다.
그러나, 여기에서 나타낸 종래 방법에 따르면, 그들 중의 어느 하나는 결정화되는 영역을 포함하는 제한을 가지므로, 태양 전지용 반도체 장치의 생산에 이들 방법을 적용하는 것은 어렵다.
태양 전지에서 사용하기 위한 반도체 장치에서, 실리콘막의 두께는 막 내에서 충분한 광 흡수를 요구하므로 약 1㎛를 요구하지만, 이러한 후막이 대상인 경우, 종래 방법에 의해 결정화를 수행할 수 있는 영역은 단지 약 100㎛2이다. 심지어 태양 전지에 적합한 영역을 갖는 비결정 실리콘층의 전면에 금속 촉매를 형성하고 그것에 대해 열처리를 수행하여도, 이렇게 얻어진 실리콘층은 분기되고 다른 성분으로 된 나뭇가지 모양의 성장만을 나타내고, 균일하게 결정화된 양호한 실리콘층을 얻는다는 것은 불가능하다.
따라서, 본 발명의 제 1 목적은, 금속 촉매를 사용하여서 다결정 실리콘층을 성장시킨 반도체 장치에서 태양 전지에 적합한 전체 영역 위에 균일한 형태로 배향된 다결정 실리콘층을 갖는 결정성 실리콘 반도체 장치와, 그 제조방법을 제공하는데 있다.
또한, 본 발명의 제 2 목적은, 소정 두께를 갖는 다결정 실리콘층을 값싼 기판에 효율적으로 형성할 수 있는, 비용면에서 이로운 결정성 실리콘 반도체 장치와, 그 제조방법을 제공하는데 있다.
도 1a 내지 도 1g는 본 발명의 제 1 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타낸 것으로, 도 1a 내지 도 1f는 그 제조과정을 나타낸 도면이고, 도 1g는 다결정 실리콘층의 성장 메카니즘을 나타낸 도면이고,
도 2a 내지 도 2g는 본 발명의 제 2 실시예의 결정성 실리콘 반도체 장치의 제조과정을 나타낸 도면이고,
도 3a 내지 도 3g는 본 발명의 제 3 실시예의 결정성 실리콘 반도체 장치의 제조과정을 나타낸 도면이고,
도 4a 및 4b는 본 발명의 제 4 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타낸 도면으로, 도 4a는 열처리 전의 반도체 장치의 구조를 나타내고, 도 4b는 반도체 장치로서 완성된 구조를 나타내고,
도 5a 및 5b는 본 발명의 제 5 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타낸 도면으로, 도 5a는 열처리 전의 반도체 장치의 구조를 나타내고, 도 5b는 반도체 장치로서 완성된 구조를 나타내며,
도 6a 및 6b는 본 발명의 제 6 실시예의 결정성 실리콘 반도체 장치 및 그제조방법을 나타낸 도면으로, 도 6a는 열처리 전의 반도체 장치의 구조를 나타내고, 도 6b는 반도체 장치로서 완성된 구조를 나타낸다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 기판 2 : 투명전극
3 : 금속 촉매 4, 60 : 비결정 실리콘층
5 : 결정상 6 : 다결정 실리콘층
7 : 전극 8 : 오목부
30, 50 : p-형 다결정 실리콘층 40 : 금속 촉매층
상기한 제 1 목적을 달성하기 위해서, 본 발명은, 기판과, 그 기판에 설치되고 금속 촉매에 직면하여 열처리된 비결정 실리콘층에 의해 형성된 다결정 실리콘층을 포함하되, 그 다결정 실리콘층이 비결정 실리콘층의 하부 또는 상부에서 점 형상으로 분산된 금속 촉매에 직면하여 비결정 실리콘층을 열처리하여서 성장된 다결정 실리콘층으로 구성된 것을 특징으로 하는 결정성 실리콘 반도체 장치를 제공한다.
또한, 상기한 제 1 목적을 달성하기 위해서, 본 발명은, 기판 위에 소정 두께의 다결정 실리콘층을 형성한 결정성 실리콘 반도체 장치의 제조방법에 있어서, 소정 두께의 비결정 실리콘층이 기판에 점 형상으로 분산된 금속 촉매에 형성되고, 그 소정 두께의 비결정 실리콘층이 소정 두께의 비결정 실리콘층을 열처리하여서 다결정 실리콘층으로 결정화하는 것을 특징으로 하는 결정성 실리콘 반도체 장치의제조방법을 제공한다.
아울러, 상기한 제 1 목적을 달성하기 위해서, 본 발명은, 기판 위에 소정 두께의 다결정 실리콘층을 형성한 결정성 실리콘 반도체 장치의 제조방법에 있어서, 본 발명은, 금속 촉매가 기판에 형성된 소정 두께의 비결정 실리콘층 위에 점 형상으로 분산되어 있고, 소정 두께의 비결정 실리콘층이 그 소정 두께의 비결정 실리콘층을 열처리하여서 다결정 실리콘층으로 결정화되는 것을 특징으로 하는 결정성 실리콘 반도체 장치의 제조방법을 제공한다.
대부분의 경우, 상기 비결정 실리콘층은 진성(i 형) 실리콘으로 구성되고, 또한 이것에 의해 성장된 다결정 층이 거의 진성 실리콘으로 구성된다. 또한, 이 다결정 실리콘층의 양면에 전기적으로 다른 도전형이 n-형 및 p-형의 비결정 실리콘층이 공통적으로 형성된다. 광 흡수 특성을 확보하기 위해서 0.6㎛ 이상의 두께로 다결정 실리콘층을 형성하는 것이 바람직하다.
상기 제조방법에 있어서, 기판에 점 형상으로 금속 촉매를 분산시키는 수단으로서, 기판의 표면에 오목부를 제공하고 이 오목부에 위치한 금속 촉매를 만드는 방법을 쉽게 수행한다. 구체적으로, 금속 촉매의 염수액이 오목부를 제공하는 기판의 표면에 첨가되어 건조되어서, 그 남겨진 오목부내에 후막 상태로 금속 촉매를 남기는 방법은, 안전한 방법이다. 오목부로서, 이 오목부의 단면은 V 형이다. 또한, 기판의 표면에 볼록부를 형성하고, 그 볼록부에 금속 촉매를 덮는 방법도 바람직하고, 대부분의 경우, 이 기판의 오목 및 볼록형으로 투명 전극이 제공되고, 이들 오목 및 볼록부는 이들 투명 전극의 오목부 및 볼록부로 구성된다.
금속 촉매의 막으로 덮인 기판에 또 다른 막을 형성하고, 이 막에 핀 홀을 형성하여서 금속 촉매를 핀 홀로부터 노출시켜서, 기판의 오목 및 볼록부를 형성하는 것 대신에 점으로 된 금속 촉매를 분산시키는 것이 바람직하다. 이 경우에, 핀 홀의 형상으로서, 타원형, 정사각형 또는 직사각형과 같은 비 원형이 바람직하고, 이러한 비원형으로 핀 홀을 형성하는 경우에, 성장하는 다결정 실리콘의 방위는 개선될 것이다. 원형 핀 홀의 형성을 부인하는 것은 아니라고 가정한다. 금속 촉매 위에 다른 막에 대한 핀 홀의 형성은, 막의 형성 조건 또는 레이저 빔 머시닝 등을 선택하여서 쉽게 수행한다.
점 형상으로 금속 촉매를 분산시키기 위한 다른 방법으로서, 기판에 형성된 금속 촉매의 박막을 열처리하여서 그 금속 촉매의 막을 분리하고(aggregate), 점 형상의 분산된 자리를 그 분리된 부분에 의해 형성하는 방법도 수행할 수 있다.
점 형상으로 분산된 금속 촉매를 기판 위에 형성하는 것으로 제한하지 않는다. 이 금속 촉매는 기판에 형성된 비결정 실리콘층의 상부에 분산될 수 있다. 금속 촉매를 점 형상으로 분산시키는 방법으로서, 비결정 실리콘층의 상부에서, 상기 열처리에 의해 금속 촉매막을 집합시키는 방법이 바람직하다.
본 발명의 제조방법에 있어서, 비결정 실리콘층의 하부 또는 상부에서, 하한에서 다결정 실리콘층을 충분히 성장시키고, 상한에서 금속 촉매의 산란 영향을 안전하게 하기 위해서, 점 형상으로 분산하려는 금속 촉매를 제공하여서, 금속 촉매가 그 비결정 실리콘층의 하부 또는 상부 영역의 0.1-50%를 차지하는 것이 바람직하다. 주목해야 하는 것은, 금속의 형성 상태를 나타내는 점 형상은, 그들이 사실상 그들이 존재하는 대로 점선일 수 있거나 또는 평탄한 형으로 산란되어 있을 수 있다는 것이다. 간략히 말하면, 비결정 실리콘층과의 관계에 의해 결정되고, 그 크기에는 제한이 없다.
비결정 실리콘층으로부터 다결정 실리콘층을 성장시키기 위한 열처리를, 질소, 진공, 수소, 아르곤 또는 할로겐 등의 분위기에서 수행한다. 더욱이, 열처리는, 보통 특정 온도에서 수행하지만, 예를 들면, 수소의 분위기에 약 400℃로 가열하여서 막의 수소 레벨이 1% 미만 또는 바람직하게 0.3% 미만으로 설정된 후에 소정의 열처리 온도에서 가열하는 형태로 수행하는 것이 가능하고, 열처리를 계단형으로 수행하는 경우에, 얻어진 다결정 실리콘층의 방위가 더 좋아질 수 있다.
금속 촉매의 성분으로서, 니켈, 철, 코발트, 플래티늄, 구리, 금 또는 그들을 포함하는 합금과 같은 화학 화합물 등으로부터 선택하는 것이 바람직하다. 기판의 성분으로서, 유리, 세라믹, 사파이어, 석영 또는 그런 종류의 다른 것 등의 투명 재료 또는 SUS, 알루미늄, 텅스텐, 금속 실리콘 또는 그런 종류의 다른 것 등의 금속 재료를 사용한다. SUS 또는 그런 종류의 다른 것과 같은 금속 기판의 표면에 미세한 오목면 및 볼록면을 형성하여서 광 산란 효과를 제공하여서 단락 회로 전류의 증가를 일으키는 것이 바람직하다.
상기한 제 2 목적을 달성하기 위해서, 본 발명은, 소정 방위로 기판 위에 형성되는 하나의 전기적 도전형의 다결정 실리콘층과, 그 하나의 전기적 도전형의 다결정 실리콘층을 살포 입자층(seed crystal layer)으로서 만듦으로써 그 하나의 전기적 도전형의 다결정 실리콘층 위에 형성된 거의 진성 비결정 실리콘층의 결정화에 의해 소정 방위로 형성되는 거의 진성 다결정 실리콘층을 포함하는 것을 특징으로 하는 결정성 실리콘 반도체 장치를 제공한다.
더욱이, 상기한 제 2 목적을 달성하기 위해서, 본 발명은, 소정 방위로 기판 위에 형성되는 하나의 전기적 도전형의 다결정 실리콘층, 그 하나의 전기적 도전형의 다결정 실리콘층을 살포 입자층으로서 만듦으로써 그 하나의 전기적 도전형의 다결정 실리콘층 위에 형성된 거의 진성 비결정 실리콘층의 결정화에 의해 소정 방위로 형성되는 거의 진성 다결정 실리콘층 및 결정화에 의해 형성된 다결정 실리콘층 위에 형성된 다른 하나의 전기적 도전형의 비단일 결정성 실리콘층을 포함하는 것을 특징으로 하는 결정성 실리콘 반도체 장치를 제공한다.
또한, 상기한 제 2 목적을 달성하기 위해서, 기판 위에 소정 두께의 다결정 실리콘층을 형성하는 결정성 실리콘 반도체 장치를 제조하는 방법에 있어서, 본 발명은, 면[111], 면[110] 및 면[100] 중의 어느 하나에 관해 배향된 다결정 실리콘층, 금속 촉매층 및 소정 두께의 비결정 실리콘층이 기판 위에 형성되고, 그 소정 두께의 비결정 실리콘층이 소정 두께의 비결정 실리콘층에 대한 열처리를 수행하여서 방위를 갖는 다결정 실리콘층으로 결정화되는 것을 특징으로 하는 결정성 실리콘 반도체 장치를 제조하는 방법을 제공한다.
상술한 것처럼, 본 발명은 비결정 실리콘을 금속 촉매 및 열처리에 의해 다결정 실리콘으로 결정화하므로, 본 발명은 종래 방법에서 발견되지 못한 보다 낮은 비용의 특성을 갖는다. 특히, 비결정 실리콘은, 고속으로 막의 성질을 고려하지 않고 성장하므로, 비결정 실리콘이 형성되어 결정화되는 경우, 소정 두께의 다결정실리콘층을 종래 방법에 비해서 훨씬 더 빠른 속도로 형성할 수 있다.
비록 방위(이하, 간단히 "배향된(oriented)"이라 칭함) 중의 어느 하나로 배향된 다결정 실리콘층 및 금속 촉매층을 형성하는 시간과 열처리를 위한 시간을 고려할지라도, 종래 방법의 시간보다 더 짧은 작업 시간이 되므로, 비용 감소를 이룰 수 있다. 또한, 그 작업 시간이 더 짧아지기 때문에, 가공하지 않은 재료의 손실이 이롭게 감소된다.
비결정 실리콘의 결정화를 자극하는 금속 촉매층의 형성 위치로서, 배향된 다결정 실리콘층과 비결정 실리콘층 사이에 배향된 다결정 실리콘층의 내측의 또는 비결정 실리콘층과 접촉하는 배향된 다결정 실리콘층의 이면에 임의의 위치를 가정하는 것이 바람직하다. 금속 촉매층의 성분으로서, 비결정 실리콘층의 결정화를 효율적으로 한다는 관점에서 니켈, 철, 코발트, 플래티늄, 구리 또는 금으로부터 선택하는 것이 바람직하다.
배향된 다결정 실리콘층과 비결정 실리콘층간의 위치 관계에 관하여, 전자가 후자에 대하여 기판의 측면에 위치되든 또는 전자가 후자에 대하여 표면의 측면에 위치되든 간에 좋고, 그 둘의 경우에, 비결정 실리콘은 양호한 방위 하에서 다결정화된다. 비결정 실리콘층의 상면 및 하면에, 다결정 실리콘층을 형성하고, 그것은 그들중의 하나가 p-형으로 만들어지고 다른 하나가 n-형으로 만들어진 것이 실용적이다. 또한, 이 경우에, 미결정 또는 비결정 실리콘 박막으로 배향된 다결정 실리콘층의 측면이 아닌 실리콘층을 형성하는 것이 가능하다.
금속 촉매층을 배향된 다결정 실리콘층내에 형성하는 방법으로서, 이온 주입방법 또는 플라즈마 도핑방법이 적합하다. 또한, 복수의 다결정 실리콘층 사이에 금속 촉매를 갖는 박막의 매개체를 통해 다결정 실리콘층 내에 금속 촉매층을 형성하는 형태를 얻는 것이 가능하다. 배향된 다결정 실리콘층의 표면에 금속 촉매층을 형성하기 위한 수단으로서, 기상증착법, 금속 염수액의 회전도포법 또는 그런 종류의 다른 것이 적합하다.
금속 촉매는, 일측에서 타측으로 두께 방향으로 열처리하는 동안에 비결정 실리콘층 내부로 이동하고 이 이동 동안에 비결정 실리콘을 다결정화시키도록 동작한다. 그러므로, 그것의 양은 형성된 박막의 두께로서 추적량이고, 그것은 보통 약 수 옹스트롱의 두께로 형성하는데 충분할 것이다.
비결정 실리콘층을, 기상증착법, p-CVD법, CVC법, 스퍼터링법 또는 그런 종류의 다른 것에 의해 형성한다. 그것의 두께는, 반도체 장치로서 광 흡수를 하는데 필요한 두께에 의해 결정되고, 대개의 경우에, 500nm - 10㎛의 범위는 설정되어 있으나, 약 50㎛의 두께의 경우도 있다.
열처리 온도로서, 450-700℃의 범위, 특히 바람직하게는 500-600℃인 것이 바람직하다. 또한, 열처리는 한 단계로 수행하고, 또는 열처리는, 예를 들면, 다음의 두 단계, 즉 하나의 층에 있는 수소의 양을 수소의 분위기에서 약 400℃까지 예열하여서 1%, 바람직하게는 0.3% 미만까지 감소시키는 단계와, 상기한 온도까지 가열하는 단계로 수행할 수도 있다. 열처리, 수소, 질소, 아르곤, 할로겐화물 또는 진공의 분위기가 바람직하다.
기판의 성분으로서, 반도체 장치의 광 입사 방향에 따라 다양한 성분이 있다. 기판의 측면으로부터의 입사광을 이용하는 경우에, 투명 유리, 투명 세라믹, 석영, 사파이어 또는 그런 종류의 다른 것을 사용하고, 반대 측면으로부터의 입사광을 이용하는 경우에, SUS, 알루미늄, 텅스텐 또는 금속 실리콘과 같은 금속판 또는 그런 종류의 다른 것을 사용한다. 오목부 및 볼록부를 금속 기판의 표면에 형성하고서, 기판의 표면에 입사광을 산란시켜서 단락 회로 전류를 증가시키는 것이 바람직하다.
(실시예)
이하 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1a 내지 도 1g는 본 발명의 제 1 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법은 나타내고, 기판의 측면으로부터 광이 입사하는 반도체 장치의 예시를 나타낸다. 먼저, 도 1a에서, 투명 유리의 기판(1)이 준비되고, 그 위에 오목 및 볼록형으로 투명전극(2) 형성되고, 1㎛ 두께의 결정화된 SnO2로 구성된다. 이때의 오목 및 볼록부의 크기는 약 1㎛이다.
다음으로, 니켈의 아세테이트 용액이 이 투명전극(2)에 첨가된 후 건조된다. 도 1b는 투명전극(2)의 표면 위에, 금속 촉매(3)가 오목 및 볼록부의 오목부에서 점 형상으로 분산된 결과를 나타낸다.
상술한 것처럼 점 형상으로 분산되는 금속 촉매(3)에 추가로, 도 1c에 나타낸 도면부호 4는, 플라즈마 CVD 법에 의거하여 2㎛ 두께까지 성장된 비결정 실리콘층을 의미한다.
이 실리콘층(4)에 관하여, 기판(1) 측면의 50nm 두께의 부분은, p-형이 되도록 H2, SiH4및 B2H6의 혼합가스로 구성되고, 1.9㎛ 두께의 상부는 i-형이 되도록 H2및 SiH4의 혼합가스로 구성되고, 또한, 50nm 두께의 상층부는 n-형이 되도록 H2, SiH4및 PH3의 혼합가스로 구성된다. 이들 각 층중의 어느 하나는, 압력 0.3 torr, 기판 온도 200℃ 및 RF 주파수 80MHz의 조건하에서 성장된다.
도 1d는 상기 구성된 것처럼 적층 결과물(laminated body)을 열처리하는 동안의 공정을 나타낸다. 이 열처리는 550℃에서 10분 동안 질소 분위기에서 수행하여서, 두께 방향에 대해 점 형상으로 분산된 금속 촉매(3)로부터 니켈의 확산을 발생시키고, 그 결과 결정상(crystal phase, 5)이 금속 촉매(3)의 부분으로부터 성장된다. 비결정 실리콘층(4)에 확산된 니켈은 층(4)의 표면의 꼭대기에 모인다.
또한 계속 열처리를 하기 때문에, 결정상(5)은 계속 성장하여 서로 통합되어서, 도 1e에 도시된 것처럼 다결정 실리콘층(6)을 형성한다. 이 다결정 실리콘층(6)이 대상이고 그것의 결정화가 해석될 경우, 전체적으로 그 결정화는 균일한 형태로 면[111]상에 배향된다는 것을 알 수 있었다.
도 1f는 다결정 실리콘층(6)의 표면에 형성된 두께 1㎛의 Al의 전극(7)으로 구성된 태양 전지로서 반도체 장치를 나타낸다. 복수의 반도체 장치는, 이 반도체 장치의 전극 2 및 전극 7을 직렬로 연결하는 공지의 방법에 의거하여 연결될 경우, 후자의 부분과의 연결로, 각 반도체에 의해 갖는 각 전압은 통합되는 특징을 얻을 수 있고, 태양 전지로서 우수한 성질을 갖는다.
도 1g는 다결정 실리콘층(6)의 성장 메카니즘을 나타낸 것으로서, 도 1g에서 참조 번호 8은 투명전극(2)을 구비하는 오목부중의 하나를 의미하고, 그 단면은 V형상으로 형성된다. 오목부(8)의 바닥부에 금속 촉매(3)가 위치하고, 또한 그것의 상부가 비결정 실리콘층(4)에 의해 덮인다. 이러한 상태에서, 비결정 실리콘층(4)을 열처리할 경우, 금속 촉매(3)에 의해 비결정 실리콘층(4)의 내부로 니켈 확산을 발생하고, 결정상(5)을 성장시킨다. 이 결정상(5)을 성장하여서 면[111]이 실리콘층(4)의 두께 방향으로 배향된 결정 구성을 갖고, 또한, 그 결정상은 다른 오목부(8)로부터 성장된 결정상(5)과 연결되고 서로 통합되어서, 도 1e 및 도 1f에 도시된 것과 같은 다결정 실리콘층(6)이 된다.
다결정 실리콘층(6)이 0.1-5%의 수소를 포함하는 것으로 이해되고 있는 상술한 것과 같은 성장을 하였지만, 그것의 방위는 수소 농도 0.1-2% 사이의 범위에서 특히 좋은 결과를 나타내었다. 또한, 먼저, 다결정 실리콘층(6)의 상면까지 이동하여서 소멸된 비결정 실리콘층(4)의 하부에 배치된 니켈과, i-형의 고품질 다결정 실리콘층(6)을 실현하였다. 이 다결정 실리콘층(6)에 남겨진 니켈의 농도는 기껏해야 약 2×1017/cm3이고, 이 정도의 니켈은 태양 전지로서의 특성에 나쁜 영향을 받지 않는다.
주목해야 하는 것은, 제 1 실시예에서는, 비결정 실리콘층(4)의 열처리를 400℃의 수소 분위기에서 한번 수행하고서, 열처리를 550℃에서 수행하는 2단계 형태를 갖는 열처리 방법을 시행한 경우, 좋은 방위를 갖는 다결정 실리콘층을 얻을 수 있다는 것이다.
제 1 실시예의 경우, 비결정 실리콘층(4)의 형성 동안에 그 하부 위치에 형성된 n-형 층이 비결정 재료로 구성되지만, 그것이 소립자 직경이 약 0.05㎛인 미결정으로 구성되든 또는 소립자 직경이 약 0.1㎛의 다결정으로 구성되든 간에 좋을 것이다. 더욱이, 그것의 가장 적합한 두께로서, 10과 100nm 사이의 범위, 특히 30-60nm 범위로 설정되는 것이 바람직하다. 전극 7로서, 은, 몰리브덴 및 그러한 종류의 다른 것이 알루미늄 이외에 바람직하다.
도 2a 내지 도 2g는 본 발명의 제 2 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타낸 것으로, 기판의 반대측으로부터 광이 입사하는 반도체 장치의 예시를 나타낸다.
먼저, 도 2a에서, SUS의 기판(1)이 준비되고, 그 위에 도 2b에 도시된 것처럼 니켈 층(3a)이 형성된다. 스퍼터링에 의해 10nm 두께내로 니켈 층(3a)을 형성하고나서 그 위에 SiO2의 박막(9)을 도 2c에 도시한 것처럼 형성한다.
비결정 실리콘층과 보다 작은 반응성 때문에 선택된 SiO2의 박막에서, 도면에 도시된 것과 같이 막 형성 조건에 따라 핀 홀(10)을 형성하고, 이 결과로서, 니켈 층(3a)은, 핀 홀(10)로부터 노출되어서, 점 형상으로 분산된 금속 촉매(3)를 형성한다.
도 2d는 플라즈마 CVD 법에 의해 기판(1) 위에 비결정 실리콘층(4)을 형성한 상태를 나타낸다. 3㎛ 두께로 형성된 이 비결정 실리콘층(4)에 관하여, 50nm 부분의 그것의 최하부는 n-형이 되도록 H2, SiH4및 PH3의 혼합가스로 구성되고, 2.9㎛두께의 상부가 n-형이 되도록 H2, SiH4및 추적량 PH3으로 구성되고, 또한 50nm 두께 부분의 상층이 p-형이 되도록 H2, SiH4및 B2H6으로 구성되며, 이들 각 층중의 어느 하나는 압력 0.3torr, 기판 온도 200℃ 및 RF 주파수 60MHz의 조건하에서 성장된다.
도 2e는 비결정 실리콘의 열처리된 결과를 나타낸다. 이때의 열처리는, 60분 동안 500℃의 질소 분위기에서 수행하여서, 핀 홀(10)을 통해 점 형상으로 노출된 금속 촉매(3)로부터 비결정 실리콘층(4)의 두께 방향으로 니켈의 확산을 발생하고, 이와 함께 결정상(5)을 그 핀 홀(10)의 부분으로부터 성장한다. 또한, 이 결정상(5)은 열처리를 계속하여서 성장되고, 마지막으로, 그들은 도 2f에 도시된 것과 같이 소정의 다결정 실리콘층(6)이 되도록 서로 집적시킨다. 주목해야 하는 것은, 반대로 주입된 니켈의 양이 도 1의 경우와 마찬가지로 그 층(6)에 남아있지 않는다는 것이다.
상기한 단계로부터 얻어진 다결정 실리콘층(6)의 결정화를 시험하였기 때문에, 그 결정화는 전체적으로 균일한 형태로 면[110] 위에 배향되는 것을 알 수 있다. 그리고, 도 2g에 도시된 것처럼, 소정 반도체 장치는, 다결정 실리콘층(6)의 상면에 두께 70nm의 ITO(Indium Tin Oxide; 인듐 주석 산화물)로 형성된 투명전극(11)과, 또한 그 투명전극(11)의 주변 엣지에 형성되는 은(Ag)으로 된 출력전극(12)으로 구성된다. 이 반도체 장치의 태양 전지의 성능을 검사할 경우, 도 1에 도시된 반도체 장치의 광전기 특성과 동일한 레벨인 광전기 특성이 도시되어있다.
주목해야 하는 것은, 본 발명의 제 2 실시예에서, 박막(9)이 SiO2로 구성되지만, SiN을 사용하여 가능하다. 플라즈마 CVD법에 의해 만들어진 SiN 막의 형성 및 열처리를 조합하는 경우, 이 열처리로 인한 수소 탈착에 의해 양호한 핀 홀을 형성할 수 있다. 더욱이, 그 박막(9)은 절연막 이외에 바로 Ag/ZnO 적층막과 같은 도전막으로 구성되는 것이 가능하고, 이 경우에, 이 막을 태양 전지의 전극으로서 사용할 수 있다.
도 3a 내지 도 3f는 본 발명의 제 3 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법과, 기판의 반대측면으로부터 광이 입사되는 반도체 장치를 나타낸 것이다. 도 3a에서 SUS 기판(1)을 준비하고, 그 위에 비결정 실리콘층(4)을 도 3b에 도시된 것처럼 형성한다. 이 비결정 실리콘층(4)은 이하 설명된 기판(1)의 표면에 형성된 n-형 다결정 실리콘층 위에 형성되어 있다.
먼저, 압력 0.3 torr, 기판 온도 200℃ 및 13.56MHz의 조건하에 플라즈마 CVD법에 의해 랜덤하게 배향된 다결정 실리콘층(미도시됨)을 20nm두께로 형성한 후, 기판(1)에 H2, SiH4및 PH3의 혼합가스를 도입하였고, 그 위에 1.4㎛ 두께의 i-형 비결정 실리콘층(4)을 전자 빔 증착법에 의해 15nm/sec의 속도로 형성하였다.
여기서 알 수 있는 것은, 그 층(4)내에 수소 농도가 현재 0.1%이었다는 것이다. 또한, 50nm 두께의 상층부에 형성된 비결정 실리콘층(4)의 p-형 층은, H2, SiH4및 B2H6의 혼합가스로 형성되었다. 이 p-형 층의 형성은 압력 0.3torr, 기판 온도200℃ 및 45MHz의 조건하에서 수행하였다.
도 3c에 도시된 도면부호 3은, 비결정 실리콘층(4)의 상면에 점 형상으로 형성되고 분산된 금속 촉매를 나타낸다. 이 금속 촉매(3)는, 먼저 3Å 두께의 Ni막을 전자빔 증착법에 의해 비결정 실리콘층(4)의 상면에 형성하여서, 그 막을 20분 동안 가열온도 400℃에 의해 열처리하고 점 형상으로 분리하는 단계를 통하여 만들어진다.
도 3d는 상기한 적층 결과물을 열처리 하고, 특히 점 형상으로 상면에 위치한 금속 촉매(3)로부터 비결정 실리콘층(4)내에 Ni를 분산시킴과 아울러, 그 금속 촉매(3)로부터 성장하는 결정상(5)이 된 결과를 나타낸 것이다. 이때의 열처리는, 2분 동안 600℃에서 급속 열처리를 3번 반복하였다.
그 결정상(5)은 양호한 방위의 점 형상으로 위치한 각 금속 촉매(3)로부터 성장될 뿐만 아니라, 그 자신들간에 통합되고, 그 결과, 도 3e에 도시된 것처럼, 다결정 실리콘층(6)이 전체적으로 균일한 방위로 형성되었다. 대부분의 확산된 Ni은 기판(1) 위에 n-형 다결정층내에 통합되어 있고, 그 반대의 양은 i-형 다결정 실리콘층(6)에 남지 않게 된다.
도 3f에 도시된 도면부호 14는, 그 다결정 층(6)의 상면에 형성된 ITO로 이루어진 투명전극을 나타내고, 도면부호 15는, 그 전극(14)의 엣지에 형성된 Ti/Al 합성막(두께 : 20nm/1㎛)으로 이루어진 출력전극을 나타낸다. 태양 전지로서 이 반도체 장치의 성능을 검사한 결과로서, 도 1에 도시된 반도체 장치의 광전기 특성과 동일한 광전기 특성을 얻었다.
그 본 발명의 제 3 실시예에서, i-형 비결정 실리콘층을 전자빔 증착법에 의해 형성하였지만, 만약 그것이 불순물을 주입하는 방법이 아니라면, 플라즈마 CVD법, CVD법 및 그런 종류의 다른 법과 같은 다른 방법에 의해 그 형성은 가능하다. 또한, p-형 층을 i-형 비결정 실리콘층에 형성하지만, 그들을 일괄적으로 열처리하고, p-형 층(또는 n-형 층)을 i-형 비결정 실리콘층의 열처리 후에 형성할 수도 있다. 아울러, 본 발명의 본 실시예에서 비결정 실리콘층 바로 아래에 n-형 다결정 층을 형성하지만, 이 층을 열처리에 의해서 비결정 실리콘층으로 바꾸지 못하므로, 이에 따라, 예를 들면, 금속 촉매 및 비결정 실리콘층을 p-형 또는 n-형 다결정 층에 형성하여서 열처리하는 실시예는 가능하다.
본 발명의 제 1 내지 제 3 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법에 따라, 다결정 실리콘층(6)은 기판(1) 위에 형성된 비결정 실리콘층(4)의 하부 또는 상부에 대해 점 형상으로 금속 촉매(3)를 분산시켜서 그들을 열처리하여 성장하기 때문에, 이 성장된 다결정 실리콘층(6)은 전체적으로 균일한 형태로 방위를 가지므로, 고 광전기 성능을 갖는 우수한 결정성 반도체 장치를 제공할 수 있다.
또한, 그들은 공통 공정들을 가지므로 동일한 기판에 비결정 또는 다결정 재료의 TFT 소자를 형성할 수 있다. 또한, pn 다이오드의 형성이 가능하므로, 동일한 기판에 태양 전지와 회로소자를 갖는 합성 소자를 쉽게 생산할 수 있는 이점을 갖는다. 또한, 그것의 사용예로서, 가정용 전원공급 시스템의 전원 또는 전자 계산기 및 시계와 같은 휴대용 장치용 전원을 기대할 수 있다.
도 4a 및 4b는 본 발명의 제 4 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타내고, 그것의 대상은 기판의 측면으로부터 광이 입사되는 반도체 장치이다. 먼저, 투명전극에 볼록 및 오목부를 갖는 800nm 두께의 SnO2의 투명전극(2)을 형성한 후, 도 4a에 도시된 것처럼 투명 유리 기판(1)을 준비하고, 이 투명전극(2)의 표면에 H2, SiH4및 B2H6을 도입하고, 20nm 두께의 p-형 다결정 실리콘층(30)을 압력 0.5torr, 기판 온도 400℃ 및 RF 주파수 50MHz의 조건하에서 p-CVD법에 의해 형성한다.
여기서 알 수 있던 것은, 대부분 이 다결정 실리콘층(30)이 두께 방향의 면[111]에 배향되고, 수소의 0.1-5%가 그 조건에 따라 포함되지만, 그 방위는 특히 수소의 0.1-0.2%가 포함될 경우 좋았다는 것이다.
다음으로, 1nm 두께의 금속 촉매층(40)을 Ni의 증착에 의해 형성하였고, 그 위에 20nm 두께의 p-형 다결정 실리콘층(50)을 그 다결정 실리콘층(30)의 것들과 같은 조건하에서 형성하였다. 이 경우에, 다결정 실리콘층(30과 50)은, 기판의 측면으로부터의 광 입사 때문에 얇게 하는 것이 가능해지고, 그 총 두께는 총 약 8-100nm로 설정되는 것이 바람직하다.
도면부호 60은, 다결정 실리콘층(50)에 형성된 i-형(진성)의 비결정 실리콘층을 나타낸다. 이 층은, 다결정 실리콘층(50)의 표면에 H2및 SiH4의 혼합가스를 도입하여서 형성하고 압력 0.5torr, 기판 온도 420℃ 및 주파수 60MHz의 조건하에서 p-CVD법에 의해 형성하며, 2㎛ 두께를 갖는다. 이 비결정 실리콘층(60)이 포함하는 수소 농도는 대개의 경우 0.5-8%이다.
다음으로, 상기한 적층 대상을 질소 분위기에 넣고, 550℃에서 가열하고, Ni의 확산을 수행하였다. 금속 촉매(40)를 구성하는 Ni 구성요소는, 이 열처리에 의해 다결정 실리콘층(50)을 통해 비결정 실리콘층(60)내에 확산되고, 그 결과, 비결정 실리콘층(60)이 막의 두께 방향으로 배향된 양질의 다결정 실리콘층으로 변화된다.
도 4b에 도시된 도면부호 60'은, 열처리에 의해 다결정 실리콘층을 나타낸다. 여기서 알 수 있는 것은 이 다결정 실리콘층(60')이 양호한 결정 구조를 가진다는 것이고, 아울러 그것의 내부의 수소 농도가 0.1-2%로 감소되었다는 것이다. 금속 촉매가 다결정 실리콘층(60')의 표면으로 이동하므로 제거되는 것을 알 수 있었고, 또한 다결정 실리콘층(60')내의 Ni 구성요소가 대략 추적량만 남았다는 것을 알 수 있었다.
다결정 실리콘층(60')의 결정화가 양호하지 않으면, 이 경우에, Ni 원자는 그 층내의 결정 결함 위치에 남아 있고, 이 경우에도, 최대 농도는 단지 약 2×1017/cm-3이므로, 이러한 농도에서 Ni은 태양 전지의 특성에 관해 반대의 영향을 받지 않는다. 그 다결정 실리콘층이 좋은 결정 구조를 가지면 문제는 없다.
다음으로, H2, SiH4및 PH3의 혼합가스는, p-CVD법에 의해 압력 0.3torr, 기판 온도 200℃ 및 주파수 13.56MHz의 조건하에서 n-형 다결정 실리콘층(70)을 형성한 후, 그 다결정 실리콘층(60')의 표면에 도입되고, 증착법에 의해 Al 두께 1㎛의후면 전극(80)을 형성하여서, 소정의 결정성 실리콘 반도체 장치가 된다. 복수의 반도체 장치를 상술한 방법에 의해 얻은 반도체 장치의 투명 전극(2)과 후면 전극(80) 사이를 직렬로 연결하기 위한 방법에 의해 연결되는 경우, 각각의 반도체 장치가 갖는 각 전압을 합계하는 특성은 후자 부분의 연결에서도 얻어졌다.
주목해야 하는 것은, 본 발명의 제 4 실시예에서, 동일한 두께를 갖는 다결정 실리콘층 30과 50 사이에 금속 촉매층(40)의 형성 위치가 만들어지지만, 다결정 실리콘층 30과 50의 두께가 다르게 만들어지든 또는 그 다결정 실리콘층 30 바로 아래 또는 다결정 실리콘층 50 바로 위에 그 형성 위치가 만들어지든 간에 좋을 것이다. 비결정 실리콘층(60)에 가깝게 형성될 수록, 그 다결정 실리콘층(60')은 더 빠르게 밸생된다.
더욱이, 본 발명의 제 4 실시예에서, 그 층(70)은 다결정 실리콘으로 구성되지만, 비결정 실리콘으로 구성될 수도 있다. 이 층(70)의 최적 막 두께는, 결정화에 따라 10-100nm, 더욱 바람직하게는 30-60nm이다. 후면 전극(80)의 재료로서, 알루미늄 외에 은, 몰리브덴 또는 그전 종류의 다른 것이 바람직하게 적합하다.
도 5a 및 5b는 본 발명의 제 5 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타내고, 기판의 대향측면으로부터 광이 입사되는 방식으로 구성된 반도체 장치에 관한 것이다.
먼저, 도 5a는 절연막(90)으로서 SUS 기판(1) 위에 200nm 두께의 SiO2막을 형성한 후, 유연한 SUS 기판(1)을 준비하고, 이 절연막(90) 위에 두께 500nm의 년의 후면 전극(100)을 형성하였다.
다음으로, 이 후면 전극(100)의 표면에 H2, SiH4및 PH3의 혼합가스를 도입하고, p-CVD법에 의해 압력 0.3torr, 기판 온도 200℃ 및 주파수 80MHz의 조건하에서 두께 50nm의 n-형 결정성 실리콘층(110)을 형성하였다. 이 실리콘층(110)을 검사하였을 때, 다결정 구조가 두께 방향의 면[110]에 배향되어 있다는 것을 알 수 있었다.
그 후, 회전 도포하는 Ni 염수액에 의해 그 배향된 다결정 실리콘층(110) 위에 금속 촉매(40)를 형성하고 그것을 건조한 후, 실리콘 타겟 재료로부터의 스퍼터링에 의해 두께 5㎛의 i-형 비결정 실리콘층(60)을 형성하였다. 이 층(60)은 10nm/sec의 속도로 형성되었다. 또한, 그것의 수소 농도를 측정하였을 때, 그 결과는 0.1% 미만이었다.
다음으로, p-CVD법에 의해 압력 0.5torr, 기판 온도 400℃ 및 주파수 50MHz의 조건하에서 p-형 다결정 실리콘층(120)을 형성한 후, 비결정 실리콘층(60)의 표면에 H2, SiH4및 B2H6의 혼합가스를 도입하였고, 이를 1torr의 H2분위기에 넣고 30분 동안 550℃에서 열처리하여서 비결정 실리콘층(60)이 결정화된다.
도 5b에 도시된 도면부호 60'는, 상기한 방법에 의해 비결정 실리콘층(60)으로부터 결정화된 다결정 실리콘층을 나타낸다. 금속 촉매(40)를 구성하는 Ni은 다결정 실리콘층 60'을 통과하여 다결정 실리콘층 120내에 포함되었고, 그 결과 금속 촉매(40)가 제거되었다.
또한, 여기서 알 수 있는 것은, Ni이 거의 다결정 실리콘층 60'내 및 비결정실리콘층 60내에 남지 않고, 수소가 다결정 실리콘층 110 및 120와의 경계 인터페이스 근처 이외에 거의 남지 않으므로, 비결정 실리콘층 60의 결정화를 효율적으로 처리하였다. 더욱이, 양질의 그 층 60'의 결정 구조를 관찰하였다.
다음으로, 투명전극(20)으로서 이 다결정 실리콘층(60') 위에 70nm 두께의 ITO 막을 형성하였고, 또한 그 위에 Al 1㎛ 두께의 금속 전극(140)을 국부적으로 형성하여서, 소정의 결정성 실리콘형 반도체 장치를 구성한다.
여기서 알 수 있는 것은 도 4에 도시된 것과 유사한 전기적 특성을 갖는 것이고, 또한 여기서 알 수 있는 것은 면[110] 방위로 만들어진 이점으로서 그것의 표면에 천연 조직을 형성하고, 그것이 면[111] 방위의 경우와 다르다는 것이다.
도 6a 및 6b는, 본 발명의 제 6 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법을 나타내고, 비결정 실리콘층의 면[100] 및 표면측면에 배향된 다결정 실리콘층이 정렬된 예이다. 도 5에 도시된 경우와 같게, 기판의 대향측면으로부터 광이 주사된다. 도 6a에서, 도면부호 1은 유리 기판을 나타내고, 먼저 그 기판(1)의 표면에 후면 전극(150)으로서 Ti/Ag/Ti의 각 두께 50nm/1㎛/50nm의 혼합막을 형성하였다.
다음으로, 이 후면전극(150)의 표면에 H2, SiH4및 PH3를 도입하였고, p-CVD법에 의해 압력 0.3torr, 기판 온도 200℃ 및 주파수 13.56MHz의 조건하에서 50nm 두께의 n-형 미결정 실리콘층(160)을 형성하였다. 이 실리콘층(160)을 관찰하였을 때, 완전히 랜덤하게 배향된 미결정 구조를 얻었다.
그후, 15nm/sec의 속도에서 미결정 실리콘층(160) 위에 3㎛ 두께의 i-형 비결정 실리콘층(60)을 형성하였다. 그 결과 이 층(60)에 점유된 수소의 양을 측정하고 0.1% 미만이었다. 그후, 3Å 두께의 Ni인 금속 촉매층(40)을 전자빔 증착법에 의해 형성하였고, 또한, 그 위에 H2, Si2H6및 B2H6의 혼합가스를 도입하였고, p-CVD법에 의해 압력 0.5torr, 기판 온도 200℃ 및 주파수 50MHz의 조건하에서 15nm 두께의 p-형 다결정 실리콘층(170)을 형성하였다.
여기서 알 수 있는 것은, 이 다결정 실리콘층(170)은 적어도 표면 근처에 두께 방향의 면[100]에 배향되어 있다는 것이다. 다음으로, 이를 1torr의 H2분위기로 넣고, 600℃×2분/배수의 조건하에서 3번 급속 열처리를 수행하여서 비결정 실리콘층(60)을 결정화한다. 비결정 실리콘층(60)을 다결정화한 후, 금속 촉매층(40)을 구성하는 Ni 구성요소가 이 공정에서 비결정 실리콘층(60)을 통과하고, 대부분의 이들을 미결정 실리콘층(160)내로 포함하였다.
도 6b는 결정성 실리콘 반도체 장치로서 완성된 구조를 나타낸다. 투명전극(180)으로서 70nm 두께의 ITO 막을 형성하고, 그 위에 Ti/Al의 각 두께 20nm/1㎛의 금속 전극(190)을 국부적으로 형성하여서, 소정의 결정성 실리콘형 반도체 장치가 된다. 그 면[100]에 배향된 다결정 실리콘층(60')은 그 층에 매우 낮은 결함 밀도를 가졌으므로, 이 실시예에서 얻어진 결정성 실리콘 반도체 장치는 고 이동도를 나타내었다.
주목해야 하는 것은, 본 발명에 따른 결정성 실리콘 반도체 장치가, 예를 들면, 가정용 전원공급원의 전원 또는 전자 계산기, 시계 및 태양 전지와 같은 종류의 다른 것 등의 휴대용 장치의 전원으로 사용된다는 것이다.
상술한 것처럼, 본 발명의 제 4 내지 제 6 실시예의 결정성 실리콘 반도체 장치 및 그 제조방법에 따라, 소정 방위를 갖는 다결정 실리콘층(30, 50, 110, 170), 금속 촉매층(40) 및 소정 두께를 갖는 비결정 실리콘층(60)을 기판(1) 위에 형성하고, 그들을 열처리하여서, 그 비결정 실리콘층(60)을 배향하고 그 다결정 실리콘층(60')내로 결정화시키고, 고속에서 비결정 실리콘층의 형성에 의해 그 다결정 실리콘층의 효율적인 형성을 수행할 수 있으므로, 저비용의 결정성 실리콘 반도체 장치를 형성할 수 있다.
완벽하고 명백한 개시를 위해 특정 실시예에 대하여 본 발명을 설명하였지만, 본 청구범위는 이와 같이 한정되는 것이 아니라 여기에 기재된 기본 기술내에 정당하게 속하는 당업자에게 일어날 수도 있는 모든 변형 및 다른 구성을 포함하는 것으로 구성되어 있다.
이상과 같은 본 발명은, 다결정 실리콘층을 태양 전지에 적합한 전체 영역 위에 균일한 형태로 배향할 수 있고, 다결정 실리콘층을 값싼 기판에 효율적으로 형성할 수 있어 비용면에서 이롭고, 고속에서 비결정 실리콘층의 형성에 의해 다결정 실리콘층의 효율적인 형성을 수행할 수 있으므로 저비용의 결정성 실리콘 반도체 장치를 형성할 수 있는 효과가 있다.

Claims (36)

  1. 기판과, 금속 촉매에 직면하여 상기 기판에 형성된 비결정 실리콘층을 열처리하여서 형성된 다결정 실리콘층을 포함하되,
    상기 다결정 실리콘층이 비결정 실리콘층의 상부 또는 하부에서 점 형상으로 분산된 상기 금속 촉매에 직면하여 상기 비결정 실리콘층을 열처리하여서 성장된 다결정 실리콘층으로 구성된 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  2. 제 1 항에 있어서,
    상기 다결정 실리콘층은, 그 양측면에 전기적으로 도전형이 다른 비 단일 결정성 실리콘층을 갖는 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  3. 제 2 항에 있어서,
    상기 다결정 실리콘층은 거의 진성의 다결정 실리콘으로 구성된 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  4. 제 1 항에 있어서,
    상기 다결정 실리콘층은, 0.6㎛와 같거나 그 이상의 두께를 갖는 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  5. 기판 위에 소정 방위로 형성된 하나의 전기적 도전형의 다결정 실리콘층과,
    상기 하나의 전기적 도전형의 다결정 실리콘층을 살포 입자층으로서 만들어서 상기 하나의 전기적 도전형의 다결정 실리콘층 위에 형성된 거의 진성 비결정 실리콘층의 결정화에 의해 소정 방위로 형성되는 거의 진성 다결정 실리콘층을 구비한 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  6. 기판 위에 소정 방위로 형성된 하나의 전기적 도전형의 다결정 실리콘층과,
    상기 하나의 전기적 도전형의 다결정 실리콘층을 살포 입자층으로서 만들어서 상기 하나의 전기적 도전형의 다결정 실리콘층 위에 형성된 거의 진성 비결정 실리콘층의 결정화에 의해 소정 방위로 형성되는 거의 진성 다결정 실리콘층과,
    상기 결정화에 의해 형성된 다결정 실리콘층 위에 형성된 다른 전기적 도전형의 비단일 결정성 실리콘층을 구비한 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  7. 제 6 항에 있어서,
    상기 하나의 전기적 도전형 결정성 실리콘층은, 주로 면[111], 면[110] 또는 면[100]에 배향된 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  8. 제 6 항에 있어서,
    상기 거의 진성 다결정 실리콘층은, 그 표면 또는 그 후면에 상기 하나의 전기적 도전형 다결정 실리콘층내에 형성된 금속 촉매층에 직면하여 상기 거의 진성 비결정 실리콘층을 열처리하여서 형성된 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  9. 제 6 항에 있어서,
    상기 거의 진성 비결정 실리콘층은, 기껏해야 0.3%와 동일하거나 그 미만의 수소를 포함하는 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  10. 제 6 항에 있어서,
    상기 거의 진성 다결정 실리콘층은 그 두께 방향으로 방위를 갖는 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  11. 제 6 항에 있어서,
    상기 하나의 전기적 도전형 다결정 실리콘층과 상기 다른 전기적 도전형 비 단일 결정성 실리콘층은, 서로 다른 전기 도전형인 것을 특징으로 하는 결정성 실리콘 반도체 장치.
  12. 제 6 항에 있어서,
    상기 하나의 전기적 도전형 다결정 실리콘층과 상기 다른 전기적 도전형 비 단일 결정성 실리콘층은, 0.1%와 같거나 그 이상의 수소를 포함한 것을 특징으로 하는 실리콘 결정성 반도체 장치.
  13. 기판 위에 소정 두께의 다결정 실리콘층을 형성한 결정성 실리콘 반도체 장치를 제조하되,
    상기 기판 위에 점 형상으로 분산된 금속 촉매 위에 소정 두께의 비결정 실리콘층을 형성하는 단계와,
    상기 소정 두께의 비결정 실리콘층에 대해 열처리를 수행하여서 상기 소정 두께의 비결정 실리콘층을 다결정 실리콘층으로 결정화시키는 단계를 포함하는 제조방법.
  14. 제 13 항에 있어서,
    상기 점 형상으로 분산된 금속 촉매는, 상기 기판 위에 형성된 다수의 오목부내에 상기 금속 촉매를 위치시켜서 형성하는 것을 특징으로 하는 제조방법.
  15. 제 14 항에 있어서,
    상기 기판 위에 형성된 상기 다수의 오목부는, 단면을 V 형으로 형성하는 것을 특징으로 하는 제조방법.
  16. 제 13 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 상기 금속 촉매를 첨부하고 덮어서 상기 기판 위에 형성된 다수의 볼록부 위에 형성하는 것을 특징으로 하는 제조방법.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 기판 위에 형성된 다수의 오목부 또는 볼록부는 상기 기판 위에 형성된 투명전극에 형성하는 것을 특징으로 하는 제조방법.
  18. 제 13 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 막이 핀 홀을 갖고 점 형상으로 상기 핀 홀로부터 상기 금속 촉매의 상기 막을 노출시키면서 상기 기판의 상면을 덮도록 형성된 금속 촉매의 막을 덮어서 형성하는 것을 특징으로 하는 제조방법.
  19. 제 18 항에 있어서,
    상기 핀 홀은, 타원형, 정사각형 또는 직사각형과 같은 비 원형으로 형성하는 것을 특징으로 하는 제조방법.
  20. 제 13 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 상기 기판 위에 형성된 금속 촉매의 상기 막을 열처리하여 분리하여서 형성하는 것을 특징으로 하는 제조방법.
  21. 제 13 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 그것의 전체 영역이 상기 비결정 실리콘층의 하면 영역의 0.1-50%를 차지하도록 형성하는 것을 특징으로 하는 제조방법.
  22. 제 13 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 니켈, 철, 코발트, 플래티늄, 구리, 금 또는 이들 구성요소를 포함하는 합성물에서 선택하는 것을 특징으로 하는 제조방법.
  23. 소정 두께의 다결정 실리콘층을 기판 위에 형성한 결정성 실리콘 반도체 장치를 제조하되,
    상기 기판 위에 형성된 소정 두께의 비결정 실리콘층에 점 형상으로 분산된 금속 촉매를 형성하는 단계와,
    소정 두께의 상기 비결정 실리콘층에 대해 열처리를 수행하여서 소정 두께의 상기 비결정 실리콘층을 다결정 실리콘층으로 결정화시키는 단계를 포함하는 것을 특징으로 하는 제조방법.
  24. 제 23 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 상기 비결정 실리콘층 위에 형성된 금속 촉매의 막을 열처리하고 분리하여서 형성하는 것을 특징으로 하는 제조방법.
  25. 제 23 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 그것의 전체 영역이 상기 비결정 실리콘층의 상면 영역의 0.1-50%를 차지하도록 형성하는 것을 특징으로 하는 제조방법.
  26. 제 23 항에 있어서,
    점 형상으로 분산된 상기 금속 촉매는, 니켈, 철, 코발트, 플래티늄, 구리, 금 또는 이들 구성요소를 포함하는 합성물에서 선택하는 것을 특징으로 하는 제조방법.
  27. 소정 두께의 다결정 실리콘층을 기판 위에 형성한 결정성 실리콘 반도체 장치를 제조하되,
    면[111], 면[110] 또는 면[100] 중 어느 하나에 배향된 다결정 실리콘층, 금속 촉매층 및 비결정 실리콘층을 형성하는 단계와,
    소정 두께의 상기 비결정 실리콘층에 대해 열처리를 수행하여서 소정 두께의 상기 비결정 실리콘층을 방위를 갖는 다결정 실리콘층으로 결정화시키는 단계를 포함하는 것을 특징으로 하는 제조방법.
  28. 제 27 항에 있어서,
    상기 금속 촉매는, 상기 면들 중 어느 하나에 배향된 다결정 실리콘층의 내부에 형성하는 것을 특징으로 하는 제조방법.
  29. 제 27 항에 있어서,
    상기 금속 촉매는, 그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층과 소정 두께의 상기 비결정 실리콘층 사이에 형성하는 것을 특징으로 하는 제조방법.
  30. 제 27 항에 있어서,
    상기 금속 촉매는, 그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층의 상기 기판 측면에 형성하는 것을 특징으로 하는 제조방법.
  31. 제 27 항에 있어서,
    상기 금속 촉매는, 니켈, 철, 코발트, 플래티늄, 구리 또는 금에서 선택하는 것을 특징으로 하는 제조방법.
  32. 제 27 항에 있어서,
    그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층은, 소정 두께의 상기 비결정 실리콘층의 기판 측면에 형성하는 것을 특징으로 하는 제조방법.
  33. 제 27 항에 있어서,
    그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층은, 소정 두께의 상기 비결정 실리콘층의 표면의 측면에 형성하는 것을 특징으로 하는 제조방법.
  34. 제 27 항에 있어서,
    소정 두께의 상기 비결정 실리콘층은, 양면에 그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층을 포함하는 실리콘층과 함께 형성하는 것을 특징으로 하는 제조방법.
  35. 제 34 항에 있어서,
    상기 실리콘층 중의 하나는, p-형 다결정 실리콘층이고, 나머지는 n-형 다결정 실리콘층인 것을 특징으로 하는 제조방법.
  36. 제 34 항에 있어서,
    상기 실리콘층은, 그 면들 중 어느 하나에 배향된 상기 다결정 실리콘층이 아닌 일 측면의 미결정 또는 비결정 실리콘층인 것을 특징으로 하는 제조방법.
KR10-2001-0006078A 2000-02-09 2001-02-08 결정실리콘 반도체장치 및 그 장치의 제조방법 KR100450595B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000031665A JP2001223162A (ja) 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法
JP2000-031665 2000-02-09
JP2000-145069 2000-05-17
JP2000145069A JP2001326177A (ja) 2000-05-17 2000-05-17 結晶シリコン半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20010078788A true KR20010078788A (ko) 2001-08-21
KR100450595B1 KR100450595B1 (ko) 2004-09-30

Family

ID=26585093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006078A KR100450595B1 (ko) 2000-02-09 2001-02-08 결정실리콘 반도체장치 및 그 장치의 제조방법

Country Status (4)

Country Link
US (1) US6777714B2 (ko)
KR (1) KR100450595B1 (ko)
CN (1) CN1218363C (ko)
DE (1) DE10105986A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240984B2 (ja) * 2002-10-08 2009-03-18 三洋電機株式会社 光電変換装置
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US8008137B2 (en) * 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
GB2494565B (en) * 2010-05-31 2014-04-09 Ibm Producing a mono-crystalline sheet
US8946062B2 (en) 2012-11-21 2015-02-03 Guardian Industries Corp. Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same
US8877633B2 (en) * 2013-03-28 2014-11-04 Globalfoundries Inc. Methods of forming a barrier system containing an alloy of metals introduced into the barrier system, and an integrated circuit product containing such a barrier system
CN106548926B (zh) * 2016-10-27 2018-04-10 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN114864529B (zh) * 2022-05-18 2024-07-19 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160174A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Thin film solar battery
JP2596547B2 (ja) * 1987-01-26 1997-04-02 キヤノン株式会社 太陽電池及びその製造方法
US5094697A (en) * 1989-06-16 1992-03-10 Canon Kabushiki Kaisha Photovoltaic device and method for producing the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW295703B (ko) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US7749873B2 (en) 2005-12-13 2010-07-06 Samsung Mobile Display Co., Ltd. Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Also Published As

Publication number Publication date
CN1311524A (zh) 2001-09-05
US6777714B2 (en) 2004-08-17
DE10105986A1 (de) 2001-09-06
US20020005519A1 (en) 2002-01-17
KR100450595B1 (ko) 2004-09-30
CN1218363C (zh) 2005-09-07

Similar Documents

Publication Publication Date Title
KR102100909B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
US5961743A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
KR100450595B1 (ko) 결정실리콘 반도체장치 및 그 장치의 제조방법
US5155051A (en) Method of manufacturing photovoltaic device
JPH04233772A (ja) 黄銅鉱太陽電池の製造方法
KR100224553B1 (ko) 솔라 셀 및 이의 제조 방법
US7202143B1 (en) Low temperature production of large-grain polycrystalline semiconductors
US20040118337A1 (en) Method for growing silicon film, method for manufacturing solar cell, semiconductor substrate, and solar cell
CN102804392A (zh) 半导体光学检测器结构
KR20010094962A (ko) 박막 트랜지스터용 자기 도핑 옴접촉부 형성 방법
CN115188837B (zh) 一种背接触太阳能电池及制备方法、电池组件
US6815788B2 (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
CN114335228B (zh) 异质结太阳电池、其制备方法及发电装置
JP3869189B2 (ja) 薄膜トランジスタの作製方法
KR100961757B1 (ko) 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
US6703289B2 (en) Method for forming crystalline silicon layer and crystalline silicon semiconductor device
JP3059337B2 (ja) 半導体装置およびその製造方法
KR20030017202A (ko) 결정 실리콘 박막 반도체 장치, 결정 실리콘 박막광기전력 소자 및 결정 실리콘 박막 반도체 장치의 제조방법
JP4314716B2 (ja) 結晶シリコン薄膜光起電力素子
JP3408618B2 (ja) 太陽電池の製造方法
KR101050878B1 (ko) 실리콘 박막 태양전지 및 그 제조방법
US20080308144A1 (en) Integrated thin-layer photovoltaic module
KR100470021B1 (ko) 실리콘 결정화 방법과 박막트랜지스터 제조방법
JP2001223162A (ja) 結晶シリコン半導体装置およびその製造方法
JP2004327578A (ja) 結晶薄膜半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee