CN1311524A - 结晶硅半导体器件及其制造方法 - Google Patents

结晶硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN1311524A
CN1311524A CN01116283A CN01116283A CN1311524A CN 1311524 A CN1311524 A CN 1311524A CN 01116283 A CN01116283 A CN 01116283A CN 01116283 A CN01116283 A CN 01116283A CN 1311524 A CN1311524 A CN 1311524A
Authority
CN
China
Prior art keywords
semiconductor device
layer
polysilicon layer
crystal silicon
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116283A
Other languages
English (en)
Other versions
CN1218363C (zh
Inventor
村松信一
皆川康
冈史人
高桥进
矢泽义昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000031665A external-priority patent/JP2001223162A/ja
Priority claimed from JP2000145069A external-priority patent/JP2001326177A/ja
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN1311524A publication Critical patent/CN1311524A/zh
Application granted granted Critical
Publication of CN1218363C publication Critical patent/CN1218363C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

衬底1上形成凹凸部分,非晶硅层4形成在按点形分散设在凹凸部分的凹坑部分中的金属催化剂3上,从金属催化剂3生长有各个取向的晶相5,晶相5经连续热处理而相互聚集并形成多晶硅层6。结晶硅半导体器件及其制造方法有价格优势,能有效形成用于半导体器件的有预定厚度的多晶硅层。而且,衬底1上顺序形成按面(111)取向的多晶硅层30,Ni构成的金属催化剂40,多晶硅层50。其上形成预定厚度的非晶硅层60之后,进行热处理,Ni元素从金属催化剂层40扩散进非晶硅层60中,使非晶硅层60结晶成多晶硅层60’。

Description

结晶硅半导体器件及其制造方法
本发明涉及结晶硅半导体器件及其制造方法，具体涉及有按一致的方式完全取向的多晶硅层的结晶半导体器件及其制造方法，或者，涉及其中能有效形成多晶硅层的结晶硅半导体器件及其制造方法。
半导体器件，其中，多晶硅在玻璃衬底或已知的适合于做太阳能电池的电池材料的衬底上生长。由于该半导体器件不要求硅衬底是大面积和高质量的，因而，能大大降低成本。但是，现在为了得到高质量的半导体器件，必须用耐热的石英板作衬底，由于石英板价格昂贵，它就不具价格优势。
为了解决该问题，提出了一种方法，其中，用激光退火熔化在衬底上形成非晶硅膜并使它结晶，并形成多晶硅层。该方法已公开在K Yamamoto等，IEEEFirst World Conference on Photovoltaic Energy Conversion(1994,in Hawaii),PP.1575-1578中。按该方法，由于能抑制衬底温度升高，文章所述内容指出，可用低价衬底。
但是，按该方法，由于要用许多时间来形成结晶底膜和多晶硅层，特别是多晶硅层的生长速度特别慢，这就造成需要大的成本费用，同时，还有硅原材料的更大的使用损耗比例造成经济上的大量费用。因此总成本仍然昂贵。
R.C.Cammarata等.,J.Mater.Res.,Vol.5,No.10(1990)P.2133-2138提出了另一种生长多晶硅层的有利方法，让非晶硅与金属催化剂接触并对它加热，使非晶硅多晶化。
它表明，按该方法，可在低温下高速形成多晶硅膜。特别是，例如，引入微量的Ni金属并对它加热，能在较低的温度下结晶。
之后，按该方法，正如TFT元件那样，如果薄膜的厚度在100nm数量级，L.K.Lam等，Appl.Pys.Lett.Vol.74,No.13(1999)PP.1866-1868，断定在面内方向结晶生长继续几微米。因此，能得到在面内方向取向极好的高质量结晶。而且，日本特许公开No.6244104也提出了用该取向生长的方法，该方法中，在靠近TFT元件位置的地方选择设置金属催化剂，并进行热处理，使非晶硅结晶，并企图用形成带晶粒的元件来得到高性能。
但是，按这里所给出的常规方法，由于这些方法中的任何一种方法对要结晶的面积有限制，因此，它不能用于制造用作太阳能电池的半导体器件。
太阳能电池中用的半导体器件中，尽管要求硅膜的厚度约1μm，由于要求膜中要能有效地吸收光，若用这种厚膜，用常规方法进行结晶的面积只有100μm2数量级。即使在适合于太阳能电池的面积的非晶硅层的整个表面上形成金属催化物，并对它热处理，这样得到的硅层仅表明分叉的非均质的枝状生长，因此，不可能得到均匀结晶的高质量硅层。
因此，本发明的第1个目的是，提供结晶硅半导体器件及其制造方法，该结晶半导体器件有在适合于太阳能电池的整个面积上按均匀方式取向的多晶硅层，通过用金属催化剂生长半导体器件中的多晶硅层。
本发明的第2个目的是，提供有价格优势的结晶硅半导体器件及其制造方法，其中，在廉价的衬底上能有效地形成有预定厚度的多晶硅层。
为达到上述的第1个目的，本发明提供一种结晶硅半导体器件，其特征是，它包括：衬底，和通过设在衬底上的非晶硅层和在金属催化剂存在时的热处理而形成的多晶硅层，多晶硅层由通过在以点形分散在非晶硅层的下部或上部的金属催化剂存在下热处理非晶硅层而生长成的多晶硅层组成。
而且，为了达到上述的第1个目的，在结晶硅半导体器件的制造方法中，在衬底上形成预定厚度的多晶硅层。本发明提供的结晶硅半导体器件的制造方法，其特征是，在衬底上点形分散的金属催化剂上形成预定厚度的非晶硅层，对预定厚度的非晶硅层热处理使它结晶化成多晶硅层。
而且，为达到上述第1个目的，制造结晶硅半导体的方法中，在衬底上形成预定厚度的多晶硅层。本发明提供一种制造结晶硅半导体器件的制造方法，其特征是，金属催化剂以点形分散在衬底上形成的有预定厚度的非晶硅层上，对有预定厚度的非晶硅层进行热处理，使有预定厚度的非晶硅层结晶化成多晶硅层。
大多数情况下，上述的非晶硅层由本征型(i-型)硅构成，用该方法生长的多晶硅层也基本上由本征型硅构成。而且，在该多晶硅层的两个表面上通常形成不同导电类型的n-型和p型非晶硅层。为保证光吸收特性，要求形成厚度在0.6μm以上的多晶硅层。
上述的制造方法中，让金属催化剂以点形分散在衬底上的方式是，在衬底表面上设置凹坑部分，并容易地使金属催化剂位于该凹坑部分中。具体方法是，把金属催化剂的盐溶液加到设有凹坑部分的衬底表面上并对它干燥处理，以保证厚膜状态的金属催化剂留在凹坑部分中。凹坑部分的横截面最好是V形。而且，该方法中，衬底表面上形成凹坑，而且，金属催化剂还最好覆盖凹坑部分，大多数情况下，衬底上设有凹凸形透明电极，这些凹凸部分是由透明电极的凹凸部分构成的。
被金属催化剂膜覆盖的衬底上可以形成其它膜，在该膜上形成针孔，使金属催化剂从针孔中露出，完成点形金属催化剂的分散，以此代替在衬底上形成凹凸部分。这种情况下针孔的形状最好不要是圆形，而是椭圆形，方形或矩形，形成非圆形的针孔的情况下，能提高要生长的多晶硅的取向性。不要拒绝形成圆形针孔，通过选择膜形成条件或激光束加工条件等，很容易对金属催化剂上的其它膜形成针孔。
按点形分散金属催化剂的另一种方法是，对衬底上形成的金属催化剂薄膜进行热处理，使金属催化剂膜聚集，也能制成由聚集部分构成的点形分散区。
点形分散的金属催化剂不限于形成在衬底上。金属催化剂可分散在衬底上形成的非晶硅层的上部。使金属催化剂点形分散在非晶硅层上部的方法是，最好用上述的热处理方法使金属催化剂膜聚集。
本发明的制造方法中，金属催化剂最好以点形分散在非晶硅层的下部或上部，为了使多晶硅层的生长能满足下限要求，使金属催化剂有最大限度的分散作用，因此，金属催化剂应占非晶硅层的下部或上部面积的0.1％至50％。要注意，点形是指金属形成状态可以是小点形，也可以是分散成片状。总的说来，它由与非晶硅层的关系确定，对它的大小没有限制。
最好在氮气环境中，真空中、氢气，氩(Ar)气或卤素和类似环境中对由非晶硅层生长多晶硅层进行热处理。尽管热处理通常是在某个温度下进行的，例如，在氢环境中在约400℃热处理，使膜中的含氢量少于1％，最好是少于0.3％后，在预定的热处理温度进行热处理，但是热处理按分段式进行的情况下，能使多晶硅层更好地取向。
金属催化剂的组分最好选自：Ni,Fe,Co,Pt,Cu,Au或包含它们的化合物例如合金等。衬底组分可用透明材料，如玻璃、陶瓷、兰宝石、石英等，或者，金属材料，如SUS、Al、W，金属硅等。在金属衬底，如SUS衬底的表面上形成细的凹凸部分，能产生光散射作用，由此，能增大短路电流。
为达到上述的第2个目的，本发明提供一种结晶硅半导体器件，其特征是，它包括：在衬底上形成的有预定取向的一种导电类型的多晶硅层，用一种导电类型的多晶硅层作籽晶层，使在有一种导电类型的多晶硅层上形成的基本上是本征型的非晶硅层结晶，在结晶基础上形成的有预定取向的基本上是本征的多晶硅层。
而且，为了达到上述的第2个目的，本发明提供一种结晶硅半导体器件，其特征是，它包括在衬底上形成的有预定取向的一种导电类型的多晶硅层，用一种导电类型的多晶硅层作籽晶层，使在一种导电类型的多晶硅层上形成的基本上是本征型的非晶硅层结晶，在结晶基础上形成的有预定取向的基本上是本征型的多晶硅层，和在结晶基础上形成的多晶硅层上形成的另一种导电类型的非单晶硅层(non single crystalline silicon layer)。
此外，为达到上述的第2个目的，制造结晶硅半导体器件的方法中，在衬底上形成预定厚度的多晶硅层，本发明提供的结晶硅半导体器件的制造方法，其特征是，多晶硅层按面(111)、面(110)和面(100)中的任一面取向，在衬底上形成金属催化剂层和预定厚度的非晶硅层，对预定厚度的非晶硅层热处理，使预定厚度的非晶硅层结晶成取向的多晶硅层。
如上所述，由于本发明用金属催化剂和热处理使非晶硅结晶成多晶硅，本发明有常规方法中不具备的低价格特征。具体说，非晶硅能高速生长，而不必考虑膜的性质，因此，如果淀积非晶硅并使它结晶，就能用比常规方法快得多的速度形成预定厚度的多晶硅层。
即使考虑形成按任一取向而取向的(以下简称为取向)多晶硅层和金属催化剂层所需的时间和热处理所需的时间，与常规方法比，要短得多，因此能降低成本。而且，由于加工时间更短，它也有利于降低原材料消耗。
促进非晶硅结晶的金属催化剂层的形成位置，最好是在取向的多晶硅层内部的任何位置，取向的多晶硅层与非晶硅层之间、或者，在与非晶硅层接触的取向的多晶硅层的背面上。金属催化剂层的组分最好选自：Ni,Fe,Co,Pt,Cu或Au，以便非晶硅层有效结晶。
关于取向的多晶硅层和非晶硅层之间的位置关系，无论是前者相对于后者位于衬底一侧，或者，前者相对于后者位于表面一侧，均可以，无论它们中的哪种情况，非晶硅都能在良好的取向情况下多晶化。在非晶硅层的上表面和下表面上形成多晶硅层。实际上，它们中的一层是p-型层而另一层是n-型层。而且，这种情况下，可能用微晶或非晶硅薄膜不在取向的多晶硅层的一侧上构成硅层。
在取向的多晶硅层中形成金属催化剂层的方法，可用离子注入法或等离子体掺杂法。而且，可以通过在多层多晶硅层之间的经金属催化剂薄膜的媒介作用把金属催化剂层形成在多晶硅层中。汽相淀积法，金属盐溶液旋涂法等都能用作在取向的多晶硅层表面上形成金属催化剂层的方法。
热处理过程中，金属催化剂在非晶硅层中按厚度方向从一边移到另一边，在该移动过程中使非晶硅结晶成多晶硅。因此，只需微量的金属催化剂就足够了，形成的薄膜的厚度通常为几埃数量级。
用汽相淀积法，P-CVD法，CVC法，溅射法等形成非晶硅层。用作为半导体器件的吸光所必须的厚度来决定它的厚度。大多数情况下，厚度范围设为500nm至10μm。但是，厚度也可以是50μm数量级。
热处理温度应设为450℃-700℃,500-600℃更好。而且，可按一步进行热处理，也可例如按两步进行热处理，第1步在H2环境中在400℃左右预热把膜层中的含氢量减少到1％，最好是0.3％，第2步加热到上述的温度。热处理的环境最好是H2、N2、Ar、卤素或真空。
衬底的组分，是与入射到半导体器件的光的方向有关的各种组分。利用来自衬底一侧的入射光的情况下，用透明玻璃，透明陶瓷，石英、兰宝石或类似物。入射光来自反面的情况下，用SUS,Al,W或者用金属板，如金属硅等。金属衬底表面上可以形成凹凸，从而由入射光在衬底表面上散射而增大短路电流。
结合附图将更详细地说明发明。
图1A至图1G是按本发明第1实施例的结晶硅半导体器件及其制造方法的示意图。其中，图1A至图1F是它的制造工艺图；图1G是多晶硅层的生长机理图。
图2A至2G是按本发明第2实施例的结晶硅半导体器件的制造工艺图；
图3A至3F是按本发明第3实施例的结晶硅半导体器件的制造工艺图；
图4A和4B示出按本发明第4实施例的结晶硅半导体器件及其制造方法。
图4A是热处理之前的半导体器件的结构图，图4B是半导体器件完成后的结构图；
图5A和5B是按本发明第5实施例的结晶硅半导体器件及其制造方法的示意图，图5A是热处理前的半导体器件的结构图；图5B是半导体器件完成后的结构图；
图6A和6B是按本发明第6实施例的结晶半导体器件及其制造方法的示意图，图6A是热处理前的半导体器件结构图；图6B是半导体器件完成后的结构图。
图1A至1G示出按本发明第1实施例的结晶硅半导体器件及其制造方法。它是光从衬底一侧入射的半导体器件的实例。首先，图1A中，制备透明玻璃衬底1，透明玻璃衬底1上形成厚1μm的结晶化的SnO2构成的凹凸形透明电极2。凹凸部分的大小为1约μm。
之后，在该透明电极2上施加镍的乙酸盐溶液，并使它干燥，图1B示出了制成品，透明电极2表面上的凹凸部分的凹形部分中分散点形金属催化剂3。
如上所述，除按点形分散的金属催化剂3之外，图1C中的数字还指出了用等离子CVD法生长的2μm厚的非晶硅层。
对于该硅层4来说，衬底1一侧的50nm厚的部分是由H2,SiH4,B2H6的混合气体构成以成p-型，它的1.9μm厚的上部是由H2和SiH4的混合气体构成以成i-型，以及50nm厚的顶层部分是由H2、SiH4和PH3的混合气体构成以成n型，以上结构构成该硅层。在0.3乇的压力，衬底温度为200℃和RF频率为80MHz的条件下生长这些层中的任何一层。
图1D示出以上构成的叠层体在热处理期间的一个阶段。在N2环境中在550℃热处理10分钟，使按点形分散的金属催化剂3中的镍(Ni)按厚度方向扩散，并导致从金属催化剂3部分生长出结晶相5，非晶硅层4中扩散的Ni聚集到硅层4表面的顶上。
继续热处理，结晶相5继续生长，并相互聚集，形多晶硅层6，如图1E所示。形成该多晶硅层6时，分析它的晶体生长状况，之后，证明，晶体生长是完全按均匀方式按面(111)取向。
图1F示出在多晶硅层6的表面上淀积的1μm厚的Al电极7构成的作为太阳能电池的半导体器件。当按已知的连接方法连接多个半导体器件时，本半导体器件的电极2和电极7串联，还与后面的部分连接，其特征是，每个半导体所保持的每个电压能聚积在一起，证明，作为太阳能电池它有优异的性能。
图1G示出多晶硅层6的生长机理。该图1G中，8指示透明电极2的一个凹坑部分，凹坑的截面是V形。凹坑8的底部有金属催化剂3，它的上部被非晶硅层4覆盖。这种状态中，对非晶硅层4热处理时，金属催化剂3产生的Ni扩散到非晶硅层4内，并生出结晶相5。晶相5生长成使它有按硅层4的厚度方向按面(111)取向的晶体结构。它还与从另一凹坑8生长的晶相5连接，并相互聚集，由此，生成多晶硅层6，如图1E和1F所示。
尽管上述生长的多晶硅层6证明硅层中含氢量为0.1％至5％，在氢浓度为0.1％-2％的范围内它的取向性很好。而且，使Ni移到多晶硅层6的上表面能消除原位于非晶硅层4的下部的Ni，因此能制成高质量的i型多晶硅层6。多晶硅层6中剩余的Ni浓度最多为2×1017/cm3数量级。该剂量的Ni不会对太阳能电池的特性造成负面影响。
注意，第1实施例中，热处理方法分两步时，是在H2环境中在400℃热处理非晶硅层4，然后，在550℃进行热处理，能制成取向好的多晶硅层。
第1实施例的情况下，非晶材料构成的非晶硅层4的形成过程中，它的下部位置形成n型层，但是，无论它是用粒径为0.05μm数量级的微晶构成，还是由粒径为0.1μm数量级的多晶构成，都好。而且，它最合适的厚度范围是10至100nm，特别是30至60nm。电极7的构成组分除Al之外还能用Ag,Mo等。
图2A至2G示出按本发明第2实施例的结晶硅半导体器件及其制造方法，它是光从衬底的反面入射的半导体器件实例。
图2A中，首先制备SUS衬底1，衬底1上形成Ni层3a，如图2B所示，用溅射法形成10nm厚的Ni层3a，随后在它上面形成SiO2薄膜9，如图2C所示。
SiO2薄膜9中，根据它的膜形成条件形成针孔10，由于SiO2与非晶硅层的反应率较小，因此选择它，这样制成的结构示于图2C中，Ni层3a从针孔10露出，由此形成点形分散的金属催化剂3。
图2D示出用等离子CVD法在衬底1上形成非晶硅层4的状态。形成的该非晶硅4的厚度是3μm，它的最下面的50nm的部分是由H2,SiH4，和PH3的混合气体构成以成n型，它的2.9μm厚的上部是H2,SiH2和微量的PH3构成以成n型，而且，50nm厚的顶层部分是H2、SiH4和B2H6构成以成p型，在0.3乇的压力，衬底温度为200℃和60MHz的射频频率的条件下生成这些膜层中的任何一层。
图2E示出非晶硅4的热处理结果。在N2气中在500℃热处理60分钟。由此产生从针孔10中露出的点形金属催化剂3中来的Ni按非晶硅层4的厚度方向扩散，而且从针孔10的部分生长结晶相5。连续热处理使结晶相5继续生长，最后，它们相互聚集成预定的多晶硅层6，如图2F所示。注意，与图1所示情况相同，多晶硅层6中没有保留有反作用剂量的扩散的Ni。
检验从上述步骤制成的多晶硅层6的结晶化情况，证明，它是按均匀方式完全按面(110)取向。随后，如图2G所示，多晶硅层6的上表面上形成的用ITO(氧化铟锡)构成的70nm厚的透明电极11，和在电极11的外周边缘处形成的Ag输出电极12，构成预定的半导体器件。测试该半导体器件的太阳能电池的光电特性，结果表明，与图1所示的半导体器件的特性相同。
注意，本发明的第2实施例中，尽管薄膜9用SiO2构成，但它也能用SiN构成。如果用等离子CVD法形成SiN膜，并结合热处理，在热处理中通过解吸H2能形成好的针孔。而且，除了用绝缘膜构成薄膜9之外，也能用如Ag/ZnO叠层膜这种导电膜构成薄膜9，这种情况下，该薄膜可用作太阳能电池的电极。
图3A至3F示出按本发明第3实施例的结晶硅半导体器件及其制造方法。半导体器件中光是从衬底的反面入射。图3A中，制备SUS衬底1，衬底上形成非晶硅层4。如图3B所示。衬底1表面上设置的n-型多晶硅层上形成非晶硅层4，如下所述。
首先，H2、SiH4和PH3的混合气体引入衬底1上，在压力为0.3乇、衬底温度为200℃，和13.56MHz的频率的条件下，用等离子CVD法淀积20nm厚的任意取向的n型多晶硅层(没画)后，在它上面按15nm/秒的速率用电子束淀积法形成1.4μm厚的i型非晶硅层4。
证明膜层4中的氢浓度在此时为0.1％。而且，形成非晶硅层4，在50nm厚的顶层部分中用H2、Si2H6和B2H6的混合气形成p-型层。在压力为0.3乇，衬底为200℃，频率为45MHz的条件下形成该p型层。
图3C中的数字3指示非晶硅层4的上表面上点形分散设置的金属催化剂。该金属催化剂3用以下步骤制成，在非晶硅层4的上表面上用电子束淀积法首先形成3埃厚的Ni膜，随后，膜通过在400℃热处理20分钟而被退火，使膜聚集成点形。
图3D示出了上述叠层体经热处理后的结构，具体说，Ni从位于上表面上的点形金属催化剂3进入非晶硅层4中，并由金属催化剂3开始生长结晶相5。在600℃经2分钟快速热退火，重复3次，完成热处理。
不仅从每个点形金属催化剂3处开始生长有好取向的结晶相5，而且，这些结晶相相互聚集，结果如图3E所示，形成有完全均匀取向的多晶硅层6。大部分的扩散Ni包含在衬底1上的n-型多晶硅层，i-型多晶硅层6中没有剩余有起负面作用的扩散Ni剂量。
图3F中的数字14指多晶硅层6的上表面上形成的ITO构成的透明电极，15指示的在电极14边缘用Ti/Al组合膜(20nm/1μm厚)形成的输出电极。测试作为太阳能电池的该半导体器件的性能，结果，光电性能与图1所示的半导体器件的光电性能相同。
本发明的第3实施例中，尽管i型非晶硅层是用电子束淀积法形成的，但是，只要不引入杂质，其它膜形成方法，如等离子CVD法，CVD法等也能用。而且，尽管p型层形成在i型非晶硅层上，它们在灯下进行热处理，但是，p-型层(或n-型层)也能在i型非晶硅层热处理后形成。而且，本发明的本实施例中，n型多晶层形成在非晶硅层下面，但是，该层没被非晶硅的热处理改变。为此，可以对p型或n型多晶硅层上形成的金属催化剂层和非晶硅层进行热处理。
按本发明的第1至第3实施例的结晶半导体器件及其制造方法，由于是通过按点形分散在衬底1上形成的非晶硅层4的下部或上部的金属催化剂3并对它们热处理来生长多晶硅层6，生成的多晶硅层6按均匀方式全部取向，因此，能制成有高光电性能的优良的结晶硅半导体器件。
而且，能在同一衬底上形成非晶或多晶材料的TFT元件，因为它们有共同的处理工艺。也能形成pn结二极管。因此，它有在同一衬底上容易制成有太阳能电池和电路元件的组合元件的优点。而且它可以用作民用供电系统的电源，便携式装置如电子计算器和手表用的电源。
图4A和4B是按本发明第4实施例的结晶硅半导体器件及其制造方法，它是光从衬底一侧入射的半导体器件。如图4A所示，首先制备透明玻璃衬底1，在它上面形成800nm厚的有凹凸的SnO2透明电极2之后，H2、SiH4和B2H6的混合气体引入到透明电极2的表面上，在压力为0.5乇，衬底温度为400℃,RF频率为50MHz的条件下，用p-CVD法形成20nm厚的p型多晶硅层30。
证明该多晶硅层30大多数部分按厚度方向按面(111)取向，氢含量为0.1％至5％，它与条件有关。但是，当H2含量为0.1至0.2％时，取向特别好。
之后，淀积Ni，形成1nm厚的金属催化剂层40，并在它上面在与多晶硅层30相同的条件下形成20nm厚的p型多晶硅层50。该情况下，多晶硅层30和50要做得尽可能薄，因为，光从衬底1的侧边入射，它的总厚度设在约8至约100nm。
60指示多晶硅层50上的形成的i型本征非晶硅层。把H2和SiH4的混合气体引入到多晶硅层50的表面上，在压力为0.5乇，衬底温度为420℃，频率为60MHz的条件下，用p-CVD法形成i型非晶硅层60，它的厚度为2μm。该非晶硅层60中含的氢浓度最大为0.5％至8％。
之后，上述叠层体放入N2气中在550℃加热，进行Ni扩散。构成金属催化剂40的Ni元素经过该热处理经多晶硅层50扩散进非晶硅60中。结果，非晶硅层60变成在膜厚方向取向的高质量多晶硅层。
图4B中60’表示通过热处理结晶的多晶硅层。证明，该多晶硅层60’有好的晶体结构，还证明它内部的氢浓度降到0.1％至2％。证明，由于金属催化剂40移到多晶硅层60’的表面而消失了。还证明多晶硅层60’中只留下微量的Ni元素。
假设多晶硅层60’的结晶不好，那种情况下，Ni原子留在膜层内的晶格缺陷位置，甚至在那种情况下，Ni的最大浓度也只有2×1017/cm3数量级，这种Ni剂量不会对太阳能电池的特性造成负面影响。如果它有好的结晶结构，就没问题。
之后，H2,SiH4和PH3的混合气引入到多晶硅层60’的表面，在压力为0.3乇，衬底温度为200℃，频率为13.56的条件下，用p-CVD法形成n型多晶硅层70之后，用蒸发法形成1μm厚的Al背面电极80，由此，制成预定的结晶硅半导体器件。当基于将用所述的方法制成的半导体器件中的透明电极2与背面电极80串联连接的方法连接多个半导体器件时，甚至与后面部件连接时，也能得到各个半导体器件的特有的总的相关电压(totaling respective voltages)。
注意，本发明的第4实施例中，尽管金属催化剂层40的形成位置在有同样厚度的多晶硅层30与50之间，但是，即使膜层30与50的厚度不同仍然是好的，或者，金属催化剂层40的形成位置在多晶硅层30的下面或在多晶硅层50的上面也行。它在越靠近多晶硅层60处形成，多晶硅层60’生成更快。
而且，本发明第4实施例中，层70用多晶硅构成，但是，它也可以用非晶硅构成。该膜层70的厚度与结晶化有关，最佳厚度是10nm至100nm,30-60nm更好。适用于背面电极80的材料除Al之外还有Ag,Mo等。
图5A和5B示出按本发明第5实施例的结晶硅半导体器件及其制造方法，它是光从衬底反面入射的半导体器件。
图5A中，首先制备软质SUS衬底1,SUS衬底1上形成200nm厚的SiO2膜作为绝缘膜90后，在绝缘膜90上形成500nm厚的SUS的背面电极100。
之后，H2,SiH4和PH3的混合气引入到背面电极100的表面上，在压力为0.3乇，衬底温度为200℃，和频率为80MHz的条件下，用p-CVD法形成50nm厚的n-型结晶硅层110。检测该硅层110时证明，它有按厚度方向按面(110)取向的多晶结构。
随后，取向的多晶硅层110上旋涂Ni盐溶液，形成金属催化剂40，并使它干燥。溅射硅靶材料形成5μm厚的i型非晶硅层60。按10nm/秒的速率形成该层60。而且，当测试它的氢浓度时，得到的结果是，氢浓度在0.1％以下。
之后，H2,SiH4和B2H6的混合气引入非晶硅60的表面上，在压力为0.5乇，衬底温度为400℃，频率为50MHz的条件下，用p-CVD法形成p-型多晶硅层120之后，叠层体放入1乇的H2环境中，在550℃热处理30分钟，使非晶硅层60结晶。
图5B中数字60’指用上述方法由非晶硅层60结晶成的多晶硅层。构成金属催化剂40的Ni穿过多晶硅层60’引入到多晶硅层120，结果使金属催化剂40耗尽。
而且，证明，Ni很难留在多晶硅层60’中，而且，除与多晶硅层110和120的界面附近之外，多晶层60中很难留有氢。因而，非晶硅层60能很有效地进行结晶化处理。而且看到了高质量的层60’的晶体结构。
之后，该多晶硅层60’上形成70nm厚的ITO膜作为透明电极130，之后，在它上面局部设置1μm厚的Al金属电极140，由此构成预定的结晶硅型半导体器件。
证明它的电性能与图4所示器件的电性能相同，还证实，它表面上形成的天然结晶结构有面(110)取向所具有的优点，它与面(111)取向的情况不同。
图6A和6B示出按本发明第6实施例的结晶硅半导体器件及其制造方法，它是在非晶硅层表面上设置按面(100)取向的多晶硅层的实例。与图5所示相同，光从衬底反面入射。图6A中，1指玻璃衬底，首先，衬底1的表面上形成每层厚50nm/1μm/50nm的Ti/Ag/Ti的组合膜作为背面电极150。
之后，H2,SiH4和PH3引入到该背面电极150的表面上，在压力为0.3乇，衬底温度为200℃，频率为13.56MHz的条件下，用p-CVD法形成50nm厚的n-型微晶硅层160。观察该硅层160，得到完全任意取向的微晶结构。
随后，微晶硅层160上按15nm/秒的速度形成3μm厚的i型非晶硅层60。测试该层60中占有的氢量，结果是氢含量在0.1％以下。随后用电子束淀积法形成厚3埃的Ni的金属催化剂层40。之后，把H2,Si2H6和B2H6的混合气体引入催化剂层40上，在压力为0.5乇，衬底温度为200℃，频率为50MHz的条件下，用p-CVD法形成15nm厚的p型多晶硅层170。
证明，该多晶硅层170至少在表面附近按厚度方向按面(100)取向。之后，它放入1乇的H2环境中在600℃每次两分钟，重复3次，进行快速热退火，由此使非晶硅层60结晶。该处理中，非晶硅层60多晶化后，构成金属催化剂层40的Ni元素穿过非晶硅层60，它的大部分进入微晶硅层160。
图6B示出结晶硅半导体器件的完成后的结构。形成70nm厚的ITO膜作为透明电极180，并在其上局部形成每层厚20nm/1μm的Ti/Al金属电极190，由此制成预定的结晶硅型半导体器件。多晶硅层60’按面(100)取向，膜层中的缺陷密度极低。因此，本实施例中获得的结晶硅半导体器件有高的迁移率。
注意，本发明的结晶硅半导体器件作为太阳能电池将用作例如民用供电系统的电源，和便携式装置如电子计算器、手表等的电源。
如上所述，按本发明的第4至第6实施例的结晶硅半导体器件及其制造方法，由于在衬底1上形成有预定取向的多晶硅层30,50,110,170，金属催化剂层40和有预定厚度的非晶硅层60，经热处理，非晶硅层60取向并结晶成多晶硅层60’，可在非晶硅层形成的基础上快速有效形成多晶硅层，因此，能制成低成本的结晶硅半导体器件。
尽管已结合具体实施例说明了发明，以便完整而清楚地公开发明，但所附权利要求书不受此限制，本领域技术人员所能进行的不脱离上述基本教导的改进和替换均属要求保护的范围。

Claims (36)

1、结晶硅半导体器件，其包括：衬底，和通过对在所述衬底上设置的非晶硅层在金属催化剂存在的条件下热处理而形成的多晶硅层。
其中，所述多晶硅层由通过对所述的非晶硅层在以点形分散在所述非晶硅层的上部或下部的所述金属催化剂存在的条件下进行热处理而生长成的多晶硅层构成。
2、按权利要求1的结晶硅半导体器件，其中，所述多晶硅层具有非单晶硅层，其两边的导电类型不同。
3、按权利要求2的结晶硅半导体器件，其中，所述多晶硅层基本上由本征多晶硅构成。
4、按权利要求1的结晶硅半导体器件，其中所述多晶硅层的厚度等于或大于0.6μm。
5、结晶硅半导体器件，包括：
衬底上形成的有预定取向的一种导电类型的多晶硅层，和
用所述一种导电类型的多晶硅层作籽晶层，使在所述一种导电类型的多晶硅层上形成的基本上是本征的非晶硅层结晶化，在此基础上形成的有预定取向的基本上是本征的多晶硅层。
6、结晶硅半导体器件，包括：
衬底上形成的有预定取向的一种导电类型的多晶硅层，
用所述的一种导电类型的多晶硅层作籽晶层，使在所述的一种导电类型的多晶硅层上形成的基本上是本征的非晶硅层结晶化，在此基础上形成的有预定取向的基本上是本征的多晶硅层，和
在所述的结晶化基础上形成的多晶硅层上形成的另一种导电类型的非单晶硅层。
7、按权利要求6的结晶硅半导体器件，其中，所述一种导电类型的结晶硅层主要按面(111)、面(110)或面(100)取向。
8、按权利要求6的结晶硅半导体器件，其中，所述基本上是本征的多晶硅层是对所述基本上是本征的非晶硅层在于所述的一种导电类型的多晶硅层中、在它的表面上或背面上形成的金属催化剂层存在的条件下热处理而形成的。
9、按权利要求6的结晶硅半导体器件，其中，所述基本上是本征的非晶硅层的大部分只含等于或小于0.3％的氢。
10、按权利要求6的结晶硅半导体器件，其中，所述基本上是本征的多晶硅层有按其厚度方向的取向。
11、按权利要求6的结晶硅半导体器件，其中，所述一种导电类型的多晶硅层和另一种导电类型的非单晶硅层的导电类型互不相同。
12、按权利要求6的结晶硅半导体器件，其中，所述一种导电类型的多晶硅层和另一种导电类型的非单晶硅层的含氢量等于或大于0.1％。
13、结晶硅半导体器件的制造方法，在衬底上形成有预定厚度的多晶硅层，包括以下步骤：
在所述衬底上按点形分散的金属催化剂上形成预定厚度的非晶硅层；和
对所述有预定厚度的非晶硅层进行热处理，使所述预定厚度的非晶硅层结晶成多晶硅层。
14、按权利要求13的结晶硅半导体器件的制造方法，其中，通过把所述金属催化剂放入在所述衬底上形成的多个凹坑部分中而形成按点形分布的所述金属催化剂。
15、按权利要求14的结晶硅半导体器件的制造方法，其中，在所述衬底上形成的所述多个凹坑部分的横截面形成V形。
16、按权利要求13的结晶硅半导体器件的制造方法，其中，所述点形分散的金属催化剂是通过在所述衬底上形成的多个凹坑和凸起部分上附着和覆盖所述金属催化剂而形成的。
17、按权利要求14至16中任一项的结晶硅半导体器件的制造方法，其中，在所述衬底上形成的多个凹坑部分或凸起部分是形成在所述衬底上设置的透明电极中。
18、按权利要求13的结晶硅半导体器件的制造方法，其中，通过把形成的金属催化剂膜覆盖到具有带针孔的膜的所述衬底的上表面上，使所述的金属催化剂膜以点形从所述针孔中露出，形成所述的点形分散的金属催化剂。
19、按权利要求18的结晶硅半导体器件的制造方法，其中，所述针孔形成为非圆形形状，如椭圆形、方形或矩形。
20、按权利要求13的结晶硅半导体器件的制造方法，其中，所述点形分散的金属催化剂是对在所述衬底上形成的金属催化剂膜进行热处理并使它聚集而形成的。
21、按权利要求13的结晶硅半导体器件的制造方法，其中，形成所述点形分散的金属催化剂以使其总面积占所述非晶硅层下表面面积的0.1-50％。
22、按权利要求13的结晶硅半导体器件的制造方法，其中，所述点形分散的金属催化剂选自Ni,Fe,Co,Pt,Cu,Au或含这些元素的化合物。
23、结晶硅半导体器件的制造方法，在衬底上形成有预定厚度的多晶硅层，包括以下步骤：
在所述衬底上形成的有预定厚度的非晶硅层上设点形分散的金属催化剂，和
通过对所述的预定厚度的非晶硅层热处理而使所述预定厚度的非晶硅层结晶成多晶硅层。
24、按权利要求23的结晶硅半导体器件的制造方法，其中，所述点形分散的金属催化剂是对在所述非晶硅层上形成的金属催化剂膜热处理和集聚而形成的。
25、按权利要求23的结晶硅半导体器件的制造方法，其中，形成所述点形分散的金属催化剂以使它的总面积占所述非晶硅层上表面面积的0.1％-50％。
26、按权利要求23的结晶硅半导体器件的制造方法，其中，所述点形分散的金属催化剂选自Ni,Fe,Co,Pt,Cu,Au或含这些元素的化合物。
27、结晶硅半导体器件的制造方法，在衬底上形成预定厚度的多晶硅层，包括以下步骤：
形成按面(111)、面(110)或面(100)中任一晶面取向的多晶硅层，金属催化剂层和非晶硅层，和
通过对预定厚度的所述非晶硅层热处理而使所述预定厚度的非晶硅层结晶成有取向的多晶硅层。
28、按权利要求27的结晶硅半导体器件的制造方法，其中，所述金属催化剂形成在按任一晶面取向的多晶硅层内部。
29、按权利要求27的结晶硅半导体器件的制造方法，其中，所述金属催化剂形成在按任一晶面取向的多晶硅层与有预定厚度的非晶硅层之间。
30、按权利要求27的结晶硅半导体器件的制造方法，其中，所述金属催化剂形成在按任一晶面取向的多晶硅层的所述衬底的一侧上。
31、按权利要求27的结晶硅半导体器件的制造方法，其中，所述金属催化剂选自Ni,Fe,Co,Pt,Cu或Au。
32、按权利要求27的结晶硅半导体器件的制造方法，其中，所述按任一晶面取向的多晶硅层形成在预定厚度的所述非晶硅层的衬底一侧上。
33、按权利要求27的结晶硅半导体器件的制造方法，其中，所述按任一晶面取向的多晶硅层形成在预定厚度的所述非晶硅层的表面一侧。
34、按权利要求27的结晶硅半导体器件的制造方法，其中，所述预定厚度的非晶硅层在其两个表面上形成有含按任一晶面取向的多晶硅层的硅层。
35、按权利要求34的结晶硅半导体器件的制造方法，其中，所述硅层之一是p型多晶硅层，另一层是n型多晶硅层。
36、按权利要求34的结晶硅半导体器件的制造方法，其中，在一侧面上的所述硅层是微晶硅层、或者非晶硅层，其不是所述按任一晶面取向的多晶硅层。
CN01116283XA 2000-02-09 2001-02-09 结晶硅半导体器件及其制造方法 Expired - Fee Related CN1218363C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000031665A JP2001223162A (ja) 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法
JP31665/2000 2000-02-09
JP145069/2000 2000-05-17
JP2000145069A JP2001326177A (ja) 2000-05-17 2000-05-17 結晶シリコン半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1311524A true CN1311524A (zh) 2001-09-05
CN1218363C CN1218363C (zh) 2005-09-07

Family

ID=26585093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01116283XA Expired - Fee Related CN1218363C (zh) 2000-02-09 2001-02-09 结晶硅半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6777714B2 (zh)
KR (1) KR100450595B1 (zh)
CN (1) CN1218363C (zh)
DE (1) DE10105986A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240984B2 (ja) * 2002-10-08 2009-03-18 三洋電機株式会社 光電変換装置
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721956B1 (ko) 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US8008137B2 (en) * 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
CN102906315B (zh) 2010-05-31 2015-06-24 国际商业机器公司 制造单晶片
US8877633B2 (en) * 2013-03-28 2014-11-04 Globalfoundries Inc. Methods of forming a barrier system containing an alloy of metals introduced into the barrier system, and an integrated circuit product containing such a barrier system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160174A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Thin film solar battery
JP2596547B2 (ja) * 1987-01-26 1997-04-02 キヤノン株式会社 太陽電池及びその製造方法
US5094697A (en) * 1989-06-16 1992-03-10 Canon Kabushiki Kaisha Photovoltaic device and method for producing the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW295703B (zh) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法
CN104919094B (zh) * 2012-11-21 2018-04-24 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN106548926B (zh) * 2016-10-27 2018-04-10 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
US10283355B2 (en) 2016-10-27 2019-05-07 Boe Technology Group Co., Ltd. Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Also Published As

Publication number Publication date
US6777714B2 (en) 2004-08-17
CN1218363C (zh) 2005-09-07
KR100450595B1 (ko) 2004-09-30
DE10105986A1 (de) 2001-09-06
US20020005519A1 (en) 2002-01-17
KR20010078788A (ko) 2001-08-21

Similar Documents

Publication Publication Date Title
CN1218363C (zh) 结晶硅半导体器件及其制造方法
JP3174486B2 (ja) 太陽電池およびその製造方法
US20090145472A1 (en) Photovoltaic devices having conductive paths formed through the active photo absorber
US8916412B2 (en) High efficiency cadmium telluride solar cell and method of fabrication
US20110259395A1 (en) Single Junction CIGS/CIS Solar Module
WO2006016577A1 (ja) Ｃｉｓ系化合物半導体薄膜太陽電池及び該太陽電池の光吸収層の製造方法
US8252621B2 (en) Method for forming copper indium gallium chalcogenide layer with optimized gallium content at its surface
CN101076895A (zh) Cis型薄膜太阳能电池及其制造方法
JP2001267611A (ja) 薄膜太陽電池及びその製造方法
US20100000589A1 (en) Photovoltaic devices having conductive paths formed through the active photo absorber
CN100338781C (zh) 半导体器件及其制造方法
US9202943B2 (en) Niobium thin film stress relieving layer for thin-film solar cells
JP2004273887A (ja) 結晶薄膜半導体装置及び太陽電池素子
CN1739200A (zh) 光电转换元件、光电转换装置和硅化铁膜
JP2014503125A (ja) 太陽電池及びその製造方法
US10056511B2 (en) Amorphous silicon/crystalline silicon thin-film tandem solar cell
CN1407603A (zh) 结晶硅薄膜半导体器件,光电器件及前者的制造方法
Compaan The status of and challenges in CdTe thin-film solar-cell technology
JP4215697B2 (ja) 光電変換装置およびその製造方法
KR20110012552A (ko) 박막 태양 전지의 제조방법
JP2004327578A (ja) 結晶薄膜半導体装置およびその製造方法
JP4441298B2 (ja) 光電変換装置およびその製造方法
Aberle Progress in evaporated crystalline silicon thin-film solar cells on glass
JPH0282655A (ja) 光起電力装置の製造方法
JP4215694B2 (ja) 光電変換装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee