KR20010072087A - 전기적 소거가능 비휘발성 메모리 - Google Patents

전기적 소거가능 비휘발성 메모리 Download PDF

Info

Publication number
KR20010072087A
KR20010072087A KR1020017001200A KR20017001200A KR20010072087A KR 20010072087 A KR20010072087 A KR 20010072087A KR 1020017001200 A KR1020017001200 A KR 1020017001200A KR 20017001200 A KR20017001200 A KR 20017001200A KR 20010072087 A KR20010072087 A KR 20010072087A
Authority
KR
South Korea
Prior art keywords
well
bias
doped region
biasing
vcc
Prior art date
Application number
KR1020017001200A
Other languages
English (en)
Inventor
왕팅와
Original Assignee
추후제출
프로그래머블 실리콘 솔루션즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 프로그래머블 실리콘 솔루션즈 filed Critical 추후제출
Publication of KR20010072087A publication Critical patent/KR20010072087A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

고도로 스케일링가능한 비휘발성 메모리 셀(10)은 3중 벽내에 형성된 셀을 포함한다. 제어 게이트(12)는 네거티브로 바이어싱된다. 소거시 특정 전압 범위내에서 P웰(30) 및 드레인(또는 소스)(18)을 포지티브로 바이어싱함으로써, GIDL전류 및 홀 트랩핑으로부터의 열화를 줄일 수 있어서 스케일링가능한 기술이 구현된다.

Description

전기적 소거가능 비휘발성 메모리{ELECTRICALLY ERASABLE NONVOLATILE MEMORY}
비휘발성 메모리 셀은 메모리의 전원이 오프될 때조차 기록된 정보를 간직하기 때문에 유익하다. 소거가능 프로그램가능 읽기 전용 메모리(EPROM), 전기적 소거가능 프로그램가능 읽기 전용 메모리(EEPROM) 및 플래시 EEPROM메모리를 포함하여 몇가지 다른 종류의 비휘발성 메모리가 있다. EPROM은 노광을 통하여 소거가능하지만 부동 게이트상에 열전자 주입을 채널링함으로써 전기적으로 프로그램가능하다. 종래 EEPROM은 동일한 프로그램 기능을 갖지만, 광소거가능 한 것 대신에 전자를 터널링함으로써 그들은 소거될 수 있고 프로그래밍된다. 이렇게, 정보는 이런 메모리내에 저장되고, 전원이 오프될 때 간직되고, 메모리는 필요한대로, 적당한 기술을 사용하여 재프로그램을 위해 소거된다. 플래시 EEPROM은 블록 소거되고, 보통 그들에게 보통의 EEPROM보다 더 좋은 판독 액세스 시간을 준다.
현재, 플래시 메모리는 상당한 인기를 얻었다. 예를 들어, 플래시 메모리는 고속으로 갱신될 필요가 있는 코드를 저장하는 것이 바람직한 마이크로컨트롤러,모뎀 및 SMART 카드등을 위한 온-칩 메모리를 제공하기 위해 흔히 사용된다.
플래시 메모리 및 EEPROM이 상당한 관련이 있는 반면에, 그들의 셀 크기가 그들이 더 경제적으로 만들어질 수 있다는 것을 의미하기 때문에 많은 경우에 플래시 메모리가 바람직하다. 그러나, 플래시 메모리 및 EEPROM은 매우 유사한 셀 특성을 갖는 경우가 많다.
EEPROM이 소거될 때, 하나 또는 그이상의 셀은 하나의 동작으로 소거된다. 제어 전극 및 기판이 접지되는 동안 높은 양 전위가 셀 소스 및/또는 드레인에 인가된다. 결과로서, 부동 게이트상의 음전하는 포울러-노다임(Fowler-Nordheim)터널링에 의해 소스 및/또는 드레인 영역으로 끌리어진다. 이런 기술은 부동 게이트 전극 및 소스 및/또는 드레인 영역간의 유전체가 매우 얇은 경우에 효과적이다.
산화물 및 신뢰도 문제에서 열홀 트랩핑을 야기하는 기판 접합 및 소스 및/또는 드레인간의 역전압 브레이크다운 가능성을 종래 소거 기술이 창조한다는 사실을 포함하여, 다수의 단점이 그로부터 발생한다. Chi Chang등의 "Drain Avalanche and Hole Trapping Induced Gate Leakage in Thin Oxide MOS Devices," IEEE Electron Device Letters, Vol. 9, 1988, pp. 588-90. 이것을 극복하기 위해, 어떤 설계자는 접합 기판 항복 전압을 강화하기 위해 소위 이중 확산 접합을 사용했다. 그러나, 이중 확산 접합은 (1) 그것이 추가 셀 크기를 요하고, 전위 셀 밀도를 감소시킨다는 사실 및 (2) 그것이 여전히 게이트 유도 드레인 누설(GIDL)전류를 갖는 사실을 포함하는 어떤 단점을 갖는다. 또 다른 전위 해결은 제어 게이트상에 상대적으로 높은 음전위를 사용하는 것이고 그래서 더 작은 전압이 소스에 인가된다."Flash EEPROM Array with Negative Gate Voltage Erase Operation"으로 표제된 Sameer S. Haddad등의 U.S. 특허제 5,077,691호. 이것은 기판 접합에 소스를 통해서 필드를 차례로 감소시킨다.
그러나, 채널 길이가 작음에 따라 이 홀 트랩핑은 채널 길이에 종속하게 된다. 이런 효과는 가능한 "플래쉬 메모리 셀의 스케일링에 대한 기본적인 제한"으로 설명되었다. Jian Chen등의 "Short Channel Enhanced Degradation During Discharge of Flash EEPROM Memory Cell", IEDM 1995-331, 13.6.1-13.6.4. 이 논문은 방전 스트레스(discharge stress), 규소 대 이산화규소 인터페이스를 통해서 밴드간 터널링 트래블로부터 발생되는 홀이 강한 측방 전계에 의해 가속화되고 에너지가 왕성한 열홀이 되기 위해 충분한 에너기를 얻는 것을 나타낸다. 그 논문은 음 게이트 전압이 에너지가 왕성한 열홀을 표면에 퍼붓고, 트랩핑되고 인터페이스 상태를 발생하게 하는 게이트에 이런 에너지가 왕성한 열홀을 당긴다는 것을 설명한다. 채널 길이가 감소함에 따라, 측방 전계는 증가하여, 그 효과를 악화시킨다.
이 논문은 채널 길이를 증가시킴으로써 상기와 같은 문제를 방지할 것을 제안한다. 이런 해결은 더 작은 크기에서 저비용 생산품을 생산하는 점점 더 작은 크기로 가는 스케일링 디바이스의 다년간의 산업 경향에 역행한다. Chen등은 본 문제에 대한 또 다른 해법은 소스 노드로부터 셀을 방전하는 동안 드레인에 포지티브 바이어스를 인가하는 것이라고 제안한다. 본 논문에서 토론된 결과가 이것이 문제를 어느 정도까지 향상시킨다는 것을 가리키는 반면에, 열화의 어떤 것은 이런 접근이 사용될 때조차 남아있다.
또한 제어 게이트에 인가된 큰 음전압을 갖는 채널 소거 및 P웰 및 N웰에 인가된 5볼트의 전압을 사용하는 것은 소스 영역에 가까운 열홀 발생에서의 감소로 인한 게이트 외란 내성(disturb tolerance) 및 신뢰도를 향상시킬 것이라는 것이 제안되었다. T. Jinbo등의 "A 5-V-Only 16-Mb Flash Memory with Sector Erase Mode", 1992 IEEE Journal of Solid-State Circuit, Vol.27, No. 11,November 1992 페이지 1547-1554를 보라. 이것은 드레인 소거 상황(the Haddad등의 특허 제 5,077,691호)의 것보다 약 1/3 더 높은 음 게이트 전압을 요한다. Hsing-jen Wan등의 "Suppressing Flash EEPROM Erase Leakage with Negative Gate Bias and LDD Erase Junction," Proc. of IEEE VLSI Technology Symposium (Japan)May 1993, p. 81-2를 보라.
본 발명의 발명자는 이런 접근의 어떤것도 완전히 만족스럽지 못하고, 효율적이고, 스케일링가능한 소거 메커니즘에 대한 끊임없는 요구가 있다. 그래서, 당업자들이 EEPROM소거 사이클과 관련하여 음 제어 게이트 전위의 사용으로부터 발생할 수도 있는 다수의 장점을 인식하여 온 반면에, 다양한 결함은 당업자들이 이런 장점을 추구하지 못하게 했다.
본 발명은 보통 비휘발성 메모리에 관한 것이고, 상세하게는 전기적 소거가능 비휘발성 메모리에 관한 것이다.
도 1은 일 실시예의 셀 구성의 개략 묘사도, 및
도 2는 다른 실시예의 셀 구성의 개략 구성도.
본 발명의 한 태양에 따라, 비휘발성 메모리 셀은 P형 영역내에 형성된다. 또한 이 메모리 셀은 P형 영역내에 형성된 소스 및 드레인으로서 동작하는 한 쌍의 도핑된 영역과 부동 게이트 및 제어 게이트를 갖는 트랜지스터를 포함한다. 부동 게이트는 부동 게이트로부터 상기 도핑된 영역중의 하나로 전자를 터널링함으로써소거가능하다. P형 영역 및 상기 도핑된 영역중의 하나는 양전위에 의해 개별적으로 바이어싱된다. 상기 도핑된 영역 바이어스와 P형 영역 전위간의 전위차는 Vcc보다 작고 0보다 크다. 제어 게이트는 네거티브로 바이어싱된다.
본 발명의 또 다른 태양에 따라, P웰에 형성된 후 이 P웰내의 N웰에 형성된 소스 및 드레인으로서 동작하는 한 쌍의 도핑된 영역, 제어 게이트, 부동 게이트 및 채널을 갖는 메모리 셀을 소거하기 위한 방법은, 제어 게이트를 네거티브로 바이어싱하는 단계를 포함한다. P웰 및 상기 도핑된 영역중의 하나는 포지티브로 바이어싱되어 상기 도핑된 영역 바이어스에서 P웰 바이어스를 감한 값은 Vcc보다 작고 0보다 크다.
도면에서 마찬가지의 부재번호가 마찬가지의 구성요소를 나타내는데 사용되는 도면을 참조하면, 도 1에 도시된 메모리 셀(10)은 제어 게이트(12) 및 부동 게이트(14)를 포함한다. 이런 구조는 위에 전기적으로 절연된 부동 게이트(14)가 위치된 반도체층(30)상에서 구현되는 이점이 있다. 그러나, 상세한 셀 구조는 중요하지 않고 본 발명은 예를 들어 분할 게이트 및 적층된 게이트 셀 구조를 포함하는 다양한 메모리 셀 구조를 사용하여 실행될 수 있다.
P형 반도체인 기판(30)은 고농도로 도핑된 소스 영역(16) 및 고농도로 도핑된 드레인 영역(18)을 포함한다. 또한 영역(16,18)은 저농도로 도핑된 드레인(LDD) 확장(도시되지 않음)을 포함할 수 있다. 드레인 바이어스 전위(24), 기판 바이어스 전위(26), 소스 전위(20) 및 게이트 바이어스 전위(36)는 셀의 성능을 극대화하기 위해 맞추어진다.
셀(10)은 임의의 알려진 기술을 사용하여 판독되고 프로그래밍된다. 도 1에 설명된 이런 바이어스 전위는 화살표 "e"에 의해 지시된 바와 같이, 부동 게이트(14)로부터 일차적으로 드레인(18)으로 전자의 포울러-노다임 터널링을 실행하기 위한 것이다.
소거 동안에, 제어 게이트(12)는 -7내지 -14볼트의 음전압으로 되고, 소스 바이어스 전위(20)는 P웰 전위와 동일하거나 더 크다. 제어 게이트 바이어스를 -11볼트 보다 더욱 포지티브로 유지함으로써 셀을 형성하는 공정은 표준 로직 공정과 함께 더 호환적으로 만들어질 수 있다. 소스(20) 전위를 P웰 전위 보다 동일하거나 더 크게 함으로써 측방 전계는 감소하고, 밴드간 터널링 유도 홀 트랩핑을 감소시킨다. 유익하게 소스 바이어스 전위는 P웰과 드레인 바이어스 전위의 사이에 있다. 대안적으로, 소스는 부동한다.
드레인 확산부(18) 및 기판(30)에 대하여, 그들은 Vcc와 근사한 또는 더 높은 양전위로 바이어싱된다. Vcc는 사용된 특별한 기술에 의해 결정된다. 예를 들어, 현기술에서 5.0 내지 1.8볼트일 수 있다. 이것은 N+ 확산부(18) 및 기판(30)사이의 접합에 걸친 전계를 감소시킨다. 감소된 GIDL 전류 및 측전계는 부동 게이트(14)아래 게이트 산화물에서 열홀 트랩핑의 가속을 방지한다.
드레인(18)은 게이트 유도 드레인 누설(GIDL)이 문제가 되는 정도까지 기판(30)보다 더 큰 전압으로 바이어싱되지 않는 것이 바람직하다. 현 기술에서, 이것은 드레인(18) 바이어스가 기판(30) 바이어스보다 1 내지 2볼트만큼 높지 않는 것이 유익하다는 것을 의미한다. 본 명세서에 언급하여 명백히 집약된 S. Parke등의 "Design for Suppression of Gate-Induced Drain Leakage in LDD MOSFETs using a Quasi-two-dimensional Analytical Model," IEEE Transaction on Electron Devices, vol. 39, p. 1694-1703, 1992 참조하시오. 또한, 드레인(18) 바이어스가 기판(30) 바이어스를 상당히 초과한다면, 열홀 트랩핑이 측방 접합 필드 가속으로 인해 발생한다. 보통, 드레인(18) 바이어스에서 기판(30) 바이어스를 뺀 값이 0보다 크고 Vcc보다 작은 것이 바람직하다.
기판(30)에 양전압을 인가하는 능력이 도 2에 도시된 바와 같이, N웰(32)에 매립된 P웰(30)을 사용함으로써 촉진된다. P웰 전압(26)은 P웰/N웰 순방향 바이어싱을 방지하기 위해 N웰 전위(28)와 동일하거나 작은 것이 바람직하다. 이렇게, P웰(30), N웰(32) 및 드레인(18)에 양전압 Vcc 또는 그보다 큰 전압을 인가함으로써 GIDL에 의해 유도된 열홀 트랩핑을 제거할 수 있는 반면에 드레인(18) 전압이 Vcc로 또는 그보다 더 큰 전압으로 상승할 수 있게 한다. 드레인 바이어스에서 P웰 바이어스를 뺀 값은 0보다 크고 Vcc보다 작거나, 최소한 0보다 크고 Vcc보다 동일하거나 작은 것이 바람직하다.
커패시터(33)에 걸리는 전압은 일측위의 부동 게이트(14) 전위 및 확산부(18) 및 P웰(30) 전위간의 차다. 그 차가 8내지 10볼트를 초과할 때, 터널링산화막(42)두께에 의거하여, 충분한 터널링 전류가 발생하고 부동 게이트(14)는 수 밀리세컨드 내지 수 초의 타임 프레임에서 음전위로 소거될 수 있다.
전자들은 드레인 영역(18)으로 터널링한다(드레인 소거). 터널링 전류는 부동 게이트(14)로부터 드레인(18)까지의 전압에 좌우된다. 그러나, 드레인(18)에 대해 설명된 방식으로 소스(16)를 바이어싱함으로써, 소스 소거 메커니즘은 드레인 메커니즘 대신에 제공된다. 소스 소거동안에, 드레인 전위는 드레인 소거경우에서의 소스 전위와 동일한 방식으로 제어된다.
셀(10,10a)은 더블 폴리, 단일 메탈 CMOS처리와 같은 종래 처리 기술을 사용하여 형성된다. 본 명세서에 설명된 예시적인 파라미터는 1.8볼트의 Vcc전위를 갖는 0.35㎛ 또는 더 작은 특정 크기에 주목한다. 기술이 더 낮은 전압과 더 작은 특성 크기를 가능하게 함에 따라, 여기의 파라미터는 그에 따라 스케일링한다.
개시기판재료는 보통 P형(100) 실리콘인데, 예를 들어 10-20 Ω-㎝의 범위의 저항률을 갖는다. P웰(30)은 소위 3중 웰 처리로 N웰(32)에 매립된다. P웰(30)은 예를 들어 1×1016내지 5×1016원자/㎤의 범위의 평균 도핑 농도를 갖는 예를 들어 2 내지 4㎛의 전형적인 웰 깊이를 갖는다.
N웰(30)은 예를 들어 4-8㎛의 전형적인 웰 깊이를 갖는다. 도핑 농도는 4×1015내지 1×1016원자/㎤이다. 3중 웰은 N웰(32)을 카운터도핑하는 P웰(30)에 의해 형성된다.
3중 웰에서의 엘리먼트의 형성은 다음과 같다. N웰 주입은 1 내지 1.5×1013원자/㎠의 전형적인 주입량(dose) 및 약 160 내지 100KeV의 에너지를 갖는 인 P31으로 이루어진다. N웰 주입은 보통 1125 내지 1150℃에서 6 내지 12 시간인 고온 단계를 사용하여 가열된다. 그다음 N웰(32)은 P웰 주입으로 카운터도핑된다. P웰 주입을 위한 전형적인 주입량은 보론 B11와 같은 종을 사용하여 30KeV내지 180KeV의 에너지를 갖는 1.5 내지 2.5 ×1013원자/㎠일 수 있다. 그다음 N웰(32) 및 P웰(30)은 1125 내지 1150℃에서 보통 6 내지 10시간동안 구동된다. 이것은 웰들을 필요한 도핑 농도 및 깊이로 설정한다.
웰 형성후에, 표준 로직 필드 처리를 사용하여 필드 산화막 및 필드 격리가 형성된다. 필드 산화막 두께 및 필드 도핑은 셀 프로그래밍 필요를 만족시키기 위해 경미하게 조절된다. 이후에, 메모리 셀 주입이 실행된다. 예를 들어, 1.0 내지 3.5×1013원자/㎠의 주입량을 갖는 30 내지 50KeV에서의 B11 주입은 손실성 산화막(sacrificial oxide)을 통해서 이루어진다. 그다음 게이트가 형성된다. 예를 들어, 85 내지 100 Å 건식 산화막(dry oxide)은 웨이퍼를 통해 성장한다. 건식 산화막은 예를 들어 975 내지 1050℃의 어닐링에 일부의 산소가 뒤따르는 900℃에서 성장한다.
그다음 부동 게이트(14)는 폴리실리콘, 규소 화합물 또는 금속으로 형성된다. 폴리실리콘이 사용된다면, 그것은 1600Å 두께이고, 870 내지 1000℃에서 도핑된 POCL3일 수 있다. 공중합 유전체는 60 내지 80 Å인 하부 산화물, 90 내지 180 Å의 두께를 갖는 질화물층 및 30 내지 40Å인 상부 산화물을 갖는 산화물-질화물-산화물 샌드위치(ONO)로 형성된다. 그다음 제어 게이트(12)용 폴리실리콘(poly 2)이 성막되고 필요하다면 실리사이드(silicide)된다. 게이트는 표준 자체정렬된 게이트 에칭 기술을 사용하여 패터닝되어 형성된다.
이런 커패시터 및 트랜지스터 구조의 완료로, 접촉 및 상호 연결층을 위한 모든 후속 처리가 표준 로직 후미공정을 따른다.
본 발명은 특별히 3.3 볼트보다 크지 않은 Vcc를 갖는 0.35㎛ 보다 크지 않은 특징 사이즈를 갖는 기술을 갖는 것이 특별히 바람직하다. 이런 사이즈에서, GIDL은 신뢰도에 역효과를 미치는 홀 트랩핑 문제를 만들고 전원에 역효과를 미치는 드레인 누설을 야기한다. 따라서, 이런 조건하에서 최소 사이즈에 도달하기 위해 GIDL을 최소화하는 것이 바람직하다. 이것은 P웰 및 드레인 바이어스 전압을 같게 만듬으로써 이루어질 수 있다. 그러나, 이것은 소거 전류를 곤란하게 한다. P웰 전압 및 드레인 전압이 다른 전압이 될 수 있도록 만듬으로써, GIDL 누설 전류는 허용될 수 있는 것으로 될 수 있고, 반면 터널링 소거를 위한 P웰 전위를 최적화한다. 이렇게, P웰 전위는 더 작은 음 제어 게이트 전압을 가능하도록 선택될 수 있는 반면에 훌륭한 GIDL 및 소거 조건을 얻는다. 낮은 제어 게이트 전위는 기술을 표준 로직 처리와 더 호환성있게 만든다.
2.5볼트보다 더 큰 Vcc에서, Vcc주변으로 드레인 바이어스와 P웰 바이어스사이의 전압차를 2.5볼트 내지 약 Vcc로 유지하는 것이 유익하다. 2.5볼트보다 더 작은 Vcc에서, 드레인 바이어스 및 P웰 바이어스 사이의 전압차는 0에서 Vcc 까지의 범위에서 유지되는 것이 유익하다.
다수의 파라미터 및 레벨이 앞서의 설명에서 제공되었지만, 당업자들은 이런 파라미터 및 레벨이 단순히 설명의 목적을 위한 것임을 이해할 것이다. 첨부된 청구항은 본 발명의 취지와 범위에서 모든 변형 및 변화를 덮는 것으로 의도되었다.

Claims (29)

  1. P형 영역내에 형성된 비휘발성 메모리 셀에 있어서,
    상기 P형 영역내에 형성된 소스 및 드레인으로서 동작하는 제 1 및 제 2 도핑된 영역과 부동 게이트 및 제어 게이트를 가지고 있는 트랜지스터; 및
    제어 게이트상의 네거티브 바이어스를 포함하고,
    상기 부동 게이트는 상기 부동 게이트로부터 상기 P형 영역을 지닌 상기 제 1 도핑된 영역으로 전자를 터널링함으로써 소거가능하고,
    상기 제 1 도핑된 영역은 상기 제 1 도핑된 영역 바이어스와 P형 영역 바이어스간의 차가 Vcc보다 작거나 같고 0보다 크도록 포지티브로 바이어싱되고,
    P형 영역 바이어스 전위와 같거나 더욱 포지티브인 전위에 의해 바이어싱된 상기 제 2 도핑된 영역을 포함하는 것을 특징으로 하는 비휘발성 메모리 셀.
  2. 제 1 항에 있어서, 상기 N웰이 포지티브로 바이어싱되는 것을 특징으로 하는 비휘발성 메모리 셀.
  3. 제 1 항에 있어서, 상기 P형 영역 및 상기 제 1 도핑된 영역은 Vcc로 또는 그보다 더 높게 바이어싱되지만, N웰 바이어스와 같거나 더 낮은 것을 특징으로 하는 비휘발성 메모리 셀.
  4. 제 1 항에 있어서, 상기 P형 영역은 N웰내에 매립된 P웰인 것을 특징으로 하는 비휘발성 메모리 셀.
  5. 제 1 항에 있어서, 상기 드레인은 제 1 도핑된 영역인 것을 특징으로 하는 비휘발성 메모리 셀.
  6. 제 1 항에 있어서, 상기 차는 Vcc보다 더 작은 것을 특징으로 하는 비휘발성 메모리 셀.
  7. P웰에 형성된 후 이 P웰내의 N웰에 형성된 소스 및 드레인으로서 동작하는 제 1 및 제 2 도핑된 영역과, 제어 게이트, 부동 게이트 및 채널을 가지고 있는 메모리 셀을 소거하는 방법에 있어서,
    상기 제어 게이트를 네거티브로 바이어싱하는 단계;
    상기 P웰을 포지티브로 바이어싱하는 단계;
    상기 제 1 도핑된 영역 바이어스에서 P웰 바이어스를 뺀 값이 Vcc보다 작거나 같고 0보다 더 크도록 상기 제 1 도핑된 영역을 포지티브로 바이어싱하는 단계; 및
    상기 P웰 바이어스와 같거나 더 포지티브한 전위를 사용하여 상기 제 2 도핑된 영역을 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  8. 제 7 항에 있어서, 전자가 상기 도핑된 영역으로 방출되어지도록 하게 하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  9. 제 7 항에 있어서, 상기 N웰을 포지티브로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  10. 제 7 항에 있어서, 대략 Vcc 또는 그 보다 높게 상기 제 1 도핑된 영역을 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  11. 제 7 항에 있어서, 대략 Vcc 또는 그 보다 더 높게 P웰을 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  12. 제 7 항에 있어서, 대략 Vcc 또는 그 보다 더 높게 N웰을 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  13. 제 7 항에 있어서, -11볼트보다 더 포지티브한 음전위로 제어 게이트를 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  14. 제 7 항에 있어서, 상기 제 1 도핑된 영역과 P웰 바이어스 전위간의 전위차가 약 1 내지 2 볼트가 되게 하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  15. 제 7 항에 있어서, 상기 제 1 도핑된 영역을 포지티브로 바이어싱하는 단계는 상기 드레인을 포지티브로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  16. 제 7 항에 있어서, P웰을 바이어싱하는 단계 및 제 1 도핑된 영역을 P웰 바이어스 전위와 같거나 더 작은 전위로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  17. P형 영역내에 형성된 비휘발성 메모리 셀에 있어서,
    상기 P형 영역내에 형성된 소스 및 드레인으로서 동작하는 제 1 및 제 2 도핑된 영역과 부동 게이트, 제어 게이트를 가지고 있는 트랜지스터; 및
    제어 게이트상의 네거티브 바이어스를 포함하고,
    상기 부동 게이트는 상기 부동 게이트로부터 상기 P형 영역을 지닌 상기 제 1 도핑된 영역으로 전자를 터널링함으로써 소거가능하고,
    상기 제 1 도핑된 영역은 상기 제 1 도핑된 영역 바이어스와 P형 영역 바이어스간의 차가 Vcc보다 작거나 같고 0보다 크도록 포지티브로 바이어싱되고,
    상기 P형 영역 및 상기 제 1 도핑된 영역은 Vcc 또는 그보다 더 크게 바이어싱되지만 N웰 바이어스와 같거나 더 작은 것을 특징으로 하는 비휘발성 메모리 셀.
  18. 제 17 항에 있어서, 상기 N웰은 포지티브로 바이어싱된 것을 특징으로 하는 비휘발성 메모리 셀.
  19. 제 17 항에 있어서, 상기 P형 영역은 N웰내에 매립된 P웰인 것을 특징으로 하는 비휘발성 메모리 셀.
  20. 제 17 항에 있어서, 상기 드레인은 제 1 도핑된 영역인 것을 특징으로 하는 비휘발성 메모리 셀.
  21. P웰에 형성된 후 이 P웰내의 N웰에 형성된 소스 및 드레인으로서 동작하는 제 1 및 제 2 도핑된 영역, 제어 게이트, 부동 게이트 및 채널을 가지고 있는 메모리 셀을 소거하는 방법에 있어서,
    상기 제어 게이트를 네거티브로 바이어싱하는 단계;
    상기 P웰을 포지티브로 바이어싱하는 단계;
    상기 제 1 도핑된 영역 바이어스에서 P웰 바이어스를 뺀 값이 Vcc보다 작거나 동일하고 0보다 크도록 상기 제 1 도핑된 영역을 포지티브로 바이어싱하는 단계; 및
    Vcc 또는 그보다 더 크지만, N웰 바이어스와 같거나 더 작게 P웰 및 제 1 도핑된 영역을 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  22. 제 21 항에 있어서, 전자가 상기 제 1 도핑된 영역으로 방출되어지게 하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  23. 제 21 항에 있어서, 상기 N웰을 포지티브로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  24. 제 21 항에 있어서, N웰을 대략 Vcc 또는 그보다 큰 값으로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  25. 제 21 항에 있어서, 제어 게이트를 -11볼트보다 더 포지티브한 음전위로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  26. 제 21 항에 있어서, 제 1 도핑된 영역과 P웰 바이어스 전위간의 전위차가 약 1 내지 2 볼트가 되게 하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  27. 제 21 항에 있어서, 상기 제 1 도핑된 영역을 포지티브로 바이어싱하는 단계는 상기 드레인을 포지티브로 바이어싱하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 소거하는 방법.
  28. P웰 영역내에 형성된 비휘발성 메모리 셀에 있어서,
    상기 P형 영역내에 형성된 소스 또는 드레인으로서 동작하는 제 1 도핑된 영역과 부동 게이트 및 제어 게이트; 및
    제어 게이트상의 네거티브 바이어스를 포함하고,
    상기 부동 게이트는 상기 부동 게이트로부터 상기 제 1 도핑된 영역으로 전자를 터널링함으로써 소거가능하고,
    상기 P형 영역은, Vcc가 2.5 볼트보다 작으면, 상기 제 1 도핑된 영역 바이어스와 P형 영역 바이어스간의 차가 Vcc보다 작거나 같고 0보다 크며, Vcc가 2.5볼트보다 크면, 상기 제 1 도핑된 영역 바이어스와 P형 영역 바이어스간의 차는 Vcc보다 작거나 같고 2.5볼트보다 크도록, 포지티브로 바이어싱되는 것을 특징으로 하는 비휘발성 메모리 셀.
  29. 제 28 항에 있어서, 상기 차가 Vcc보다 작은 것을 특징으로 하는 비휘발성 메모리 셀.
KR1020017001200A 1998-08-20 1999-08-19 전기적 소거가능 비휘발성 메모리 KR20010072087A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/137,476 US5978276A (en) 1997-04-11 1998-08-20 Electrically erasable nonvolatile memory
US09/137,476 1998-08-20
PCT/US1999/018894 WO2000011677A1 (en) 1998-08-20 1999-08-19 Electrically erasable nonvolatile memory

Publications (1)

Publication Number Publication Date
KR20010072087A true KR20010072087A (ko) 2001-07-31

Family

ID=22477610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001200A KR20010072087A (ko) 1998-08-20 1999-08-19 전기적 소거가능 비휘발성 메모리

Country Status (9)

Country Link
US (1) US5978276A (ko)
EP (1) EP1112576A1 (ko)
JP (1) JP2002523895A (ko)
KR (1) KR20010072087A (ko)
CN (1) CN1310846A (ko)
AU (1) AU5779099A (ko)
CA (1) CA2341102A1 (ko)
TW (1) TW420877B (ko)
WO (1) WO2000011677A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
KR100418718B1 (ko) * 2000-06-29 2004-02-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 소거 방법
US6876582B2 (en) * 2002-05-24 2005-04-05 Hynix Semiconductor, Inc. Flash memory cell erase scheme using both source and channel regions
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
JP4480955B2 (ja) * 2003-05-20 2010-06-16 シャープ株式会社 半導体記憶装置
US6721204B1 (en) * 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
US7119393B1 (en) * 2003-07-28 2006-10-10 Actel Corporation Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit
JP4445299B2 (ja) * 2004-03-18 2010-04-07 富士通株式会社 不揮発性メモリ評価方法
US7397699B2 (en) * 2005-07-27 2008-07-08 Atmel Corporation Channel discharging after erasing flash memory devices
ATE509349T1 (de) * 2006-04-12 2011-05-15 Sandisk Corp Minderung der auswirkung von pogrammstörungen
KR101012130B1 (ko) * 2006-04-12 2011-02-07 샌디스크 코포레이션 프로그램 혼란의 영향을 감소시키는 방법
US7817474B2 (en) * 2006-06-01 2010-10-19 Microchip Technology Incorporated Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits
US7768835B2 (en) * 2006-08-09 2010-08-03 Micron Technology, Inc. Non-volatile memory erase verify
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7957188B2 (en) * 2009-11-05 2011-06-07 Fs Semiconductor Corp., Ltd. Structures and methods of trimming threshold voltage of a flash EEPROM memory
US9019775B2 (en) 2012-04-18 2015-04-28 Sandisk Technologies Inc. Erase operation for 3D non-volatile memory with controllable gate-induced drain leakage current
KR102157863B1 (ko) 2014-09-01 2020-09-22 삼성전자주식회사 불 휘발성 메모리 장치
US11289170B2 (en) 2018-06-01 2022-03-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with capability of determing degradation of data erase characteristics
KR102545044B1 (ko) 2018-06-01 2023-06-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR102549622B1 (ko) 2018-07-03 2023-06-28 삼성전자주식회사 반도체 패키지
KR20200112192A (ko) 2019-03-21 2020-10-05 삼성전자주식회사 비휘발성 메모리 장치와 및 비휘발성 메모리 장치의 이레이즈 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
US5349220A (en) * 1993-08-10 1994-09-20 United Microelectronics Corporation Flash memory cell and its operation
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
US5416738A (en) * 1994-05-27 1995-05-16 Alliance Semiconductor Corporation Single transistor flash EPROM cell and method of operation
JPH08263992A (ja) * 1995-03-24 1996-10-11 Sharp Corp 不揮発性半導体記憶装置の書き込み方法
JP3204602B2 (ja) * 1995-07-13 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
EP0793238A1 (en) * 1996-02-29 1997-09-03 STMicroelectronics S.r.l. Electrically programmable non-volatile memory cells device for a reduced number of programming cycles

Also Published As

Publication number Publication date
AU5779099A (en) 2000-03-14
JP2002523895A (ja) 2002-07-30
EP1112576A1 (en) 2001-07-04
US5978276A (en) 1999-11-02
TW420877B (en) 2001-02-01
CN1310846A (zh) 2001-08-29
WO2000011677A1 (en) 2000-03-02
CA2341102A1 (en) 2000-03-02

Similar Documents

Publication Publication Date Title
EP0360504B1 (en) One transistor flash eprom cell
US6252799B1 (en) Device with embedded flash and EEPROM memories
US7078761B2 (en) Nonvolatile memory solution using single-poly pFlash technology
US6088263A (en) Non-volatile memory using substrate electrons
US5824584A (en) Method of making and accessing split gate memory device
KR20010072087A (ko) 전기적 소거가능 비휘발성 메모리
US5150179A (en) Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and method for making and using the same
US7602008B2 (en) Split gate non-volatile memory devices and methods of forming the same
US6084262A (en) Etox cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
US6330187B1 (en) Nonvolatile memory device and method for manufacturing the same
JPH07221209A (ja) プログラム用の高い熱い電子注入効率のための浮遊ゲートとドレイン間にギャップを有するフラッシュeepromセル
US6027974A (en) Nonvolatile memory
EP1096572A1 (en) Electrically programmable and erasable memory device and method of operating same
US6159800A (en) Method of forming a memory cell
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
TW389998B (en) Electrically erasable nonvolatile memory
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
JPH11191616A (ja) 不揮発性半導体メモリ装置の改善されたウェル構造及びその製造方法
US6693830B1 (en) Single-poly two-transistor EEPROM cell with differentially doped floating gate
US7473599B2 (en) Memory capable of storing information and the method of forming and operating the same
KR100209338B1 (ko) 불휘발성 반도체 메모리 장치의 제조방법
KR960014471B1 (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
TWI393256B (zh) 使用單-多晶p快閃技術之非揮發性記憶體解決方案
KR19990048989A (ko) 비휘발성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee