TW420877B - Electrically erasable nonvolatile memory - Google Patents

Description

7 A7 B7 五、發明說明（i) 本發明係大致有關於非依電性記憶體，且更特別地 有關於電氣可抹除之非依電性記憶體》 非依電性記憶體晶胞為有用的，原因在於就算至記 憶體之電力被切斷，其仍保留被記錄之資訊。其有數種不 同型式之非依電性記憶體，包括可抹除的可程式唯讀記憶 體(EPR0Ms)、電氣可抹除的可程式唯讀記憶體(EEPROMs) 與快閃EEPROM記憶體。EPROMs經由光線曝現而為可抹 除的’但可藉由在浮動閘上之通道熱電子注入而為可電氣 程式化的》慣用的EEPROMs具有相同的程式化功能，但 代之以被光線抹除的是其可被電子隧穿作用抹除及程式 化。因而，資訊可被儲存於這些記憶體中，而當電力切斷 時被保留’且這些記憶體可用適當的技術在必要時被抹除 以便再程式化。快閃EEPROMs以塊被抹除，典型地比普 通的EEPROMs給予其較佳的讀入存取時間。 目前’快閃記憶體已獲得相當的普遍性。例如，快 閃記憶體經常被用於微控制器、數據機與智慧卡之類可能 需要快速更新儲存碼的晶片上記憶體。 雖然快閃記憶體與EEPROMs為緊密相關的，在許多 實例中快閃記挽體為較佳的，因其較小的晶胞大小意味其 可更經濟地被製造。然而，快閃記憶體與EEPROM經常具 有非常類似的晶胞屬性》 當EEPROM被抹除時，一個或一個以上之晶胞在一 次作業中被抹除。在控制電極與基體被接地時，一個高的 正電位被施加至晶胞源極與（或）汲極》其結果為，在浮動 本紙張尺度過用1囤冢楳準（CNSXA4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 > n ϋ n If ί —1 · A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 而變成活躍的熱洞。此文章解釋負的閘極電壓將這些活躍 的熱洞拉至該閘極，致使其衝擊表面，被陷住並造成介面 狀態。當通道長度減小時，側場提高而增劇該效應。 此文章建議該問題可藉由增加通道長度而避免。由 於此辦法係與依比率決定裝置，及以逐漸越來越小尺寸來 形成較小維度、較低成本產品的產業長期趨勢相抵觸，因 而此辦法並非特別希冀的。陳等人對此問題之另一建議為 在晶胞由源極節點放電時，對該汲極施加一正偏壓》雖然 在文章中之討論結果此方法確實會將問題改善至某種程 度’但某些品質惡化就算在此方法被使用時仍存在並保持 著。 其亦曾建議使用以一大負電壓施加於控制閘及以一 五伏特之電壓施加於P丼與N丼之通道抹除，此通道抹除 會因靠近源極區之熱洞產生降低，而可能改進閛極干擾容 差與可靠性。請參閱 1992年 11 月 IEEE Journal ofSolid-State Circuits期刊第27卷第11期第1547-1554頁，由T.金波等人 所發表之“一個僅需五伏特之】6-Mb區塊抹除模式快閃 記愧體”文章。此需有一比汲極抹除情況高約1/3之負閘極 電壓（哈達等人之第5,077,691號專利）。請參閱1993年5月 曰本IEEE VLSI技術研討會論文集第81_2頁，汪祥仁等人 所發表之“以負閘極偏壓與LDD抹除接面防止快閃 EEPROM抹除洩漏”文章。 本發明之發明人相信，這些方法中，没有—個是完 全令人滿意的，且業界對有效的、可依比率決定的抹除機 i請先閱讀背面之注意事項再填寫本頁) --I I ----^ I i

.n n I n I l I n I 4 20877^___ ： 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（5 ) 鍵的，且本發明可使用各式的記憶體晶胞構造而實施，例 如分離閘與疊閘晶胞構造即是。 可為一 P型半導體之基體30包括一重摻雜涿極區16與 —重#雜沒極區18。區域16與18亦可包括輕摻雜汲極（LDD) 突伸物（未畫出）。汲極偏壓電位24、基體偏壓電位26、源 極電位20與閘偏壓電位36可被調整以使晶胞之效能達到最 大。 晶胞10可使用任何已知技術被讀取與程式化β第1圏 顯示之偏壓電位係用以實施如箭頭“e”所示之由浮動閘14 主要至汲極18的富勒-諾頓（Fowler-Nordheim)電子隧穿作 用。 在抹除之際，控制閘12在源極偏壓電位20大於或等 於P井電位時，被施以-7至-14伏特之負電壓。藉由維持控 制閘偏壓大於-11伏特，用於形成晶胞之裎序可以標準邏 輯程序而更為相容。藉由使源極20之電位大於或等於p井 電位’側電場被減小，減小引發洞陷捕的波帶至波帶隧穿 作用。有利地，源極偏壓電位介於P井與汲極偏壓電位間。 可代替地，該源極可能浮動。 對汲極擴散18與基體30而言，其被偏壓至一接近Vcc 或更高之正電位。Vcc由所運用之特定技術加以決定。以 目前的技術其可為例如5.0至1.8伏特。此降低跨越N+擴散 18與基體30間接面之電場。降低的GIDL電流/<也丨電場防 止在浮動閘14下方閘極氧化物中熱洞陷捕之加速。 汲極18較佳地未被偏壓至高於基體30之電壓而使閘 — 言 — — — — — — — I - I I I ^ I 1 I 一6J I I I I I ^ I I I /['ΐ I I I — — — —— — fi — 111 n n I I J n n I I (靖先閱讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNSM4規格（2W X 297公釐） 經濟部智慧財產局員工消費合作杜印® A7 _ B7_|__五、發明說明（7 ) 在汲極抹除時之相同方式被控制。 晶胞10與10a可使用如二重多晶矽、單金屬CMOS製 程之慣用製程技術被形成》此處設立之說明性參數計畫做 出具有1.8伏特之Vcc電位的0·35μιη或更低的形狀大小。當 技術上允許降低的電壓與較小的形狀時，此處之參數可隨 之依比例改變。 起始的基體材料通常為Ρ型（100)矽，例如具有iO. 20ohm-cm之電阻範圍《 P井30在所謂三重井處理中被埋置 於N井32内。P井30典型上具有例如2至4um之井深度，而 具有例如每立方公分lxl 016個原子至每立方公分5x1 〇16個 原子範圍之摻雜濃度。 N井30典型上具有例如4-8μιη之井深度。摻雜濃度可 為每立方公分4x10"個原子至每立方公分ιχι〇>6個原子。 三重井係藉由將Ρ井30反摻雜Ν井32而形成。 三重丼之元件的形成如下列所述。Ν井植入以例如每 平方公分1.0至1·5χ1013個原子之磷Ρ31之典型用量與以160 Kev至約l〇〇Kev之能量被完成。Ν井植入使用典型上6至12 小時之1125至1150eC的高溫步驟被騍動。然後N井32以P 井植入被反摻雜。P井植入之典型用量為每平方公分1.5至 2.5父1015個原子以30Kev至180Kev使用例如硼B11作為種 源。而後N丼32與P井30被驅動，通常為6至10小時與1125 至U50°C。此將該等井設定為所要的摻雜濃度與深度。 在井形成後，使用標準邏輯場處理之場氧化物與場 隔離隨後形成。場氧化物厚度舆場摻雜可輕微被調整以滿 ___-10- 本紙張又度適用> 國國家標準（CNS)A-l規格（2]〇χ297公釐) "~~ <請先閱讀背面之注意事項再填寫本頁) 衊 Α7 Β7 五、發明說明（9 ) 為可容忍的。因此，在達成最佳之GIDL與抹除狀況時，p 井電位可被選擇來允許得到較小的負控制閘電壓。較低的 控制閘電位使得此技術與標準邏輯製程更相容》 在Vcc大於2.5伏特時，利於維持汲極偏壓與p井偏壓 之差值在相當於Vcc之2.5伏特。在Vcc小於2.5伏特時，利 於將汲極偏壓與P井偏壓之差值維持於0至Vcc之範圍内。 雖然數個參數與高度在前述描述中被提供，熟習本 技藝者將瞭解這些參數與高度僅為說明之目的》其欲於使 申請專利範圍涵蓋所有修改與變化成為本發明之真實精神 與領域内。 (請先閱讀背面之注t-事項再瑱寫本頁) 訂 經濟部智慧財產局員工消費合作杜印製 元#標號對照表 10 記憶體晶胞 10a 記憶體晶胞 12 控制閘 14 浮動閘 16 被摻雜源極區 18 被摻雜汲極區 20 源極電位 24 汲極偏壓電位 26 P井電位 28 N井電位 30 半導體層、P井 32 N井 33 電容器 36 閘極偏壓電位 42 隧穿氧化物 ---------線丨Λ -12- 本紙張尺度適用中國國家展準"(CNS)A4規格（210—X 29ί公釐>

Claims (1)

1. A8 B8 C8 D8 377 j^S 、申請專利範圍 ι·—種非依電性記憶體晶胞，其 丹保开^成於一個ρ型區内， 該晶胞包含： 一電晶體’該電晶體具有一漳 ^ +動閘、一控制閘' ϋ 及作用為形成於該ρ型區内 一 土匕鬥之源極與一汲極的第- 與第二被摻雜區； 該浮動閘可藉自該浮動閘5兮楚 初w主該第一破摻雜區之電3 随穿作用而予以抹除，且該p型區與該第一被摻雜g 刀別爻正偏壓，使得該第一被摻雜區偏壓與該P型@ 偏壓間之差值小於或等於Vce，且大於〇 ; 在該控制閘上之一個負偏壓；以及 該第二被摻雜區受一等於或比該P型區偏壓電位更 為正之電位所偏壓〃 2. 如申請專利範圍第〗項所述之晶胞，其中該N井受立 偏歷_。 3. 如申請專利範圍第丨項所述之晶胞，其中該p型區與 該第一被摻雜區被偏壓至ycc或更高，但小於或等於 該N井偏壓。 4 -如申請專利範圍第]項所述之晶胞，其中該ρ型區為 一埋置於一個N井内之ρ井。 5. 如申請專利範圍第1項所述之晶胞，其中該汲極為該 第一被摻雜區。 6. 如申請專利範圍第1項所述之晶胞，其令該差值小於 Vcc。 7. —種用於抹除記憶體晶胞之方法，該晶胞具有一控制 本紙張巾ϋ®家樣CNS) A4iW^ (2獻297公教） 装， 訂-------線- (請先閲讀背面之注意事項再填寫本瓦) 經濟部智慧財產局員工消費合作社印製 13 經濟部智慧財產局員工消費合作社印製 C8 ------- 08 '申請專利範圍 伏特之步驟。 如申請專利範圍第7項所述之方法，其中以正壓偏壓 該第一被摻雜區之動作包括以正壓偏壓該汲極。 16·如申請專利範圍第7項所述之方法，包括將該p井偏 壓與將該第一被摻雜區偏壓至小於或等於該p井偏壓 電位之一個電位之步驟。 7.種非依電性記憶艘晶胞’其係形成於一個p型區 内’該晶胞包含： —電晶體，該電晶體具有一浮動閘、一控制閘以及 作用為形成於該p型區内之一源極與一没極的第一與 第一被捧雜區； 該浮動閘可藉自該浮動用至該第一被摻雜區之電子 隧穿作用而予以抹除，且該P型區與該第一被摻雜區 分別被以正壓偏壓，使得該第—被摻雜區偏壓與該p iEL偏壓間之差值小於或等於Vcc，且大於〇; —在該控制閘上之負偏壓；以及 該P型區與該第一被摻雜區被偏壓至Vcc或更高， 但小於或等於N井偏壓 18. 如申請專利範圍第17項所述之晶胞，其中該N丼受 正偏壓。 19. 如申請專利範圍第17項所述之晶胞，其中該p型區 為一埋置於一個N井内之p井。 20. 如申請專利範園第17項所述之晶胞，其中該汲極為 該第一被摻雜區。 本紙張尺度適用中國國家揉率（CNS ) Α4規格（210Χ297公釐） ^-.111π線 (請先閲讀背面之注意事項再填寫本頁〕 15 420877 AS B8 C8 D8 六、申請專利範圍 28. —種非依電性記憶體晶胞，其係形成於一個p型區 内，該晶胞包含： 一浮動閉、一控制閘以及作用為形成於該P型區内 之一源極或一汲極的第一被摻雜區； _ 該浮動閘可藉自該浮動閘至該第一被摻雜區之電子 随穿作用而予以抹除，且該p型區與該第一被摻雜區 *5?別被以正電位偏壓，使得，若Vcc小於2.5伏特，該 第一被摻雜區偏壓與該p型區偏壓間之差值小於或等 於Vcc ’且大於0 ;若Vcc大於2·5伏特，則該第一被 摻雜區偏壓與該ρ型區偏壓間之差值小於或等於Vce， 且大於2.5伏特；以及 一在該控制閘上之負壓偏壓。 29. 如申請專利範圍第28項所述之晶胞，其_該差值小於 Vcc。 --ί -------f -------------線 (請先閲讀背面之注意事項再填寫本黃) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家楳準（CNS ) A4規格（210><29*?公釐） 17