JP3204602B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JP3204602B2
JP3204602B2 JP17696895A JP17696895A JP3204602B2 JP 3204602 B2 JP3204602 B2 JP 3204602B2 JP 17696895 A JP17696895 A JP 17696895A JP 17696895 A JP17696895 A JP 17696895A JP 3204602 B2 JP3204602 B2 JP 3204602B2
Authority
JP
Japan
Prior art keywords
impurity region
conductivity type
voltage
source
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17696895A
Other languages
English (en)
Other versions
JPH0927560A (ja
Inventor
誠一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17696895A priority Critical patent/JP3204602B2/ja
Priority to US08/682,892 priority patent/US5657271A/en
Priority to KR1019960028112A priority patent/KR100193744B1/ko
Priority to TW085108513A priority patent/TW312051B/zh
Publication of JPH0927560A publication Critical patent/JPH0927560A/ja
Application granted granted Critical
Publication of JP3204602B2 publication Critical patent/JP3204602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は不揮発性半導体記憶装
置に係わり、特にメモリセルにおいて浮遊ゲートから拡
散層に電荷の引き抜きを行う、いわゆるＮＯＲ型のフラ
ッシュＥＥＰＲＯＭに用いられるものである。
【０００２】
【従来の技術】従来、フラッシュ型メモリの基本的な素
子構造は、図１１に示すように、半導体基板１１０１上
にトンネル絶縁膜１１０６を介して形成された浮遊ゲー
ト１１０２と、この浮遊ゲート１１０２上に絶縁膜１１
０７を介して形成された制御ゲート１１０３の２層ゲー
トからなるＭＯＳ型の電界効果トランジスタである。書
き込みは、ドレイン１１０４と制御ゲート１１０３に高
電圧を印加し、ソース１１０５を接地することによっ
て、チャネルを流れる電子がドレイン１１０４近傍の高
電界で加速されて発生するホットエレクトロンを浮遊ゲ
ート１１０２に注入することによって行われる。一方、
消去は、制御ゲート１１０３を接地して、ソース１１０
５に高電圧を印加することによって、浮遊ゲート１１０
２とソース１１０５の間の薄いシリコン酸化膜１１０６
に高電圧を印加し、Ｆ−Ｎトンネル電流を流し、浮遊ゲ
ート１１０２に注入されている電子をソース１１０５に
引き抜くことによって行われる。
【０００３】しかしながら、上記のセル構造では、図１
２に示すように、消去動作を行う際、ソース１２０１に
高電圧を印加した時、浮遊ゲート１２０２と重なる部分
のソース領域１２０３の表面でバンドの曲がりが生じ、
バンド間トンネル現象が起こり、空乏層１２０４中で、
電子１２０５とホール１２０６が発生する。バンド間ト
ンネル現象により発生した電子１２０５とホール１２０
６は、ソース１２０１−基板１２０８間の逆バイアス電
圧により加速されて電離衝突を起こし、多量のキャリア
を発生し、これがソース１２０１と基板１２０８との間
に流れる基板間電流となる。ソース拡散層の不純物濃度
分布が同一の場合、図１３に示すように、ゲート−ソー
ス間電圧ＶＧＳを消去に必要なある電圧に保つと、バン
ド間トンネル電流は、ソースと基板間の電位差が３Ｖ以
下の場合において、ソースと基板間の電位差に大きく依
存する。このソースと基板間の電位差への依存性は、ソ
ース領域の拡散層のプロファイル等の構造にはあまり依
存せず、シリコンバンドギャップで決定されると考えら
れる。これについては例えばK.T.Sanらによって報告さ
れている(IEEE Transaction on Electron Device、 vo
l.42、 No.1、 pp150、 1995)。
【０００４】このバンド間トンネル現象によって発生し
たホール１２０６の一部は、消去動作中に酸化膜１２０
７中に注入され、書換動作の繰り返しによって、例え
ば、低電界でも酸化膜中に微小なリーク電流が流れ、長
時間の放置により、浮遊ゲートの電子が失われ誤動作に
つながる、というような各種の劣化を引き起こす。
【０００５】一定の浮遊ゲートとソース間電圧の下で、
バンド間トンネル電流を下げる方法の一つとして、ソー
ス領域をＮ型低濃度不純物領域とＮ型高濃度不純物領域
との２重接合構造にすることにより、消去時の横方向電
界を緩和する方法がある。しかしながら、この方法を用
いると、ソース拡散層が深くなるため、セルトランジス
タのゲート長がスケーリングできないといった問題を引
き起こす。
【０００６】また、バンド間トンネル電流をさげるもう
一つの方法として、図１３に示したようにバンド間トン
ネル電流がソース基板間電圧２．５Ｖ以下の領域で急激
に減少することを利用して、ソース電圧を例えば２Ｖと
する方法がある。しかしながら、単純にソース電圧を下
げると、実用上十分な消去スピードを維持するために、
ゲートに高い負電圧を印加する必要が生じる。例えばソ
ース電圧が２Ｖの場合、制御ゲートには−１３Ｖの負の
高電圧が必要となる。一般にゲートに印加する負電圧
は、チップ内部の昇圧回路で生成するため、この電圧が
高くなると昇圧回路の占有面積が増大してしまう。ま
た、制御ゲートを駆動するためのトランジスタを高耐圧
にする必要があり、このためトランジスタ性能が低下
し、この結果読みだし時間（アクセスタイム）の劣化を
引き起こす。
【０００７】上記はソース拡散層に電子を引き抜く場合
であるが、ドレイン拡散層に引き抜く場合も同様のこと
がいえる。ソースもしくはドレインの拡散層に電子を引
き抜く方法以外に、チャネル全面で電子を引き抜く方法
がある。この場合は、図１４に示すように、セル領域を
Ｎ型シリコン基板１４０１中に形成したＰ型不純物領域
１４０２中に形成し、制御ゲート１４０５とＮ型シリコ
ン基板１４０１、Ｐ型不純物領域１４０２、ソース１４
０３およびドレイン１４０４との間に高電圧を印加し、
チャネル全面に電子を引き抜く方法が T.Jinboらによっ
て開示されている（ISSCC Digest of Technical Paper
s,pp155,1992.）。しかしながら、この方法は、H.Kume
らにより報告されているように、チャネル全面を電子が
通過するので、書換動作の繰り返しにより、チャネル領
域に接する酸化膜中に界面準位が発生し、ゲートに印加
する電圧によって引き寄せられチャネルを形成する電子
が減少し、このためトランジスタの電流増幅率が低下す
る問題があった（Symp.on VLSI Technology,Dig.of Tec
hnical Papers,pp77,1991.）。
【０００８】
【発明が解決しようとする課題】このように、従来のフ
ラッシュ型メモリは、消去時に過大なバンド間トンネル
電流が流れ、バンド間トンネル電流を抑えようとする
と、メモリセルの性能が劣化してしまうといういう欠点
があった。
【０００９】本発明は、上記の欠点を鑑みてなされたも
ので、周辺回路に対する影響を最小限に制御しつつ、セ
ル消去時のバンド間トンネル電流の低減と、それに伴う
信頼性の高い不揮発性半導体記憶装置を提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】第１導電型の半導体基板
と、前記半導体基板の表面に形成された第２導電型の第
１の不純物領域と、前記第１の不純物領域に形成された
第１導電型の第２の不純物領域と、前記第２の不純物領
域の表面に形成されたゲート酸化膜と、前記ゲート酸化
膜上に形成された浮遊ゲートと、前記浮遊ゲート上に絶
縁膜を介して形成された制御ゲートと、前記第２の不純
物領域に形成された第２導電型のソース・ドレイン領域
と、前記浮遊ゲートの電荷を放出させる場合、前記ソー
スまたはドレイン領域と前記第１導電型の第２の不純物
領域に対し、それら各領域間の電位差が０Ｖより大きく
２．５Ｖ以下となる様に電圧を供給する手段とを有する
不揮発性半導体記憶装置を提供する。
【００１１】また、前記半導体基板を接地し、前記制御
ゲート、第２の不純物領域、半導体基板およびソース・
ドレイン領域に供給される各電圧ａ，ｂ，ｃ，ｄが ｄ＞ｂ＞ｃ＞ａ となる様に電圧を供給する手段とを有する不揮発性半導
体記憶装置を提供する。
【００１２】さらに、各領域に所望な電圧を印加する手
段として、電源電圧を昇圧する昇圧回路と、前記昇圧回
路に接続されたレベルシフト回路と、前記レベルシフト
回路の出力に応じて、電源電圧を第１導電型の高濃度不
純物領域を介して第２の不純物領域に供給するスイッチ
回路とを有する不揮発性半導体記憶装置を提供する。
【００１３】さらに、浮遊ゲートの電荷を放出させる場
合、前記第２導電型の第１の不純物領域に対し、前記第
１導電型の第２の不純物領域と同電位の電圧を供給する
ことを特徴とする不揮発性半導体記憶装置を提供する。
【００１４】
【作用】このような構成にすることにより、消去時にお
いて、ソースもしくはドレインと第２の不純物領域との
電位差を０Ｖより大きく２．５Ｖ以下とし、バンド間ト
ンネル電流を削減することができる。このことは、ソー
スもしくはドレイン拡散層に印加する電圧を発生させる
昇圧回路の電流駆動能力を低下させることがなく、同時
に、書換動作の繰り返しによる、トンネル酸化膜の劣化
を防止することができる。
【００１５】また、第２の不純物領域に印加する電圧を
消去時と書込み時とで切り替える必要があるが、本願の
スイッチ回路を用いることにより、所望の電圧を確実に
供給することができる。
【００１６】また、第２導電型の第１の不純物領域と第
１導電型の第２の不純物領域との２重のウェル構造を用
いることにより、メモリセルが形成される不純物領域と
半導体基板とを電気的に分離することが可能であるた
め、半導体基板を書込み、読出し時はもちろん、消去時
にも、接地電位に保つことができる。このことは、半導
体チップを基体（リードフレームのチップ載置部）にマ
ウントする場合に、絶縁ペーストを使用する必要がなく
なり、昇圧回路（チャージポンプ回路）等で発生する熱
を効率良く放熱することができる。もし、放熱効率が悪
く、チップの温度が上昇すると、消去時のバンド間トン
ネル電流や書込み時のリーク電流の増大、さらには昇圧
回路の昇圧能力の低下といった問題が生じる。チップ温
度が上昇しても十分な昇圧能力を得ようとすると、昇圧
回路の面積が巨大化するが、本構成ではこのような問題
を回避することができる。
【００１７】
【実施例】以下、図面を参照にしながら本発明の実施例
について詳細に説明する。図１は、本願発明を適用した
ＮＯＲ型フラッシュメモリの構造を示す図である。
【００１８】Ｐ型のＳｉ基板１０１中にはＮ型不純物領
域１０２が形成され、Ｎ型不純物領域１０２中にはＰ型
不純物領域１０３が形成されている。またＰ型不純物領
域１０３中にはソース１０５、ドレイン１０４及びトン
ネル酸化膜を介して形成された浮遊ゲート１０６、この
浮遊ゲート上に絶縁膜を介して形成された制御ゲート１
０７からなるメモリセルが形成されている。Ｎ型不純物
領域１０２は、セルトランジスタのチャネルが形成され
るＰ型不純物領域１０３とＳｉ基板１０１間を電気的に
分離することができる。周辺回路部は、通常と同様にＰ
型ＭＯＳ１１２はＮ型不純物領域１１５中に、Ｎ型ＭＯ
Ｓ１１３、１１１はＰ型半導体基板１０１、及びＰ型不
純物領域１１４に形成される。周辺回路の構造について
は色々な方法があり、これに限定されるものではない。
また、メモリセルが形成されているＮ型不純物領域１０
２及びＰ型不純物領域１０３は、周辺回路のＮ型不純物
領域１１５及びＰ型不純物領域１１４に対し、印加電圧
を種々別々に印加することにより電気的に分離させるこ
とができる。
【００１９】上記のデバイス構造を有するメモリセルか
ら電子を引き抜く方法については以下に述べる。Ｎ型不
純物領域１０２、Ｐ型不純物領域１０３、ソース１０
５、制御ゲート１０７はそれぞれ、電圧供給手段１０８
により設定された電圧が印加される。浮遊ゲートへの電
子の注入は通常、ドレイン１０４と制御ゲート１０７に
電圧を印加して発生するホットエレクトロン注入を用い
る。浮遊ゲート１０６と制御ゲート１０７との間の絶縁
膜厚は１５ｎｍ、チャネルと浮遊ゲート１０６との間の
トンネル酸化膜厚は１０ｎｍである。
【００２０】外部電源電圧ＶCCが３Ｖの時、浮遊ゲート
１０６に注入されている電子をソース１０５に引き抜く
場合、ソース１０５に正の昇圧電圧ＶPP（例えば５Ｖ）
を印加し、メモリセルが形成されているＰ型不純物領域
１０３には、高濃度不純物領域１０９を介して電源電圧
ＶCC（３Ｖ）を印加する。制御ゲート１０７には−１０
Ｖを印加する。この結果、ソース１０５とＰ型不純物領
域１０３間の電位差は２．０Ｖとなり、０Ｖより大きく
２．５Ｖ以下である為、バンド間トンネル電流は従来方
式より大幅に少なくすることができる。
【００２１】この時、Ｐ型不純物領域１０３が形成され
ているＮ型不純物領域１０２にも高濃度不純物領域１１
０を介して同時に電源電圧ＶCC（３Ｖ）を印加すること
で、Ｐ型不純物領域１０３とＳｉ基板１０１は電気的に
分離することができる。このため、Ｓｉ基板１０１は接
地電位を保つことができ、半導体チップを基体（リード
フレームのチップ載置部）にマウントする場合に、絶縁
ペーストを使用する必要がなくなり、接地電位に固定さ
れた放熱性の良い基体にチップを密着させられるので、
動作中に発生する熱を効率良く放熱することができ、チ
ップの温度上昇を防止できる。これは周辺回路のチャー
ジポンプ回路の面積削減に有効である。
【００２２】また、Ｐ型不純物領域１０３、Ｎ型不純物
領域１０２は基板に対して面積も大きいことから寄生容
量が大きく、このため通常ならば充分な電流充電が行え
るチャージポンプ回路を介してこれら不純物領域に電圧
を印加する必要が生じるが、本願発明の場合、外部電源
電圧ＶCCを直接印加することができるため、チャージポ
ンプ回路に要する面積を増大させる問題はない。
【００２３】さらに、本願発明を用い、Ｐ型不純物領域
に例えば３Ｖを印加することで、ソースの電位を５Ｖと
高く設定できるため、消去時に於ける制御ゲート１０７
への印加負電圧は例えば−１０程度で良く、実用上充分
な消去速度を得る事ができる。この制御ゲートに印加す
る−１０Ｖは、制御ゲートを充電する電流だけを供給で
きれば良いため、消費電力は少なく、且つチャージポン
プ回路に要する面積も小さく済む事になる。もし、Ｐ型
不純物領域を接地している従来方式では、ゲートに印加
する電圧が例えば−１３Ｖとなってしまい、周辺トラン
ジスタの耐圧を高くしなくてはいけなくなる。これは周
辺トランジスタの性能劣化を招く。
【００２４】尚、バンド間トンネル電流を少なくするに
は、ソース１０５とＰ型不純物領域１０３との電位差
は、可能な限り０Ｖに近く設定できることが望ましい
が、０Ｖ付近になると、チャネルへの電子の引き抜きが
始まり、０Ｖとなると、ソース１０５への電子の引き抜
きができなくなることは言うまでもない。チャネルで電
子の引き抜きが起こると書き換えによるセルトランジス
タの劣化が起きることは、従来の技術で説明したとおり
である。
【００２５】次に、上記電圧供給手段１０８を、図２を
使用し説明する。前記電圧供給手段１０８は、電源電圧
ＶＣＣ（例えば３Ｖ）を供給するパッド２０５と、この
パッド２０５に接続される昇圧回路２０１及びスイッチ
部２０４と、前記昇圧回路２０１に接続され、且つアド
レスデータ供給ラインに接続されたワード線駆動回路２
０２及びソースライン駆動回路２０３とから構成され、
フラッシュメモリの動作に応じて所望の電圧が制御ゲー
ト１０７、Ｐ型不純物領域１０３、Ｎ型不純物領域１０
２及びソース領域１０５に供給される。
【００２６】前記昇圧回路２０１は図３に示されている
様に、通常使用されているリングオシレータとチャージ
ポンプ回路から成り、電源電圧が投入された場合、チャ
ージポンプ回路の能力に応じて電源電圧が昇圧される。
この昇圧電圧は、書き込み時に制御ゲート１０７に印加
するのに充分な高電圧Ｖprog（１０Ｖ）を生成する。前
記スイッチ部２０４は、図４に示される様に、レベルシ
フト回路４０１とスイッチ回路４０２とから成り、外部
から供給される信号に応じて生成された（または直接外
部より供給された）ｅｒａｓｅ信号により接地電位また
は電源電位を確実にＰ型、及びＮ型の不純物領域１０
３、 １０２に供給することができる。特に、このスイッ
チ回路４０２は、消去時に於いて（例えば、ｅｒａｓｅ
信号がＨｉｇｈレベルの時）、前記昇圧回路２０１より
電源電圧Ｖｃｃより高い昇圧電圧Ｖprogが、スイッチ回
路４０２を構成するＮ型トランジスタ４０３のゲートに
供給される回路構成となっているため、このトランジス
タのしきい値電圧落ちの影響を受ける事無く電源電圧を
確実にＰ型、及びＮ型の不純物領域１０３、１０２に供
給することができる。
【００２７】ワードライン駆動回路２０２の詳細は図５
に示す。アドレスデータおよびｅｒａｓｅ信号により、
トランジスタ５０２、５０３をオン、オフさせ、書き込
み時はＶprog（例えば１０Ｖ）、消去時は消去スピード
を十分見込める負の高電圧Ｖerase （例えば−１０Ｖ）
を制御ゲート１０７に供給する。トランジスタ５０４の
ゲート電圧ＶG は、消去時はＶPPでオフさせ、それ以外
は例えば−３Ｖといった電位を供給しオンさせる。負の
昇圧部５０１は、図６に示すようにリングオシレータと
チャージポンプからなり、前記ｅｒａｓｅ消去信号によ
り、負の高電圧Ｖerase を生成する。また、ＶG に印加
する負電圧（例えば−３Ｖ）も図６に示す負電圧生成回
路と同様の回路構成により生成される。ソースライン駆
動回路２０３の詳細は図７に示すように、アドレスデー
タにより、書き込み時は０Ｖ、消去時は降圧回路でＶpr
ogより降圧されたＶccとの電位差が０Ｖより大きく２．
５Ｖ以下となるような電圧ＶPP（例えば５Ｖ）がソース
１０５に供給される。降圧部７０１は図８に示すように
Ｎチャネルトランジスタで構成され、Ｖprog（例えば１
０Ｖ）を降圧して、ＶPP（例えば５Ｖ）を生成する。こ
の場合、ソース電圧ＶPPは、一旦昇圧されてから、降圧
されて生成されるので、電源電圧ＶCCの変動に関係なく
常に一定である。このため、電源電圧の変動による消去
スピードの変化を押さえることができ、安定した動作が
可能となる。
【００２８】図２の第一の実施例では、Ｐ型不純物領域
１０３に外部電源ＶCCを直接印加したが、高い電圧の外
部電源ＶCC、例えば５Ｖが使用できる場合においては、
必ずしもそうする必要はない。この場合は、第二の実施
例として外部電源ＶCC＝５Ｖを内部降圧回路でＶCCとの
電位差が０Ｖより大きく２．５Ｖ以下とするような値、
例えば３Ｖに降圧し、Ｐ型不純物領域１０３及びＮ型の
不純物領域１０２に供給する。ソース電圧にはＶCC＝５
Ｖの外部電源を直接印加する。このような電位供給方法
であっても従来の問題点を改善することができる。その
他は第一の実施例と同様である。
【００２９】上記の第二の実施例では、ソース１０５に
外部電源ＶCC＝５Ｖを直接印加した場合、外部電源電圧
の変動がそのままソース電圧の変動につながり、さらに
は内部回路での電圧降下も考えられるので安定した電圧
供給ができないという欠点がある。
【００３０】上記問題点を改善する電圧供給手段１０８
を、図９を使用し説明する。前記電圧供給手段１０８
は、電源電圧ＶCC（例えば５Ｖ）を供給するパッド２０
５と、このパッド２０５に接続される昇圧回路２０１及
び降圧回路９０１と、前記昇圧回路２０１に接続され、
且つアドレスデータ供給ラインに接続されたワード線駆
動回路２０２及びソースライン駆動回路２０３と、前記
降圧回路９０１に接続されたスイッチ部２０４とから構
成され、フラッシュメモリの動作に応じて所望の電圧が
制御ゲート１０７、Ｐ型不純物領域１０３、Ｎ型不純物
領域１０２及びソース領域１０５に供給される。前記降
圧部９０１は、図１０に示される様に、Ｎチャネルトラ
ンジスタで構成され、ＶCC（５Ｖ）を降圧して、消去時
にソースに印加する電圧ＶPP（例えば５Ｖ）との電位差
が０Ｖより大きく２．５Ｖ以下とするような値Ｖwell
（例えば３Ｖ）を生成する。前記スイッチ部２０４は、
接地電位またはＶwellを確実にＰ型、及びＮ型の不純物
領域１０３、１０２に供給することができる。その他の
動作は第一の実施例と同様である。第一の実施例のソー
スライン駆動回路の動作により、消去時にソースに印加
される電圧は、電源電圧ＶCCの変動に関係なく常に一定
である。このため、外部電源の変動による消去スピード
の変化を抑えることができ、第二の実施例より、より安
定した動作が可能となる。
【００３１】以上、第一、第二及び第三の実施例をまと
めた表を図１５に示す。第一から第三の実施例では、ソ
ース１０５に電子を引き抜く場合について示したが、ド
レイン１０４領域に引き抜く場合、ソーストドレインを
入れ替えれば第一から第三の実施例がそのまま適用でき
る。
【００３２】本実施例の制御ゲートは、ゲート電極とし
ているが、拡散層で形成されたものでも良い。本実施例
の説明で、電子の注入はホットエレクトロン注入を用い
るとしたが、チャネル全面からのトンネル電流注入を用
いるデバイスにも適用できることは言うまでもない。但
し、周辺回路の低電圧動作や繰り返し書換を実施した際
のトランジスタの劣化を抑制するという観点ではチャネ
ルホットエレクトロン注入方式を用いる方が、本発明の
メリットをより有効に作用させることができる。
【００３３】
【発明の効果】本発明を用いることによって、浮遊ゲー
トからソースもしくはドレイン拡散層へ電子を放出する
際に、ソースもしくはドレイン拡散層から基板に流れる
バンド間トンネル電流の量を、周辺回路設計へのオーバ
ーヘッドを最小限に制御しつつ削減することができる。
このバンド間トンネル電流の削減は、昇圧回路に要求さ
れる電流駆動能力を下げることができると同時にバンド
間トンネル電流によって発生する酸化膜中の電荷トラッ
プ量も削減する事ができ、メモリセルの信頼性も向上さ
せることができる。またソースもしくはドレイン拡散層
への引き抜き方式を用いるのでチャネル全面へ引き抜く
場合に比べて、繰り返し書換動作によるセルトランジス
タの劣化が少ない。
【００３４】また、ソースもしくはドレイン拡散層とチ
ャネル領域の電位差を小さくできることにより、例えば
従来ソース拡散層でよく用いられてきたＮ型低濃度不純
物領域とＮ型高濃度不純物領域の二重結合が必ずしも必
要でなくなる。これはメモリセルトランジスタの特にゲ
ート長の微細化に対して効果がある。
【００３５】さらに、Ｐ型の第１の不純物領域とＮ型の
第２の不純物領域との２重のウェル構造を用いることに
より、メモリセルの形成される不純物領域と半導体基板
とを電気的に分離することが可能であるため、半導体基
板を常に接地電位に保つことができる。これは、半導体
チップを基体にマウントする場合の放熱性を向上させる
ことができる。
【図面の簡単な説明】
【図１】本発明で用いるフラッシュメモリの断面図であ
る。
【図２】図１で示した電圧供給手段の回路構成図であ
る。
【図３】図２で示した昇圧回路の一例を示した回路図で
ある。
【図４】図２で示したスイッチ部の一例を示した回路図
である。
【図５】図２で示したワードライン駆動回路の一例を示
した回路図である。
【図６】図５で示した負の昇圧回路の一例を示した回路
図である。
【図７】図２で示したソースライン駆動回路の一例を示
した回路図である。
【図８】図７で示した降圧回路の一例を示した回路図で
ある。
【図９】図１で示した電圧供給手段の一例を示した回路
構成図である。
【図１０】図９で示した降圧回路の一例を示した回路図
である
【図１１】従来のフラッシュメモリの断面図である。
【図１２】基板間トンネル電流の発生について示した図
である。
【図１３】ソース−基板間電圧とバンド間トンネル電流
の関係を表す図である。
【図１４】ウエル構造を用いたフラッシュメモリの断面
図である。
【図１５】各部に印加する電圧を実施例毎に比較した図
表である。
【符号の説明】
１０１ Ｐ型半導体基板 １０２ Ｎ型の第１の不純物領域 １０３ Ｐ型の第２の不純物領域 １０８ 電圧供給手段 Ｖprog 昇圧回路の出力電圧 Ｖerase 負の昇圧回路の出力電圧 ＶPP ソースライン駆動回路内の降圧回路の出力電圧 Ｖwell 降圧回路の出力電圧 ｅｒａｓｅ 消去信号
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 G11C 16/02 H01L 27/115 H01L 29/788 H01L 29/792

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板と、 前記半導体基板の表面に形成された第２導電型の第１の
    不純物領域と、 前記第２導電型の第１の不純物領域に形成された第１導
    電型の第２の不純物領域と、 前記第１導電型の第２の不純物領域の表面に形成された
    ゲート酸化膜と、 前記ゲート酸化膜上に形成された浮遊ゲートと、 前記浮遊ゲート上に絶縁膜を介して形成された制御ゲー
    トと、 前記第１導電型の第２の不純物領域に形成された第２導
    電型のソース・ドレイン領域と、 前記浮遊ゲートの電荷を放出させる場合、半導体基板を
    接地し、前記ソースまたはドレイン領域と前記第１導電
    型の第２の不純物領域に対し、それら各領域間の電位差
    が０Ｖより大きく２．５Ｖ以下となる様に電圧を供給す
    る手段とを具備したことを特徴とする不揮発性半導体記
    憶装置。
  2. 【請求項２】 第１導電型の半導体基板と、 前記半導体基板の表面に形成された第２導電型の第１の
    不純物領域と、 前記第２導電型の第１の不純物領域に形成された第１導
    電型の第２の不純物領域と、 前記第１導電型の第２の不純物領域の表面に形成された
    ゲート酸化膜と、 前記ゲート酸化膜上に形成された浮遊ゲートと、 前記浮遊ゲート上に絶縁膜を介して形成された制御ゲー
    トと、 前記第１導電型の第２の不純物領域に形成された第２導
    電型のソース・ドレイン領域と、 前記浮遊ゲートの電荷を放出させる場合、前記ソースま
    たはドレイン領域と前記第１導電型の第２の不純物領域
    に対し、それら各領域間の電位差が０Ｖより大きく２．
    ５Ｖ以下となる様に電圧を供給し、且つ前記半導体基板
    を接地し、前記制御ゲート、第２の不純物領域、半導体
    基板およびソースまたはドレイン領域に供給される各電
    圧ａ，ｂ，ｃ，ｄが ｄ＞ｂ＞ｃ＞ａ となる様に電圧を供給する手段とを具備したことを特徴
    とする不揮発性半導体記憶装置。
  3. 【請求項３】 電源電圧を昇圧する昇圧回路と、 前記昇圧回路に接続されたレベルシフト回路と、 前記レベルシフト回路の出力に応じて、電源電圧を第１
    導電型の不純物領域を介して第２の不純物領域に供給す
    るスイッチ回路とを具備したことを特徴とする請求項１
    または２記載の不揮発性半導体記憶装置。
  4. 【請求項４】 浮遊ゲートの電荷を放出させる場合、前
    記記第２導電型の第１の不純物領域に対し、前記第１導
    電型の第２の不純物領域と同電位の電圧を供給すること
    を特徴とする請求項１または２記載の不揮発性半導体記
    憶装置。
  5. 【請求項５】 デバイスの全動作モードにおいて、前記
    半導体基板を接地して動作させることを特徴とする請求
    項１または２記載の不揮発性半導体記憶装置。
JP17696895A 1995-07-13 1995-07-13 不揮発性半導体記憶装置 Expired - Lifetime JP3204602B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17696895A JP3204602B2 (ja) 1995-07-13 1995-07-13 不揮発性半導体記憶装置
US08/682,892 US5657271A (en) 1995-07-13 1996-07-12 Nonvolatile semiconductor memory device in which band to band tunneling current is suppressed
KR1019960028112A KR100193744B1 (ko) 1995-07-13 1996-07-12 불휘발성 반도체 기억 장치
TW085108513A TW312051B (ja) 1995-07-13 1996-07-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17696895A JP3204602B2 (ja) 1995-07-13 1995-07-13 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH0927560A JPH0927560A (ja) 1997-01-28
JP3204602B2 true JP3204602B2 (ja) 2001-09-04

Family

ID=16022866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17696895A Expired - Lifetime JP3204602B2 (ja) 1995-07-13 1995-07-13 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US5657271A (ja)
JP (1) JP3204602B2 (ja)
KR (1) KR100193744B1 (ja)
TW (1) TW312051B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330190B1 (en) 1996-05-30 2001-12-11 Hyundai Electronics America Semiconductor structure for flash memory enabling low operating potentials
CN1252156A (zh) * 1997-04-11 2000-05-03 硅芯片公司 电擦除非易失性存储器
US5978276A (en) * 1997-04-11 1999-11-02 Programmable Silicon Solutions Electrically erasable nonvolatile memory
US5790460A (en) * 1997-05-12 1998-08-04 Eon Silicon Devices, Inc. Method of erasing a flash EEPROM memory
US5898633A (en) * 1997-05-21 1999-04-27 Motorola, Inc. Circuit and method of limiting leakage current in a memory circuit
US5912845A (en) * 1997-09-10 1999-06-15 Macronix International Co., Ltd. Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage
JP3424898B2 (ja) * 1997-09-17 2003-07-07 松下電器産業株式会社 不揮発性半導体記憶装置の書き換え方法
US5956271A (en) * 1997-12-12 1999-09-21 Texas Instruments Incorporated Channel hot electron programmed memory device having improved reliability and operability
WO1999031669A1 (en) * 1997-12-18 1999-06-24 Advanced Micro Devices, Inc. Biasing method and structure for reducing band-to-band and/or avalanche currents during the erase of flash memory devices
US6005804A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Split voltage for NAND flash
JP3474758B2 (ja) 1998-02-16 2003-12-08 株式会社東芝 不揮発性半導体記憶装置
JP2000040379A (ja) * 1998-07-21 2000-02-08 Mitsubishi Electric Corp 過消去防止装置及び過消去防止方法
IT1306964B1 (it) * 1999-01-19 2001-10-11 St Microelectronics Srl Circuito a boosting capacitivo per la regolazione della tensione dilettura di riga in memorie non-volatili
US6275972B1 (en) * 1999-05-12 2001-08-14 Advanced Micro Devices, Inc. Method for accurate channel-length extraction in MOSFETs
DE69923548D1 (de) 1999-06-22 2005-03-10 St Microelectronics Srl Flashkompatibler EEPROM Speicher
DE19939092B4 (de) * 1999-08-18 2005-12-29 Infineon Technologies Ag Speicherbereich eines EEPROM sowie bereichsspezifische Programmier- und Löschverfahren
JP4623782B2 (ja) * 1999-10-15 2011-02-02 スパンション エルエルシー 半導体記憶装置及びその使用方法
JP3730508B2 (ja) * 2000-11-13 2006-01-05 株式会社東芝 半導体記憶装置およびその動作方法
KR100365299B1 (ko) * 2000-12-19 2002-12-18 한국타이어 주식회사 타이어용 가류브라더의 열원과 압력원 공급 방법 및 그 장치
KR100385230B1 (ko) * 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
JP4859292B2 (ja) * 2001-07-02 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置およびｎａｎｄ型不揮発性半導体装置
TW561617B (en) * 2001-09-25 2003-11-11 Sony Corp Non-volatile semiconductor memory device and its manufacturing method
US6754131B2 (en) * 2002-08-29 2004-06-22 Micron Technology, Inc. Word line driver for negative voltage
US7149132B2 (en) * 2004-09-24 2006-12-12 Ovonyx, Inc. Biasing circuit for use in a non-volatile memory device
US7397699B2 (en) * 2005-07-27 2008-07-08 Atmel Corporation Channel discharging after erasing flash memory devices
US7817474B2 (en) * 2006-06-01 2010-10-19 Microchip Technology Incorporated Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7508719B2 (en) * 2006-08-24 2009-03-24 Virage Logic Corporation Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current
US7474568B2 (en) * 2006-08-24 2009-01-06 Virage Logic Corporation Non-volatile memory with programming through band-to-band tunneling and impact ionization gate current
US7652921B2 (en) * 2007-05-11 2010-01-26 Virage Logic Corporation Multi-level non-volatile memory cell with high-VT enhanced BTBT device
US7983093B2 (en) * 2006-08-24 2011-07-19 Synopsys, Inc. Non-volatile memory cell with BTBT programming
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US7826261B2 (en) * 2007-06-07 2010-11-02 Nec Electronics Corporation Semiconductor memory device, method of writing data therein, and method of reading data therefrom

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310697A (ja) * 1991-04-10 1992-11-02 Nec Corp 不揮発性半導体記憶装置の起動方法
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
EP0690452A3 (en) * 1994-06-28 1999-01-07 Advanced Micro Devices, Inc. Electrically erasable memory and method of erasure

Also Published As

Publication number Publication date
JPH0927560A (ja) 1997-01-28
KR100193744B1 (ko) 1999-06-15
KR970008203A (ko) 1997-02-24
TW312051B (ja) 1997-08-01
US5657271A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
JP3204602B2 (ja) 不揮発性半導体記憶装置
US6529414B2 (en) Nonvolatile semiconductor memory device including a circuit for providing a boosted potential
US6144586A (en) Methods of erasing a memory device and a method of programming a memory device for low-voltage and low-power applications
JP2545511B2 (ja) 集積回路メモリ
JPH0777078B2 (ja) 不揮発性半導体メモリ
JPS63188896A (ja) 不揮発性半導体メモリ
JP2002261172A (ja) 不揮発性半導体メモリ装置
JP2754887B2 (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
US5295095A (en) Method of programming electrically erasable programmable read-only memory using particular substrate bias
KR100324191B1 (ko) 비휘발성반도체기억장치내에서의데이터소거방법
JP3520532B2 (ja) Ｎａｎｄ型不揮発性メモリの駆動方法
JP4641697B2 (ja) 信頼性の改善のためにｅｅｐｒｏｍの消去中に減じられた一定の電界を提供するための方法
JP3216230B2 (ja) 不揮発性半導体メモリセルの書き換え方式
JPH06302828A (ja) 半導体不揮発性記憶装置
JP2002043448A (ja) 集積回路とメモリセルのトラップチャージ層のチャージ方法
JP3171235B2 (ja) 不揮発性半導体メモリ
JP3228188B2 (ja) 電気的書込／消去可能な不揮発性半導体記憶装置
JP3074939B2 (ja) 不揮発性半導体装置
KR960011187B1 (ko) 불휘발성 반도체메모리
US6850440B2 (en) Method for improved programming efficiency in flash memory cells
JPH05110108A (ja) Ｅｐｒｏｍ
JP3104978B2 (ja) 不揮発性半導体記憶装置の制御方法
JP3424898B2 (ja) 不揮発性半導体記憶装置の書き換え方法
JPH0628878A (ja) ワード線駆動回路
JPS60101796A (ja) 半導体メモリ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9