KR20010066255A - 엑스레이 디텍터용 어레이기판 제조방법 - Google Patents
엑스레이 디텍터용 어레이기판 제조방법 Download PDFInfo
- Publication number
- KR20010066255A KR20010066255A KR1019990067850A KR19990067850A KR20010066255A KR 20010066255 A KR20010066255 A KR 20010066255A KR 1019990067850 A KR1019990067850 A KR 1019990067850A KR 19990067850 A KR19990067850 A KR 19990067850A KR 20010066255 A KR20010066255 A KR 20010066255A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- capacitor
- contact hole
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 7
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 88
- 239000010408 film Substances 0.000 description 49
- 239000010409 thin film Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000012535 impurity Substances 0.000 description 8
- 239000010955 niobium Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- -1 acryl Chemical group 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
Abstract
본 발명은 엑스레이디텍터(X-ray detector)용 박막트랜지스터 어레이기판에 관한 것으로, EPD(end point detect)방식을 적용한 건식식각 시, 어레이기판 내부에 유기절연물질이 적층되는 제 1 영역과, 유기절연막과 보호막이 적층되는 제 2 영역과, 게이트절연막과 보호막과 유기절연막이 적층되는 제 3 영역을 동시에 식각 할 경우, 상기 제 3 영역의 게이트절연막 상에 식각 방지막을 형성하여, 상기 동시 식각되는 제 1 영역과 제 2 영역과 제 3 영역의 식각비를 맞춤으로써, 상기 제 1 영역과 제 2 영역의 과식각을 방지할 수 있으므로, 과식각에 의한 배선의 불량을 방지할 수 있고, 또한 전술한 구조에 의해 상기 EPD방식을 사용하기 위한 패터닝 면적을 확보할 수 있는 효과가 있다.
Description
본 발명은 엑스레이 디텍터(X-ray detector)에 관한 것으로, 특히 엑스레이 디텍터용 박막트랜지스터 어레이기판 제조방법에 관한 것이다.
상기 엑스레이 디텍터는 스위칭 소자로서 박막트랜지스터를 포함하며, 상기 엑스레이 디텍터는 영상을 감지하는 영상감지 소자로 사용된다.
상기 엑스레이 영상감지소자는 박막 트랜지스터를 스위칭 소자로 사용하기 때문에, 엑스레이의 촬영 즉시 실시간으로 결과를 진단할 수 있는 장점이 있다.
이하, 일반적인 엑스레이 영상감지소자의 구성과 동작을 살펴보면 다음과 같다.
도 1에 도시된 바와 같이, 엑스레이 디텍터의 주요 구성을 살펴보면, 박막트랜지스터(T)가 기판상에 배열되어 있다. 그리고, 박막트랜지스터(T)는 전하를 모으는 역할을 하는 스토리지 캐패시터(S)와 연결되어, 스캐닝 집적회로(미도시)에 의해 박막 트랜지스터(T)가 스위칭 작용을 하면 스토리지 캐패시터(S)에 저장된 전하는 데이터 집적회로(미도시)로 흐르게 된다. 또한, 광도전막(2)과 스캐닝(미도시) 및 데이터 집적 회로(미도시)등이 구성되어 있다.
상기 광도전막(2)은 입사되는 전기파나, 자기파등 외부 방사선의 신호강도에 비례하여, 내부적으로 전기적인 신호 즉, 전자 및 정공쌍(6)을 형성한다. 광도전막(2)은 외부의 신호, 특히 엑스레이를 검출하여 전기적인 신호로 변환하는 변환기의 역할을 한다. 엑스레이 광에 의해 형성된 전하는, 광도전막 상부에 위치하는 도전전극(7)에 인가된 전압(Ev)에 의해 광도전막(2) 하부에 위치하는 제 2 화소전극(62)에 모여지고, 상기 제 2 화소전극에 모여진 전하는 상기 제 2 화소전극과 연결된 화소단자(60)로 전달된다.
이때, 상기 전하는 상기 화소단자(60)와, 외부에서 접지된 공통전극(42)상에 형성된 제 1 화소전극(58)이 이루는 스토리지 캐패시터(S)에 저장된다.
도 1에 도시된 구조에서 상기 스토리지 캐패시터(S)는 상기 공통전극(42)과 접촉하여 상기 공통전극 상에 형성된 제 1 화소전극(58)이 실질적인 캐패시터 제 1 전극(58)이 되고, 상기 제 2 화소전극(62)과 연결된 화소단자(60)가 실질적인 캐패시터 제 2 전극(60)이 된다.
이 때, 상기 제 2 화소전극(62)과 제 1 화소전극(58) 및 화소단자(60)는 일반적으로 투명한 도전성금속인 인듐-틴-옥사이드(ITO)를 사용하게 된다.
상기 캐패시터 제 1 전극(58)과 상기 캐패시터 제 2 전극(60) 사이에 형성된절연층(15)은 상기 스토리지 캐패시터(S)에 전하를 축적하는 수단이 되며, 일반적으로 실리콘질화막(SiNX)를 사용한다.
도 2는 전술한 작용을 하는 엑스레이 디텍터 패널의 한 화소에 해당하는 평면도이다.
도시한 바와 같이, 게이트배선(50)이 행방향으로 배열되어 있고, 데이터배선(53)이 열 방향으로 배열되어 있다. 일반적으로 상기 게이트배선(50)의 일 끝단에는 게이트패드(87)가 연결되어 있고, 상기 게이트패드(87)상에는 게이트콘택홀(96)이 형성된다.
일반적으로, 엑스레이 디텍터용 어레이기판에서 상기 게이트패드(87)는 상기 게이트배선(50)의 양 끝단에 형성하며, 추후에 테스트가 끝난 뒤, 두 기판이 하나의 대면적 기판이 되도록 합착하는 과정에서 상기 어레이기판의 임의의 한측에 형성된 패드는 모두 절단된다.
이때, 상기 게이트배선(50)층의 절단될 부분을 타일링부(A)라 하며, 이 부분이 접착되어 하나의 대면적 영상감지소자를 제작하게 된다.
또한, 상기 게이트콘택홀(96)을 통해 외부 구동회로와 연결되기 위한 와이어 본딩(wire bonding)이 이루어진다.
상기 게이트패드(87)는 일 방향으로 형성된 미도시된 게이트단락배선과 동시에 수직으로 연결되어 형성된다. 상기 게이트단락배선에 의해 상기 다수의 게이트패드(87)는 모두 등전위 상태가 되어 어레이기판 공정 중 정전기에 의한 배선의 단선이나 단락을 방지할 수 있다.
상기, 게이트배선(50)과 데이터배선(53)이 직교하는 부분에 스위칭 소자로써 박막 트랜지스터(T)가 형성되고, 일 방향으로 인접한 인접화소와 공통적으로 접지 되어 있는 공통전극으로 접지배선(42)이 배열되어 있다.
그리고, 전하 저장수단으로서 스토리지 캐패시터(S)를 구성하도록 제 1 화소극(58)과 화소단자(60)가 형성되어 있고, 유전물질로 실리콘질화막(미도시)이 상기 제 1 화소전극(58)(이하 캐패시터 제 1 전극이라 칭함)및 화소단자(60)사이에 삽입 형성되어 있다.
또한, 화소 전극으로 제 2 화소전극(62)이 상기 박막 트랜지스터(T) 상부까지 연장되어 형성되며, 도시하지는 않았지만 광도전막에서 발생한 정공(hole)이 스토리지 캐패시터(S)내에 축적될 수 있도록 상기 화소단자(60)(이하 "캐패시터 제 2 전극"이라 칭함)와 전기적으로 연결되고, 상기 스토리지 캐패시터(S) 내에 저장된 정공이 상기 박막 트랜지스터(T)를 통해 들어오는 전자(electron)와 결합할 수 있도록 드레인 콘택홀(85)을 통해 드레인전극(33)과 전기적으로 연결되어 있다.
이와 같은 구성을 갖는 엑스레이 디텍터용 어레이기판 제조공정에 관해 이하 도 3a 내지 도 3e를 참조하여 설명한다.
도 3a 내지 도 3e는 상기 도 2를 각각 Ⅰ-Ⅰ,Ⅱ-Ⅱ,Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
기판(71)상에 알루미늄(Al) 또는 알루미늄 합금(Al alloy)과 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 니오븀(Nb) 또는 안티몬(Sb)같은 금속을 증착하여 제 1 금속층을 형성하고 패터닝하여, 게이트배선(50)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 형성된 게이트전극(73)을 형성하고, 동시에 상기 게이트배선(50)의 양 끝단에 상기 게이트배선에서 연장되어 게이트패드(미도시)를 형성한다.
동시에, 상기 게이트패드와 게이트패드 연결라인(미도시)과, 상기 게이트패드 연결라인(미도시)에 의해 상기 게이트패드(미도시)와 수직으로 연결된 게이트단락배선(미도시)을 형성한다.
다음으로, 상기 게이트배선(50) 등이 형성된 기판의 전면에 제 1 절연층을 증착하는 단계로, 실리콘질화막(SiNx) 또는 실리콘옥사이드(SiOx)와 같은 무기 절연막을 증착하거나, 경우에 따라서는 BCB(Benzocyclobutene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 게이트 절연막(75)을 형성한다.
바람직하게는 실리콘질화막을 증착하여 상기 게이트 절연막(75)을 형성한다.
다음은 반도체층을 형성하는 단계로, 도 3b에 도시한 바와 같이, 순수 비정질 실리콘(a-Si)과 불순물이 첨가된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 반도체층과 불순물반도체층을 적층한 후, 동시에 패터닝하여 액티브층(86)과 옴익콘택층(91)을 형성한다.
이때, 불순물이 첨가된 비정질 실리콘막의 형성은 기상 증착법(CVD)과 이온 주입법(Ion injection method) 등을 이용한다.
다음은 소스전극(32)및 드레인전극(33)과 접지배선(42)을 형성하는 단계로,
도 3c에 도시한 바와 같이, 전술한 도전성 금속을 증착하고, 패터닝하여 소스배선(도2의 53)과 상기 소스배선에서 소정면적을 가지고 상기 게이트전극(73) 상부로 돌출 연장된 소스전극(32)과 이와는 소정간격 이격된 드레인전극(33)사이의, 스토리지영역(S)을 일 방향으로 지나가는 접지배선(42)을 형성한다. 또한, 상기 소스/드레인전극(32,33)을 마스크로 하여 박막 트랜지스터의 채널이 될 부분 즉, 소스전극(32) 및 드레인전극(33)사이에 상기 옴익콘택층(91)만을 제거한다. 이렇게 해서 스위칭소자로 쓰이는 박막 트랜지스터(도 2의 T)가 만들어진다.
다음으로, 캐패시터 제 1 전극(58)을 형성하는 단계로 ITO와 같은 투명전극을 사용한다. 상기 캐패시터 제 1 전극(58)은 상기 접지배선(42)과 접촉하여 형성된다. 이때, 상기 접지배선과 상기 캐패시터 제 1 전극(58)의 위치를 바꾸어 구성할 수 있다.
다음으로, 상기 소스전극(32) 및 드레인전극(33)과, 상기 접지배선(42)상에 위치한 캐패시터 제 1 전극(58) 상에 실리콘질화막(SiNX)를 증착하여 스토리지 캐패시터의 유전체와 박막 트랜지스터의 보호수단으로 사용되는 보호막(81)을 형성한다
이 때, 상기 게이트패드(미도시)와 상기 게이트배선(50)상에 상기 게이트 절연막(75)과 보호막(81)이 적층된 구조가 된다.
다음은 캐패시터 제 2 전극(60)을 형성하는 단계로서, 상기 캐패시터 제 1 전극(58) 상부의 상기 제 2 절연층(75) 상에 상기 캐패시터 제 1 전극(58)과 크거나 같은 크기로 상기 캐패시터 제 2 전극(60)을 형성한다.
상기 캐패시터 제 2 전극도 상기 캐패시터 제 1 전극과 함께 ITO 또는 IZO와 같은 투명도전성 금속을 사용하여 형성한다.
다음은 유기절연막(83)을 형성하는 단계로, 바람직하게는 유기질의 BCB(benzocyclobutene)를 사용한다. 상기 BCB는 유전율이 기존의 실리콘 질화막이나, 실리콘 산화막 또는 아크릴과 비교해서 매우 낮은 물질이다.
상기 유기절연막(83)을 증착한 후에 콘택홀을 형성하는 단계에서, 상기 드레인전극(33)상부와, 상기 캐패시터 제 2 전극(60)의 상부와, 상기 게이트패드(미도시)의 상부와, 상기 게이트패드가 연장되는 부분으로서 상기 타일링부(A)의 일부 게이트배선(50a)상부가 드러나도록 하여 드레인콘택홀(85)과, 제 2 스토리지 콘택홀(95)과, 상기 게이트배선(50a)상부의 식각홈(99)과, 상기 게이트패드(도 2의 87) 상부의 게이트콘택홀(도 2의 96)을 형성한다.
앞서 설명한 바와 같이, 상기 식각홈(99)이 형성된 게이트배선(50a) 부분은 추후에 패널이 완성된 후, 절단되고, 이 부분에서 다른 패널과의 합착이 이루어지는 타일링부(tiling part) 즉, 합착부이다.
다음으로, 도 3e에 도시한 바와 같이, 상기 각 콘택홀이 형성된 기판 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO) 등의 투명도전성 금속을 증착하고 패터닝하여, 상기 드레인콘택홀(85)을 통해 상기 드레인전극(33)과 접촉하고 동시에, 상기 제 2 스토리지 콘택홀(95)을 통해 상기 제 2 캐패시터전극(60)과 접촉하는 화소전극(62)을 형성한다. 상기 화소전극(62)은 상기 제 2 캐패시터전극(60)과 접촉하여 상기 제 2 캐패시터전극(60)과 등전위를 이룬다.
여기서, 상기 드레인콘택홀(85)을 형성하기 위해서는 상기 드레인전극(33) 상부에 적층된 보호막(81)과 유기절연막(83)을 동시에 식각해야 하고, 상기 제 2스토리지 콘택홀(95)을 형성하기 위해서는 상기 제 2 스토리지 전극(60) 상부에 형성된 유기절연막(83)을 식각해야 하며, 상기 일부 게이트배선(50a) 상부에 형성된 게이트 식각홈(99)과 게이트콘택홀(95)을 형성하기 위해서는 상기 게이트패드(미도시)와 상기 일부 게이트배선(50) 상에 적층된 게이트 절연막(75)과 보호막(81)과 유기절연막(83)을 동시에 식각하여야 한다.
다음으로, 상기 각 콘택홀과 식각홈이 형성된 기판의 전면에 전술한 투명도전성 금속을 증착하고 패터닝하여, 상기 드레인콘택홀(85)을 통해 상기 드레인전극(33)과 접촉하고, 동시에 상기 캐패시터 콘택홀(95)을 통해 상기 제 2 캐패시터 전극(60)과 동시에 접촉하는 제 2 화소전극(62)을 형성한다.
그런데, 상기 서로 다른 적층영역을 식각할 경우, 공정시간 제어에 어려움이 있다.
상세히 설명하면, 건식식각방식을 사용하였을 경우, 식각시간 제어방법은 건식식각 동안 식각가스와 식각물질 사이의 반응에 의해 생성된 생성가스가 제로포인트가 되는 점을 기준으로 삼는다. (이러한 방법을 EPD(end point detect)방법이라 한다.) 이때, 상기 식각가스는 디텍터에 의해 검출되고 검출된 식각가스는 전기적인 신호로 바뀌게 된다. 따라서, 시간에 따른 전기신호의 변화에 따라 식각상태를 알 수 있다.
이 때, 상기 EPD 방식을 사용하기 위해서는 상기 어레이기판의 식각공정만으로 생성된 식각가스를 검출하는 데 어려움이 있으므로, 상기 EPD 방식의 적용면적을 넓히는 것이 필요하다.
따라서, 전술한 바와 같이 추후에 절단되어 합착부로 사용되는 게이트배선 상부를 패터닝하는 설계를 도입하여 EPD방식을 사용하는데 적용한다.
이때, 이러한 공정에서 문제가 되는 것은, 상기 건식식각 방식은 식각선택비가 없으므로 상기 절연층이 3층으로 적층된 곳을 식각하는 동안 전술한 나머지 영역에서 과식각(over etching)이 발생하게 되는 것은 당연하다.
따라서, 이러한 과식각으로 인해 캐패시터부의 제 2 캐패시터 전극이나 기타 배선이 과잉식각되는 불량이 발생하여, 상기 어레이기판의 공정불량이 발생할 수 있다. 이러한 문제들은 건식식각시 전술한 EPD방식을 적용하는데 문제점이 되고 있다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은 어레이기판의 제조공정에서 콘택홀 형성시 과식각이 발생하지 않는 구조를 도입하여 기판불량이 없는 엑스레이 디텍터용 액정표시장치를 제안하는 데 그 목적이 있다.
도 1은 일반적인 엑스레이 디텍터패널의 한 화소에 해당하는 부분의 단면도이고,
도 2는 일반적인 엑스레이 디텍터용 어레이기판의 일부 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅰ-Ⅰ,Ⅱ-Ⅱ,Ⅲ-Ⅲ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명의 제 1 실시예에 따른 엑스레이 디텍터용 어레이기판의 일부 평면도이고,
도 5a 내지 도 5f는 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 엑스레이 디텍터용 어레이기판의 일부 평면도이고,
도 7a 내지 도 7f는 도 6의 Ⅶ-Ⅷ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
171 : 기판 133 : 드레인전극
150a : 게이트배선 160 : 제 2 캐패시터 전극
181 : 보호막 183 : 유기절연막
185 : 게이트콘택홀 195 : 캐피시터 콘택홀
196 : 게이트 식각부
전술한 바와 같은 목적을 달성하기 위해 본 발명에 따른 영상감지소자용 어레이기판 제조방법은 기판 상에 게이트배선과 게이트전극과 게이트패드를 형성하는 단계와; 상기 게이트배선과 게이트전극과 게이트패드가 형성된 기판에 게이트절연막을 형성하는 단계와; 상기 게이트전극의 상부에 아일랜드 형태의 액티브층을 형성하는 단계와; 상기 액티브층의 일 측과 소정간격 겹쳐 형성되는 소스전극과, 이와는 소정간격 이격되어 상기 액티브층의 타측과 소정간격 겹쳐 형성되는 드레인전극과, 상기 소스전극에 연결되어 일 방향으로 형성되고 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하고, 동시에 상기 화소영역 상에 일방향으로 형성되는 접지배선을 형성하는 단계와; 상기 접지배선 상에 아일랜드 형태로 상기 접지배선과 접촉되는 캐패시터 제 1 전극과, 상기 게이트패드가 연장되는 일부 게이트배선 상부와 상기 게이트패드 상에 아일랜드 형태의 투명전극패턴을 형성하는 단계와; 상기 소스 및 드레인전극과, 제 1 캐패시터 전극과, 투명전극이 형성된 기판의 전면에 실리콘 질화막을 증착하여 보호막을 형성하는 단계와; 상기 캐패시터 제 1 전극 상부의 제 2 절연층 상에 아일랜드 형태의 투명한 캐패시터 제 2 전극을 형성하는 단계와; 상기 캐패시터 제 2 전극이 형성된 기판의 전면에 절연물질을 증착하고 유기절연막을 형성하는 단계와; 상기 유기절연막을 패터닝하여, 상기 드레인전극 상부의 보호막과 유기절연막을 식각하여 드레인 콘택홀을 형성하고, 상기 캐패시터 제 2 전극 상부의 유기절연막을 식각하여 스토리지 콘택홀을 형성하고, 상기 일부 게이트배선 상부와 상기 게이트패드 상부의 보호막과 유기절연막을 식각하여 식각홈과 게이트콘택홀을 형성하는 단계와; 상기 콘택홀이 형성된 기판의 전면에 투명도전선 금속을 증착하는 단계와; 상기 투명도전성 금속을 패터닝하여, 상기 드레인 콘택홀을 통해 상기 드레인전극과 접촉하고 상기 캐패시터 콘택홀을 통해 상기 상기 제 2 캐패시터 전극과 접촉하는 화소전극을 형성하고, 동시에 상기 게이트콘택홀과 상기 식각홈의 투명전극 패턴을 제거하는 단계와; 상기 게이트 콘택홀에 노출된 게이트절연막을 제거하는 단계를 포함한다.
상기 게이트절연막은 실리콘 산화막(SiNX)과 실리콘질화막(SiNX)과 벤조사이클로부텐(BCB)과 아크릴을 포함하는 그룹에서 선택된 것을 특징으로 한다.
상기 캐패시터 제 1 전극과 캐패시터 제 2 전극 및 화소전극은 투명도전성 금속인 ITO인 것을 특징으로한다.
상기 게이트배선과 상기 식각방지막이 콘택홀을 통해 연결되는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 콘택홀을 통해연결되는 게이트배선과 식각방지막 부분은 각각 상기 게이트배선에서 돌출 연장되고, 상기 식각방지막에서 돌출 연장된 부분인 것을 특징으로한다.
상기 보호막은 실리콘질화막(SiNX)인 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 설명하도록 한다.
-- 제 1 실시예--
본 발명의 제 1 실시예는 서로 다른 층으로 적층된 절연층을 갖는 영역을 동시에 식각할 경우, 식각비를 맞추기 위해 상기 절연층이 다수 적층된 임의의 영역에 식각방지막(etch stopper)을 구성한다.
도 4는 본 발명에 따른 엑스레이 디텍터용 어레이기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 다수의 게이트배선(150)과 데이터배선(153)이 교차하여 형성되고, 상기 게이트배선(150)과 데이터배선(153)이 교차하여 스토리지영역(S)을 정의하며, 상기 게이트배선(150)과 데이터배선(153)의 교차지점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
또 한, 상기 데이터배선(153)과 평행하고 상기 스토리지 영역(S)을 일 방향으로 지나가는 접지배선(142)이 구성된다,
이러한 구조에서, 전술한 타일링부(A)의 게이트배선(150a)상에 상기 다수의 게이트배선(150)과 동시에 교차하고 일 방향으로 형성되는 식각방지막(169)을 구성한다.
이하 도 5a 내지 도 5f를 참조하여 본 발명에 따른 공정을 순서대로 설명한다.
도 5a 내지 도 5f는 상기 도 4를 각각 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
기판(171)상에 알루미늄 또는 알루미늄 합금과 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 니오븀(Nb) 또는 안티몬(Sb)같은 금속을 증착하여 제 1 금속층을 형성하고 패터닝하여, 게이트배선(150)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 형성된 게이트전극(173)을 형성하고, 동시에 상기 게이트배선(150)의 양 끝단에 상기 게이트배선에서 소정면적으로 연장된 게이트패드(미도시)를 형성한다.
이 때, 상기 게이트패드 중 임의의 한쪽 방향에 형성된 게이트패드(미도시)는 추후에 절단되어 제거된다. 상기 게이트패드(미도시)를 제거하기 위한 상기 게이트배선(150)의 절단부위를 타일링부(도 4의 A)라 하고, 추후에 상기 타일링 부를 통해 어레이기판을 합착하여 대면적화 한다.
다음으로, 상기 게이트배선(150) 등이 형성된 기판의 전면에 제 1 절연층을 증착하는 단계로, 실리콘질화막(SiNx) 또는 실리콘옥사이드(SiOx)와 같은 무기 절연막을 증착하거나, 경우에 따라서는 BCB(Benzocyclobutene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 게이트 절연막(175)을 형성한다. 본 발명의 바람직한 실시예에서는 실리콘질화막을 증착하여 게이트 절연막(175)을 형성한다.
다음은 반도체층을 형성하는 단계로, 도 5b에 도시한 바와 같이, 순수 비정질 실리콘(a-Si)과 같은 반도체막과 불순물이 첨가된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 반도체층과 불순물반도체층을 적층한 후, 동시에 패터닝하여 액티브층(186)과 옴익콘택층(191)을 형성한다.
이 때, 불순물이 첨가된 비정질 실리콘막의 형성은 기상 증착법(CVD)과 이온 주입법(Ion injection) 등을 이용한다.
다음은 소스전극(132)및 드레인전극(133)과 접지배선(142)을 형성하는 단계로, 도 5c에 도시한 바와 같이, 전술한 도전성 금속을 증착하고, 패터닝하여 소스전극(132), 드레인전극(133), 접지배선(142) 등을 형성한다. 또한, 소스/드레인 전극(132,133)을 마스크로 하여 박막 트랜지스터의 채널이 될 부분 즉, 소스전극(132) 및 드레인전극(133)사이에 상기 옴익콘택층(191)만을 제거한다. 이렇게 해서 스위칭소자로 쓰이는 박막 트랜지스터(도 4의 T)가 만들어진다.
다음으로, 캐패시터 제 1 전극(158)을 형성하는 단계로 ITO와 같은 투명전극을 사용한다. 상기 캐패시터 제 1 전극(158)은 상기 접지배선(142)과 접촉하여 형성된다. 상기 접지배선과 상기 캐패시터 제 1 전극(158)의 위치를 바꾸어 구성할 수 있다. 상기 캐패시터 제 1 전극(158)을 형성하는 동시에 추후에 절단될 일부 게이트배선(150a)상에 투명전극 패턴(169)을 형성한다.
이 때, 도시하지는 않았지만 일측의 게이트패드 상에도 투명전극 패턴을 형성한다.
다음으로, 상기 소스전극(132) 및 드레인전극(133)과, 상기 접지배선(142)상에 위치한 캐패시터 제 1 전극(158)과, 상기 아일랜드 형태의 투명전극 패턴(169)상에 실리콘질화막(SiNX)를 증착하여 스토리지 캐패시터의 유전체와 박막 트랜지스터(도4의 T)의 보호수단으로 사용되는 보호막(181)을 형성한다
이 때, 상기 게이트패드(미도시)와 상기 게이트배선(150)상부에는 상기 게이트절연막(175)과 상기 보호막(181)이 적층된 구조가 된다.
다음은 캐패시터 제 2 전극(160)을 형성하는 단계로서, 상기 캐패시터 제 1 전극(158) 상부의 상기 보호막(181)상에 상기 제 1 캐패시터 전극(158)과 동일한 도전성 물질을 증착하고 패터닝하여, 상기 캐패시터 제 1 전극(158)보다 크거나 같은 크기로 형성한다.
다음은 유기절연막(183)을 형성하는 단계로, 도 5d에 도시한 바와 같이, 본 발명의 실시예들에서는 유기절연물질인 BCB(benzocyclobutene)를 사용하였다. 상기 BCB는 유전율이 기존의 실리콘 질화막이나, 실리콘 산화막 또는 아크릴과 비교해서매우 낮은 물질이다.
다음으로 도 5e에 도시한 바와 같이, 상기 드레인전극(133) 상부의 보호막(181)과 유기절연막(183)을 식각하여 드레인콘택홀(185)을 형성하고, 동시에 상기 제 2 캐패시터전극(160) 상부의 보호막(183)을 식각하여 캐패시터 콘택홀(195)을 형성하고, 상기 일부 게이트배선(150a)상부의 보호막(181)과 유기절연막(183)을 식각하여 식각홈(196)을 형성하고, 동시에 상기 게이트패드(미도시)상부의 보호막과 유기절연막을 식각하여 게이트콘택홀(미도시)을 형성한다.
이 때, 상기 게이트패드(미도시)와 상기 일부 게이트배선(150a)상부에는 식각방지막(etch stopper)으로서 투명전극패턴(169)이 아일랜드형태로 형성되어 있으므로, 종래와는 달리 보호막(181)과 유기절연막(183)만이 식각된다.
다음으로, 도 5f에 도시한 바와 같이, 상기 각 콘택홀이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)등의 투명 도전성 금속을 증착하고 패터닝하여 상기 드레인 콘택홀(185)을 통해 상기 드레인전극(133)과 접촉하고 동시에, 상기 제 2 스토리지 콘택홀(195)을 통해 상기 제 2 캐패시터전극(160)과 접촉하는 화소전극(211)을 형성한다. 상기 화소전극(211)은 상기 제 2 캐패시터전극(160)과 접촉하여 상기 제 2 캐패시터전극(160)과 등전위를 이룬다.
다음으로, 상기 게이트패드 상의 형성된 제 1 절연층을 노출하는 공정을 거침으로서 엑스레이 디텍터용 어레이기판을 제조할 수 있다.
따라서, 전술한 식각방지막에 의해 각각의 영역에서의 식각비를 맞출수 있으므로 과식각에 의한 패턴불량을 방지할 수 있다.
-- 제 2 실시예 --
본 실시예에는 공정도중 상기 식각방지막에 의해 발생하는 정전기에 의해 상기 식각방지막 하부의 게이트배선의 단선을 방지하기 위해 상기 식각방지막과 게이트배선을 콘택홀을 통해 연결하여 등전위를 형성하도록 구성한다.
도 6은 본 발명의 제 2 실시예에 따른 엑스레이 디텍터용 어레이기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 다수의 게이트배선(250)과 데이터배선(253)이 교차하여 형성되고, 상기 게이트배선(250)과 데이터배선(253)이 교차하여 스토리지영역(S)을 정의하며, 상기 게이트배선(250)과 데이터배선(253)의 교차지점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
또한, 상기 데이터배선(253)과 평행하고 상기 스토리지 영역(S)을 일 방향으로 지나가는 접지배선(242)이 구성된다,
이러한 구조에서, 게이트패드(미도시)가 형성되는 게이트배선(250)의 끝단에 상기 다수의 게이트배선(250a)과 동시에 교차하고 일 방향으로 형성되는 식각방지막(269)을 구성한다.
이 때, 상기 상부에 식각방지막(169)에 근접한 게이트배선에서 일방향으로 소정면적으로 돌출 형성된 돌출부(276)를 형성하고, 상기 식각방지막 또한 상기 게이트배선의 돌출부에 대응되게 돌출 형성된 돌출부(269a)를 형성하여, 콘택홀(274)을 통해 돌출부의 상기 게이트배선과 식각방지막이 전기적으로 연결되어 등전위를 이루도록 구성한다.
이러한 구성은 상기 다수의 게이트배선과 상기 식각방지막이 등전위를 이루도록 함으로써, 건식식각 공정시 발생하는 정전기 불량을 방지할 수 있다.
이하 도 7a 내지 도 7f를 참조하여 본 발명에 따른 공정을 순서대로 설명한다.
도 7a 내지 도 7f는 상기 도 6의 Ⅶ-Ⅷ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 절단하여 공정순서에 따라 도시한 공정단면도이다.
기판(271)상에 알루미늄 또는 알루미늄 합금과 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 니오븀(Nb) 또는 안티몬(Sb)같은 금속을 증착하여 제 1 금속층을 형성하고 패터닝하여, 게이트배선(도 6의 250)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 형성된 게이트전극(273)을 형성하고, 동시에 상기 게이트배선(250)의 양 끝단에 상기 게이트배선에서 소정면적으로 연장된 게이트패드(미도시)를 형성한다.
이 때, 상기 게이트패드 중 임의의 한쪽 방향에 형성되는 게이트패드(미도시)는 추후에 절단되어 제거된다. 상기 게이트패드(미도시)를 제거하기 위한 상기 게이트배선(250)의 절단부위를 타일링 부(A)라 하고, 추후에 상기 타일링부(도 5의 A)를 통해 어레이기판을 합착하여 대면적화 한다.
이때, 상기 타일링부로 사용되는 게이트배선 방향으로 상기 게이트배선에서 일방향으로 소정면적 돌출된 돌출부(276)를 형성한다.
다음으로, 상기 게이트배선(도 6의 250) 등이 형성된 기판의 전면에 제 1 절연층을 증착하는 단계로, 실리콘질화막(SiNx) 또는 실리콘옥사이드(SiOx)와 같은 무기 절연막을 증착하거나, 경우에 따라서는 BCB(Benzocyclobutene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 게이트 절연막(275)을 형성한다. 본 발명의 바람직한 실시예에서는 실리콘질화막을 증착하여 게이트 절연막(275)을 형성하고, 패터닝하여 상기 게이트배선의 돌출부(276)상에 게이트콘택홀(274)을 형성한다.
다음은 반도체층을 형성하는 단계로, 도 7b에 도시한 바와 같이, 순수 비정질 실리콘(a-Si)과 같은 반도체막과 불순물이 첨가된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 반도체층과 불순물반도체층을 적층한 후, 동시에 패터닝하여 액티브층(286)과 옴익콘택층(291)을 형성한다.
이때, 불순물이 첨가된 비정질 실리콘막의 형성은 기상 증착법(CVD)과 이온 주입법(Ion injection) 등을 이용한다.
다음은 소스전극(232)및 드레인전극(233)과 접지배선(242)을 형성하는 단계로, 도 7c에 도시한 바와 같이, 전술한 도전성 금속을 증착하고, 패터닝하여 소스전극(232), 드레인전극(233), 접지배선(242) 등을 형성한다. 또한, 소스/드레인 전극(232,233)을 마스크로 하여 박막트랜지스터의 채널이 될 부분 즉, 소스전극(232) 및 드레인전극(233)사이에 상기 옴익콘택층(291)만을 제거한다. 이렇게 해서 스위칭소자로 쓰이는 박막 트랜지스터(도 6의 T)가 만들어진다.
다음으로, 캐패시터 제 1 전극(258)을 형성하는 단계로 ITO와 같은 투명전극을 사용한다. 상기 캐패시터 제 1 전극(258)은 상기 접지배선(242)과 접촉하여 형성된다. 상기 접지배선과 상기 캐패시터 제 1 전극(258)의 위치를 바꾸어 구성할 수 있다. 상기 캐패시터 제 1 전극(258)을 형성하는 동시에 추후에 절단될 일부 게이트배선(250a)상에 투명전극 패턴(269)을 형성한다.
이때, 상기 투면전극 패턴(269)에서 일방향으로 소정면적으로 돌출 형성되고 상기 게이트콘택홀(274)을 통해 상기 게이트배선의 돌출부(276)와 접촉하는 투명전극 돌출부( 269a)를 형성한다.
또한, 도시하지는 않았지만 일 측의 게이트패드 상에도 투명전극 패턴을 형성한다.
다음으로, 도 7d에 도시한 바와 같이, 상기 소스전극(232) 및 드레인전극(233)과, 상기 접지배선(242)상에 위치한 캐패시터 제 1 전극(258)과, 상기 돌출부(269a)를 갖는 상기 투명전극 패턴(269)상에 실리콘질화막(SiNX)를 증착하여 스토리지 캐패시터의 유전체와 박막 트랜지스터(도6의 T)의 보호수단으로 사용되는 보호막(281)을 형성한다
이때, 상기 게이트패드(미도시)와 상기 일부 게이트배선(도 6의 250a)상부에는 상기 게이트절연막(275)과 상기 보호막(281)이 적층된 구조가 된다.
다음은 캐패시터 제 2 전극(260)을 형성하는 단계로서, 상기 캐패시터 제 1 전극(258) 상부의 상기 보호막(281)상에 상기 제 1 캐패시터 전극(258)과 동일한 도전성 물질을 증착하고 패터닝하여, 상기 캐패시터 제 1 전극(258)보다 크거나 같은 크기로 형성한다.
다음은 유기절연막(283)을 형성하는 단계로, 본 발명의 실시예들에서는 유기절연물질인 BCB(benzocyclobutene)를 사용하였다.
다음으로 도 7e에 도시한 바와 같이, 상기 드레인전극(233) 상부의 보호막(281)과 유기절연막(283)을 식각하여 드레인콘택홀(285)을 형성하고, 동시에 상기 제 2 캐패시터전극(260) 상부의 보호막(283)을 식각하여 캐패시터 콘택홀(295)을 형성하고, 상기 타일링부(도 6의 A)의 상기 식각방지막(269)상의 보호막(281)과 유기절연막(283)을 식각하여 식각홈(296)을 형성하고, 동시에 상기 게이트패드(미도시)상부의 보호막과 유기절연막을 식각하여 게이트콘택홀(미도시)을 형성한다.
다음으로, 상기 각 콘택홀이 형성된 기판의 전면에 인듐-틴-옥사이드 와 인듐-징크-옥사이드 등의 투명 도전성 금속을 증착하고 패터닝하여 상기 드레인콘택홀(285)을 통해 상기 드레인전극(232)과 접촉하고 동시에, 상기 제 2 스토리지 콘택홀(295)을 통해 상기 제 2 스토리지전극(260)과 접촉하는 화소전극(311)을 형성한다. 상기 화소전극(211)은 상기 제 2 스토리지전극(260)과 접촉하여 상기 제 2 스토리지전극(260)과 등전위를 이룬다.
전술한 공정에서 상기 식각방지막(269)과 상기 게이트배선(250)이 상기 게이트콘택홀(274)을 통해 서로 전기적으로 연결됨으로 상기 식각방지막(269)와 상기 게이트배선은 등전위를 이루게 된다.
따라서, 전술한 바와 같은 본 발명에 따른 엑스레이 디텍터용 어레이기판의 제조공정은, 상기 일부 게이트배선 상부와 상기 게이트패드 상부의 제 1 절연층에 식각 방지막으로서 투명도전성 패턴을 더욱 구성함으로써, 상기 드레인영역과 상기 캐패시터 영역에 적층된 유기절연막과 보호막과의 식각비를 맞출 수 있음으로, 식각비의 차이에 의한 과식각을 방지 할 수 있다.
또한, 상기 식각방지막과 상기 게이트배선을 콘택홀을 통해 연결하는 구성으로, 상기 건식공정시 상기 식각방지막에서 발생할 수 있는 정전기에 의해 상기 식각방지막 하부의 게이트배선이 단선되는 현상을 방지하였다.
따라서, 제품의 수율을 향상시킬 수 있는 효과가 있다.
Claims (7)
- 기판 상에 게이트배선과 게이트전극과 게이트패드를 형성하는 단계와;상기 게이트배선과 게이트전극과 게이트패드가 형성된 기판에 게이트절연막을 형성하는 단계와;상기 게이트전극의 상부에 아일랜드 형태의 액티브층을 형성하는 단계와;상기 액티브층의 일 측과 소정간격 겹쳐 형성되는 소스전극과, 이와는 소정간격 이격되어 상기 액티브층의 타측과 소정간격 겹쳐 형성되는 드레인전극과, 상기 소스전극에 연결되어 일 방향으로 형성되고 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하고, 동시에 상기 화소영역 상에 일방향으로 형성되는 접지배선을 형성하는 단계와;상기 접지배선 상에 아일랜드 형태로 상기 접지배선과 접촉되는 캐패시터 제 1 전극과, 상기 게이트패드가 연장되는 일부 게이트배선 상부와 상기 게이트패드 상에 아일랜드 형태의 투명전극패턴을 형성하는 단계와;상기 소스 및 드레인전극과, 제 1 캐패시터 전극과, 투명전극이 형성된 기판의 전면에 실리콘 질화막을 증착하여 보호막을 형성하는 단계와;상기 캐패시터 제 1 전극 상부의 제 2 절연층 상에 아일랜드 형태의 투명한 캐패시터 제 2 전극을 형성하는 단계와;상기 캐패시터 제 2 전극이 형성된 기판의 전면에 절연물질을 증착하고 유기절연막을 형성하는 단계와;상기 유기절연막을 패터닝하여, 상기 드레인전극 상부의 보호막과 유기절연막을 식각하여 드레인 콘택홀을 형성하고, 상기 캐패시터 제 2 전극 상부의 유기절연막을 식각하여 스토리지 콘택홀을 형성하고, 상기 일부 게이트배선 상부와 상기 게이트패드 상부의 보호막과 유기절연막을 식각하여 식각홈과 게이트콘택홀을 형성하는 단계와;상기 콘택홀이 형성된 기판의 전면에 투명도전선 금속을 증착하는 단계와;상기 투명도전성 금속을 패터닝하여, 상기 드레인 콘택홀을 통해 상기 드레인전극과 접촉하고 상기 캐패시터 콘택홀을 통해 상기 상기 제 2 캐패시터 전극과 접촉하는 화소전극을 형성하고, 동시에 상기 게이트콘택홀과 상기 식각홈의 투명전극 패턴을 제거하는 단계와;상기 게이트 콘택홀에 노출된 게이트절연막을 제거하는 단계를 포함하는 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트절연막은 실리콘 산화막(SiNX)과 실리콘질화막(SiNX)과 벤조사이클로부텐(BCB)과 아크릴을 포함하는 그룹에서 선택된 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 캐패시터 제 1 전극과 캐패시터 제 2 전극 및 화소전극은 투명도전성 금속인 ITO인 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트배선과 상기 식각방지막이 콘택홀을 통해 연결되는 단계를 더욱 포함하는 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 4 항에 있어서,상기 콘택홀을 통해연결되는 게이트배선과 식각방지막 부분은 각각 상기 게이트배선에서 돌출 연장되고, 상기 식각방지막에서 돌출 연장된 부분인 엑스레이 영상감지소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 보호막은 실리콘질화막(SiNX)인 엑스레이 영상감지 소자용 어레이기판제조방법.
- 청구항 1의 제조방법에 의해 제조된 어레이기판을 포함하는 엑스레이 영상감지소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067850A KR100660813B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스레이 디텍터용 어레이기판 제조방법 |
| US09/750,074 US6607935B2 (en) | 1999-12-31 | 2000-12-29 | Method for fabricating array substrate for X-ray detector |
| US10/436,070 US7129556B2 (en) | 1999-12-31 | 2003-05-13 | Method for fabricating array substrate for X-ray detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067850A KR100660813B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스레이 디텍터용 어레이기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066255A true KR20010066255A (ko) | 2001-07-11 |
| KR100660813B1 KR100660813B1 (ko) | 2006-12-26 |
Family
ID=19634941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067850A KR100660813B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스레이 디텍터용 어레이기판 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6607935B2 (ko) |
| KR (1) | KR100660813B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488949B1 (ko) * | 2001-12-26 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법 |
| KR100527087B1 (ko) * | 2001-12-22 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터의 제조방법 |
| KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
| KR100787813B1 (ko) * | 2001-12-29 | 2007-12-21 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| KR100971945B1 (ko) * | 2002-12-17 | 2010-07-23 | 엘지디스플레이 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| KR20150046408A (ko) * | 2013-10-21 | 2015-04-30 | 엘지디스플레이 주식회사 | 엑스레이 검출기의 어레이 기판 및 그의 제조 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4280024B2 (ja) * | 2001-04-23 | 2009-06-17 | 株式会社東芝 | Ｘ線平面検出器 |
| WO2004023087A1 (en) * | 2002-09-09 | 2004-03-18 | Rosemount Aerospace, Inc. | Method for making an infrared detector and infrared detector |
| JP4067055B2 (ja) * | 2003-10-02 | 2008-03-26 | キヤノン株式会社 | 撮像装置及びその製造方法、放射線撮像装置、放射線撮像システム |
| US7476327B2 (en) * | 2004-05-04 | 2009-01-13 | Idc, Llc | Method of manufacture for microelectromechanical devices |
| US8053777B2 (en) * | 2005-03-31 | 2011-11-08 | General Electric Company | Thin film transistors for imaging system and method of making the same |
| KR101137865B1 (ko) * | 2005-06-21 | 2012-04-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판 |
| KR100685936B1 (ko) * | 2005-06-27 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | Ｉｐｓ모드 액정표시소자 및 그 제조방법 |
| JP2007184467A (ja) * | 2006-01-10 | 2007-07-19 | Fujifilm Corp | 固体撮像素子 |
| US7615731B2 (en) * | 2006-09-14 | 2009-11-10 | Carestream Health, Inc. | High fill-factor sensor with reduced coupling |
| JP5280671B2 (ja) * | 2006-12-20 | 2013-09-04 | 富士フイルム株式会社 | 画像検出器および放射線検出システム |
| EP1936694B1 (en) * | 2006-12-20 | 2014-11-26 | FUJIFILM Corporation | Image detector and radiation detecting system |
| US7682882B2 (en) * | 2007-06-20 | 2010-03-23 | Samsung Electronics Co., Ltd. | Method of manufacturing ZnO-based thin film transistor |
| JP2009246274A (ja) * | 2008-03-31 | 2009-10-22 | Fujifilm Corp | 電磁波検出素子 |
| JP2012147393A (ja) * | 2011-01-14 | 2012-08-02 | Fujifilm Corp | 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法 |
| JP5719610B2 (ja) * | 2011-01-21 | 2015-05-20 | 三菱電機株式会社 | 薄膜トランジスタ、及びアクティブマトリクス基板 |
| KR101257699B1 (ko) * | 2011-02-07 | 2013-04-24 | 삼성전자주식회사 | 방사선 디텍터 및 그 제조방법 |
| KR101851567B1 (ko) | 2011-07-04 | 2018-04-25 | 삼성전자주식회사 | 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 |
| CN104576673B (zh) * | 2014-12-15 | 2017-10-27 | 上海天马微电子有限公司 | 平板图像传感器及其制造方法 |
| CN107039465A (zh) * | 2017-04-28 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种阵列基板及制备方法、显示面板和显示装置 |
| CN108550595B (zh) | 2018-05-07 | 2020-11-06 | 京东方科技集团股份有限公司 | X-ray探测器阵列基板及其制作方法、X-ray探测器 |
| KR20210007074A (ko) | 2019-07-09 | 2021-01-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| US11495631B2 (en) | 2020-02-07 | 2022-11-08 | Sensors Unlimited, Inc. | Pin mesa diodes with over-current protection |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270263A (en) * | 1991-12-20 | 1993-12-14 | Micron Technology, Inc. | Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| KR0139346B1 (ko) * | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
| US6396078B1 (en) * | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| KR100219118B1 (ko) * | 1996-08-30 | 1999-09-01 | 구자홍 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| KR100232677B1 (ko) * | 1996-04-09 | 1999-12-01 | 구본준 | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 |
| US5827757A (en) * | 1996-07-16 | 1998-10-27 | Direct Radiography Corp. | Fabrication of large area x-ray image capturing element |
| JPH1098966A (ja) * | 1996-09-30 | 1998-04-21 | K B F Kk | 引き紐の端部構造の組立方法 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| JP3228182B2 (ja) * | 1997-05-29 | 2001-11-12 | 株式会社日立製作所 | 記憶システム及び記憶システムへのアクセス方法 |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| JP3968484B2 (ja) * | 1998-02-18 | 2007-08-29 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| KR100344844B1 (ko) * | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| KR100312259B1 (ko) * | 1999-02-05 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 |
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| KR20010004020A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 박막 트랜지스터 어레이 기판의 제조방법 |
| US6326301B1 (en) * | 1999-07-13 | 2001-12-04 | Motorola, Inc. | Method for forming a dual inlaid copper interconnect structure |
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| KR100658978B1 (ko) * | 2000-02-21 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| US6930732B2 (en) * | 2000-10-11 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Array substrate for a liquid crystal display |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
-
1999
- 1999-12-31 KR KR1019990067850A patent/KR100660813B1/ko active IP Right Grant
-
2000
- 2000-12-29 US US09/750,074 patent/US6607935B2/en not_active Expired - Lifetime
-
2003
- 2003-05-13 US US10/436,070 patent/US7129556B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
| KR100527087B1 (ko) * | 2001-12-22 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터의 제조방법 |
| KR100488949B1 (ko) * | 2001-12-26 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법 |
| KR100787813B1 (ko) * | 2001-12-29 | 2007-12-21 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| KR100971945B1 (ko) * | 2002-12-17 | 2010-07-23 | 엘지디스플레이 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| KR20150046408A (ko) * | 2013-10-21 | 2015-04-30 | 엘지디스플레이 주식회사 | 엑스레이 검출기의 어레이 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6607935B2 (en) | 2003-08-19 |
| US20020076861A1 (en) | 2002-06-20 |
| US20030199117A1 (en) | 2003-10-23 |
| US7129556B2 (en) | 2006-10-31 |
| KR100660813B1 (ko) | 2006-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660813B1 (ko) | 엑스레이 디텍터용 어레이기판 제조방법 | |
| KR100658978B1 (ko) | 엑스레이 디텍터용 어레이기판 제조방법 | |
| US7883942B2 (en) | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof | |
| US7139045B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100630880B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100344777B1 (ko) | 박막트랜지스터를 포함하는 소자 제조방법 | |
| WO2004054005A1 (en) | Thin film transistor array panel for x-ray detector | |
| KR100310179B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20010048866A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100443902B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100641732B1 (ko) | 엑스-선 검출소자의 제조방법 | |
| KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100835970B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100612990B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100463594B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100628039B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| KR100654774B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| KR100971945B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20030058336A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20000040967A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100698238B1 (ko) | 엑스-선 검출소자 및 그의 제조방법 | |
| KR20040061206A (ko) | 액정표시패널 및 그 제조방법 | |
| KR20030058337A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20040046439A (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 13 |