KR100787813B1 - 엑스레이 디텍터 및 그 제조방법 - Google Patents

엑스레이 디텍터 및 그 제조방법 Download PDF

Info

Publication number
KR100787813B1
KR100787813B1 KR1020010087687A KR20010087687A KR100787813B1 KR 100787813 B1 KR100787813 B1 KR 100787813B1 KR 1020010087687 A KR1020010087687 A KR 1020010087687A KR 20010087687 A KR20010087687 A KR 20010087687A KR 100787813 B1 KR100787813 B1 KR 100787813B1
Authority
KR
South Korea
Prior art keywords
contact hole
electrode
gate
pad
capacitor
Prior art date
Application number
KR1020010087687A
Other languages
English (en)
Other versions
KR20030057614A (ko
Inventor
추교섭
박준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010087687A priority Critical patent/KR100787813B1/ko
Publication of KR20030057614A publication Critical patent/KR20030057614A/ko
Application granted granted Critical
Publication of KR100787813B1 publication Critical patent/KR100787813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명에 따른 엑스레이 디텍터 및 그 제조방법에 의하면, 첫째, 패드부와 외부 구동회로부와의 연결을 TCP에 의한 TAB방식을 이용하여 구동회로를 연결할 수 있으므로, 작업능률을 향상시키고, 기존의 와이어 본딩 방식을 위한 마스크 공정을 생략하여 전체 제조 공정수를 단축시켜 생산수율을 향상시킬 수 있고, 둘째, 상기 TCP에 의한 TAB 본딩 공정은 일반적인 액정 표시장치의 작업공정과 같은 공정이므로, 별도의 생산설비가 필요치않은 효과가 있으며, 셋째, 구동회로의 실장을 와이어에 의한 본딩방식이 아닌 TCP에 의한 TAB본딩 방식으로 구동회로를 실장하기 때문에 와이어 본딩방식에 의해 생길 수 있는 패드의 손상을 방지할 수 있는 장점을 가진다.

Description

엑스레이 디텍터 및 그 제조방법{A X-ray detector and a method for fabricating thereof}
도 1은 일반적인 엑스레이 디텍터의 동작을 도시한 단면도.
도 2는 종래의 엑스레이 디텍터에 대한 평면도.
도 3a 내지 3e는 상기 도 2의 Ⅲa-Ⅲa, Ⅲb-Ⅲb, Ⅲc-Ⅲc 방향으로 자른 단면의 제조공정을 단계별로 나타낸 단면도.
도 4는 엑스레이 디텍터에 대한 평면도.
도 5a 내지 도 5k는 상기 도 4의 Va-Va, Vb-Vb, Vc-Vc 방향으로 자른 단면의 제조 공정을 단계별로 나타낸 단면도.
도 6은 일반적인 엑스레이 디텍터에 와이어 본딩하는 방법을 도시한 도면.
도 7은 본 발명에 따른 엑스레이 디텍터에 대한 평면도.
도 8a 내지 8h는 상기 도 7의 Ⅷa-Ⅷa, Ⅷb-Ⅷb 방향으로 자른 단면의 제조 공정을 단계별로 나타낸 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
206 : 게이트 패드 218 : 데이터 패드
214 : 드레인 전극 224c : 제 3 데이터 패드 콘택홀
226c : 제 3 드레인 콘택홀 230c : 제 3 게이트 패드 콘택홀
234b : 제 2 데이터 패드 240b : 제 2 게이트 패드
242 : 제 3 보호층 244 : 제 2 캐패시터 전극
CST : 스토리지 캐패시터
본 발명은 박막트랜지스터(thin film transistor) 어레이 공정을 이용한 엑스레이 디텍터(X-ray detector) 및 그 제조방법에 관한 것이다.
현재 의학용으로 널리 사용되고 있는 진단용 엑스레이 검사방법은 엑스레이 감지 필름을 사용하여 촬영하고, 그 결과를 알기 위해서는 소정의 필름 인화시간을 거쳐야 했다.
그러나, 근래에 들어서 반도체 기술의 발전에 힘입어 박막트랜지스터를 이용한 디지털 엑스레이 디텍터가 연구/개발되었다. 상기 엑스레이 디텍터는 박막트랜지스터를 스위칭 소자로 사용하여, 엑스레이 촬영 즉시 실시간으로 화면상에 엑스레이 영상을 표시하여 결과를 진단할 수 있는 장점이 있다.
이하, 엑스레이 디텍터의 구성과 그 동작을 살펴보면 다음과 같다.
도 1은 엑스레이 디텍터(10)의 구성 및 작용을 설명하는 개략도로서, 하부에 기판(1)이 형성되어 있고, 박막트랜지스터(T), 스토리지 캐패시터(CST), 집전 전극(12 ; charge collecting electrode), 광도전막(14), 보호막(16), 고전압 전극(18), 고압 직류전원(20) 등으로 구성된다.
상기 광도전막(14)은 입사되는 전기파나 자기파등 외부의 신호강도에 비례하여 내부적으로 전기적인 신호 즉, 전자 및 정공쌍(22)을 형성한다. 상기 광도전막(14)은 외부의 신호, 특히 엑스레이를 전기적인 신호로 변환하는 변환기의 역할을 한다. 엑스레이 광에 의해 형성된 전자 및 정공쌍(22)은 광도전막(14) 상부에 위치하는 고전압 전극(18)에 고압 직류전원(20)에서 인가된 전압(Ev)에 의해 광도전막(14) 하부에 위치하는 집전 전극(12)에 전하의 형태로 모여지고, 외부에서 접지된 캐패시터 전극과 함께 형성된 스토리지 캐패시터(CST)에 저장된다. 이때, 상기 스토리지 캐패시터(CST)에 저장된 전하는 박막트랜지스터(T)의 게이트에 인가되는 게이트 신호에 의하여 박막트랜지스터(T)가 턴온(Turn On)되고 박막트랜지스터(T)의 소스와 연결된 데이터 배선을 통하여 외부의 영상처리 회로로 보내져 엑스레이 영상을 만들어낸다.
이러한 엑스레이 디텍터에서 약한 엑스레이 광이라도 이를 탐지하여 전하로 변환시키기 위해서는 광도전막(14) 내에서 전하를 트랩하는 트랩 상태밀도수를 줄이고, 박막트랜지스터(T)가 턴오프 (Turn Off)상태에 있을 때의 누설전류를 줄여야 한다.
도 2는 종래 엑스레이 디텍터에 대한 평면도로서, 설명의 편의상 한 화소부에 해당하는 평면도를 일예로 하여 설명한다.
도시한 바와 같이, 게이트 배선(30)이 가로방향으로 형성되어 있고, 이 게이트 배선(30)과 교차되어 세로 방향으로 데이터 배선(40)이 형성되어 있으며, 이 게이트 및 데이터 배선(30, 40)이 교차되는 부분에는 게이트 전극(32), 소스 전극(42), 드레인 전극(44)을 갖는 스위칭 소자인 박막트랜지스터(T)가 형성되어 있다.
그리고, 화소부에는 스토리지 캐패시터(CST)를 구성하는 제 1, 2 캐패시터 전극(46, 56)이 유전물질(미도시)이 개재된 상태로 형성되어 있다.
또한, 상기 제 2 캐패시터 전극(56)은 스토리지 캐패시터(CST)내에 저장된 정공이 박막트랜지스터(T)를 통해 들어오는 전자(electron)와 결합할 수 있도록 드레인 콘택홀(50)을 통해 드레인 전극(44)과 전기적으로 연결되어 있다.
또한, 상기 게이트 및 데이터 배선(30, 40)의 일 끝단에는 각각 게이트 및 데이터 패드(34, 41)가 형성되어 있다.
상기 데이터 패드(41)는 와이어 본딩용 데이터 패드부(41a)와 데이터 배선 링크용 데이터 패드부(41b)로 구성되며, 데이터 배선 링크용 데이터 패드부(41b)는 제 1 데이터 링크홀(43a)을 통해 데이터 배선(40)과 연결된다.
그리고, 이 데이터 패드(41)는 게이트 배선(30)과 동일 공정에서 동일 물질로 형성되게 되는데, 이는 추후 구동회로를 연결하는 와이어 본딩공정에서 와이어 와 각 패드간의 접촉력을 향상시키기 위해서이다.
상술한 엑스레이 디텍터의 기능을 요약하면 다음과 같다.
광도전막(도 1의 14)으로부터 생성된 정공은 집전 전극(도 1의 12)으로 모이고, 상기 제 1, 2 캐패시터 전극(46, 56)과 함께 구성되는 스토리지 캐패시터(CST)에 저장된다.
또한, 상기 스토리지 캐패시터(CST)에 저장된 정공은 박막트랜지스터(T)의 동작에 의해 드레인 전극(44)에서 소스 전극(42)으로 이동하고, 외부회로(미도시)에서 처리되어 영상으로 표현된다.
도 3a 내지 3e는 상기 도 2의 Ⅲa-Ⅲa, Ⅲb-Ⅲb, Ⅲc-Ⅲc 방향으로 자른 단면의 제조공정을 단계별로 각각 나타낸 단면도로서, Ⅲa-Ⅲa, Ⅲb-Ⅲb, Ⅲc-Ⅲc 절단부는 각각 박막트랜지스터부, 게이트 패드부, 데이터 배선 및 데이터 패드부이다.
상기 제조 공정에는 별도의 마스크를 제작하여 사진식각(photolithography)공정으로 식각을 통해 임의의 형태로 각 층(절연층, 액티브층, 금속층)을 패터닝(patterning)하는 공정이 수반되며, 이러한 일련의 공정을 마스크 공정이라고 칭한다.
먼저, 도 3a 단계에서는 기판(1) 상에 제 1 금속을 증착한 후, 제 1 마스크 공정에 의해 게이트 전극(32) 및 게이트 패드(34)를 포함하는 게이트 배선(30) 및 데이터 패드(41)를 각각 형성한다.
이때, 데이터 패드(41)는 와이어 본딩용 데이터 패드부(41a)와 데이터 배선 링크용 데이터 패드부(41b)로 구성된다.
상기 제 1 금속물질은 저저항 금속으로 형성한다.
도 3b는 상기 도 3a 단계를 거친 기판(1) 상에, 제 1 절연물질 및 순수 비정질 실리콘(a-Si : H)층 및 불순물 비정질 실리콘(n+ a-Si)층을 연속적으로 증착한 후, 상기 제 1 절연물질은 게이트 절연막(60)으로 이용하고, 순수 비정질 실리콘층 및 불순물 비정질 실리콘층은 제 2 마스크 공정에 의해 액티브층(62a ; active layer) 및 오믹콘택층(62b ; ohmic contact layer)으로 각각 형성하여 반도체층(62)을 구성하는 단계이다.
다음, 제 3 마스크 공정에 의해 게이트 패드(34), 데이터 배선 링크용 데이터 패드부(41b), 와이어 본딩용 데이터 패드부(41a)가 일부 노출되도록 게이트 절연막(60)에 각각 제 1 게이트 패드 콘택홀(61a), 제 1 데이터 링크홀(43a), 제 1 데이터 패드 콘택홀(45a)을 형성한다.
도 3c는 상기 도 3b단계를 거친 기판(1) 상에 제 2 금속을 증착 후 제 4 마스크 공정에 의해 제 1 캐패시터 전극(46)과, 소스 및 드레인 전극(42, 44) 그리고, 이 소스 전극(42)과 연결되는 데이터 배선(40)을 형성하는 단계이다.
상기 데이터 배선(40)은 제 1 데이터 링크홀(43a)을 통해, 데이터 배선 링크용 데이터 패드부(41b)와 접촉하게 되어, 와이어 본딩용 데이터 패드부(41a)와 연결된다.
그 다음, 상기 소스 및 드레인 전극(42, 44)을 마스크로 하여 소스 및 드레 인 전극(42, 44) 사이에 노출된 오믹콘택층(62b)만을 제거하여 액티브층(62a)의 일부를 노출시킴으로써 채널(ch)을 형성한다.
상기 제 2 금속은 크롬(Cr)계 금속으로 형성한다.
도 3d는 상기 도 3c단계를 거친 기판(1) 상에, 제 2 절연물질을 증착한 후 제 5 마스크 공정에 의해, 상기 제 1 게이트 및 데이터 패드 콘택홀(도 3b의 61a, 45a)과 대응하는 위치에 제 2 게이트 및 데이터 패드 콘택홀(61b, 45b)과 드레인 전극(44)의 일부를 노출시키는 드레인 콘택홀(50)을 각각 가지는 제 1 보호층(66)을 형성하는 단계이다.
상기 제 2 절연물질로는 화소 영역 전체에 엑스레이 감광성 물질을 균일하게 도포할 수 있는 유기 절연물질이 주로 이용된다.
도 3e는 상기 도 3d 단계를 거친 기판(1) 상에 투명도전성 물질을 증착한 후, 제 6 마스크 공정에 의해, 제 2 캐패시터 전극(56)을 형성하는 단계이다.
이때, 상기 제 2 캐패시터 전극(56)은 드레인 콘택홀(50)을 통해 드레인 전극(44)와 연결된다.
이때, 상기 게이트 패드(34) 및 와이어 본딩용 데이터 패드부(41a)는 동일한 구조를 취함을 알 수 있다. 이는 동일한 공정에서 동시에 게이트 패드(34)와 데이터 패드(41)가 형성되기 때문이다.
상기 게이트 패드(34) 및 와이어 본딩용 데이터 패드부(41a)는 게이트 및 데이터 패드 콘택홀(61b, 45b)에 의해 외부에 노출되며, 구동회로 실장공정에서 게이트 및 데이터 구동회로와 와이어에 의해 본딩이 되는 장소이다.
그리고, 상기 도 3e 공정 다음에는 도면으로 나타내지 않았지만, 감광성 물질과 보호막(도 1의 16)을 도포한다. 감광성 물질은 외부의 신호를 받아서 전기적인 신호로 변환하는 변환기로 쓰이는데, 비정질 셀레니움(a-Se)의 화합물을 진공증착기(evaporator)를 이용하여 100-500㎛ 두께로 증착한다. 엑스레이 광이 감광물질에 노출되면 노출광의 세기에 따라 감광물질 내에 전자 및 정공쌍이 발생한다.
마지막으로, 엑스레이 광이 투과될 수 있도록 투명한 도전 전극을 고전압 전극(도 1의 18)으로써 형성한다. 이 고전압 전극(도 1의 18)에 전압을 인가하면서 엑스레이 광을 받아들이면 감광물질 내에 형성된 전자 및 정공쌍은 서로 분리되고, 집전 전극(도 1의 12)에는 상기 도전 전극에 의해 분리된 정공이 모여 스토리지 캐패시터(도 1의 CST)에 저장된다.
상기 채널(도 3c의 ch)은 액티브층(62a)이 일부 노출된 영역으로서, 실리콘을 기본물질로 하는 비정질 실리콘으로 이루어지는데, 이 채널(도 3c의 ch) 표면을 이루는 실리콘 원자간 결합은 약하기 때문에, 이 채널(도 3c의 ch)과 접촉하는 절연물질에 따라 채널에서의 전자의 이동도가 결정될 수 있다.
상기 채널(도 3c의 ch)과 접촉하는 절연물질로서 BCB와 같은 유기 절연물질은 무기 절연물질보다 반응성이 높기 때문에 상기 불안정한 결합상태를 가지는 채널 표면의 실리콘 원자와 결합이 이루어지기 쉬워, 이러한 서로 다른층의 전자간 작용에 의해, 이 채널(도 3c의 ch)과 제 1 보호층(도 3e의 66)의 계면에는 전자가 트랩되는 트랩준위가 부분적으로 존재하게 되어, 누설전류를 발생시키는 문제점이 있다.
이하, 도 4는 엑스레이 디텍터의 한 화소부에 해당하는 평면도로서, 상술한 문제점을 개선하기 위한 엑스레이 디텍터에 관한 것이다.
도시한 바와 같이, 행 방향으로 게이트 배선(151)을 형성하고 게이트 배선(151)과 교차하도록 열 방향으로 데이터 배선(152)을 형성한다.
상기 두 배선(151,152)이 교차하여 정의되는 영역을 픽셀영역이라 하며, 상기 픽셀 영역에는 상기 데이터 배선(152)과 평행하게 이격된 접지배선(154)을 형성한다.
상기 게이트 배선(151)은 게이트 연결배선(134a)을 통해 게이트 패드전극(134b)과 연결되며, 상기 데이터 배선(152)은 데이터 연결배선(136a)을 통해 데이터 패드전극(136b)과 연결된다.
상기 각 연결배선(134a,136a)은 상기 각 패드전극(134b,136b)이 위치하는 구동영역과 상기 각 배선(151,152)이 위치하는 픽셀영역 사이에 위치하여 각 배선(151, 152)과 패드전극(134b, 136b)을 연결한다.
상기 픽셀영역에는 캐패시터전극(168)과 픽셀전극(174)을 구성하며, 상기 캐패시터전극(168)은 접지배선 콘택홀(160a,160b)을 통해 상기 접지배선(154)과 접촉되고 상기 픽셀전극(174)은 상기 드레인 전극(150)과 접촉되도록 구성한다.
상기 캐패시터전극(168)과 픽셀전극(174)은 얇게 증착된 무기 절연막(미도 시)을 사이에 두고 형성되어 스토리지 캐패시터(C)를 구성한다.
전술한 구성에서, 상기 게이트 패드전극(134b)과 데이터 패드전극(136b)은 각 콘택홀(176, 178)을 통해 노출된다.
상기 픽셀전극(174)은 도시하지는 않았지만 광도전막(도 1의 2)에서 발생한 정공(hole)이 스토리지 캐패시터(C)내에 축적될 수 있도록 전하를 모으는 집전전극의 역할을 한다.
도 5a 내지 도 5k는 도 4의 절단선 Ⅴa-Ⅴa, Ⅴb-Ⅴb, Ⅴc-Ⅴc를 따라 절단한 부분에 대한 공정순서에 따른 공정도이다.
우선, 도 5a는 기판(100)상의 게이트 패드전극과 데이터 패드전극이 구성되는 영역 상에 게이트 버퍼층(102)와 데이터 버퍼층(104)를 형성하는 공정이다.
상기 버퍼층(102,104)은 이후에 형성될 게이트 패드전극과 데이터 패드전극을 높여주기 위한 수단이다.
상기 각 패드전극의 높이를 높여주는 이유는 마지막 공정에서 별도로 상기 각 패드전극 상에 보조전극을 형성하지 않고 상기 각 패드전극 상부의 절연층을 식각하여 패드전극을 노출하는 구조이므로, 외부의 배선이 상기 각 패드전극에 쉽게 접촉될 수 있도록 상기 버퍼층을 이용하여 각 패드전극의 높이를 높여주는 것이다.
도 5b는 도전성 금속을 이중으로 증착하고 패터닝하여, 이중 구조의 제 1 금속층을 형성하는 단계를 도시하고 있다.
상기 이중금속 층 중 제 1 금속(132a)은 저 저항의 알루미늄(Al), 알루미늄 합금(주로, AlNd) 등을 사용하고, 제 2 금속(132b)은 몰리브덴(Mo), 크롬(Cr), 텅 스텐(W)중 선택된 하나를 사용한다.
이중 구조의 금속층을 패턴하여, 게이트 배선(미도시)과, 상기 게이트 배선(도 4의 151)에서 연장된 게이트 연결배선(134a) 및 게이트 패드전극(134b)과 픽셀영역에 있어 상기 게이트 배선(미도시)과 연결된 이중층 구조의 게이트 전극(132)을 형성한다.
동시에, 상기 게이트 패드전극(134b)이 형성된 영역과 평행하지 않은 영역에 데이터 연결배선(136a)과 데이터 연결배선에서 연장된 데이터 패드전극(136b)을 형성한다.
다음으로, 도 5c에 도시한 바와 같이, 상기 이중층 구조의 게이트 전극(132)과, 단일층 구조의 데이터 패드전극(136b)과 게이트 패드전극(134b) 및 이중층 구조의 게이트 배선(미도시)을 형성한 기판(100)의 전면에 실리콘 질화막(SiNX)과 실리콘 산화막(SiOx)을 포함하는 무기절연 물질 그룹과, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)등으로 구성된 유기절연 물질그룹 중 선택된 하나를 증착 또는 도포하여 게이트 절연막(138)을 형성한다.
다음으로, 도 5c에 도시한 바와 같이, 상기 게이트전극(132)과 게이트 패드전극(134b)과 데이터 패드전극(136b)을 형성한 기판(100)의 전면에 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)을 포함하는 무기절연 물질 그룹과, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)등으로 구성된 유기절연 물질그룹 중 선택된 하나를 증착 또는 도포하여 게이트 절연막(138)을 100Å 내지 3000Å의 두께로 형성한다.
도 5d는 액티브층(140), 오믹 콘택층(142)를 형성하는 단계를 도시한 도면이 다.
먼저, 상기 게이트 절연막(138)상에 연속하여, 상기 게이트 절연막(138)이 외부의 공기중에 노출되지 않은 상태에서 순수 비정질 실리콘(A-Si:H), 불순물 비정질 실리콘(n+a-Si:H)을 순서대로 적층한 후 패터닝하여, 액티브층(140)과 오믹콘택층(142)을 형성한다
다음으로, 상기 데이터 연결배선(136a)상부의 일부 게이트 절연막(138)을 식각하여, 데이터배선 콘택홀(146)을 형성한다.
도 5e는 상기 데이터 배선 콘택홀(146)과 액티브층(140)과 오믹콘택층(142)이 형성된 게이트 절연막(138)의 상부에 제 2 금속층을 형성하고 패턴하여, 상기 액티브층(140)의 상부 양측에 구성된 소스전극(148)및 드레인전극(150)과, 상기 소스전극(148)과 연결된 데이터배선(152)을 형성한다.
동시에, 상기 픽셀영역의 중앙을 가로지르는 접지배선(154)을 형성한다.
이러한 구조에서, 상기 데이터배선(152)의 일 끝단은 상기 데이터 배선 콘택홀(146)을 통해 상기 데이터 연결배선(136a)과 접촉한다.
다음으로, 상기 패터닝된 소스 및 드레인전극(148,150)을 마스크로 하여, 상기 소스 및 드레인전극(148, 150)의 사이로 노출된 일부 오믹콘택층(142)을 식각하여 액티브층(140)의 일부를 노출한다.
다른 방법으로, 상기 소스 및 드레인전극(148,150)을 포토레지스트(미도시) 광 마스크로 하여 패터닝하고 그 포토레지스트를 제거하지 않은 상태에서 오믹콘택층(142)을 식각 분리할 수도 있다.
상기 노출된 액티브층(140)의 표면은 전자가 흐르는 채널(channel)로서 기능을 하게 된다.
도 5f는 상기 소스 및 드레인전극(148,150)과 접지배선(154)과 데이터배선 (152)등이 형성된 기판(100)의 전면에 제 1 보호막(156)을 형성하는 단계를 도시한 도면이다.
상기 제 1 보호막(156)은 실리콘 절연막(질화실리콘(SiNx) 또는 산화실리콘(SiO2))을 소정의 방법으로 증착하여 500Å∼1300Å의 두께로 형성한다.
이와 같이, 상기 노출된 액티브층(140)과 직접 맞닿는 층인 제 1 보호막(156)을 실리콘 절연막으로 구성하면, 상기 노출된 액티브층(140)과 제 1 보호막(156)과의 계면특성이 뛰어나기 때문에 전자를 트랩하는 영역이 적어지게 되고 따라서, 전자의 이동도(mobility)가 빨라지는 결과를 얻을 수 있다.
따라서, 이후 공정에서 형성하는 유기 절연막으로 된 제 2 보호막과 채널과의 직접접촉에 의한 누설전류(leakage current)의 증가현상을 방지 할 수 있다.
여기서, 상기 제 1 보호막(156)을 패터닝하여, 상기 드레인전극(150)의 일부와 상기 접지배선(154)의 일부가 노출되도록 각각 제 1 드레인 콘택홀(158a)과 제 1 접지배선 콘택홀(160a)을 형성한다.
도 5g는 상기 패턴된 제 1 보호막(156)상에 투명 유기막인 제 2 보호막(164)을 형성하는 단계이다.
즉, 상기 제 1 보호막(156)상에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등으로 구성된 투명한 유기절연물질 그룹 중 선택된 하나를 1㎛ 내지 1.5㎛로 도포하여 제 2 보호막(164)을 형성한다.
상기 유기절연막이 도포되기 전에는 도 5f와 같이 박막트랜지스터 영역이 픽셀영역(P)보다 높다. 그러나 유기 절연막을 도포함으로써 이들 두 영역 위의 유기절연막 표면을 기판(100)으로부터 동일한 높이로 평탄하게 할 수 있다.
연속하여, 상기 제 1 드레인 콘택홀(158a)과 상기 제 1 접지배선 콘택홀(160a)에 대응하는 부분의 제 2 보호막(164)을 식각하여, 상기 드레인전극(150)과 접지배선(154)이 다시 노출되도록 제 2 드레인 콘택홀(158b)과 제 2 접지배선 콘택홀(160b)을 형성한다.
이때, 상기 각 제 1, 2 드레인 콘택홀(158a,158b)과 상기 제 1,2 접지배선 콘택홀(160a,160b)은 각각 동일 마스크로 노광한 후, 건식식각을 이용하여 제 1 보호막(156)과 제 2 보호막(164)을 동시에 식각하여 형성할 수 도 있다.
다음으로, 도 5h는 투명전극으로 드레인 콘택홀(158(a,b))상에 식각방지막으로서 드레인 보조전극(166)과 접지 배선 콘택홀 상에 캐패시터 전극(168)을 형성하는 단계이다.
즉, 상기 패턴된 제 2 보호막(164)상부에 ITO(Indium Tin Oxide)와 같은 투명도전성 물질을 증착하고 패터닝하여, 상기 노출된 드레인전극(150)과 접촉하는 드레인 보조전극(166)과, 상기 노출된 접지배선(154)과 접촉하는 캐패시터 전극(168)을 형성한다.
상기 접지배선(154)은 픽셀의 일부를 지나도록 형성되어 있으나(도 4), 캐패 시터전극(168)은 데이터배선(152)과는 중첩되지 않는 한도에서 접지배선(154)보다 넓게하여, 이후 공정에서 형성하는 픽셀전극의 면적 중 절반이상과 중첩되게 형성된다.
다음으로, 도 5i에 도시한 바와 같이, 상기 드레인 보조전극(166)과 캐패시터전극(168)이 구성된 기판(100)의 전면에 전술한 유기절연 물질 그룹 중 선택된 하나를 증착하여 제 3 보호막(172)을 형성한다.
상기 제 3 보호막(172)을 패터닝하여, 상기 드레인 보조전극(166)을 노출하는 제 3 드레인 콘택홀(158c)을 형성한다.
전술하였듯이, 제 3 드레인 콘택홀(158c)은 이미 형성되어 있는 드레인 보조전극(166)보다 좁은 면적으로 형성한다. 드레인전극(150) 상에 드레인 보조전극(166)이 형성되어 있기 때문에 제 3 드레인 콘택홀(158c) 형성 시 드레인 전극(150)의 손상을 방지할 수 있다.
동시에, 상기 각 게이트 패드전극(134b)과 데이터 패드전극(136b)의 상부의 제 3 보호막(172)을 제거한다.
다음으로, 도 5j는 상기 제 3 드레인 콘택홀(158c)이 형성된 제 3 보호막(172)의 전면에 투명 도전성 금속을 증착하고 패턴하여, 상기 노출된 드레인 보조전극(166)과 접촉하면서 상기 소스 및 드레인전극(148,150)상부와 상기 픽셀영역(P)상에 픽셀전극(174)을 형성한다.
상기 픽셀전극(174)은 상기 제 3 보호막(172)을 사이에 두고 상기 캐패시터 제 1 전극(168)과 평면적으로 겹쳐져 형성된다.
상기 픽셀전극(174)과 상기 스토리지 제 1 전극(168)전극 사이에 삽입된 표면 평탄화를 위하여 사용되는 본 발명의 제 3 보호막(172)은 종래의 평탄화막(도 3d의 66)보다 두께가 작아서 스토리지 캐패시터(C)의 용량을 크게 할 수 있다.
따라서, 상기 픽셀영역(P)에는 비로소 스토리지 캐패시터(C)가 구성될 수 있으며, 상기 화소전극(174)은 캐패시터 제 2 전극의 기능을 겸하게 된다.
도 5k은 상기 게이트 버퍼층(102)상부와 데이터 버퍼층(104) 상부의 게이트 패드전극(134b)과 데이터 패드전극(136b)을 노출시키는 단계이다.
도시한 바와 같이, 상기 게이트 패드전극(134b) 상부와 데이터 패드전극(136b) 상부의 게이트 절연막(138)과 제 1 보호막(156)과 제 2 보호막(164)을 식각하여 하부의 게이트 패드전극(134b)과 데이터 패드전극(136b)을 노출하는 게이트 패드 콘택홀(176)과 데이터 패드 콘택홀(178)을 형성한다. 상기 식각된 절연막의 상부에 구성된 제 3 보호막(172)은 전 공정에서 이미 제거한 상태이다.
상술한 바와 같이, 엑스레이 디텍터는 게이트 및 데이터 패드를 동일 공정에서 동일 물질로 형성하였다. 이는 와이어 본딩시 게이트 금속으로 사용되는 알루미늄을 이용하기 위함이다. 즉, 와이어 본딩은 연성이 우수한 금속을 사용해야 함으로 데이터 패드 및 게이트 패드를 알루미늄으로 사용한다.
그러나, 상술한 엑스레이 디텍터의 제조공정은 매우 많은 수의 공정을 요구하고 있다.
특히, 엑스레이 디텍터의 제조공정 중 제일 먼저 형성되는 게이트 및 데이터 버퍼층의 형성 공정 및 데이터 패드와 추후 공정에 의한 데이터 배선과의 연결을 위해, 상기 데이터 패드를 게이트 절연막으로부터 노출시키는 공정이 필요하게 된다.
이로 인해 공정 수가 추가되고, 사진식각 공정도 추가되어 비용이 증가하게 된다.
또한, 와이어 본딩 방식은 접촉핀 수가 적은 반도체 소자의 접속에는 유리하나 접촉핀 수가 많아지면 와이어 본딩공정에 걸리는 시간이 증가하게 된다.
또한, 상기 와이어본딩 공정은 도 6에 도시한 바와 같이 각 게이트 패드 전극(134b) 및 와이어 본딩용 데이터 패드 전극(136b)에 와이어(170)를 접촉한 후 물리적인 힘을 접촉점(O)에 가해 본딩하는 방법으로, 상기 각 패드 전극(134b, 136b)이 손상받을 가능성이 매우 높다.
결론적으로, 본 발명에서는 제작 공정수를 절감하여 생산수율이 향상된 엑스레이 디텍터 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명에서는 기판 상에, 제 1 방향으로 형성되며, 게이트 전극 및 일 끝단에 게이트 패드를 가지는 게이트 배선과; 상기 게이트 배선을 덮으며 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 액티브층(active layer), 오믹 콘택층(ohmic contact layer)이 차례대로 형성되어 이루어진 반도체층과; 상기 반도체층 위로 서로 일정간격 이격하며 형성된 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 절연막 위로 상기 제 1 방향과 교차되는 제 2 방향으로 형성되고, 일 끝단에 데이터 패드를 포함하는 데이터 배선과; 상기 게이트 절연막 위로 상기 데이터 배선과 일정간격 이격하여 나란하게 형성된 접지 배선과; 상기 접지 배선 및 데이터 배선 위로 전면에 실리콘 절연물질로써 상기 게이트 패드, 데이터 패드, 접지 배선, 드레인 전극의 일부를 각각 노출시키는 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 투명 유기 절연물질로써 상기 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀과 각각 대응되는 위치에 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀을 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 상부로 투명 도전성 물질로써 상기 제 2 캐패시터 콘택홀을 통해 상기 접지 배선과 접촉하며 형성된 제 1 캐패시터 전극과; 상기 제 1 캐패시터 전극 위로 전면에 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀과 각각 대응되는 위치에 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 가지며 형성된 제 3 보호층과; 상기 제 3 보호층 상부에, 상기 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 통해 각각 게이트 패드, 데이터 패드, 제 1 캐패시터 전극, 드레인 전극과 연결되며, 상기 제 1 캐패시터 전극과 동일 물질로 이루어진 게이트 패드전극, 데이터 패드전극, 제 2 캐패시터 전극 및 화소 전극을 포함하는 엑스레이 디텍터를 제공한다.
상기 제 1 보호층을 이루는 실리콘 절연물질은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)중 어느 하나이며, 상기 게이트 배선을 이루는 물질은 알루미늄(Al)을 포함하는 금속층을 하부층으로 하고, 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 한 금속물질을 상부층으로 하는 이중 금속층으로 구성된 것을 특징으로 한다.
상기 제 1 캐패시터 전극과 동일 공정에서 동일 물질을 이용하여, 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 드레인 콘택홀을 통해, 게이트 패드, 데이터 패드, 드레인 전극과 각각 연결되는 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극을 포함하고, 상기 투명 도전성물질은 ITO(indium tin oxide)인 것을 특징으로 한다.
상기 게이트 및 데이터 패드 전극에서 외부 구동회로와 연결이 이루어지는 것을 특징으로 하며, 상기 제 2 캐패시터 전극 상부에는 광도전막을 더욱 포함한다.
그리고, 상기 제 2 보호층을 이루는 투명 유기 절연물질은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin)중 어느 하나이며, 상기 제 3 보호층을 이루는 물질은 저유전율값을 가지는 유기 절연물질에서 선택되는 것을 특징으로 한다.
본 발명의 또 다른 특징에서는, 기판 상에, 제 1 방향으로 위치하며, 게이트 전극 및 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 상기 게이트 전극을 덮는 위치에 액티브층(active layer), 오믹 콘택층(ohmic contact layer)이 차례대로 구성된 반도체층을 형성하는 단계와; 상기 반도체층 상부에 동일 금속물질을 이용하여 서로 이격하는 소스 및 드레인 전극과, 상기 게이트 절연막 위로 상기 제 1 방향과 교차되는 제 2 방향으로 위치하며, 상기 소스 전극과 연결되며 일 끝단에 데이터 패드를 포함하는 데이터 배선 및 상기 데이터 배선과 일정간격 이격하며 나란하게 연장하는 접지 배선을 형성하는 단계와; 상기 소스 및 드레인 전극을 마스크로하여, 상기 소스 및 드레인 전극 사이의 이격 구간의 액티브층을 노출하여 채널을 형성하는 단계와; 상기 채널이 형성된 기판 상에 실리콘 절연물질로써 상기 게이트 패드, 데이터 패드, 접지 배선, 드레인 전극을 각각 일부 노출시키는 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상부에 투명 유기 절연물질로써 상기 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀과 각각 대응되는 위치에, 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀을 갖는 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 상부, 투명 도전성 물질로써 상기 제 2 캐패시터 콘택홀을 통해 상기 접지 배선과 연결되는 제 1 캐패시터 전극을 형성하는 단계와; 상기 제 1 캐패시터 전극 상부에 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀과 각각 대응되는 위치에 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 갖는 제 3 보호층을 형성하는 단계와; 상기 제 3 보호층 상부에, 상기 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 통해 각각 게이트 패드, 데이터 패드, 제 1 캐패시터 전극, 드레인 전극과 각각 연결되며, 상기 제 1 캐패시터 전극과 동일 물질로 이루어진 게이트 패드전극, 데이터 패드전극, 제 2 캐패시터 전극 및 화소 전극을 형성하는 단계를 포함하는 엑스레이 디텍터의 제조방법을 제공한다.
상기 제 1 캐패시터 전극을 형성하는 단계에서는, 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 드레인 콘택홀을 통해 각각 연결되는 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극을 형성하는 단계를 포함하며, 상기 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극은 상기 게이트 패드전극, 데이터 패드전극, 화소 전극과 각각 연결되는 것을 특징으로 한다.
그리고, 상기 제 1 보호층을 이루는 물질은 실리콘 질화막, 실리콘 산화막 중 어느 하나이며, 상기 제 2 보호층을 이루는 투명 유기 절연물질은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin) 중 어느 하나이고, 상기 제 3 보호층을 이루는 물질은 저유전율값을 가지는 유기 절연물질이며, 상기 투명 도전성 물질은 ITO인 것을 특징으로 한다.
그리고, 상기 게이트 및 데이터 패드전극은 외부 구동회로와 TCP(Tape carrier package)에 의한 TAB(tape automated bonding)본딩 방식에 의해 연결되는 것을 특징으로 하며, 상기 엑스레이 디텍터의 각 단계별 해당 패턴은 노광(exposure), 현상(develop), 식각(etching)을 포함하는 사진식각 공정(photolithography)에 의해 형성하는 것을 특징으로 한다.
또한, 상기 제 2 캐패시터 전극 상에, 엑스레이 감광성 물질을 이용하여 광도전막을 형성하는 단계와, 상기 광도전막 상에 도전 전극을 형성하는 단계를 더욱 포함하며, 상기 엑스레이 감광성 물질은, 비정질 셀렌(a-Se), 요오드화 수은(HgI2), 일산화납(PbO), 텔루르카드뮴(CdTe), 셀렌 카드뮴(CdSe), 탈륨 브로마이드(Tl bromide), 카드뮴 설파이드(cadmi um sulfide)중 어느 하나인 것을 특징으로 한다.
그리고, 상기 제 1 보호층은 500 Å∼1300 Å 두께로 증착되는 것을 특징으로 한다.
본 발명에서는 TCP(Tape carrier package)를 이용하여, 엑스레이 디텍터 기판과 외부 구동회로부를 이방성 도전필름(anisotropic conductive film)을 사용하여 접합시키는 기술인 TAB(tape automated bonding) 본딩 방식을 이용하는 것을 특징으로 한다.
즉, 상기 TAB 본딩 방식에 의해, 구동 회로부와 엑스레이 디텍터의 투명 도전성 물질로 이루어진 패드 전극을 연결하므로써, 게이트 및 데이터 패드를 보호할 수 있다.
또한, 상기 방식을 이용하므로써, 게이트 및 데이터 버퍼층의 생략 및 데이터 패드를 데이터 배선과 일체로 형성할 수 있기 때문에 그에 따르는 마스크 공정수를 줄일 수 있게 된다.
이하, 본 발명의 실시예에 따른 구성과 작용을 첨부된 도면을 참조하여 설명한다.
도 7은 본 발명에 따른 엑스레이 디텍터의 한 화소 영역에 해당하는 평면도로서, 일 끝단에 게이트 패드(206)을 가지는 게이트 배선(204)이 제 1 방향으로 형성되어 있고, 일 끝단에 데이터 패드(218)을 가지는 데이터 배선(216)이 상기 제 1 방향과 교차하여 화소 영역을 정의하는 제 2 방향으로 형성되어 있다. 또한, 상기 게이트 및 데이터 배선(204, 216)이 교차하는 부분에 스위칭 소자로써 박막트랜지스터(T)가 형성되어 있고, 일 방향으로 연장되고, 공통적으로 연결되어 있는 접지배선(220)이 배열되어, 이 접지배선(220)과 제 1 캐패시터 전극(238)이 캐패시터 콘택홀(228)을 통해 연결되어 있다.
그리고, 전하 저장수단으로서 스토리지 캐패시터(CST)를 구성하게끔 제 1 캐패시터 전극(238)과 대응되는 위치에, 절연물질이 개재된 상태로 제 2 캐패시터 전극(244)이 형성되어 있다.
상기 제 1, 2 캐패시터 전극(238, 244)은 투명 도전성 물질로 이루어지는 것을 특징으로 한다.
도면으로 도시하지는 않았지만, 상기 제 2 캐패시터 전극(244)은 광도전막( 도 1의 14)에서 발생한 정공(hole)이 스토리지 캐패시터(CST)내에 축적될 수 있도록 전하를 모으는 집전 전극의 역할을 한다.
한편, 상기 게이트 및 데이터 패드(206, 218)의 내부영역에는 게이트 및 데이터 패드 콘택홀(230, 224)이 형성되어 있고, 이 게이트 및 데이터 패드 콘택홀(230, 224)을 통해 상기 게이트 및 데이터 패드(206, 218)와 연결되는 게이트 및 데이터 패드 전극(240, 234)이 형성되어 있다.
여기서, 상기 제 2 캐패시터 전극(244)은 상기 박막트랜지스터(T)의 채널(CH) 영역까지 연장형성되는데, 이는 제 2 캐패시터 전극(244)에 집중된 전하 유입과 엑스레이 광 조사로부터 박막트랜지스터(T)를 보호하기 위해서이다.
또한, 상기 스토리지 캐패시터(CST)에 저장된 정공은 드레인 전극(214)을 통해, 소스 전극(212)으로 이동하고, 데이터 배선(216)을 경유하여 외부의 회로(미도시)에서 처리되어 영상으로 표시된다. 그 구체적인 동작은 도 1에서 설명한 바와 동일하므로 생략한다.
이 게이트 및 데이터 패드전극(240, 234)은 상기 제 1, 2 캐패시터 전극(238, 244)과 동일물질로 이루어지는 것을 특징으로 한다.
즉, 본 발명에 따른 엑스레이 디텍터의 데이터 패드(218)는 데이터 배선(216)과 일체로 형성되며, 상기 데이터 패드(218)는 데이터 패드 전극(234)으로 덮혀있기 때문에, TCP에 의해 TAB 공정이 가능하도록 구성되며, 이러한 구성원리는 게이트 패드(206)부에도 동일하게 적용된다.
이하, 도 8a 내지 도 8h를 통하여 본 발명을 상세히 설명하기로 한다. 여기서 도 8a 내지 8h는 상기 도 7의 Ⅷa-Ⅷa, Ⅷb-Ⅷb 방향으로 자른 단면의 제조공정을 단계별로 각각 나타낸 단면도이다.
도 8a는 기판(200)상에 제 1 금속을 증착한 후 제 1 마스크 공정에 의해, 게이트 전극(202) 및 게이트 패드(206)를 포함하는 게이트 배선(204)을 형성하는 단계이다.
상기 제 1 금속은 알루미늄을 포함하는 하부 금속층과, 몰리브덴, 니켈, 크롬, 텅스텐같이 화학적 내식성이 강한 금속으로 이루어진 상부 금속층으로 구성되는 이중 금속층으로 하는 것이 바람직하다.
상기 제 1 금속을 이중 금속층으로 사용하는 이유는, 게이트 전극(202) 물질로는 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 상기와 같이 적층구조로 하는 것이 바람직하다.
본 발명에서는 패드부가 구동회로부와 TCP에 의한 TAB공정을 통해 연결되기 때문에, 패드부의 높이를 올려주기 위한 별도의 게이트 및 데이터 버퍼층의 형성공정을 생략할 수 있고, 게이트 패드부의 하부 알루미늄층을 노출하기 위한 별도의 마스크 공정 또한 생략할 수 있다.
도 8b는, 상기 도 8a 단계를 거친 기판(200) 상에 제 1 절연물질, 순수 비정질 실리콘층, 불순물 비정질 실리콘층을 연속적으로 증착한 후, 제 1 절연물질은 게이트 절연막(208)으로 이용하고, 순수 비정질 실리콘층 및 불순물 비정질 실리콘층은 제 2 마스크 공정에 의해 액티브층(210a) 및 오믹콘택층(210b)으로 각각 형성하여 반도체층(210)을 구성하는 단계이다.
상기 제 1 절연물질을 무기 절연물질 또는 유기 절연물질 중 어느 하나의 물질로 형성함에 있어서, 상기 무기 절연물질로는 실리콘 질화막(Si3N4), 실리콘 산화막(Si02) 등이 바람직하며, 상기 유기 절연물질로는 BCB, 아크릴계 수지 등이 바람직하고, 이러한 절연물질의 증착 또는 코팅두께는 100Å~3000Å으로 하는 것이 바람직하다.
본 발명은 이 단계에서 별도의 콘택홀 형성공정을 포함하지 않고, 추후 데이터 패드 형성공정에서 동시에 콘택홀 공정을 진행하므로써, 별도의 마스크 공정이 필요하지 않게 된다.
도 8c는 상기 도 8b 단계를 거친 기판(200) 상에, 제 2 금속을 증착한 후, 제 3 마스크 공정에 의해, 일 끝단의 데이터 패드(218)와 박막트랜지스터(T)부의 소스 전극(212)과 일체로 형성되는 데이터 배선(216)을 형성하고, 이 소스 전극(212)과 이격되어 드레인 전극(214)을 형성하고, 동시에 픽셀영역(P) 내에 접지 배선(220)을 형성하는 단계이다.
다음으로, 상기 소스 및 드레인 전극(212, 214)을 마스크로 하여, 이 소스 및 드레인 전극(212, 214)간 이격 구간의 오믹콘택층(210b)을 식각하여 액티브층(210a)의 일부를 노출시킴으로써, 채널(CH)을 형성한다.
다른 방법으로, 상기 소스 및 드레인 전극(212, 214)을 포토레지스트(미도시) 광 마스크로 하여 패터닝하고 그 포토레지스트를 제거하지 않은 상태에서, 상기 채널(CH)영역의 오믹콘택층(210b)을 식각할 수도 있다.
도 8d단계는, 상기 도 8c 단계를 거친 기판(200) 상에 제 2 절연물질을 증착한 후, 제 4 마스크 공정에 의해 게이트 및 데이터 패드(206, 218)의 일부를 노출시키는 제 1 게이트 및 데이터 패드 콘택홀(230a, 224a)과, 상기 드레인 전극(214) 및 접지배선(220)의 일부를 노출시키는 제 1 드레인 콘택홀(226a) 및 제 1 캐패시터 콘택홀(228a)을 가지는 제 1 보호층(222)을 형성하는 단계이다.
상기 제 2 절연물질은 실리콘 질화막 또는 실리콘 산화막과 같은 무기 절연물질을 소정의 방법으로 증착하여, 500Å∼1300Å의 두께로 형성한다.
이와 같이, 상기 채널(CH)부의 액티브층(210a)과 직접 맞닿는 층인 제 1 보호층(222)을 무기 절연물질로 형성하면, 이 액티브층(210a)과 무기 절연물질은 접촉특성이 뛰어나기 때문에 전자를 트랩하는 영역이 적어지게 되고 따라서, 전자의 이동도(mobility)가 빨라지는 결과를 얻을 수 있다. 또한, 유기절연막으로 형성되는 제 2 보호층과 액티브층(210a)을 격리시킴으로써, 누설전류(leakage current)의 발생을 저하시킬 수 있다.
도 8e는, 상기 도 8d 단계를 거친 기판(200) 상에, 제 3 절연물질을 도포한 후, 제 5 마스크 공정에 의해, 제 1 게이트 및 데이터 패드 콘택홀(도 8d의 230a, 224a), 제 1 드레인 콘택홀(도 8d의 226a) 그리고, 제 1 캐패시터 콘택홀(도 8d의 228a)과 각각 대응하는 위치에 각각 제 2 게이트 및 데이터 패드 콘택홀(230b, 224b), 제 2 드레인 콘택홀(226b) 그리고, 제 2 캐패시터 콘택홀(228b)을 가지는 제 2 보호층(232)을 형성하는 단계이다.
상기 제 3 절연물질로는 실질적으로 빛에 투명한 재질을 사용하며, 평탄화 특성이 우수하고, 유전율값이 3 이하인 BCB 나 아크릴계 수지를 1㎛~1.5㎛ 두께로 하여 도포하는 것이 바람직하다.
도 8f는 상기 도 8e 단계를 거친 기판(200) 상에, 투명 도전성물질을 증착 후, 제 6 마스크 공정에 의해, 상기 제 2 게이트 및 데이터 패드 콘택홀(도 8e의 230b, 224b), 제 2 드레인 콘택홀(도 8e의 226b) 그리고, 제 2 캐패시터 콘택홀(도 8e의 228b)을 통해 게이트 및 데이터 패드(206, 218)와 드레인 전극(214), 접지배선(220)과 연결되는 제 1 게이트 및 데이터 패드 전극(240a, 234a), 보조 전극(236), 제 1 캐패시터 전극(238)을 형성하는 단계이다.
상기 투명 도전성물질로는 ITO, ITZO(indium tin zinc oxide), IZO(indium zinc oxide)를 들 수 있으며, 이 중 ITO로 하는 것이 가장 바람직하다.
도 8g는, 상기 도 8f단계를 거친 기판(200) 상에, 제 4 절연물질을 도포(증착)한 후, 제 7 마스크 공정에 의해 상기 제 2 게이트 및 데이터 패드 콘택홀(도 8f의 230b, 224b), 제 2 드레인 콘택홀(도 8f의 226b)과 대응하는 위치에, 각각 제 3 게이트 및 데이터 패드 콘택홀(230c, 224c), 제 3 드레인 콘택홀(226c)을 가지는 제 3 보호층(242)을 형성하는 단계이다.
상기 제 4 절연물질은 추후 제 2 캐패시터 전극의 형성으로 스토리지 캐패시터의 절연체를 이루기 때문에, 유전률값이 작은 BCB와 같은 유기 절연물질로 형성 하는 것이 바람직하다.
도 8h는, 상기 도 8g단계를 거친 기판(200) 상에, 투명 도전성물질을 증착 후, 제 8 마스크 공정에 의해, 상기 제 3 게이트 및 데이터 패드 콘택홀(230c, 224c), 제 3 드레인 콘택홀(226c)을 통하여, 게이트 및 데이터 패드(206, 218), 드레인 전극(214)과 연결되는 제 2 게이트 및 데이터 패드 전극(240b, 234b), 제 2 캐패시터 전극(244)을 형성하는 단계이다.
이중, 제 2 캐패시터 전극(244)은 제 3 보호층(242)을 사이에 두고, 상기 제 1 캐패시터 전극(238)과 평면적으로 겹쳐져 형성된다.
그리고, 상기 제 2 캐패시터 전극(244)은 박막트랜지스터(T)의 채널(CH)을 덮는 영역까지 형성하는 것이 바람직하다.
상기 단계를 거친 후, 상기 픽셀영역(P)에 스토리지 캐패시터(CST)가 구성될 수 있으며, 상기 제 2 캐패시터 전극(244)은 전하를 모으는 집전 전극으로서의 기능을 한다.
그리고, 이 단계에서 제 1, 2 게이트 패드 전극(240a, 240b) 및 제 1, 2 데이터 패드 전극(234a, 234b)으로 구성되는 게이트 및 데이터 패드 전극(240, 234)이 완성된다.
이때, 상기 게이트 및 데이터 패드 전극(240, 234)은 제 2 캐패시터 전극(244)을 형성하는 단계에서, 단일 전극층으로 형성할 수도 있지만, 공정의 용이성 및 균일화를 위하여, 별도의 마스크 공정의 추가없이 두개층으로 제 1, 2 전 극층으로 구성하는 것이 바람직하다.
이와 같이, 본 발명에 따른 엑스레이 디텍터는 8 마스크 공정에 의해 제조될 수 있으므로, 적어도 기존보다 마스크 공정을 두 번 단축시킬 수 있는 효과를 가진다.
그리고, 본 발명에 따른 패드부는 TCP에 의해 TAB 실장기술을 적용하기 때문에, 게이트 및 데이터 패드와 구동회로부간에 패드 전극을 통해 연결되므로, 게이트 및 데이터 패드의 손실을 방지할 수 있고, 또한 데이터 패드를 별도의 알루미늄 금속으로 형성하지 않고, 데이터 배선과 일체로 형성하기 때문에, 데이터 배선과의 링크를 위한 공정을 생략할 수 있는 효과를 가진다.
다음 공정은 도시하지 않았지만, 감광성 물질을 도포하는 단계로, 감광성 물질은 외부의 신호를 받아서 전기적인 신호로 변환하는 변환기로 쓰이는데, 비정질 셀렌(a-Se)의 화합물을 진공증착기(evaporator)를 이용하여 100㎛~500㎛ 두께로 증착한다. 또한, 요오드화 수은(HgI2), 일산화납(PbO), 텔루르카드뮴(CdTe), 셀렌 카드뮴(CdSe), 탈륨 브로마이드(Tl bromide), 카드뮴 설파이드(cadmi um sulfide) 등과 같은 종류의 암전도도가 작고 외부신호에 민감한, 특히 엑스레이 광전도도가 큰 엑스레이 감광성물질을 사용할 수 있다. 감광물질이 엑스레이 광에 노출되면 노출 광의 세기에 따라 감광물질 내에 전자 및 정공쌍이 발생한다.
엑스레이 감광물질 도포 후에 고압 전극으로서 투명한 도전 전극이나 금속층을 엑스레이 광이 투과될 수 있을 정도로 얇게 형성한다.
도전 전극에 전압을 인가하면서 엑스레이 광을 받아들이면 감광물질 내에 형성된 전자 및 정공쌍은 서로 분리되고, 집전 전극에 상기 도전 전극에 의해 분리된 정공이 모여 스토리지 캐패시터(CST)에 저장된다.
전술한 바와 같은 공정으로 본 발명에 따른 엑스레이 디텍터용 박막트랜지스터 어레이기판을 제작할 수 있다.
상술한 바와 같이, 본 발명에 따른 엑스레이 디텍터 및 그 제조방법에 의하면 다음과 같은 효과를 가진다.
첫째, 상기 엑스레이 디텍터용 박막트랜지스터 채널과 접촉하는 절연물질로써, 상기 채널을 이루는 액티브층과 접촉특성이 우수한 무기 절연막인 실리콘 절연물질을 이용하므로써, 상기 박막트랜지스터 채널에서의 캐리어 이동도가 개선되어, 즉 동작특성이 개선되어 고속 구동용 및 고화질 제품을 제공할 수 있다.
둘째, 패드부와 외부 구동회로부와의 연결을 TCP에 의한 TAB방식을 이용하여 구동회로를 실장할 수 있으므로, 작업능률을 향상시키고, 기존의 와이어 본딩 방식을 위한 마스크 공정을 생략하여 전체 제조 공정수를 단축시켜 생산수율을 향상시킬 수 있다.
셋째, 상기 TCP에 의한 TAB 본딩 공정은 일반적인 액정 표시장치의 작업공정과 같은 공정이므로, 생산 설비가 별도로 필요치 않게 된다.
네째, 구동회로의 실장을 와이어에 의한 본딩방식이 아닌 TCP에 의한 TAB본딩 방식으로 구동회로를 실장하기 때문에 와이어 본딩방식에 의해 생길 수 있는 패드의 손상을 방지할 수 있다.

Claims (20)

  1. 기판 상에, 제 1 방향으로 형성되며, 게이트 전극 및 일 끝단에 게이트 패드를 가지는 게이트 배선과;
    상기 게이트 배선을 덮으며 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 상부에 액티브층(active layer), 오믹 콘택층(ohmic contact layer)이 차례대로 형성되어 이루어진 반도체층과;
    상기 반도체층 위로 서로 일정간격 이격하며 형성된 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 절연막 위로 상기 제 1 방향과 교차되는 제 2 방향으로 형성되고, 일 끝단에 데이터 패드를 포함하는 데이터 배선과;
    상기 게이트 절연막 위로 상기 데이터 배선과 일정간격 이격하여 나란하게 형성된 접지 배선과;
    상기 접지 배선 및 데이터 배선 위로 전면에 실리콘 절연물질로써 상기 게이트 패드, 데이터 패드, 접지 배선, 드레인 전극의 일부를 각각 노출시키는 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀을 가지며 형성된 제 1 보호층과;
    상기 제 1 보호층 상부로 투명 유기 절연물질로써 상기 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀과 각각 대응되는 위치에 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀을 가지며 형성된 제 2 보호층과;
    상기 제 2 보호층 상부로 투명 도전성 물질로써 상기 제 2 캐패시터 콘택홀을 통해 상기 접지 배선과 접촉하며 형성된 제 1 캐패시터 전극과;
    상기 제 1 캐패시터 전극 위로 전면에 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀과 각각 대응되는 위치에 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 가지며 형성된 제 3 보호층과;
    상기 제 3 보호층 상부에, 상기 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 통해 각각 게이트 패드, 데이터 패드, 제 1 캐패시터 전극, 드레인 전극과 연결되며, 상기 제 1 캐패시터 전극과 동일 물질로 이루어진 게이트 패드전극, 데이터 패드전극, 제 2 캐패시터 전극 및 화소 전극
    을 포함하는 엑스레이 디텍터.
  2. 제 1 항에 있어서,
    상기 제 1 보호층을 이루는 실리콘 절연물질은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)중 어느 하나인 엑스레이 디텍터.
  3. 제 1 항에 있어서,
    상기 게이트 배선을 이루는 물질은 알루미늄(Al)을 포함하는 금속층을 하부층으로 하고, 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 한 금속물질을 상부층으로 하는 이중 금속층으로 구성된 엑스레이 디텍터.
  4. 제 1 항에 있어서,
    상기 제 1 캐패시터 전극과 동일 공정에서 동일 물질로 이루어지며, 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 드레인 콘택홀을 통해, 각각 게이트 패드, 데이터 패드, 드레인 전극과 연결되는 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극을 포함하는 엑스레이 디텍터.
  5. 제 1 항에 있어서,
    상기 투명 도전성물질은 ITO(indium tin oxide)인 것을 특징으로 하는 엑스레이 디텍터.
  6. 제 1 항에 있어서,
    상기 게이트 및 데이터 패드 전극에서 외부 구동회로와 연결이 이루어지는 것을 특징으로 하는 엑스레이 디텍터.
  7. 제 1 항에 있어서,
    상기 제 2 캐패시터 전극 상부에는 광도전막을 더욱 포함하는 엑스레이 디텍터.
  8. 제 1 항에 있어서,
    상기 제 2 보호층을 이루는 투명 유기 절연물질은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin)중 어느 하나인 엑스레이 디텍터.
  9. 제 1 항에 있어서,
    상기 제 3 보호층을 이루는 물질은 저유전율값을 가지는 BCB(benzocyclobutene)로 이루어진 엑스레이 디텍터.
  10. 기판 상에, 제 1 방향으로 위치하며, 게이트 전극 및 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부의 상기 게이트 전극을 덮는 위치에 액티브층(active layer), 오믹 콘택층(ohmic contact layer)이 차례대로 구성된 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 동일 금속물질을 이용하여 서로 이격하는 소스 및 드레인 전극과, 상기 게이트 절연막 위로 상기 제 1 방향과 교차되는 제 2 방향으로 위치하며, 상기 소스 전극과 연결되며 일 끝단에 데이터 패드를 포함하는 데이터 배선 및 상기 데이터 배선과 일정간격 이격하며 나란하게 연장하는 접지 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극을 마스크로하여, 상기 소스 및 드레인 전극 사이의 이격 구간의 액티브층을 노출하여 채널을 형성하는 단계와;
    상기 채널이 형성된 기판 상에 실리콘 절연물질로써 상기 게이트 패드, 데이터 패드, 접지 배선, 드레인 전극을 각각 일부 노출시키는 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀을 갖는 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 상부에 투명 유기 절연물질로써 상기 제 1 게이트 패드 콘택홀, 제 1 데이터 패드 콘택홀, 제 1 캐패시터 콘택홀, 제 1 드레인 콘택홀과 각각 대응되는 위치에, 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀을 갖는 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 상부, 투명 도전성 물질로써 상기 제 2 캐패시터 콘택홀을 통해 상기 접지 배선과 연결되는 제 1 캐패시터 전극을 형성하는 단계와;
    상기 제 1 캐패시터 전극 상부에 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 캐패시터 콘택홀, 제 2 드레인 콘택홀과 각각 대응되는 위치에 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 갖는 제 3 보호층을 형성하는 단계와;
    상기 제 3 보호층 상부에, 상기 제 3 게이트 패드 콘택홀, 제 3 데이터 패드 콘택홀, 제 3 캐패시터 콘택홀, 제 3 드레인 콘택홀을 통해 각각 게이트 패드, 데이터 패드, 제 1 캐패시터 전극, 드레인 전극과 각각 연결되며, 상기 제 1 캐패시터 전극과 동일 물질로 이루어진 게이트 패드전극, 데이터 패드전극, 제 2 캐패시터 전극 및 화소 전극을 형성하는 단계
    를 포함하는 엑스레이 디텍터의 제조방법.
  11. 제 10 항에 있어서,
    상기 제 1 캐패시터 전극을 형성하는 단계에서는, 상기 제 2 게이트 패드 콘택홀, 제 2 데이터 패드 콘택홀, 제 2 드레인 콘택홀을 통해 각각 연결되는 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극을 형성하는 단계를 포함하며, 상기 보조 게이트 패드전극, 보조 데이터 패드전극, 보조 화소 전극은 상기 게이트 패드전극, 데이터 패드전극, 화소 전극과 각각 연결되는 엑스레이 디텍터의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 1 보호층을 이루는 실리콘 절연물질은 실리콘 질화막, 실리콘 산화막 중 어느 하나인 엑스레이 디텍터의 제조방법.
  13. 제 10 항에 있어서,
    상기 제 2 보호층을 이루는 투명 유기 절연물질은 BCB(benzocyclobutene), 아크릴계 수지(acrylic resin) 중 어느 하나인 엑스레이 디텍터의 제조방법.
  14. 제 10 항에 있어서,
    상기 제 3 보호층을 이루는 물질은 저유전율값을 가지는 BCB(benzocyclobutene)인 엑스레이 디텍터의 제조방법.
  15. 제 10 항에 있어서,
    상기 투명 도전성 물질은 ITO인 엑스레이 디텍터의 제조방법.
  16. 제 10 항에 있어서,
    상기 게이트 및 데이터 패드전극은 외부 구동회로와 TCP(Tape carrier package)에 의한 TAB(tape automated bonding)본딩 방식에 의해 연결되는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
  17. 제 10 항에 있어서,
    상기 엑스레이 디텍터의 각 단계별 해당 패턴은 노광(exposure), 현상(develop), 식각(etching)을 포함하는 사진식각 공정(photolithography)에 의해 형성하는 것인 엑스레이 디텍터의 제조방법.
  18. 제 10 항에 있어서,
    상기 제 2 캐패시터 전극 상에, 엑스레이 감광성 물질을 이용하여 광도전막을 형성하는 단계와, 상기 광도전막 상에 도전 전극을 형성하는 단계를 더욱 포함하는 엑스레이 디텍터의 제조방법.
  19. 제 18 항에 있어서,
    상기 엑스레이 감광성 물질은, 비정질 셀렌(a-Se), 요오드화 수은(HgI2), 일산화납(PbO), 텔루르카드뮴(CdTe), 셀렌 카드뮴(CdSe), 탈륨 브로마이드(Tl bromide), 카드뮴 설파이드(cadmi um sulfide)중 어느 하나인 엑스레이 디텍터의 제조방법.
  20. 제 10 항에 있어서,
    상기 제 1 보호층은 500 Å∼1300 Å 두께로 증착되는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
KR1020010087687A 2001-12-29 2001-12-29 엑스레이 디텍터 및 그 제조방법 KR100787813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087687A KR100787813B1 (ko) 2001-12-29 2001-12-29 엑스레이 디텍터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087687A KR100787813B1 (ko) 2001-12-29 2001-12-29 엑스레이 디텍터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030057614A KR20030057614A (ko) 2003-07-07
KR100787813B1 true KR100787813B1 (ko) 2007-12-21

Family

ID=32215387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087687A KR100787813B1 (ko) 2001-12-29 2001-12-29 엑스레이 디텍터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100787813B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066258A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
KR20010066255A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스레이 디텍터용 어레이기판 제조방법
KR20010094909A (ko) * 2000-04-07 2001-11-03 남상희 엑스레이 디텍터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066258A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
KR20010066255A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스레이 디텍터용 어레이기판 제조방법
KR20010094909A (ko) * 2000-04-07 2001-11-03 남상희 엑스레이 디텍터 및 그 제조방법

Also Published As

Publication number Publication date
KR20030057614A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100630880B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US6909099B2 (en) X-ray detector and method of fabricating therefore
US7129556B2 (en) Method for fabricating array substrate for X-ray detector
KR100577410B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US6797961B2 (en) X-ray detector and method of fabricating the same
KR100310179B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR101218089B1 (ko) 디지털 엑스레이 디텍터 및 그 제조방법
KR100463337B1 (ko) 엑스레이영상감지소자및그제조방법
KR100443902B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100835970B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100787813B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR100628039B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR100463594B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100654774B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR101078695B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100642088B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20030058336A (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100971945B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20010087036A (ko) 엑스레이 디텍터
KR100787814B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20090044471A (ko) 엑스레이 영상감지소자 및 그 제조방법
KR20040006198A (ko) 엑스레이 영상 감지소자 제조방법
KR20090055401A (ko) 디지털 엑스레이 디텍터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 13