KR20090055401A - 디지털 엑스레이 디텍터 및 그 제조방법 - Google Patents

디지털 엑스레이 디텍터 및 그 제조방법 Download PDF

Info

Publication number
KR20090055401A
KR20090055401A KR1020070122311A KR20070122311A KR20090055401A KR 20090055401 A KR20090055401 A KR 20090055401A KR 1020070122311 A KR1020070122311 A KR 1020070122311A KR 20070122311 A KR20070122311 A KR 20070122311A KR 20090055401 A KR20090055401 A KR 20090055401A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
gate
forming
line
Prior art date
Application number
KR1020070122311A
Other languages
English (en)
Inventor
원대현
최선영
박청훈
김민보
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070122311A priority Critical patent/KR20090055401A/ko
Publication of KR20090055401A publication Critical patent/KR20090055401A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 디지털 엑스레이 디텍터(Digital X-ray Detector; DXD) 및 그 제조방법은 하프-톤 마스크를 이용하여 유기절연막을 두께가 다른 두 영역으로 패터닝하는 한편 전하수집전극(Charge Collect Electrode; CCE)의 일부를 이용하여 스토리지전극과 함께 스토리지 커패시터를 구성하도록 함으로써 마스크수를 감소시켜 제조공정을 단순화하며 제조비용을 절감하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 기판을 제공하는 단계; 상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 기판의 화소영역에 스토리지전극을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 기판의 화소부에 일 방향으로 배열되어 인접 화소와 공통으로 접지되는 접지라인을 형성하는 단계; 상기 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하되, 하프-톤 마스크를 이용하여 상기 제 2 절연막을 선택적으로 패터닝함으로써 상기 스토리지전극 상부에는 그 두께 일부가 제거된 제 2 절연막패턴을 형성하는 동시에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 그 일부는 상기 스토리지전극과 중첩하여 스토리지 커패시터를 구성하는 전하수집전극을 형성하는 단계; 상기 기판 위에 광도전막을 형성하는 단계; 및 상기 광도전막 위에 도전 전극을 형성하는 단계를 포함한다.
하프-톤 마스크, 유기절연막, 전하수집전극, 스토리지 커패시터, 마스크수

Description

디지털 엑스레이 디텍터 및 그 제조방법{DIGITAL X-RAY DETECTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 디지털 엑스레이 디텍터 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시킨 디지털 엑스레이 디텍터 및 그 제조방법에 관한 것이다.
현재 의학용으로 널리 사용되고 있는 진단용 엑스레이(X-ray) 검사장치는 엑스레이 감지 필름을 사용하여 촬영하고, 그 결과를 알기 위해서 소정의 필름 인화시간을 거쳐야 했다.
그러나, 근래에 들어서 반도체 기술의 발전에 힘입어 박막 트랜지스터(Thin Film Transistor; TFT)를 이용한 디지털 엑스레이 디텍터(Digital X-ray Detector; DXD)가 연구, 개발되었다. 상기 디지털 엑스레이 디텍터는 박막 트랜지스터를 스위칭 소자로 사용하여, 엑스레이의 촬영 즉시 실시간으로 결과를 진단할 수 있는 장점이 있다.
이하, 도면을 참조하여 일반적인 디지털 엑스레이 디텍터의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 디지털 엑스레이 디텍터의 동작을 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 디지털 엑스레이 디텍터(1)는 하부에 어레이 기판(10)을 구비하고 있고, 상기 어레이 기판(10)은 박막 트랜지스터(3), 스토리지 커패시터(4), 전하수집전극(18), 광도전막(2), 보호막(6), 상부전극(5) 및 고압 직류전원(Ev) 등으로 구성된다.
상기 광도전막(2)은 입사되는 전기파나 자기파 등 외부의 신호강도에 비례하여 내부적으로 전기적인 신호, 즉 전자-정공 쌍(7)을 형성한다. 즉, 상기 광도전막(2)은 외부의 신호, 특히 엑스레이를 전기적인 신호로 변환하는 변환기의 역할을 한다.
이때, 상기 엑스레이 광에 의해 형성된 전자-정공 쌍(7)은 광도전막(2) 상부의 상부전극(5)에 위치하는 고압 직류전원(Ev)에서 인가된 전압에 의해 광도전막(2) 하부에 위치하는 전하수집전극(18)에 전하의 형태로 모여지고, 외부에서 접지된 스토리지전극과 함께 형성된 스토리지 커패시터(4)에 저장된다. 이때, 상기 스토리지 커패시터(4)에 저장된 전하는 외부에서 제어하는 상기 박막 트랜지스터(3)에 의해 외부의 영상 처리소자로 보내지고 소정의 엑스레이 영상을 만들어 내게 된다.
그런데, 이와 같은 디지털 엑스레이 디텍터(1)에서 약한 엑스레이 광이라도 이를 탐지하여 전하로 변환시키기 위해서는 광도전막(2) 내에서 전하를 트랩(trap)하는 트랩 상태밀도 수를 줄이는 한편 상부전극(5)과 전하수집전극(18) 사이에 수 직으로 큰 전압을 인가하여 수직방향 이외의 전압에 의해 흐르는 전류를 줄여야 한다.
그러나, 상기 엑스레이 광에 의해 생성된 광도전막(2) 내의 전하들이 전하수집전극(18)뿐만 아니라 박막 트랜지스터(3)의 채널부분을 보호하는 보호막(미도시) 상부에도 트랩되어 모인다. 이렇게 트랩되어 모여진 전하는 박막 트랜지스터(3) 상부의 채널영역에 전하를 유도하여 박막 트랜지스터(3)가 오프 상태일 때도 큰 누설전류를 발생시켜 박막 트랜지스터(3)가 스위칭 동작을 할 수 없게 한다.
또한, 스토리지 커패시터(4)에 저장된 전기적인 신호가 오프 상태에서의 큰 누설전류 때문에 외부로 흐르게 되어, 얻고자 하는 영상을 제대로 표현하지 못하는 현상이 생길 수 있다.
도 2는 일반적인 디지털 엑스레이 디텍터의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 디지털 엑스레이 디텍터의 어레이 기판(10)은 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 일 방향으로 배열되어 인접한 화소와 공통으로 접지되어 있는 접지라인(8)으로 이루어져 있다.
그리고, 상기 화소영역에는 전하 저장수단으로서 스토리지 커패시터를 구성하는 스토리지전극(9)과 제 2 화소전극(18')이 형성되어 있고, 유전물질로 실리콘질화막으로 이루어진 제 2 절연막(미도시)이 상기 스토리지전극(9)과 제 2 화소전 극(18') 사이에 삽입되어 있다.
또한, 전하수집전극(19)이 상기 박막 트랜지스터 상부까지 연장되어 형성되며, 광도전막(미도시)에서 발생한 정공(hole)이 스토리지 커패시터 내에 축적될 수 있도록 제 3 콘택홀(40c)을 통해 상기 제 2 화소전극(18')과 전기적으로 접속되고, 상기 스토리지 커패시터 내에 저장된 정공이 상기 박막 트랜지스터를 통해 들어오는 전자(electron)와 결합할 수 있도록 제 1 콘택홀(40a)과 제 2 콘택홀(40b) 및 제 1 화소전극(18)을 통해 드레인전극(23)과 전기적으로 접속되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 상기 제 1 화소전극(18)과 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시) 및 비정질 실리콘 박막으로 이루어진 액티브패턴(미도시)을 포함한다.
이때, 상기 어레이 기판(10)의 가장자리 영역에는 상기 게이트라인(16)과 데이터라인(17)에 각각 전기적으로 접속하는 게이트패드전극(26p)과 데이터패드전극(27p)이 형성되어 있으며, 알루미늄 와이어 본딩(bonding)에 의해 외부 리드 아웃 집적회로(Integrated Circuit; IC)에 연결되게 된다.
즉, 상기 데이터라인(17)과 게이트라인(16)은 일 방향으로 연장되어 각각 제 1, 2 데이터패드라인(17p, 17p')과 게이트패드라인(16p)에 연결되며, 상기 제 1, 2 데이터패드라인(17p, 17p')과 게이트패드라인(16p)은 제 3 절연막(미도시)에 형성된 제 4 콘택홀(40d)과 제 5 콘택홀(40e)을 통해 상기 데이터패드전극(27p)과 게이 트패드전극(26p)에 전기적으로 접속하게 된다.
상기 디지털 엑스레이 디텍터의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 3a 내지 도 3h는 도 2에 도시된 디지털 엑스레이 디텍터에 있어서, IIa-IIa'선과 IIb-IIb선 및 IIc-IIc선에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 제 1 도전막을 형성한 후 포토리소그래피공정(제 1 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 어레이 기판(10)의 화소부에 게이트전극(21)과 게이트라인(미도시)을 형성하며, 상기 어레이 기판(10)의 게이트패드부에 게이트패드라인(16p)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인 및 게이트패드라인(16p)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
그리고, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 제 2 도전막을 형성한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(22)과 드레인전극(23)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(10)의 데이터라인 영역에는 상기 제 2 도전막으로 이루어진 데이터라인(17)이 형성되며, 상기 어레이 기판(10)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 제 1 데이터패드라인(17p)이 형성되게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 어레이 기판(10)의 화소영역 내에는 상기 제 2 도전막으로 이루어지며, 상기 데이터라인(17)에 대해 실질적으로 평행한 방향으로 배열되어 인접 화소와 공통으로 접지되는 접지라인(8)이 형성되게 된다.
이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)의 소오스/드레인영역과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)을 형성하게 된다.
이후, 도 3d에 도시된 바와 같이, 제 4 마스크공정을 통해 상기 어레이 기판(10)의 화소영역에 상기 접지라인(8)과 연결되는 스토리지전극(9)을 형성한다.
다음으로, 도 3e에 도시된 바와 같이, 상기 스토리지전극(9)이 형성된 어레이 기판(10) 전면에 실리콘질화막으로 이루어진 제 2 절연막(15b)을 형성한 후 포 토리소그래피공정(제 5 마스크공정)을 이용하여 상기 제 2 절연막을 선택적으로 패터닝함으로써 상기 드레인전극(23)의 일부를 노출시키는 제 1 콘택홀(40a) 및 상기 제 1 데이터패드라인(17p)의 일부를 노출시키는 패드부 홀(H)을 형성한다.
그리고, 도 3f에 도시된 바와 같이, 상기 제 2 절연막(15b)이 형성된 어레이 기판(10) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 1 콘택홀(40a)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 제 1 화소전극(18)을 형성하는 한편 상기 패드부 홀(H)을 통해 상기 제 1 데이터패드라인(17p)과 전기적으로 접속하는 제 2 데이터패드라인(17p')을 형성한다.
이때, 상기 스토리지전극(9) 상부에는 상기 제 6 마스크공정을 통해 상기 제 3 도전막으로 이루어진 제 2 화소전극(18')이 형성되게 되며, 상기 제 2 화소전극(18')은 상기 제 2 절연막(15b)을 사이에 두고 상기 스토리지전극(9)의 일부와 중첩되어 스토리지 커패시터를 구성하게 된다.
이후, 도 3g에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 유기절연막으로 이루어진 제 3 절연막(15c)을 형성하고, 제 7 마스크공정을 통해 상기 제 3 절연막(15c)의 일부 영역을 제거하여 각각 상기 제 1 화소전극(18) 및 제 2 화소전극(18')의 일부를 노출시키는 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 형성한.
이때, 상기 제 7 마스크공정을 이용하여 상기 제 3 절연막(15c)의 일부 영역을 제거함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 2 데이터패드라인(17p') 및 게이트패드라인(16p)의 일부를 노출시키는 제 4 콘택홀(40d) 및 제 5 콘택홀(40e)을 형성하게 된다.
다음으로, 도 3h에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 8 마스크공정)을 통해 상기 제 4 도전막을 선택적으로 패터닝함으로써 상기 제 2 콘택홀(40b)과 제 3 콘택홀(40c)을 통해 상기 제 1 화소전극(18)과 제 2 화소전극(18')에 전기적으로 접속하는 전하수집전극(19)을 형성한다.
이때, 상기 제 8 마스크공정을 이용하여 상기 데이터패드부 및 게이트패드부에 각각 상기 제 4 콘택홀(40d) 및 제 5 콘택홀(40e)을 통해 상기 제 2 데이터패드라인(17p') 및 게이트패드라인(16p)에 전기적으로 접속하는 데이터패드전극(27p) 및 게이트패드전극(26p)이 형성되게 된다.
다음 공정은 도시하지 않았지만, 감광성 물질을 도포하는 단계로 감광성 물질은 외부의 신호를 받아서 전기적인 신호로 변환하는 변환기로 쓰이는데, 비정질 셀레늄(selenium)의 화합물을 이용하여 형성하게 된다.
그리고, 엑스레이 감광성 물질을 도포한 후에 엑스레이 광이 투과될 수 있도록 투명한 상부전극을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 디지털 엑스레이 디텍터의 어레이 기판 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 스토리지전극, 제 1 콘택홀, 화소전극, 제 2~5 콘택홀 및 전하수집전극 등을 패터닝하는데 최소한 8번의 포토리소그래피공정을 필요로 한다.
또한, 상기 일반적인 디지털 엑스레이 디텍터의 어레이 기판은 3개의 절연층 과 3개의 투명 전극층으로 구성되어 있어, 스토리지 커패시터를 구성하기 위해서 투명전극 패터닝공정이 3회나 실시되므로 작업공정이 복잡할 뿐만 아니라, 상기 투명전극 식각용액에 의한 게이트전극 및 소오스/드레인전극이 침식되는 문제가 있었다.
여기서, 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 디지털 엑스레이 디텍터의 제조비용이 이에 비례하여 상승하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 6번의 마스크공정으로 디지털 엑스레이 디텍터의 어레이 기판을 제작하도록 한 디지털 엑스레이 디텍터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 데이터라인의 기생용량을 감소시키는 한편 스토리지 커패시터 용량을 증가시키는 등 박막 트랜지스터의 특성을 향상시킨 디지털 엑스레이 디텍터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에 서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 디지털 엑스레이 디텍터는 기판 위에 형성된 게이트전극과 게이트라인; 상기 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴; 상기 기판의 화소영역에 형성된 스토리지전극; 상기 액티브패턴 상부에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인; 상기 스토리지전극 상부의 화소부에 일 방향으로 배열되어 인접 화소와 공통으로 접지되는 한편 상기 스토리지전극과 접속하는 접지라인; 상기 기판 위에 유기절연막으로 이루어지되, 상기 스토리지전극 상부에는 그 두께 일부가 제거되어 제 2 절연막패턴을 형성하는 한편 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 그 일부는 상기 스토리지전극과 중첩하여 스토리지 커패시터를 구성하는 전하수집전극; 상기 기판 위에 형성된 광도전막; 및 상기 광도전막 위에 형성된 도전 전극을 포함한다.
또한, 본 발명의 디지털 엑스레이 디텍터의 제조방법 화소부와 데이터패드부 및 게이트패드부로 구분되는 기판을 제공하는 단계; 상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴을 형성하는 단계; 상기 기판의 화소영역에 스토리지전극을 형성하는 단계; 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 기판의 화소부에 일 방향으로 배열되어 인접 화소와 공통으로 접지되는 접지라인을 형성하는 단계; 상기 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하되, 하프-톤 마스크를 이용하여 상기 제 2 절연막을 선택적으로 패터닝함으로써 상기 스토리지전극 상부에는 그 두께 일부가 제거된 제 2 절연막패턴을 형성하는 동시에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 그 일부는 상기 스토리지전극과 중첩하여 스토리지 커패시터를 구성하는 전하수집전극을 형성하는 단계; 상기 기판 위에 광도전막을 형성하는 단계; 및 상기 광도전막 위에 도전 전극을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 디지털 엑스레이 디텍터 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 다음과 같이 제조공정 및 비용을 절감시키는 효과를 제공한다.
첫째, 일반적인 디지털 엑스레이 디텍터의 스토리지 커패시터를 형성하기 위해서는 3번의 투명전극 패터닝공정이 필요하지만, 본 발명에 따른 디지털 엑스레이 디텍터의 스토리지 커패시터는 2번의 투명전극 패터닝공정을 통해 스토리지전극과 전하수집전극으로 형성되어, 제작공정이 간단한 장점이 있다.
둘째, 이와 같이 스토리지 커패시터를 형성하기 위해 최소한의 투명전극 패터닝공정이 사용됨으로써 상기 투명전극의 식각액에 의한 게이트전극 및 소오스/드레인전극의 침식을 억제할 수 있기 때문에 불량률이 저감되는 장점이 있다.
또한, 본 발명에 따른 디지털 엑스레이 디텍터 및 그 제조방법은 두께가 서 로 다른 두 영역의 유기절연막을 이용하여 데이터라인의 기생용량을 감소시키는 한편 스토리지 커패시터 용량을 증가시킴으로써 박막 트랜지스터의 특성이 향상되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 디지털 엑스레이 디텍터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 디지털 엑스레이 디텍터의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 디지털 엑스레이 디텍터는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)은 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 일 방향으로 배열되어 인접한 화소와 공통으로 접지되어 있는 접지라인(108)으로 이루어져 있다. 이때, 상기 접지라인(108)은 스토리지 커패시터 내에 잔류하는 잔류전하를 제거하는 기능을 하게 된다.
그리고, 상기 화소영역에는 전하 저장수단으로서 스토리지 커패시터를 구성하는 스토리지전극(109)과 전하수집전극(119)이 형성되어 있고, 유전물질로 실리콘 질화막으로 이루어진 제 2 절연막(미도시)이 상기 스토리지전극(109)과 전하수집전극(119) 사이에 형성되어 있다.
여기서, 본 발명의 실시예에 따른 상기 전하수집전극(119)은 상기 스토리지전극(109)과 함께 스토리지 커패시터를 구성하는 한편 상기 박막 트랜지스터 상부까지 연장되어 광도전막(미도시)에서 발생한 정공이 스토리지 커패시터 내에 축적될 수 있게 되며, 상기 스토리지 커패시터 내에 저장된 정공이 상기 박막 트랜지스터를 통해 들어오는 전자와 결합할 수 있도록 제 1 콘택홀(140a)을 통해 드레인전극(123)과 전기적으로 접속되게 된다. 이때, 상기 전하수집전극(119)은 게이트라인(116) 및 데이터라인(117) 상부에 상기 게이트라인(116) 및 데이터라인(117)의 일부와 중첩되도록 형성함으로써 전하수집 영역을 최대한 확보할 수 있게 된다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 제 1 콘택홀(140a)을 통해 상기 전하수집전극(119)과 전기적으로 접속하는 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 비정질 실리콘 박막으로 이루어진 액티브패턴(미도시)을 포함한다.
이때, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 알루미늄 와이어 본딩에 의해 외부 리드 아웃 집적회로에 연결되게 된다.
즉, 상기 데이터라인(117)과 게이트라인(116)은 일 방향으로 연장되어 각각 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드라인(117p)과 게이트패드라인(116p)은 상기 제 2 절연막에 형성된 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 통해 상기 데이터패드전극(127p)과 게이트패드전극(126p)에 전기적으로 접속하게 된다.
이때, 상기 스토리지전극(109)과 전하수집전극(119) 및 데이터패드전극(127p)과 게이트패드전극(126p)은 인듐주석산화물(Indium Tin Oxide; ITO), 주석산화물(Tin Oxide; TO), 인듐아연산화물(Indium Zinc Oxide; IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide; ITZO)과 같은 투명한 도전막으로 이루어질 수 있다.
또한, 상기 제 2 절연막은 포토 아크릴, 폴리이미드(polyimide) 및 벤조사이클로부텐(Benzocyclobutene; BCB)과 같은 낮은 유전상수를 가진 유기절연막으로 이루어질 수 있다.
상기와 같이 구성된 디지털 엑스레이 디텍터는 제 2 기판(미도시)의 상부로부터 엑스레이를 받고, 상기 엑스레이가 비정질 셀레늄 이온과 만나서 전자-정공 쌍이 만들어지면 이 전하를 전하수집전극을 통해 스토리지 커패시터에 충전한 뒤, 박막 트랜지스터가 턴-온 상태가 되면 상기 박막 트랜지스터를 통해서 충전된 전하를 외부의 리드 아웃 회로로 전달하게 된다.
예를 들어, 신체의 일부를 엑스레이 촬영 할 경우, 엑스레이가 투과하는 신체 일부에서는 전하수집전극에 충전되는 전하량이 많고, 엑스레이의 투과율이 낮은 부위에서는 전하수집전극에 충전되는 전하량이 적게 되는데, 이와 같은 차이를 영상을 통해 표시할 수 있다.
여기서, 본 발명의 실시예에 따른 디지털 엑스레이 디텍터는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 두께가 서로 다른 2개의 영역을 가지도록 제 2 절연막을 패터닝함으로써 총 6번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
즉, 본 발명의 실시예에 따른 디지털 엑스레이 디텍터는 기존 2개의 층으로 이루어진 보호막 구조를 하프-톤 마스크를 이용하여 서로 다른 두께를 가진 하나의 층으로 이루어지도록 변경함으로써 하나의 마스크공정을 줄일 수 있게 되며, 전하수집전극의 일부를 이용하여 스토리지전극과 함께 스토리지 커패시터를 구성하도록 함으로써 또 하나의 마스크공정을 줄일 수 있게 되는데, 이를 다음의 디지털 엑스레이 디텍터의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5f는 도 3에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb선 및 IVc-IVc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 6a 내지 도 6f는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어 진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 게이트전극(121)과 게이트라인(116) 및 게이트라인(116)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트라인(116)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.
그리고, 도 5c 및 도 6c에 도시된 바와 같이, 상기 액티브패턴(124)과 n+ 비정질 실리콘 박막패턴(125)이 형성된 어레이 기판(110) 전면에 제 2 도전막을 형성 한 후 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 화소영역 내에 상기 제 3 도전막으로 이루어진 스토리지전극(109)을 형성한다.
이때, 상기 스토리지전극은 후술할 접지라인을 형성한 다음 상기 접지라인에 연결되도록 형성할 수도 있지만, 본 발명의 실시예에서는 상기 스토리지전극을 형성할 때 식각액에 의해 소오스/드레인전극 및 데이터라인이 침식되는 불량을 방지하기 위해 상기 스토리지전극을 상기 접지라인 보다 먼저 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
여기서, 상기 제 3 도전막은 화소영역 내에 스토리지전극(109)을 형성하기 위해 인듐주석산화물, 주석산화물, 인듐아연산화물 또는 인듐주석아연산화물과 같은 투명한 도전막으로 이루어질 수 있다.
이후, 도 5d 및 도 6d에 도시된 바와 같이, 상기 스토리지전극(109)이 형성된 어레이 기판(110) 전면에 제 4 도전막을 형성한 다음, 포토리소그래피공정(제 4마스크공정)을 통해 선택적으로 제거함으로써 상기 제 4 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.
또한, 상기 제 4 마스크공정을 이용하여 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 4 도전막으로 이루어진 데이터라인(117)을 형성하며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 4 도전막으로 이루어진 데이터패드라인(117p)을 형성한다.
이때, 상기 스토리지전극(109) 위에는 상기 제 4 마스크공정을 이용하여 상 기 제 4 도전막으로 이루어지며 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 본 발명의 실시예에 따른 접지라인(108)이 형성되게 되며, 상기 접지라인(108)은 인접한 화소와 공통으로 접지되어 스토리지 커패시터 내에 잔류하는 잔류전하를 제거하는 기능을 하게 된다.
여기서, 상기 제 4 도전막은 소오스/드레인전극(122, 123)과 데이터라인(117) 및 접지라인(108)을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 5e 및 도 6e에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 유기절연막으로 이루어진 제 2 절연막(115b)을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 제 2 절연막(115b)의 일부를 선택적으로 제거함으로써 상기 스토리지전극(109) 상부에 상기 제 2 절연막(115b)보다 얇은 두께를 가진 제 2 절연막패턴(115b')을 형성하게 된다.
이때, 상기 제 5 마스크공정을 이용하여 상기 제 2 절연막(115b)의 일부영역이 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a) 및 각각 상기 데이터패드라인(117p)과 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b)과 제 3 콘택홀(140c)이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 서로 다른 두께를 가진 제 2 절연막(115b)과 제 2 절연막패턴(115b') 및 제 1 콘택홀(140a) 내지 제 3 콘택홀(140c)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 5 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 5 마스크공정을 상세히 설명한다.
도 7a 내지 도 7f는 도 5e 및 도 6e에 도시된 본 발명의 실시예에 따른 제 5 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 접지라인(108)이 형성된 어레이 기판(110) 전면에 유기절연막으로 이루어진 제 2 절연막(115b)을 형성한다.
이때, 상기 제 2 절연막(115b)은 포토 아크릴, 폴리이미드 및 벤조사이클로부텐과 같은 낮은 유전상수를 가진 유기절연막으로 이루어질 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 절연막(115b) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 제 1 절연막(115a)과 제 2 절연막(115b)의 일부 영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)이 형성되며, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)이 각각 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소정 영역에만 남아있게 된다.
이후, 도 7f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내 지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 2 절연막(115b)의 일부를 제거함으로써 상기 어레이 기판(110)의 스토리지전극(109) 상부에 상기 제 2 절연막으로 이루어진 제 2 절연막패턴(115b')을 형성하게 된다.
이와 같이 본 발명의 실시예에 따른 디지털 엑스레이 디텍터는 하프-톤 마스크를 이용함으로써 서로 다른 두께를 가진 제 2 절연막(115b)과 제 2 절연막패턴(115b')을 동시에 형성할 수 있게 되며, 이때 상기 제 2 절연막패턴(115b')은 스토리지 커패시터의 용량을 향상시키기 위해 얇은 두께를 가지도록 형성하게 된다. 또한, 상기 제 2 절연막(115b)은 하부 데이터라인(117)과 상부 전하수집전극 사이에 발생하는 기생용량을 줄이기 위해 두꺼운 두께를 가지도록 형성하게 된다.
다음으로, 도 5f 및 도 6f에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 5 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 상기 제 5 도전막을 선택적으로 제거함으로써 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 전하수집전극(119)을 형성하게 된다.
또한, 상기 제 6 마스크공정을 이용하여 상기 제 5 도전막을 선택적으로 제거함으로써 상기 데이터패드부 및 게이트패드부에 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 각각 형성하게 된다.
이때, 상기 본 발명의 실시예에 따른 상기 전하수집전극(119)은 상기 스토리지전극(109)을 포함하는 화소영역 전체 및 상기 게이트라인(116)과 데이터라 인(117)의 일부와 중첩되도록 형성되게 되며, 상기 스토리지전극(109) 상부에 형성된 전하수집전극(119)은 상기 제 2 절연막패턴(115b')을 사이에 두고 그 하부의 스토리지전극(109)의 일부와 중첩하여 스토리지 커패시터를 구성하게 된다.
이후, 도면에는 도시하지 않았지만, 상기 어레이 기판 전면에 감광성 물질을 도포하게 되며, 상기 감광성 물질은 외부의 신호를 받아서 전기적인 신호로 변환하는 변환기로 쓰이는데, 비정질 셀레늄, HgI2, PbO, CdTe, CdSe, 탈륨브로마이드, 카드뮴설파이드와 같은 물질을 이용하여 형성하게 된다.
이와 같이 제작된 디지털 엑스레이 디텍터의 동작을 설명하면 다음과 같다.
상기 감광성 물질이 엑스레이 광에 노출되면 내부적으로는 전자-정공 쌍이 형성되고, 이때 상부 전극에 강한 직류전압을 인가하면, 상기 전자-정공 쌍 중 전자 또는 정공이 상기 전하수집전극에 모이게 된다.
상기 전하수집전극에 수집된 전자 또는 정공은 상기 스토리지 커패시터에 전하의 형태로 저장되고, 이때 상기 박막 트랜지스터의 게이트전극에 신호를 인가하면, 상기 스토리지 커패시터에 저장된 전하는 외부의 구동회로로 방출되어 이미지로 표현되게 된다.
그리고, 스위칭 작용이 끝난 후에도 상기 스토리지 커패시터에 전하가 존재할 경우에는 상기 스토리지 커패시터와 접촉하는 상기 접지라인을 통해 상기 스토리지 커패시터에 존재하는 잔류전하를 제거하게 된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위 를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 디지털 엑스레이 디텍터의 동작을 개략적으로 나타내는 단면도.
도 2는 일반적인 디지털 엑스레이 디텍터의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 3a 내지 도 3h는 도 2에 도시된 디지털 엑스레이 디텍터에 있어서, IIa-IIa'선과 IIb-IIb선 및 IIc-IIc선에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 디지털 엑스레이 디텍터의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5f는 도 3에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb선 및 IVc-IVc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6f는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7f는 도 5e 및 도 6e에 도시된 본 발명의 실시예에 따른 제 5 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 접지라인 109 : 스토리지전극
110 : 어레이 기판 116 : 게이트라인
117 : 데이터라인 119 : 전하수집전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브패턴

Claims (11)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 기판을 제공하는 단계;
    상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
    상기 기판 위에 제 1 절연막을 형성하는 단계;
    상기 게이트전극 상부에 액티브패턴을 형성하는 단계;
    상기 기판의 화소영역에 스토리지전극을 형성하는 단계;
    상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하며, 상기 기판의 화소부에 일 방향으로 배열되어 인접 화소와 공통으로 접지되는 접지라인을 형성하는 단계;
    상기 기판 위에 유기절연막으로 이루어진 제 2 절연막을 형성하되, 하프-톤 마스크를 이용하여 상기 제 2 절연막을 선택적으로 패터닝함으로써 상기 스토리지전극 상부에는 그 두께 일부가 제거된 제 2 절연막패턴을 형성하는 동시에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계;
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 그 일부는 상기 스토리지전극과 중첩하여 스토리지 커패시터를 구성하는 전하수집전극을 형성하는 단계;
    상기 기판 위에 광도전막을 형성하는 단계; 및
    상기 광도전막 위에 도전 전극을 형성하는 단계를 포함하는 디지털 엑스레이 디텍터의 제조방법.
  2. 제 1 항에 있어서, 상기 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  3. 제 2 항에 있어서, 상기 하프-톤 마스크를 이용하여 상기 데이터패드라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  4. 제 3 항에 있어서, 상기 제 2 콘택홀을 통해 상기 데이터패드라인과 전기적으로 접속하는 데이터패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  5. 제 1 항에 있어서, 상기 기판의 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  6. 제 5 항에 있어서, 상기 하프-톤 마스크를 이용하여 상기 게이트패드라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  7. 제 6 항에 있어서, 상기 제 3 콘택홀을 통해 상기 게이트패드라인과 전기적 으로 접속하는 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  8. 제 1 항에 있어서, 상기 제 2 절연막은 포토 아크릴, 폴리이미드 및 벤조사이클로부텐과 같은 낮은 유전상수를 가진 유기절연막으로 형성하는 것을 특징으로 하는 디지털 엑스레이 디텍터의 제조방법.
  9. 기판 위에 형성된 게이트전극과 게이트라인;
    상기 기판 위에 형성된 제 1 절연막;
    상기 게이트전극 상부에 형성된 액티브패턴;
    상기 기판의 화소영역에 형성된 스토리지전극;
    상기 액티브패턴 상부에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;
    상기 스토리지전극 상부의 화소부에 일 방향으로 배열되어 인접 화소와 공통으로 접지되는 한편 상기 스토리지전극과 접속하는 접지라인;
    상기 기판 위에 유기절연막으로 이루어지되, 상기 스토리지전극 상부에는 그 두께 일부가 제거되어 제 2 절연막패턴을 형성하는 한편 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막;
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 그 일부는 상기 스토리지전극과 중첩하여 스토리지 커패시터를 구성하는 전하수집전극;
    상기 기판 위에 형성된 광도전막; 및
    상기 광도전막 위에 형성된 도전 전극을 포함하는 디지털 엑스레이 디텍터.
  10. 제 9 항에 있어서, 상기 제 2 절연막은 포토 아크릴, 폴리이미드 및 벤조사이클로부텐과 같은 낮은 유전상수를 가진 유기절연막으로 이루어진 것을 특징으로 하는 디지털 엑스레이 디텍터.
  11. 제 9 항에 있어서, 상기 전하수집전극은 상기 데이터라인과 게이트라인의 일부와 중첩되는 것을 특징으로 하는 디지털 엑스레이 디텍터.
KR1020070122311A 2007-11-28 2007-11-28 디지털 엑스레이 디텍터 및 그 제조방법 KR20090055401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122311A KR20090055401A (ko) 2007-11-28 2007-11-28 디지털 엑스레이 디텍터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122311A KR20090055401A (ko) 2007-11-28 2007-11-28 디지털 엑스레이 디텍터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090055401A true KR20090055401A (ko) 2009-06-02

Family

ID=40987070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122311A KR20090055401A (ko) 2007-11-28 2007-11-28 디지털 엑스레이 디텍터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090055401A (ko)

Similar Documents

Publication Publication Date Title
KR100630880B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US6399962B1 (en) X-ray image sensor and method for fabricating the same
KR101218089B1 (ko) 디지털 엑스레이 디텍터 및 그 제조방법
US9735183B2 (en) TFT flat sensor and manufacturing method therefor
KR100310179B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
JP6125017B2 (ja) X線イメージセンサー用基板
WO2014015598A1 (zh) 传感器及其制造方法
US11209557B2 (en) Array substrate for digital X-ray detector, digital X-ray detector including the same, and method for manufacturing the same
KR100443902B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20120057422A (ko) 엑스레이 검출기의 어레이 기판 및 그 제조방법
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
KR100835970B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100463594B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20090055401A (ko) 디지털 엑스레이 디텍터 및 그 제조방법
KR100628039B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR101078695B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100642088B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US11817519B2 (en) Array substrate, digital x-ray detector including the same, and method for manufacturing the same
KR20090044471A (ko) 엑스레이 영상감지소자 및 그 제조방법
KR100971945B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100654774B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR20030058336A (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR20040006198A (ko) 엑스레이 영상 감지소자 제조방법
KR101923002B1 (ko) 엑스레이 검출기의 어레이 기판 제조방법
KR20120057424A (ko) 엑스레이 검출기의 어레이 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application