KR20010061116A - 반도체소자의 콘택 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로,

반도체기판 상부에 워드라인을 형성하고 전체표면상부에 플러그 폴리를 형성한 다음, 상기 플러그 폴리를 평탄화식각하여 상기 워드라인 상측을 노출시키고 상기 플러그 폴리를 소자분리마스크를 이용하여 사진식각함으로써 활성영역에만 플러그 폴리를 남긴 다음, 상기 플러그 폴리를 선택적 성장시켜 콘택마진이 증가된 콘택플러그를 형성하는 공정으로 폴리 스트링거를 유발시키지 않음으로써 반도체소자의 특성 및 신뢰성을 향상시키고 후속공정으로 콘택공정을 용이하게 실시할 수 있도록 하여 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택 형성방법{A method for forming a contact of a semiconductor device}

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따라 필요한 콘택 플러그의 형성공정시 높은 워드라인의 에스펙트비 ( aspect ratio ) 로 인하여 절연막 스페이서와 반도체기판이 이루는 구석진 부분에 폴리 스트링거 ( poly stringer ) 가 유발되는 현상을 방지하는 기술에 관한 것이다.

현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.

상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다.

도 1 은 종래기술에 따른 반도체소자의 콘택 형성방법을 도시한 평면도이다.

먼저, 반도체기판(도시안됨) 상부에 반도체소자의 활성영역(13)을 정의하는 소자분리막(11)을 형성한다.

그리고, 상기 반도체기판 상부에 게이트산화막, 게이트전극용 도전체(도시안됨) 및 마스크절연막(도시안됨)을 적층한다.

그리고, 상기 마스크절연막 상부에 게이트전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성한다.

그 다음, 상기 감광막패턴을 마스크로하여 상기 반도체기판 상측에 마스크절연막, 게이트전극용 도전체 및 게이트산화막으로 구성되는 적층구조를 형성한다.

그리고, 상기 적층구조 측벽에 절연막 스페이서를 형성함으로써 반도체소자의 고집적화에 적합한 워드라인(15)을 형성한다.

이때, 상기 절연막 스페이서는 전체표면상부에 질화막, 산화막 또는 산화질화막을 일정두께 형성하고 이를 이방성식각하여 형성한다.

그 다음, 전체표면상부에 콘택플러그로 사용될 폴리실리콘(도시안됨)을 일정두께 형성하되, 상기 워드라인(15)의 상측을 도포할 수 있을 정도로 형성한다.

그리고, 상기 폴리실리콘을 패터닝하여 상기 활성영역(13)에 비트라인 콘택플러그(17)와 저장전극의 콘택플러그(19)를 형성한다.

그러나, 도 1 의 ⓐ 와 같이 상기 워드라인(15) 사이에 상기 워드라인(100)을 따라 폴리 스트링거가 유발되어 단위 활성영역(13) 사이의 콘택부 거리가 가까운 저장전극 콘택플러그(19)를 상호 연결시키는 브릿지 ( bridge ) 를 유발할 수 있는 문제점이 있다. (도 1)

상기한 바와같이 종래기술에 따른 반도체소자의 콘택 형성방법은, 반도체소자의 고집적화로 인하여 콘택공정의 어려움을 해결하기 위해 형성하는 콘택플러그의 형성공정시 워드라인 사이에 폴리 스트링거가 유발되어 잔류됨으로써 간격이 작은 저장전극 콘택부 간에 브릿지가 발생되어 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 소자분리 마스크를이용하여 셀영역에만 플러그 폴리를 남기는 식각공정과 선택적 성장 공정으로 콘택 플러그를 형성하여 반도체소자의 콘택공정을 용이하게 하며 폴리 스트링거의 유발을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 콘택 형성방법을 도시한 평면도.

도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도 및 평면도.

< 도면의 주요부분에 대한 부호의 설명 >

11,21 : 소자분리막 13,32 : 활성영역

15,40 : 워드라인, 게이트전극 17,37 : 비트라인 콘택플러그

19,35 : 저장전극 콘택플러그 23 : 게이트산화막

25 : 게이트전극용 도전체 27 : 마스크절연막

29 : 절연막 스페이서 31 : 플러그 폴리

33 : 선택적 성장 폴리실리콘

100 : 반도체기판

ⓐ : 폴리 스트링거 ( poly stringer )

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택 형성방법은,

반도체기판 상부에 워드라인을 형성하는 공정과,

전체표면상부에 플러그 폴리를 형성하는 공정과,

상기 플러그 폴리를 평탄화식각하여 상기 워드라인 상측을 노출시키는 공정과,

상기 플러그 폴리를 소자분리마스크를 이용하여 사진식각함으로써 활성영역에만 플러그 폴리를 남기는 공정과,

상기 플러그 폴리를 선택적 성장시켜 콘택마진이 증가된 콘택플러그를 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도 및 평면도이다.

먼저, 반도체기판(100) 상부에 반도체소자의 활성영역을 정의하는 소자분리막(21)을 형성한다.

이때, 상기 소자분리막(21)은 로코스 ( LOCOS : local oxidation of silicon ) 방법으로 형성한 것으로, 반도체기판을 일정두께 식각하고 이를 매립하는 산화절연막을 형성하는 트렌치 ( trench ) 방법으로 형성할 수도 있다.

그 다음, 상기 반도체기판(100) 상부에 게이트산화막(23), 게이트전극용 도전체(25) 및 마스크절연막(27)를 적층한다.

이때, 상기 게이트전극용 도전체(25)는 폴리실리콘으로 형성하거나, 폴리사이드로 형성할 수 있다. 여기서, 상기 폴리사이드는 폴리실리콘과 고융점 금속인 실리사이드로 형성된 것을 말한다. 일반적으로, 상기 고융점 금속은 텅스텐이 사용되는 텅스텐 실리사이드가 사용된다.

그리고, 상기 마스크절연막(27)은 산화막, 질화막 또는 산화질화막으로 형성할 수 있다.

그 다음, 상기 마스크절연막(27) 상부에 게이트전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성한다.

그 다음, 상기 감광막패턴을 마스크로하여 상기 반도체기판(100) 상측에 마스크절연막(27), 게이트전극용 도전체(25) 및 게이트산화막(23)으로 구성되는 적층구조를 형성한다.

그리고, 상기 적층구조 측벽에 절연막 스페이서(29)를 형성함으로써 워드라인(40)을 형성한다.

이때, 상기 절연막 스페이서(29)는 주로 질화막으로 형성하지만 산화막이나산화질화막으로 형성할 수도 있다.

그 다음, 전체표면상부를 도포하는 플러그 폴리(31)를 형성한다. (도 2a)

그리고, 상기 플러그 폴리(31)을 평탄화식각하여 상기 워드라인(40) 사이를 매립하는 플러그 폴리(31)을 형성하고 이를 활성영역(32)만을 노출시키는 소자분리 마스크(도시안됨)를 이용하여 식각함으로써 상기 워드라인(40) 사이의 콘택 예정부분에 접속되는 플러그 폴리(31)를 형성한다.

이때, 상기 평탄화식각공정은 화학기계연마 공정이나 에치백 ( etch back ) 공정으로 실시할 수 있다. (도 2b)

그 다음, 상기 플러그 폴리(31)을 선택적으로 성장시켜 선택적 성장 폴리실리콘(33)을 형성함으로써 상기 워드라인(40) 상측 일부와 중첩되어 콘택마진이 증가된 저장전극 콘택플러그(35)와 비트라인 콘택플러그(37)를 형성한다.

이때, 상기 콘택플러그(35,37)는 플러그 폴리(31)과 선택적 성장 폴리실리콘(33)의 적층구조로 형성된 것이다. (도 2c)

상기 도 2d 는 본 발명의 실시예에 따라 콘택플러그(35,37)가 형성된 반도체소자의 평면도를 도시한 것이다. (도 2d)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택 형성방법은, 소자분리 마스크 및 선택적 성장 방법을 이용하여 폴리 스트링거 없이 콘택플러그를 용이하게 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

1. 반도체기판 상부에 워드라인을 형성하는 공정과,

   전체표면상부에 플러그 폴리를 형성하는 공정과,

   상기 플러그 폴리를 평탄화식각하여 상기 워드라인 상측을 노출시키는 공정과,

   상기 플러그 폴리를 소자분리마스크를 이용하여 사진식각함으로써 활성영역에만 플러그 폴리를 남기는 공정과,

   상기 플러그 폴리를 선택적 성장시켜 콘택마진이 증가된 콘택플러그를 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.