KR20010051992A - 결함 감소를 위해 평탄화처리된 구리 세정 방법 - Google Patents

결함 감소를 위해 평탄화처리된 구리 세정 방법 Download PDF

Info

Publication number
KR20010051992A
KR20010051992A KR1020000071209A KR20000071209A KR20010051992A KR 20010051992 A KR20010051992 A KR 20010051992A KR 1020000071209 A KR1020000071209 A KR 1020000071209A KR 20000071209 A KR20000071209 A KR 20000071209A KR 20010051992 A KR20010051992 A KR 20010051992A
Authority
KR
South Korea
Prior art keywords
composition
copper
substrate surface
corrosion inhibitor
acid
Prior art date
Application number
KR1020000071209A
Other languages
English (en)
Other versions
KR100715073B1 (ko
Inventor
라민 에마미
쉬지안 리
센-호우 코
프레드씨. 레데커
마다히비 찬드래추드
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010051992A publication Critical patent/KR20010051992A/ko
Application granted granted Critical
Publication of KR100715073B1 publication Critical patent/KR100715073B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)

Abstract

결함 형성 및 표면의 부식을 최소화시키기 위한 조성물 및 부식 방지액을 사용하여 구리 또는 구리 합금 기판 표면을 처리하는 방법에 있어서, 1개 이상의 킬레이트화제, 약 3 내지 약 11의 pH를 생성하는 pH 조절제, 및 탈이온수를 포함하는 조성물을 제공하는 단계, 및 부식 방지액을 제공하는 단계를 포함한다. 상기 조성물은 환원제 및/또는 부식 방지제를 더 포함한다. 본 발명은 상기 조성물로 상기 기판 표면을 처리하기 전에 상기 부식 방지액을 제공하는 단계를 더 포함할 수 있다.

Description

결함 감소를 위해 평탄화처리된 구리 세정 방법{PLANARIZED COPPER CLEANING FOR REDUCED DEFECTS}
본 발명은 개선된 평면성 및 감소된 결함을 갖는 반도체 장치의 구리(Cu) 및/또는 구리 합금 금속화에 관한 것이다. 본 발명은 신뢰성이 개선된 서브미크론 디자인 픽춰 및 높은 도전율의 배선 구조를 갖는 고속 집적 회로를 제조하는데 응용가능하다.
초대규모 집적 회로 배선과 관련하여 고밀도 및 고성능을 위한 단계적인 필요조건에 부합하는 배선 기술의 변화가 요구되고 있다. 이러한 단계적인 필요조건은 낮은 RC(저항 및 커패시턴스) 배선 패턴, 특히 서브미크론 비아, 콘택 및 트렌치가 소형화됨에 따라 높은 어스펙트비의 제공과 관련하여 만족시키기는 어렵다.
종래의 반도체 장치는 전형적으로는 도핑된 단결정성 실리콘의 반도체 기판, 및 연속적으로 형성된 다수의 층간 유전체층과 도전성 패턴을 포함한다. 집적 회로는 상호배선 공간에 의해 분리된 도전성 라인, 및 다수의 배선 라인을 포함하는 다수의 전도성 패턴을 포함하여 형성된다. 전형적으로, 상이한 층상에 있는 도전성 패턴은 비아 홀을 충진시키는 도전성 플러그에 의해 전기적으로 연결되어 있고, 반면, 콘택 홀을 충진시키는 전도성 플러그는 소스/드레인 영역처럼 반도체 기판상의 활성 영역과 전기적으로 접촉되어 있다. 도전성 라인은 반도체 기판을 중심으로 대체로 수평하게 연장되는 트렌치에 형성된다. 5 이상의 금속화 레벨을 포함하는 반도체 "칩"은 점점 서브미크론 레벨로 장치 기하학 구조가 축소되고 있다.
비아 홀을 충진시키는 도전성 플러그는 전형적으로 1개 이상의 도전성 패턴을 포함하는 도전층 상에 유전체층을 증착시키고, 종래의 포토리소그라피 및 에칭 기술에 의해 유전층을 통과하는 개구부를 형성하며, 텅스텐(W)과 같은 도전성 물질로 개구부를 충진시키는 단계에 의해 형성된다. 일반적으로 층간 유전체층의 표면상에서 과잉 도전성 물질은 화학 기계적 연마(CMP) 기술에 의해 제거된다. 이러한 방법으로는 다마신 기술이 공지되어 있고 기본적으로 층간 유전체층에 개구부를 형성하고 금속으로 개구부를 충진시키는 단계를 수반한다. 듀얼 다마신 기술은 상부 트렌치 부분과 연통되는 저부 콘택 또는 비아홀 부분을 포함하는 개구부를 형성하는 단계를 수반한다. 전체 개구부는 도전성 라인과 전기적 접촉으로 도전성 플러그를 동시에 형성하도록 전형적으로 금속의 도전성 물질로 충진된다.
구리(Cu) 및 구리 합금은 배선 금속화에서 알루미늄(Al)을 대신하는 대체 물질로 상당한 관심의 대상이 되고 있다. 구리 및 구리 합금은 상대적으로 값이싸며, 처리하기가 쉽고, 알루미늄보다 낮은 고유 저항을 갖는다. 또한, 구리 및 구리 합금은 텅스텐(W)과 비교하여 개선된 전기적 특성을 갖고 있으며, 구리 및 구리 합금은 도전성 배선 뿐만 아니라 도전성 플러그로서 사용하는데 있어 바람직한 금속을 이룬다.
구리 및 구리 합금 플러그 및 배선을 형성하기 위한 방법은 다마신 구조의 사용을 포함한다. 그러나, 이산화 실리콘과 같은 유전체층 물질을 통과하는 구리의 확산으로 인해, 구리 배선 구조를 위한 확산 배리어층이 구리 또는 구리 합금 배선 구조 사이에 제공되어 유전체 물질을 둘러싼다. 전형적인 확산 배리어 금속은 구리 및 구리 합금에 대해 탄탈(Ta), 탄탈 질화물(TaN), 티타늄 질화물(TiN), 티타늄-텅스텐(TiW), 텅스텐(W), 텅스텐 질화물(WN), 티타늄-티타늄 질화물(Ti-TiN), 티타늄 실리콘 질화물(TiSiN), 텅스텐 실리콘 질화물(WSiN), 탄탈 실리콘 질화물(TaSiN) 및 실리콘 질화물을 포함한다. 구리를 캡슐화시키는 이러한 배리어물질의 사용은 구리와 층간 유전체층 사이의 인터페이스로 제한되는 것이 아니라, 다른 금속과 마찬가지로 인터페이스를 포함한다.
종래의 CMP 기술에서, 웨이퍼 캐리어 어셈블리는 CMP 장치에서의 연마 패드와 접촉되어 회전한다. 연마 패드는 회전 턴테이플 또는 플래턴(platen) 상에 장착되거나, 또는 외부 구동력에 의해 구동되는 고정 연마 테이블 위에서 움직인다. 일반적으로 웨이퍼는 연마 패드에 대해 웨이퍼에 제어가능한 압력을 가하는 캐리어 상에 장착된다. 따라서, CMP 장치는 웨이퍼 및 연마 패드 사이에 힘을 가하면서 화학적 및 기계적 활동도 모두에 영향을 주는 반응성 용액에서 연마제 입자를 갖거나 또는 갖지 않는 화학적 연마제를 분산시키면서 각각 얇은 반도체 웨이퍼의 표면과 연마 패드 사이에 연마 또는 러빙(rubbing) 동작을 한다.
부식, 스크래치(scratch), 핏팅(pitting) 및 내재된 연마 입자와 같은 표면 결함을 크게 발생시키지 않고 CMP에 의해 다마신 인레이(inlay)로, 구리 또는 구리 합금 표면을 평탄화시키는 것은 매우 어렵다. 구리 또는 구리 합금 픽춰의 조밀한 어레이는 다마신 기술에 의해 실리콘 산화물층과 같은 유전체층에 형성되며 트렌치는 초기에 형성된다. 탄탈(Ta), 또는 탄탈 질화물(TaN)과 같은 탄탈을 함유한 층의 배리어층이 트렌치의 노출된 표면상에 그리고 유전층의 상부 표면상에 일정하게 증착된다. 다음에 전기도금, 무전해 도금(electroless plating), 물리적 기상 증착(PVD) 또는 화학적 기상 증착(CVD)에 의해, 약 8,000Å 내지 약 18,000Å 두께를 갖는 배리어층상에 구리 또는 구리 합금이 증착된다.
다음 과집된 구리 또는 구리 합금을 제거하기 위해 CMP가 행해지고 배리어층을 제거하기 위해 화학제 및 연마제 입자의 혼합물을 사용하여 배리어층 제거에 의해 수반되는 배리어층 상에서 스톱핑(stopping)이 행해지거나, 또는 유전체층 바로 아래로 CMP가 행해진다. 과집된 구리 또는 구리 합금은 기판 표면 상에 형성된 픽춰를 충진시키는데 요구되는 양을 초과하여 기판상에 증착된 물질이다. 유전체 물질에서의 스크래치와 같은 결함을 제거하고 다마신 개구부를 충진시키는 구리 또는 구리 합금을 남겨두고 유전체 물질을 보다 평탄화시키기 위해 유전체층 표면상에서 버퍼링을 선택적으로 행한다. 듀얼 다마신을 충진시키는 구리 또는 구리 합금은 집중된 표면 결함을 갖는 노출된 상부 표면을 갖는다. 이러한 결함으로는 부식, 예를 들면 부식 얼룩, 마이크로스크래치, 마이크로핏팅 및 표면 연마 입자를 포함한다. 구리 및 구리 합금 웨이퍼는 산화물 또는 질화물과 같은 유전체 물질보다 평탄화 과정동안 스크래치되는 경향이 큰 것으로 나타났다. 구리 및 구리 합금 표면은 부식되기가 쉽고 낮은 수성의 pH에서 보호되기 어렵다. 종래의 웨이퍼 세정만으로는 이러한 결함을 완전히 제거할 수 없다. 구리 또는 구리 합금의 평탄화를 위한 종래의 방법은 평탄화에서 수반되는 높은 결함수로 인해 문제시된다. 이러한 표면 결함은 깊이가 서브 미크론 범위로 축소되는 장치 기하학 구조에서 장치 성능 및 신뢰성에 불리한 영향을 미친다. 따라서, 표면 결함의 양이 감소된 구리 및 구리 합금의 평탄화를 가능케하는 방법이 요구된다.
본 발명은 표면 결함 및 표면 부식이 감소된 구리 및 구리 합금과 같은 평탄화 금속을 포함하는 기판 표면을 평탄화시키는 방법 및 조성물(composition)을 제공한다.
또한, 본 발명은 구리 또는 구리 합금을 포함하는 기판 표면을 처리하는 방법을 제공하며, 상기 방법은 1개 이상의 킬레이트화제(chelating agent), 약 3 내지 약 11의 pH 산출하기 위한 pH 조절제, 탈이온수를 포함하는 조성물을 기판에 제공하고, 부식 방지액을 제공하는 단계를 포함한다. 상기 방법은 부식 방지 및/또는 환원제를 더 포함하는 조성물을 사용할 수 있다. 상기 방법은 또한 조성물을 사용하여 기판 표면을 처리하기 이전에 부식 방지액으로 기판 표면을 처리하는 단계를 더 포함할 수 있다.
일면에서, 본 발명은 상부면 및 1개 이상의 개구부를 갖는 유전체층, 및 상기 개구부 및 상기 유전체층의 상부면의 내층을 이루는 배리어층, 및 상기 개구부와 상기 유전체층을 충진시키는 구리 또는 구리 합금을 포함하는 기판 표면을 평탄화시키는 방법을 제공하며, 상기 방법은 구리 또는 구리 합금을 포함하는 노출된 기판 표면을 남겨두고 구리 또는 구리 합금층 및 배리어를 제거하는 단계, 및 1개 이상의 킬레이트화제(chelating agent), 약 3 내지 약 11의 pH를 생성하기 위한 pH 조절제, 탈이온수를 포함하는 조성물을 노출된 기판 표면에 제공하고, 부식 방지액을 제공함으로써 구리 또는 구리 합금을 포함하는 노출된 기판 표면을 처리하는 단계를 포함한다. 상기 조성물은 부식 방지제 및/또는 pH 조절제를 더 포함할 수 있다. 상기 방법은 또한 구리 또는 구리 합금층을 제거한 후 그리고 노출된 기판 표면을 화학적으로 처리하기 이전에 배리어층을 제거하는 제거 단계를 더 포함할 수 있다. 상기 방법은 또한 조성물을 제공하기 이전에 부식 방지액으로 기판 표면을 처리하는 단계를 더 포함할 수 있다.
도 1 내지 4는 본 발명의 실시예에 따른 방법의 공정 단계를 나타낸 도면.
* 도면의 주요부호에 대한 부호의 설명 *
10 : 유전체층 11 : 개구부
12 : 배리어층 13 : 구리층
개시된 본 발명의 실시예는 부식, 스크래치, 핏팅 및 내재된 연마제 입자와 같은 결함이 크게 감소된 픽춰를 포함하는 구리 또는 구리 합금을 갖는 기판 표면의 효과적이도 효율적인 평탄화 방법을 개시하며, 이는 깊이가 서브미크론 범위인 크기의 픽춰를 갖는 신뢰성있는 배선 패턴에 대한 요구사항을 만족시킨다. 본 발명에서 사용되는 것처럼, 구리 또는 구리 합금은 구리에 기초한 합금, 예를 들면 약 80wt% 이상의 구리를 함유한 구리를 기초한 합금 뿐만 아니라 고순도 원소의 구리를 포함한다.
본 명세서에서 개시된 본 발명의 CMP 및 배리어층 제거를 수반하는 계획적인 다단계 공정에서 바람직하게 사용된다. 본 발명의 실시예의 다단계 방법은 표면 결함이 감소된 기판 표면을 남겨두고 구리 또는 구리 합금층 및 배리어층의 CMP 제거 단계 동안 기판 표면을 처리하여 산화 작용 및 CMP 공정을 행하여 기판 표면에서 결함의 형성을 야기시킬 수 있는 다른 공정으로부터 보호된다. 기판 표면의 처리는 기판 표면에 형성된 픽춰를 포함하는 구리 또는 구리 합금과 같이, 처리된 기판의 얇은 표면층을 제거하는 단계, 및/또는 부식 자국, 전형적으로 부산물 부식으로 혼합된 산화 구리 및/또는 수산화 구리를 제거하는 단계를 포함할 수 있다.
본 발명의 실시예의 다단계 방법은 선택적 부식 방지액, 산, 예를 들어 구연산, 및/또는 염기, 예를 들어 암모늄 수산화물 및/또는 아민과 같은 1개 이상의 킬레이트화제(chelating agent), 약 3 내지 약 11의 pH를 생성하기 위한 1개 이상의 pH 조절제, 및 탈이온수(deionized water)를 제공하고, 부식 방지액을 제공하는 단계를 포함하는 배리어층 제거 후에 픽춰를 포함하는 구리 또는 구리 합금의 노출된 기판 표면을 처리하는 단계를 포함한다. 조성물은 부식 방지제 및/또는 환원제를 더 포함할 수 있다.
본 발명의 실시예에 의해 달성되는 결함의 감소 및 표면 보호를 나타내는 정확한 메커니즘은 공지되어 있지 않다. 그러나, 배리어층 제거에 이어 본 발명의 실시예를 따른 처리방법은 결함을 포함하는 픽춰를 갖는 구리 또는 구리 합금 표면의 얇은 층 제거 및/또는 상대적으로 결함이 없는 표면은 남겨두고 부식 얼룩을 제거하며, 또다른 결함의 생성을 방지하도록 상대적으로 결함이 없는 표면을 보호할 것으로 여겨진다. 부식 방지제 및 탈이온수를 사용하는 선택적 초기 처리방법은 부식, 특히 픽처를 포함하고 있는 구리 또는 구리 합금 표면상에서 사용되는 연마 슬러리에 의해 유도되는 부식을 감소시킬 것으로 여겨진다. 스태틱(static) 에칭과는 달리 불균일하여 부식이 방지된다.
부식 방지액을 사용하는 선택적 초기 처리방법은 약 0.01wt% 및 약 0.05wt% 양의 부식 방지제 및 탈이온수가 존재하는 벤조트리아졸(BTA) 또는 5-메틸-1-벤조트리아졸(TTA)과 같은 다양한 부식 방지제를 포함할 수 있다. 일면에서, 부식 방지액은 약 0.05wt% 부식 방지제 및 탈이온수를 포함한다. 초기 처리방법은 예를 들면, 약 3초 내지 약 10초 동안 기판 표면을 노출시키는 단계를 포함한다. 처리 공정의 일면에서는, 부식 방지액은 약 5초 동안 제공된다.
기판 표면은 1개 이상의 킬레이트화제(chelating agent), 약 3 내지 약 11의 pH를 생성하기 위한 pH 조절제, 및 탈이온수를 포함하는 조성물을 제공하고, 부식 방지액을 제공하는 단계에 의해, 구리 또는 구리 합금을 포함하는 노출된 표면이 조성물로 처리된다. 조성물은 또한 부식 방지제 및/또는 환원제를 더 포함할 수 있다. 본 발명의 일면에서, 조성물은 상기 조성물의 약 1vol%의 묽은 희석액으로 포화 조성물 사이에서 희석될 수 있다. 일면에서, 조성물은 원래 조성물의 약 5vol% 내지 약 10vol% 희석된 탈이온수로 희석된다.
조성물을 사용하는 차후 처리방법은 기판 표면에 배치된 픽춰의 약 50Å에 이르는 표면의 제거 및/또는 거의 결함이 없는 표면을 남겨두고, 표면 부식, 마이크로스크래칭 및 핏팅 등에 의해 발생되는 부식 얼룩을 제거할 것으로 여겨진다. 이러한 표면 처리는 약 10초 내지 약 20초 동안 조성물을 제공함으로써 행해질 수 있다.
1개 이상의 킬레이트화제(chelating agent)는 산, 염기 또는 이들의 조합물을 포함할 수 있다. 산은 1개 이상의 산기(acid group)를 갖는 카르복실산과 같은 유기산을 포함할 수 있다. 조성물로 사용하기에 바람직한 산의 예로는 초산, 구연산, 말레산, 및 이들의 조합물을 포함한다. 조성물의 약 40wt%에 이르는 양으로 산이 존재할 수 있다. 조성물의 일면에서, 조성물의 약 5wt% 내지 약 30wt%의 산을 포함할 수 있다. 또한, 조성물에서 산은 킬레이트화제로서 작용할 수 있으며, 예를 들어, 구연산은 구리 또는 구리 합금에 대한 킬레이트화제로서 작용할 수 있다. 희석된 조성물 용액이 기판 표면을 세정하는데 사용되는 경우, 희석된 조성물의 약 2wt% 내지 약 10wt%의 농도로 산이 함유되어 있는 것이 바람직하다.
염기(base)는 수산화 암모늄, 수산화 암모늄 유도체, 아민, 및 이들의 조합물을 포함할 수 있다. 아민의 예로는 메틸아민 및 에틸아민과 같은 1차 아민, 2차 아민, 및 이들의 조합물을 포함한다. 염기는 에틸렌디아민테트라아세트산(ethylenediaminetetraacetic acid), 메틸포름아미드(methylformamide), 또는 에틸렌디아민(ethylenediamine)과 같은 1개 이상의 아민기 또는 아미드기를 포함하는 화합물을 포함할 수 있다. 수산화 암모늄 유도체의 예로는 테트라메틸 수산화 암모니아가 있다. 조성물의 약 5wt%에 이르는 양의 염기가 존재할 수 있다. 염기는 조성물에서 킬레이트화제로서 작용할 수 있으며, 예를 들어, 수산화 암모늄이 구리 또는 구리 합금에 대한 킬레이트화제로서 작용할 수 있다. 일반적으로, 킬레이트화제로서 작용가능한 산 및 염기는 기판의 표면으로부터의 제거를 위해 가용성 금속 착물(complex)을 형성하도록 조성물에서 또는 기판의 표면으로부터, 금속 이온과 같은 물질과 화학적으로 반응한다.
1개 이상의 pH 조절제는 비산화 유기 및 무기 산 또는 염기를 포함할 수 있다. pH 조절제는 일반적으로 산성의 pH와 같은, 약 3 내지 약 11의 원하는 pH를 생성하거나 유지하기에 충분한 양, 예를 들어서, 약 3 pH, 또는 중성 pH, 예를 들면 약 6 내지 약 8 pH 사이로 존재한다. 일면에서, 조성물은 약 3 내지 약 7의 pH를 갖는다. pH 조절제의 예로는 수산화 칼륨(KOH)과 같은 염기, 및/또는 초산, 인산, 또는 수산과 같은 무기 및/또는 유기산을 포함한다.
산성의 pH 조절제는 염기성의 킬레이트화제로 사용가능하다; 염기성의 pH 조절제는 산성의 킬레이트화제로 사용가능하다; 그리고 산성 및 염기성의 pH 조절제는 산성 및 염기성의 킬레이트화제의 조합으로 사용가능하다. 1개 이상의 pH 조절제는 조성물 속에서 산성의 킬레이트화제, 염기성의 킬레이트화제, 또는 이들의 조합물을 포함할 수 있다.
벤조트리아졸(BTA;benzotriazole), 메르캅토벤조트리아졸(mercaptobenzotriazole), 또는 5-메틸-1-벤조트리아졸(TTA)을 포함하는 아졸기를 함유하는 다양한 유기 화합물과 같은 부식 방지제가 조성물의 약 0.01wt% 내지 0.50wt%의 양으로 조성물에 첨가될 수 있다.
또한, 표면 결함의 제거를 강화시키기 위해서 조성물에 환원제가 첨가될 수 있다. 환원제는 하이드록실아민, 글루코오스, 술포티오네이트(sulfothionate), 요오드화 칼륨기, 및 이들의 조합물에서 선택될 수 있다. 조성물의 약 0.01wt% 내지 약 20wt% 양의 환원제가 존재할 수 있다. 일면에서, 조성물의 약 0.01wt% 내지 약 5wt%의 환원제가 포함된다. 본 발명의 일면에서는, 약 5wt% 농도의 환원제가 조성물에서 사용된다.
다음 부식 방지액이 기판 표면에 제공된다. 본 명세서에서 설명된 탈이온수의 TTA와 같은 부식 방지액을 사용하는 최종 처리는 디-척킹(de-chucking) 동안 표면을 보호하고 픽춰를 포함하는 구리 또는 구리 합금의 거의 결함이 없는 표면 및 기판 표면이 용해된 산소에 의해 침습(attack)되는 것을 보호하는 보호면을 제공한다.
본 명세서에 개시된 본 발명의 실시예는 다양한 종래의 방식으로 과집된 구리 또는 구리 합금 및 배리어층을 제거하는 단계를 포함한다. 예를 들어, 과집된 구리 또는 구리 합금 및 배리어층은 단일 스테이지 CMP를 수행하는 동안, 또는 배리어층의 제거를 수행함으로써 CMP법에 의해 초기에 제거될 수 있다. 모든 경우에, 픽춰를 포함하는 구리 또는 구리 합금의 노출된 표면을 포함하는 기판 표면은 본 발명의 실시예의 다단계 절차를 수행하기 전에 결함을 제거하는 부가적 버퍼링 단계 처리될 수 있다. 버퍼링은 연마 패드를 사용하여 기판과 기판 표면으로부터 표면 결함 및 입자 문제를 해결하기 위해 연마 패드와 기판 사이에 낮은 또는 최소의 압력을 사용하여 화학적 조성물 또는 탈이온수를 접촉시키는 단계로서 광범위하게 사용된다. 버퍼링(buffering)은 전형적으로 연마 물질의 부재시에 소프트 연마로 수행된다. 구리 또는 구리 합금 및 배리어층의 CMP 제거는 종래 방식으로 수행될 수 있다.
종래의 기판 및 유전체층은 본 발명의 실시예에 포함된다. 예를 들어, 기판은 도핑된 단결정성 실리콘 또는 갈륨-비소일 수 있다. 유전체층은 반도체 장치의 제조에서 종래에 사용되는 다양한 유전체 물질을 포함할 수 있다. 예를 들어, 실리콘 이산화물, 인-도핑된 실리콘 글라스(PSG), 붕소 및 인 도핑된 실리콘 글라스(BPSG) 및 테트라에틸오르토실리케이트(TEOS)로부터 유도된 실리콘 이산화물 또는 플라즈마 강화 화학적 기상 증착법(PECVD)에 의한 실란과 같은 유전체 물질이 사용될 수 있다. 본 발명의 실시예에 따른 유전체층은 폴리이미드와 같은 폴리머 및, 예를 들어 캘리포니아 산타클라라에 위치한 Applied Materials, Inc.로부터 시판되는 Black DiamondTM와 같은 탄소를 함유한 실리콘 이산화물을 포함하는 낮은 유전 상수의 물질을 포함할 수 있다. 종래의 포토리소그라피 및 에칭 기술을 통해 유전체층에 개구부가 형성된다.
본 발명의 실시예는 도 1-4에 개략적으로 도시되어 있으며, 유사한 픽춰는 동일한 참조 부호를 사용한다. 도 1을 참조로, 유전체층(10), 예를 들어 실리콘 이산화물이 기판(도시되지 않음) 위에 형성된다. 개방부(open-field)(B)의 경계를 형성하는 전도성 라인의 조밀한 어레이가 있게 구성된 영역(A)에 다수의 개구부(11)가 형성된다. 배리어층(12)이, 예를 들어 TaN이 개구부(11)의 안쪽에 그리고 실리콘 산화물 유전체층(10)의 상부면 상에 증착된다. 전형적으로, 개구부(11)는 약 1 미크론 이하, 예를 들면 약 0.2 미크론의 간격(C)을 두고 떨어져 위치된다. 다음 구리층(13)이 약 8,000Å 내지 약 18,000Å의 두께 D로 증착된다.
도 1 및 도 2를 참조로, CMP는 TaN 배리어층(12) 상에 과집된 구리를 제거하기 위해 종래 방식으로 스톱핑을 초기에 행한다. 도 2 및 도 3에 표시된 것처럼,배리어층 제거는 TaN층(12)을 제거하기 위한 종래의 방식으로 행해진다. 형성되는 구리 배선 구조는 개방부(B)에 의해 경계된 구리 라인(13)의 조밀한 어레이(A)를 포함한다. 그러나, 픽춰를 포함하는 구리의 상부 표면(40) 및 유전체 층(41)은 허용불가능한 높은 결함 수, 예를 들면 750 이상의 결함이 측정되는 것을 나타내며, 주로 부식 얼룩, 마이크로스크래치, 마이크로피트 및 연마 슬러리 입자를 포함한다.
본 명세서에 개시된 본 발명의 실시예에 따라, 픽춰를 포함하는 구리 표면(40) 및 유전체 표면(41)은 부식 방지제의 최적의 용액, 및 이어서 1개 이상의 킬레이트화제, 약 3 내지 약 11의 pH를 생성하는 pH 조절제, 및 탈이온수를 제공하고, 다음 부식 방지액을 제공하는 단계를 포함하는 다단계 절차에 의해 처리된다. 부식 방지액을 사용한 선택적 초기 처리는 탈이온수 및 BTA 또는 TTA와 같은 부식 방지제의 약 0.01 내지 약 0.50wt%, 예를 들어 약 0.05wt%를 포함할 수 있다. 일면에서, 부식 방지액은 약 0.05wt%의 부식 방지제 및 탈이온수를 포함한다. 선택적 초기 처리단계는 약 3 내지 약 10초, 예를 들면 약 5초 동안 행해진다.
다음 기판 표면을 처리하기 위해 기판에 조성물이 제공된다. 조성물은, 예를 들면 약 40wt%에 이르는 산, 예를 들면 약 5 내지 약 30wt%의 구연산, 및 약 5wt%에 이르는 수산화 암모늄, 및 수산화 암모늄 유도체, 아민, 및 이들의 조합물, 예를 들면 약 0.5 내지 약 3.0wt% 수산화 암모늄, 나머지는 탈이온수를 포함할 수 있다. 조성물이 적절한 시간, 예를 들면 약 10 내지 약 30초 동안 기판 표면에 제공된다.
다음, 탈이온수 내에 TTA 또는 BTA와 같은 부식 방지제를 기판에 제공함과 동시에 기판이 디-척처리된다. 선택적 부식 방지제로의 처리에 이어서 본 명세서에 개시된 조성물로의 세정 단계, 및 부식 방지제를 사용한 디-척킹(de-chucking) 단계는 도 4에 도시된 것처럼, 상대적으로 결함이 없는 보호 표면(50)을 남겨두고 픽춰(40)를 포함하는 구리 또는 구리 합금의 결함이 있는 상부면 및 유전체 표면(41)을 효과적으로 제거한다. 본 발명의 절차를 사용하여 행해진 실험들은 측정된바, 결함수가 139 이하, 심지어 약 100이하의 결함수를 갖는 표면의 픽춰를 포함하는 구리 또는 구리 합금을 포함하는 평탄화된 기판 표면을 나타낸다.
본 명세서에 개시된 본 발명의 실시예는 다양한 형태의 CMP 시스템을 사용하여 반도체 제조의 다양한 처리단계 동안 기판 표면을 평탄화시키는데 사용가능하다. 본 명세서에 개시된 본 발명의 실시예들은 깊이가 서브미크론 범위인 금속 픽춰를 갖는 고밀도 반도체 장치의 제조에 특히 응용가능하다.
앞서 설명한 것은 본 발명의 바람직한 실시예에 관한 것으로, 본 발명의 다른 또다른 실시예가 이하 발명의 청구범위에 한정된 발명의 기본 범주를 이탈하지 않는한 고안가능하다.

Claims (60)

  1. 구리 또는 구리 합금을 포함하는 기판 표면을 처리하는 방법에 있어서,
    1개 이상의 킬레이트화제, 약 3 내지 약 11의 pH를 생성하기 위한 1개 이상의 pH 조절제, 및 탈염수를 포함하는 조성물을 기판 표면에 제공하는 단계; 및
    부식 방지액을 제공하는 단계를 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  2. 제 1 항에 있어서, 상기 조성물로 상기 기판 표면을 처리하기 이전에 부식 방지액을 사용하여 상기 기판 표면을 처리하는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  3. 제 2 항에 있어서, 상기 부식 방지액이 약 0.01wt% 내지 약 0.50wt%의 부식 방지제 및 탈이온수를 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  4. 제 3 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 표면 처리 방법.
  5. 제 1 항에 있어서, 상기 1개 이상의 킬레이트화제가 산, 염기, 또는 이들의 조합물을 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  6. 제 5 항에 있어서, 상기 1개 이상의 킬레이트화제가 상기 조성물의 약 40wt%의 농도를 갖는 산을 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  7. 제 6 항에 있어서, 상기 산이 1개 이상의 산기를 갖는 카르복실산인 것을 것을 특징으로 하는 기판 표면 처리 방법.
  8. 제 7 항에 있어서, 상기 산이 초산, 구연산, 말레산기, 및 이들의 조합물로부터 선택된 것을 특징으로 하는 기판 표면 처리 방법.
  9. 제 1 항에 있어서, 상기 1개 이상의 킬레이트화제가 상기 조성물의 약 5wt%의 농도를 갖는 염기를 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  10. 제 1 항에 있어서, 상기 염이 상기 조성물의 약 0.5wt% 및 약 3wt%로 포함되는 것을 특징으로 하는 기판 표면 처리 방법.
  11. 제 9 항에 있어서, 상기 염이 수산화 암모늄, 수산화 암모늄 유도체, 아민기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 표면 처리 방법.
  12. 제 1 항에 있어서, 상기 조성물이 부식 방지제를 더 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  13. 제 12 항에 있어서, 상기 부식 방지제가 상기 조성물의 약 0.01wt% 내지 약 0.50wt%로 포함되는 것을 특징으로 하는 기판 표면 처리 방법.
  14. 제 12 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기, 및 이들의 조합물로부터 선택된 것을 특징으로 하는 기판 표면 처리 방법.
  15. 제 1 항에 있어서, 상기 조성물이 약 40wt%의 구연산, 약 5wt%의 수산화 암모늄, 및 나머지는 탈이온수를 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  16. 제 1 항에 있어서, 상기 조성물이 약 4 내지 약 5의 pH를 갖고 약 5wt% 내지 약 30wt%의 구연산, 약 0.5wt% 및 약 3.0wt%의 수산화 암모늄을 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  17. 제 2 항에 있어서, 상기 부식 방지액이 약 3 내지 약 10초 동안 상기 조성물로 상기 기판 표면을 처리하기 이전에 제공되는 것을 특징으로 하는 기판 표면 처리 방법.
  18. 제 1 항에 있어서, 상기 조성물이 약 10초 내지 약 20초 동안 제공되는 것을 특징으로 하는 기판 표면 처리 방법.
  19. 제 1 항에 있어서, 상기 조성물이 환원제를 더 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  20. 제 19 항에 있어서, 상기 환원제가 상기 조성물의 약 0.01wt% 내지 약 20wt%로 포함되는 것을 특징으로 하는 기판 표면 처리 방법.
  21. 제 19 항에 있어서, 상기 환원제가 하이드록실아민, 글루코오스, 술포티오네이트, 요오드화칼륨기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 표면 처리 방법.
  22. 제 1 항에 있어서, 상기 부식 방지액이 약 0.01wt% 내지 약 0.50wt%의 부식 방지제 및 탈이온수를 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  23. 제 22 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 표면 처리 방법.
  24. 제 22 항에 있어서, 상기 부식 방지액이 약 3 초 내지 약 10초 동안 제공되는 것을 특징으로 하는 기판 표면 처리 방법.
  25. 제 1 항에 있어서, 상기 1개 이상의 pH 조절제가 비산화 무기산, 비산화 유기산, 비산화 무기염, 비산화 유기염기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 표면 처리 방법.
  26. 제 1 항에 있어서, 1개 이상의 pH 조절제가 산성의 킬레이트화제, 염기성의 킬레이트화제 또는 이들의 조합물을 포함하는 것을 특징으로 하는 기판 표면 처리 방법.
  27. 상부 표면 및 1개 이상의 개구부를 갖는 유전체층;
    상기 개구부 및 상기 유전체층의 상부면의 내층을 이루는 배리어층;
    상기 개구부를 충진시키고 상기 유전체층 위에 있는 구리 또는 구리 합금을 포함하는 기판 표면을 평탄화시키는 방법에 있어서,
    상기 개구부에서 구리 또는 구리 합금을 포함하는 노출된 기판 표면을 남겨두고 상기 구리 또는 구리 합금층 및 상기 배리어를 제거하는 단계; 및
    1개 이상의 킬레이트화제, 약 3 내지 약 11의 pH를 생성하기 위한 1개 이상의 pH 조절제, 및 탈이온수를 포함하는 조성물을 노출된 기판 표면에 제공함으로써 구리 또는 구리 합금 포함하는 노출된 기판 표면을 처리하는 단계; 및
    부식 방지액을 제공하는 단계를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  28. 제 27 항에 있어서, 상기 구리 또는 구리 합금층을 제거한 후 그리고 상기 노출된 기판 표면을 화학적으로 처리하기 이전에 상기 배리어층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  29. 제 27 항에 있어서, 상기 구리 또는 구리 합금층을 제거하는 단계가 상기 구리 또는 구리 합금층의 화학적-기계적 연마(CMP)를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  30. 제 29 항에 있어서,
    상기 구리 또는 구리 합금층의 제거 및 배리어층 상에서의 스톱핑 단계;
    배리어층을 제거하고 구리 또는 구리 합금 픽춰를 포함하는 상기 노출된 기판 표면을 남겨두는 단계를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  31. 제 27 항에 있어서,
    상기 유전체층은 실리콘 이산화물을 포함하며;
    상기 배리어층은 탄탈 또는 탄탈 질화물(TaN)을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  32. 제 27 항에 있어서, 상기 방법이 상기 구리 또는 구리 합금의 상기 기판 표면의 일부 또는 상기 구리 또는 구리 합금 기판 표면으로부터 부식 얼룩을 제거하기 위해 구리 또는 상기 구리 합금층을 포함하는 상기 노출된 기판 표면을 화학적으로 처리하는 단계를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  33. 제 32 항에 있어서, 상기 방법이 구리 또는 구리 합금을 포함하는 상기 노출된 기판 표면으로부터 약 50Å를 화학적으로 제거하는 단계를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  34. 제 27 항에 있어서, 상기 조성물을 제공하기 이전에 부식 방지액으로 상기 기판 표면을 처리하는 단계를 더 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  35. 제 27 항에 있어서, 상기 조성물이 탈이온수, 구연산 및 수산화 암모늄을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  36. 제 27 항에 있어서,
    CMP 장치의 캐리어상에 상기 기판을 장착시키는 단계;
    연마 패드를 사용하여 상기 기판을 CMP 처리하는 단계;
    상기 초기 처리 단계를 수행하는 단계;
    상기 조성물을 제공하는 단계; 및
    상기 연마 패드로부터 상기 기판을 분리시키면서 상기 부식 방지액을 제공하는 단계를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  37. 제 34 항에 있어서, 상기 부식 방지액이 약 0.01wt% 내지 약 0.50wt%의 부식 방지제 및 탈이온수를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  38. 제 37 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  39. 제 27 항에 있어서, 상기 1개 이상의 킬레이트화제가 산, 염기, 또는 이들의 조합물을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  40. 제 39 항에 있어서, 상기 1개 이상의 킬레이트화제가 상기 조성물의 약 40wt%의 농도를 갖는 산을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  41. 제 40 항에 있어서, 상기 산이 1개 이상의 산기를 갖는 카르복실산인 것을 특징으로 하는 기판 평탄화 방법.
  42. 제 41 항에 있어서, 상기 산이 초산, 구연산, 말레산기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  43. 제 27 항에 있어서, 상기 염이 상기 조성물의 약 5wt%를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  44. 제 43 항에 있어서, 상기 염이 상기 조성물의 약 0.5wt% 내지 약 3wt%를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  45. 제 43 항에 있어서, 상기 염이 수산화 암모늄, 수산화 암모늄 유도체, 아민기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  46. 제 27 항에 있어서, 상기 조성물이 부식 방지제를 더 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  47. 제 46 항에 있어서, 상기 부식 방지제가 상기 조성물의 약 0.01wt% 내지 약 0.50wt%를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  48. 제 46 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  49. 제 27 항에 있어서, 상기 조성물이 약 40wt%의 구연산, 약 5wt%의 수산화 암모늄, 및 나머지는 탈이온수를 포함하는 조성물을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  50. 제 49 항에 있어서, 상기 조성물이 약 4 내지 약 5의 pH를 갖고 약 5wt% 내지 약 30wt%의 구연산, 약 0.5 내지 약 3.0wt%의 수산화 암모늄을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  51. 제 34 항에 있어서, 상기 부식 방지액이 상기 조성물로 상기 기판을 처리하기 이전에 약 3 내지 10초 동안 제공되는 것을 특징으로 하는 기판 평탄화 방법.
  52. 제 27 항에 있어서, 상기 조성물이 약 10 초 내지 약 20초 동안 제공되는 것을 특징으로 하는 기판 평탄화 방법.
  53. 제 34 항에 있어서, 상기 부식 방지액이 약 0.01wt% 내지 약 0.50wt%의 부식 방지제 및 탈이온수를 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  54. 제 34 항에 있어서, 상기 부식 방지제가 벤조트리아졸, 5-메틸-1-벤조트리아졸기, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  55. 제 27 항에 있어서, 상기 부식 방지액이 약 3 내지 약 10초 동안 제공되는 것을 특징으로 하는 기판 평탄화 방법.
  56. 제 27 항에 있어서, 상기 pH 조절제가 비산화 무기산, 비산화 유기산, 비산화 무기염, 비산화 유기염, 및 이들의 조합물로부터 선택되는 것을 특징으로 하는 기판 평탄화 방법.
  57. 제 27 항에 있어서, 상기 1개 이상의 pH 조절제가 산성의 킬레이트화제, 염기성의 킬레이트화제 또는 이들의 조합물을 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  58. 제 27 항에 있어서, 상기 조성물이 환원제를 더 포함하는 것을 특징으로 하는 기판 평탄화 방법.
  59. 제 58 항에 있어서, 상기 환원제가 상기 조성물의 약 0.01wt% 내지 약 20wt%를 포함되는 것을 특징으로 하는 기판 평탄화 방법.
  60. 제 58 항에 있어서, 상기 환원제가 하이드록실아민, 글루코오스, 술포티오네이트, 요오드화 칼륨기, 및 이들의 조합물에서 선택되는 것을 특징으로 하는 기판 평탄화 방법.
KR1020000071209A 1999-11-29 2000-11-28 결함 감소를 위해 평탄화처리된 구리 세정 방법 KR100715073B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/450,479 1999-11-29
US9/450,479 1999-11-29
US09/450,479 US6432826B1 (en) 1999-11-29 1999-11-29 Planarized Cu cleaning for reduced defects

Publications (2)

Publication Number Publication Date
KR20010051992A true KR20010051992A (ko) 2001-06-25
KR100715073B1 KR100715073B1 (ko) 2007-05-07

Family

ID=23788262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000071209A KR100715073B1 (ko) 1999-11-29 2000-11-28 결함 감소를 위해 평탄화처리된 구리 세정 방법

Country Status (6)

Country Link
US (2) US6432826B1 (ko)
EP (1) EP1104020A1 (ko)
JP (1) JP2001230230A (ko)
KR (1) KR100715073B1 (ko)
SG (1) SG85736A1 (ko)
TW (1) TW480661B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020852A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 화학 기계적 연마를 이용하여 반도체 장치를 제조하는 방법
KR101128890B1 (ko) * 2003-12-15 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
PL206148B1 (pl) * 2000-02-11 2010-07-30 Bayer HealthCare LLCBayer HealthCare LLC Koniugat polipeptydowy, polipeptyd, sekwencja nukleotydowa, wektor ekspresyjny, komórka gospodarz, sposób wytwarzania koniugatu polipeptydowego, środek farmaceutyczny i zastosowanie koniugatu polipeptydowego
JP3563342B2 (ja) * 2000-11-02 2004-09-08 Necエレクトロニクス株式会社 Cmp方法および装置、回路形成方法およびシステム、集積回路装置
US6858540B2 (en) 2000-05-11 2005-02-22 Applied Materials, Inc. Selective removal of tantalum-containing barrier layer during metal CMP
JP2002070867A (ja) * 2000-09-01 2002-03-08 Sankyo Seiki Mfg Co Ltd 軸受部材及びその製造方法、並びに動圧軸受装置
US7012025B2 (en) 2001-01-05 2006-03-14 Applied Materials Inc. Tantalum removal during chemical mechanical polishing
US7008554B2 (en) 2001-07-13 2006-03-07 Applied Materials, Inc. Dual reduced agents for barrier removal in chemical mechanical polishing
US7104869B2 (en) 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
US6821881B2 (en) 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
US6726535B2 (en) * 2002-04-25 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing localized Cu corrosion during CMP
US6555477B1 (en) * 2002-05-22 2003-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing Cu CMP corrosion
KR100479804B1 (ko) * 2002-05-30 2005-03-30 동우 화인켐 주식회사 금속 cmp용 연마 슬러리 조성물
DE10224167B4 (de) * 2002-05-31 2007-01-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
US7037174B2 (en) 2002-10-03 2006-05-02 Applied Materials, Inc. Methods for reducing delamination during chemical mechanical polishing
KR100542738B1 (ko) * 2002-11-18 2006-01-11 삼성전자주식회사 반도체 장치 세정액 및 이를 이용한 반도체 장치 세정방법
US20040140291A1 (en) * 2003-01-20 2004-07-22 Swanson Eric D. Copper etch
TWI264620B (en) * 2003-03-07 2006-10-21 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US7223694B2 (en) * 2003-06-10 2007-05-29 Intel Corporation Method for improving selectivity of electroless metal deposition
US6946397B2 (en) * 2003-11-17 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing process with reduced defects in a copper process
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
US7435712B2 (en) * 2004-02-12 2008-10-14 Air Liquide America, L.P. Alkaline chemistry for post-CMP cleaning
JP2005268664A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
KR20050110470A (ko) * 2004-05-19 2005-11-23 테크노세미켐 주식회사 반도체 기판용 세정액 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
US20050279733A1 (en) * 2004-06-18 2005-12-22 Cabot Microelectronics Corporation CMP composition for improved oxide removal rate
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
WO2007094869A2 (en) * 2005-10-31 2007-08-23 Applied Materials, Inc. Electrochemical method for ecmp polishing pad conditioning
US20070158207A1 (en) * 2006-01-06 2007-07-12 Applied Materials, Inc. Methods for electrochemical processing with pre-biased cells
US20070227902A1 (en) * 2006-03-29 2007-10-04 Applied Materials, Inc. Removal profile tuning by adjusting conditioning sweep profile on a conductive pad
US7829513B2 (en) * 2009-03-12 2010-11-09 Greenology Products, Inc. Organic cleaning composition
US9338896B2 (en) 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards
US8920567B2 (en) 2013-03-06 2014-12-30 International Business Machines Corporation Post metal chemical-mechanical planarization cleaning process
CN105453711A (zh) * 2013-08-16 2016-03-30 乐思股份有限公司 在印刷电路板内的粘合促进
KR102261638B1 (ko) 2013-11-15 2021-06-08 삼성디스플레이 주식회사 세정제 조성물 및 이를 이용한 금속배선 제조방법
KR102658517B1 (ko) 2020-12-18 2024-04-17 가부시끼가이샤 도꾸야마 천이 금속의 반도체의 처리 방법, 및 천이 금속 산화물의 환원제 함유 처리액

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US659282A (en) * 1898-10-29 1900-10-09 Derby Silver Company Shaving mug and brush.
US4169337A (en) 1978-03-30 1979-10-02 Nalco Chemical Company Process for polishing semi-conductor materials
US4588421A (en) 1984-10-15 1986-05-13 Nalco Chemical Company Aqueous silica compositions for polishing silicon wafers
US4752628A (en) 1987-05-15 1988-06-21 Nalco Chemical Company Concentrated lapping slurries
US4867757A (en) 1988-09-09 1989-09-19 Nalco Chemical Company Lapping slurry compositions with improved lap rate
US6110881A (en) * 1990-11-05 2000-08-29 Ekc Technology, Inc. Cleaning solutions including nucleophilic amine compound having reduction and oxidation potentials
US5981454A (en) 1993-06-21 1999-11-09 Ekc Technology, Inc. Post clean treatment composition comprising an organic acid and hydroxylamine
WO1993010277A1 (en) 1991-11-20 1993-05-27 Electrochemicals, Inc. Improved method for bonding copper to a polymeric material
US5264010A (en) 1992-04-27 1993-11-23 Rodel, Inc. Compositions and methods for polishing and planarizing surfaces
JPH06287774A (ja) 1993-04-05 1994-10-11 Metsuku Kk 銅および銅合金の表面処理剤
DE19525521B4 (de) * 1994-07-15 2007-04-26 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Verfahren zum Reinigen von Substraten
US5662769A (en) 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
US5614444A (en) 1995-06-06 1997-03-25 Sematech, Inc. Method of using additives with silica-based slurries to enhance selectivity in metal CMP
US6046110A (en) 1995-06-08 2000-04-04 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing a semiconductor device
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5700383A (en) 1995-12-21 1997-12-23 Intel Corporation Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
US5769689A (en) 1996-02-28 1998-06-23 Rodel, Inc. Compositions and methods for polishing silica, silicates, and silicon nitride
ATE312895T1 (de) * 1996-07-25 2005-12-15 Dupont Air Prod Nanomaterials Zusammensetzung und verfahren zum chemisch- mechanischen polieren
US5932486A (en) 1996-08-16 1999-08-03 Rodel, Inc. Apparatus and methods for recirculating chemical-mechanical polishing of semiconductor wafers
US5738800A (en) 1996-09-27 1998-04-14 Rodel, Inc. Composition and method for polishing a composite of silica and silicon nitride
US5954997A (en) * 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
TW426556B (en) 1997-01-24 2001-03-21 United Microelectronics Corp Method of cleaning slurry remnants left on a chemical-mechanical polish machine
EP0859407A3 (en) 1997-02-13 1998-10-07 Texas Instruments Incorporated Method of fabrication of a copper containing structure in a semiconductor device
US5756398A (en) 1997-03-17 1998-05-26 Rodel, Inc. Composition and method for polishing a composite comprising titanium
JP2001523395A (ja) 1997-04-30 2001-11-20 ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー 半導体ウェーハの上面を平坦化する方法
US6068879A (en) * 1997-08-26 2000-05-30 Lsi Logic Corporation Use of corrosion inhibiting compounds to inhibit corrosion of metal plugs in chemical-mechanical polishing
US6033993A (en) 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
US6593282B1 (en) 1997-10-21 2003-07-15 Lam Research Corporation Cleaning solutions for semiconductor substrates after polishing of copper film
US6165956A (en) 1997-10-21 2000-12-26 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6096652A (en) 1997-11-03 2000-08-01 Motorola, Inc. Method of chemical mechanical planarization using copper coordinating ligands
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6063306A (en) * 1998-06-26 2000-05-16 Cabot Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrate
US20010052351A1 (en) * 1998-09-29 2001-12-20 Brian J. Brown Method for cleaning semiconductor wafer having copper structure formed thereon
US6572453B1 (en) * 1998-09-29 2003-06-03 Applied Materials, Inc. Multi-fluid polishing process
JP2002530861A (ja) 1998-11-18 2002-09-17 ロデール ホールディングス インコーポレイテッド 金属半導体構造体におけるcmp時のディッシング速度を低下させる方法
US6074949A (en) 1998-11-25 2000-06-13 Advanced Micro Devices, Inc. Method of preventing copper dendrite formation and growth
US6083840A (en) * 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6077337A (en) 1998-12-01 2000-06-20 Intel Corporation Chemical-mechanical polishing slurry
WO2000036037A1 (en) 1998-12-17 2000-06-22 Rodel Holdings, Inc. Compositions and methods for polishing semiconductor wafers
WO2000049647A1 (en) 1999-02-18 2000-08-24 Rodel Holdings, Inc. Method for cmp of low dielectric constant polymer layers
US6238592B1 (en) 1999-03-10 2001-05-29 3M Innovative Properties Company Working liquids and methods for modifying structured wafers suited for semiconductor fabrication
US6358847B1 (en) 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
DE19923112A1 (de) * 1999-05-19 2000-11-30 Fraunhofer Ges Forschung Photovoltaisch selbstladendes Speichersystem
US6436302B1 (en) * 1999-08-23 2002-08-20 Applied Materials, Inc. Post CU CMP polishing for reduced defects
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6656842B2 (en) * 1999-09-22 2003-12-02 Applied Materials, Inc. Barrier layer buffing after Cu CMP
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
US6123088A (en) 1999-12-20 2000-09-26 Chartered Semiconducotor Manufacturing Ltd. Method and cleaner composition for stripping copper containing residue layers
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6355075B1 (en) * 2000-02-11 2002-03-12 Fujimi Incorporated Polishing composition
US6797623B2 (en) * 2000-03-09 2004-09-28 Sony Corporation Methods of producing and polishing semiconductor device and polishing apparatus
WO2001077241A2 (en) * 2000-04-05 2001-10-18 Applied Materials, Inc. Composition for metal cmp with low dishing and overpolish insensitivity
US6451697B1 (en) * 2000-04-06 2002-09-17 Applied Materials, Inc. Method for abrasive-free metal CMP in passivation domain
US6653242B1 (en) * 2000-06-30 2003-11-25 Applied Materials, Inc. Solution to metal re-deposition during substrate planarization
US6569349B1 (en) * 2000-10-23 2003-05-27 Applied Materials Inc. Additives to CMP slurry to polish dielectric films
US6524167B1 (en) * 2000-10-27 2003-02-25 Applied Materials, Inc. Method and composition for the selective removal of residual materials and barrier materials during substrate planarization
US6709316B1 (en) * 2000-10-27 2004-03-23 Applied Materials, Inc. Method and apparatus for two-step barrier layer polishing
US6469007B2 (en) * 2000-11-28 2002-10-22 Wyeth Serotonergic agents
US6736952B2 (en) * 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
JP2002254248A (ja) * 2001-02-28 2002-09-10 Sony Corp 電解加工装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020852A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 화학 기계적 연마를 이용하여 반도체 장치를 제조하는 방법
KR101128890B1 (ko) * 2003-12-15 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법

Also Published As

Publication number Publication date
US20010015345A1 (en) 2001-08-23
JP2001230230A (ja) 2001-08-24
US6432826B1 (en) 2002-08-13
TW480661B (en) 2002-03-21
KR100715073B1 (ko) 2007-05-07
US7104267B2 (en) 2006-09-12
SG85736A1 (en) 2002-01-15
EP1104020A1 (en) 2001-05-30

Similar Documents

Publication Publication Date Title
KR100715073B1 (ko) 결함 감소를 위해 평탄화처리된 구리 세정 방법
US6436302B1 (en) Post CU CMP polishing for reduced defects
KR100357806B1 (ko) 화학기계적연마슬러리및연마방법
US6774041B1 (en) Polishing method, metallization fabrication method, method for manufacturing semiconductor device and semiconductor device
US6074949A (en) Method of preventing copper dendrite formation and growth
US6696358B2 (en) Viscous protective overlayers for planarization of integrated circuits
US6451697B1 (en) Method for abrasive-free metal CMP in passivation domain
US6218290B1 (en) Copper dendrite prevention by chemical removal of dielectric
KR100746543B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7811925B1 (en) Capping before barrier-removal IC fabrication method
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
US6207569B1 (en) Prevention of Cu dendrite formation and growth
US6436832B1 (en) Method to reduce polish initiation time in a polish process
JP2003347299A (ja) 半導体集積回路装置の製造方法
KR20010040066A (ko) 화학적 기계연마 이후에 금속층의 부식을 방지하는 방법및 복합 배열
US6319833B1 (en) Chemically preventing copper dendrite formation and growth by spraying
US6177349B1 (en) Preventing Cu dendrite formation and growth
US6162727A (en) Chemical treatment for preventing copper dendrite formation and growth
US6197690B1 (en) Chemically preventing Cu dendrite formation and growth by double sided scrubbing
US6596637B1 (en) Chemically preventing Cu dendrite formation and growth by immersion
JP2006120664A (ja) 半導体装置の製造方法
KR101100703B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2006147653A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee