KR20010043291A - 박막 반도체 장치의 제조 방법 - Google Patents

박막 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20010043291A
KR20010043291A KR1020007012251A KR20007012251A KR20010043291A KR 20010043291 A KR20010043291 A KR 20010043291A KR 1020007012251 A KR1020007012251 A KR 1020007012251A KR 20007012251 A KR20007012251 A KR 20007012251A KR 20010043291 A KR20010043291 A KR 20010043291A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
thin film
manufacturing
semiconductor
Prior art date
Application number
KR1020007012251A
Other languages
English (en)
Other versions
KR100415004B1 (ko
Inventor
미야사카미츠토시
오가와테츠야
토키오카히데타다
사토우유키오
이노우에미츠오
사사가와토모히로
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤, 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010043291A publication Critical patent/KR20010043291A/ko
Application granted granted Critical
Publication of KR100415004B1 publication Critical patent/KR100415004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 상에 형성된 규소를 주체로 하는 결정성 반도체막을 능동층으로서 사용하는 반도체 장치의 제조방법에 있어서, 기판 상에 하지 보호막이 되는 산화규소막을 형성하는 하지 보호막 형성 단계과, 상기 하지 보호막 상에 규소를 주체로 한 반도체막을 형성하는 제 1 단계과, 반도체막에 펄스 레이저광을 조사하는 제 2 단계으 로 이루어지고, 펄스 레이저광의 파장이 370nm 이상 710nm 이하로 한다. 이로써, 저온 프로세스를 사용하여, 고성능의 박막 반도체 장치를 용이하게 또한 안정적으로 제조할 수 있다.

Description

박막 반도체 장치의 제조 방법{Method for producing thin film semiconductor device}
다결정 규소 박막 트랜지스터(p-Si TFT)로 대표되는 박막 반도체 장치를 범용 글래스 기판을 사용할 수 있는 600℃ 정도 이하, 혹은 비정질 규소 박막 트랜지스터(a-Si TFT)의 제조 온도와 같은 정도의 425℃ 정도 이하의 저온에서 제조하는 경우, 종래 이하와 같은 제조방법이 취해지고 있었다. 우선 기판 상에 반도체막으로 이루어진 비정질 규소막을 50nm 정도의 두께로 저압 화학 기상 퇴적법(LPCVD 법)으로 퇴적한다. 다음에 상기의 비정질막에 XeCl 엑시머 레이저(파장 308nm)를 조사하여 다결정 규소막(p-Si 막)으로 한다. XeCl 엑시머 레이저광의 비정질 규소와 다결정 규소 중에서의 흡수 계수는 각각 0.139nm-1과 0.141nm-1로 크기 때문에, 반도체막에 입사한 레이저광의 9할은 표면으로부터 15nm 이내로 흡수된다. 또한, 비정질 규소에서의 흡수 계수의 쪽이 다결정 규소에서의 흡수 계수보다도 7% 정도 작게 되어 있다. 그 후, 게이트 절연막으로 이루어진 산화규소막을 화학 기상 퇴적법(CVD 법)이나 물리 기상 퇴적법(PVD 법)으로 형성한다. 다음에 탄탈등으로 게이트 전극을 작성하여, 금속(게이트 전극)-산화막(게이트 절연막)-반도체(다결정 규소막)로 이루어지는 전계 효과 트랜지스터(MOS-FET)를 구성시킨다. 최후에 층간 절연막을 이들 막 상에 퇴적하여, 컨택트 홀을 개공 한 후에 금속 박막으로 배선을 실시하여, 박막 반도체 장치가 완성한다.
그러나 이들 종래의 박막 반도체 장치의 제조방법에서는, 엑시머 레이저광의 에너지 밀도 제어가 곤란하며, 약간의 에너지 밀도의 변동에 의해서도 반도체막질이 동일 기판내에 있어서 조차 큰 불균일를 보이고 있었다. 또한, 막두께나 수소함유량에 따라서 결정되는 임계치보다도 조사 에너지 밀도가 약간 크게 이루어진 것일지라도 반도체막에는 심한 손상을 생기고, 반도체 특성이나 제품 제조 비율의 현저한 저하를 초래하고 있었다. 이러한 것으로 인해 기판 내에서 균질의 다결정 반도체막을 얻기 위해서는, 레이저광의 에너지 밀도를 최적치보다도 상당히 낮게 설정할 필요가 있으며, 그로 인해 양호한 다결정 박막을 얻기 위해서는 에너지 밀도의 부족을 부정하지 않을 수 없었다. 또한, 최적의 에너지 밀도로 레이저 조사를 실시하여도, 다결정막을 구성하는 결정 입자를 크게하는 것이 곤란하며, 막 중에 많은 결함을 잔류시키고 있는 것이 실상이었다. 이러한 사실을 감안하여, 종래의 제조방법으로 p-Si TFT 등의 박막 반도체 장치를 안정적으로 제조하기 위해서는, 완성한 박막 반도체 장치의 전기 특성을 희생시키지 않을 수 없는 과제를 갖고 있었다.
그래서 본 발명은 상술의 여러 사정을 감안하여, 그의 목적으로 하는 점은 600℃ 정도 이하, 이상적으로는 425℃ 정도 이하의 저온 공정에서 우량의 박막 반도체 장치를 안정적으로 제조하는 방법을 제공하는 것에 있다.
본 발명은 액티브 매트릭스 액정 표시 장치 등에 적응되는 박막 반도체 장치의 제조방법에 관한 것이다.
도 1은 광의 파장과 반도체에 있어서의 흡수 계수와의 관계를 설명한 도면.
도 2는 반도체막 두께와 막중에서의 광강도와의 관계를 설명한 도면.
도 3은 본원 발명의 원리를 설명한 도면.
도 4는 본원 발명의 범위를 설명하는 파장과 반도체막 두께와의 관계도.
도 5는 본원 발명의 일례의 에너지 밀도와 체적 성분과의 관계도.
도 6은 레이저광의 조사형상을 설명한 도면.
도 7은 본원 발명의 레이저광의 조사형상을 설명한 도면.
도 8은 본원 발명의 레이저광의 조사형상을 설명한 도면.
도 9는 본원 발명의 제조 단계를 설명한 도면.
도 10 내지 도 16은 본원 발명의 효과를 설명한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
101은 기판. 102는 하지 보호막.
103은 반도체막의 섬. 104는 산화규소막.
105는 게이트 전극. 106은 불순물 이온.
107은 소스·드레인 영역. 108은 채널형성 영역.
109는 층간 절연막. 110은 배선.
본 발명의 개요를 설명한 후, 본 발명 및 상기의 기초 원리와 작용을 상세히 설명한다.
본 발명은 기판 상에 형성된 규소(Si)를 주체로 하는 결정성 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조방법에 있어서, 기판 상에 하지 보호막으로 이루어지는 산화규소막을 형성하는 하지 보호막(underlevel protection layer) 형성 단계과, 상기의 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성하는 제 1 단계과, 반도체막에 펄스 레이저광을 조사하는 제 2 단계를 포함하며; 상기의 펄스 레이저광이 다결정 규소에 있어서의 흡수 계수보다도 비정질 규소에 있어서의 흡수 계수의 쪽이 큰 것을 상기의 특징으로 한다. 또한, 본 발명은 펄스 레이저광의 다결정 규소 중에서의 흡수 계수(μpSi)가 10-3nm-1이상 10-2nm-1인 것을 상기의 특징으로 한다. 그 때에 반도체막의 막두께를 d(nm)로 하면, 막두께(d)와 앞의 흡수 계수(μpSi)는
0.105·μpSi -1＜d＜0.693·μpSi -1
과의 관계식을 만족하고 있는 것이 바람직하다. 보다 이상적으로는,
0.405·μpSi -1＜d＜0.693·μpSi -1
과의 관계식을 만족하고 있는 것이다. 본 발명을 액정 표시 장치 등에 적응하기 위해서는, 기판이 가시광에 대하여 투명인 것이 요망된다. 또한, 응용의 여하에 관계없이, 기판이 펄스 레이저광에 대하여 대략 투명한 것이 요망된다. 대략 투명인 것이란, 펄스 레이저광의 기판에 있어서의 흡수 계수가 다결정 규소에 있어서의 흡수 계수의 10 분의 1 정도 이하인 것을 의미하며, 구체적으로는 기판에 있어서의 흡수 계수(μSub)가 10-4nm-1정도 이하이다. 통상적으로, 앞의 반도체막의 형성은 화학 기상 퇴적법(CVD 법)에 의한 퇴적 공정을 포함하고 있다. 화학 기상 퇴적법 중에서도 특히 저압 화학 기상 퇴적법(LPCVD 법)이 적합하고 있고, 또한 고진공형 저압 화학 기상 퇴적 장치로 반도체막이 퇴적되는 것이 이상적이라고 할 수 있다. 고진공형 저압 화학 기상 퇴적 장치란, 전형적으로는 반도체막 퇴적 직전의 배경 진공 도가 5×10-7Torr 이하로 이루어져 있는 것을 가리킨다. 펄스 레이저광은 고체 발광 소자로서 형성되는 것이 바람직하며, 특히 펄스 레이저광이 펄스 발진을 행하는 Nd : YAG 레이저광의 제 2 고조파(YAG2ω라고 약칭한다)인 경우가 가장 우수하다. YAG2ω 레이저광을 규소를 주체로 한 반도체막에 조사하는 경우, 반도체막의 두께는 25nm 정도 이상 165nm 정도 이하가 바람직하며, 이상적으로는 25nm 정도 이상 95nm 정도 이하이다.
제 2 단계에서 레이저광을 조사했을 때의 펄스 레이저광의 반도체막 상에서의 조사 영역은 폭(W)(μm)이고, 길이(L)(mm)의 선형상 내지는 대략 장방형이다. 조사 영역내에서는 펄스 레이저광의 조사 에너지 밀도는 길이 방향으로 대략 사다리꼴 모양으로 분포하고 있다. 한편, 폭방향의 조사 에너지 밀도는 대락 사다리꼴 모양 내지는 대락 가우스 함수적으로 분포하고 있는 것이 바람직하다. 조사 영역의 길이(L)에 대한 폭(W)의 비(L/W)는 100 이상인 것이 바람직하며, 이상적으로는 1000 이상이라고 할 수 있다. 펄스 레이저광의 폭방향에 있어서의 조사 에너지 밀도의 최대 구배치는 3mJ·cm-2·μm-1이상인 것이 바람직하다. 이러한 특징을 갖는 조사 영역을 각 조사마다 폭방향으로 어긋나게 행함으로써 기판 전면의 레이저 조사를 완료시킨다. 이 때에 반도체막 상의 임의의 일점이 10회 정도 이상 80회 정도 이하의 펄스 레이저광을 받도록 제 2 단계를 행하는 것이 바람직하다.
본 발명은 글래스의 왜점 온도가 550℃ 정도 내지 650℃ 정도와 같은 저내열성 글래스 기판, 혹은 고내열성 플라스틱 기판 등의 각종 투명 기판 상에 형성된 결정성의 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조방법에 관한 것으로, 기판 상에 하지 보호막으로 이루어지는 산화규소막을 형성하는 하지 보호막 형성 단계과, 상기의 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성하는 제 1 단계과, 이와 같이 형성된 반도체막에 펄스 레이저광을 조사하는 제 2 단계를 포함한다.
본원 발명을 액정 표시 장치에 적응할 때에는 기판은 가시광에 대하여 투명인 것이 바람직하며, 그 이외에 적응될 때에도 기판은 적어도 펄스 레이저광에 대하여 대략 투명인 것이 요망된다. 구체적으로는 펄스 레이저광에 대한 기판의 흡수 계수가, 규소에 대한 흡수 계수의 10 분의 1 정도 이하인 것이 바람직한 조건으로 된다. 이것은 본원 발명이 펄스 레이저광의 반도체막 중에서의 투과율을 엄격하게 조정하는 기술을 채용하고 있기 때문에, 기판에 있어서의 레이저광의 흡수 계수가 반도체막에 있어서의 흡수 계수에 대하여 충분히 작지 않으면, 기판에 레이저광에 의한 손상이 생기게 되기 때문이다. 후술하는 바와 같이 고품질의 결정성 반도체막을 얻기 위해서는 펄스 레이저광의 강도나 파장, 반도체막의 두께 등을 최적화하지 않으면 않되고, 그것에는 기판이 펄스 레이저광에 대하여 대략 투명이 않니면 안된다. 실제, 기판에 있어서의 펄스 레이저광의 흡수 계수가 반도체막에 있어서의 흡수 계수의 10분의 1 정도 이하이면, 기판내에서 레이저광을 흡수하는 층의 두께는 반도체막 두께의 10배 정도 이상이 된다. 이와 같이 하여 기판에서 광이 흡수되는 체적이 증대하므로, 그에 따라서 열용량도 증가하고, 기판의 온도 상승을 비교적 억제하는 것이 가능하게 되는 것이다. 바꾸어 말하면 기판이나 박막 반도체 장치에 손상을 주지 않고 우량의 박막 반도체 장치를 작성하기 위해서는, 상술한 광학 특성 조건을 기판이 만족하고 있는 것이 불가결하다고 말할 수 있다.
제 2 단계에서 조사되는 펄스 레이저광의 파장(λ)은 370nm 이상 710nm 이하이고, 이와 같은 파장을 갖는 광은 다결정 규소에 있어서의 흡수 계수보다도 비정질 규소에 있어서의 흡수 계수의 쪽이 큰 것으로의 특징을 나타낸다. 또한 그러한 펄스 레이저광 중에서도, 레이저광의 다결정 규소 중에서의 흡수 계수(μpSi)가 10-3nm-1이상 10-2nm-1이하인 경우가 보다 바람직하다. 펄스 레이저광의 반도체막 상에 있어서의 조사 에너지 밀도는 적어도 반도체막의 일부를 용융시키는 데 충분한 강도가 않니면 안된다.
제 1 단계에서는 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성한다. 반도체막으로서는 규소막(Si)이나 규소게르마늄막(SixGe1-x: 0＜x＜1)로 대표되는 반도체 물질이 사용되고, 규소를 그의 주구성 원소(규소 원자 구성비가 80% 정도 이상)로 한다. 기판은 액정 표시 장치에 사용되는 투명 무알칼리 글래스, 혹 은 플라스틱이나 세라믹 등의 절연성 기판이 사용되는 것이 통상적이지만, 기판의 내열성(글래스 기판의 경우는 변형점 온도)이 550℃ 정도 이상이면, 그의 종류에 구애되지 않는다. 이들 기판의 표면에는 반도체막에 대한 하지 보호막으로서, 산화규소막이 100nm 정도 내지 10μm 정도 퇴적되어 있다. 하지 보호막으로서의 산화규소막은 단지 반도체막과 기판과의 전기적 절연성을 갖거나, 혹은 기판이 함유하는 불순물의 반도체막에의 확산 혼입을 방지할 뿐만 아니라, 하지 산화막과 결정성 반도체막과의 계면을 양질의 것으로 한다. 본원 발명에서는, 박막 반도체 장치의 반도체막은 10nm 정도 내지 200nm 정도의 두께를 가지며, 반도체막의 막두께 방향 전역에 걸쳐 에너지 밴드가 절곡되어 있는 경우(SOI의 완전 공핍화 모델에 상당한다)가 주된 대상이 된다. 그와 같은 상황하에서는 게이트 절연막과 반도체막과의 계면과 함께, 하지 보호막과 반도체막과의 계면도 전기 전도에 무시할 수 없는 관여를 미친다. 산화규소막은 반도체막과 계면을 이룰 때에 계면 포획 준위를 가장 저감할 수 있는 물질이기때문에, 하지 보호막으로서 적합한 이유이다. 반도체막은 상기의 하지 보호막 상에 형성된다. 따라서 하지 보호막으로서는 반도체막과의 계면에 1012cm-2정도 이하의 계면 준위를 갖는 산화규소막의 사용이 본원에서는 요망된다. 또한 본 발명에서는, 종래 기술에 비교하여 반도체막의 하부도 고온으로 가열되는 경향이 강하기 때문에, 기판으로부터의 불순물 확산이 생기기 쉽다. 이것을 방지하고, 고순도의 반도체막을 사용하여 우량하게 되는 박막 반도체 장치를 본원발명으로 작성하기 위해서는, 밀도가 높은 조밀한 산화규소막을 하지 보호막으로서 사용하는 것이 불가결하다. 이러한 산화규소막은, 액온이 25±5℃에서 농도가 1.6±0.2%의 비화수소(HF)산 수용액에 있어서의 에칭 속도가 1.5nm/s 이하가 되는 것이다. 통상, 하지 보호막은 플라즈마 화학 기상 퇴적법(PECVD 법)이나 저압 화학 기상 퇴적법(LPCVD 법), 스퍼터법과 같은 기상 퇴적법으로형성된다. 이들 중에서도 특히 본원 발명에 적합한 하지 보호막을 작성하기 위해서는, PECVD 법 중에서도 전자 사이클로트론 공명 PECVD법(ECR-PECVD 법)이나 헤리콘 PECVD법, 리모트 PECVD 법을 이용하는 것이 바람직하다. 또한, 공업용 주파수(13.56 MHz)나 그의 정수배의 주파수를 사용한 범용의 PECVD 법으로써 본원 발명에 적합한 산화규소막을 얻기 위해서는, 원료 물질로서 TEOS(Si-(O-CH2CH3)4)와 산소(O2)를 사용하고, 산소 유량을 TEOS 유량의 5배 이상으로 설정하여 산화규소막을 퇴적하면 된다. 혹은 원료 물질로서 모노실란(SiH4)과 아산화질소(N2O)를 사용하여, 희석 기체로서 헬륨(He) 내지는 아르곤(Ar)과 같은 희가스를 사용하여, 총기체 유량 중의 희가스의 비율을 90% 정도 이상(즉 총기체 유량 중의 원료 물질의 비율을 10% 정도 미만)으로서 산화규소막을 퇴적하면 된다. 그 때에 기판 온도는 280℃ 이상인 것이 요망된다. 기판이 고순도의 석영으로 이루어졌을 때에는 하지 보호막과 석영 기판이겸용되는 것도 가능하지만, 표면 상태를 항상 일정하게 하여 반도체막 품질의 변동을 최소로 하기 위해서는, 상술의 방법으로 하지 보호막을 형성하는 것이 바람직하다.
하지 보호막 상에 비절질 상태 또는 다결정 상태에 있는 반도체막이 화학 기상 퇴적법(CVD 법)으로, 바람직하게는 고차 실란(SinH2n+ 2: n=2 , 3, 4)을 원료 기체의 일종으로서 사용하여, 퇴적형성된다. 반도체막 퇴적에는 플라즈마 화학 기상 퇴적법(PECVD 법)이나 저압 화학 기상 퇴적법(LPCVD 법), 상압 화학 기상 퇴적법(APCVD 법), 스퍼터법과 같은 각종 기상 퇴적법이 가능하지만, 고순도의 반도체막이 용이하게 퇴적된다고 하는 입장에서는, 그 중에서도 특히 저압 화학 기상 퇴적법(LPCVD 법)이 알맞고 있다. 저압 화학 기상 퇴적법은 고진공형 저압 화학 기상 퇴적 장치로써 행하여진다. 이러한 반도체막의 순도를 높이는 것과, 불순물에 기인하는 결정핵의 발생을 최소로하여, 본원 발명에서 최종적으로 얻어지는 결정성 반도체막을 고순도이며 또한 큰 결정 입자로 구성되도록 하기 위해서이다. 특히 본원 발명에서는, 제 2 단계에서 반도체막을 두께 방향에서 비교적 균일하게 가열하여 가로방향에의 결정 성장을 촉진시키기므로, 불순물에 기인하는 결정핵의 발생을 최소로 하면, 큰 결정 입자로 이루어지는 다결정 반도체 박막을 용이하게 얻는 것이 가능해진다. 고진공형이란 반도체막 퇴적 직전의 성막실에 있어서의 배경 진공도가 5×10-7Torr 정도 이하로 할 수 있는 장치이다. 이러한 고진공형 저압 화학 기상 퇴적 장치는 간단히 성막실의 기밀성이 우수할 뿐만 아니라, 성막실에 있어서의 배기 속도가 100 sccm/mTorr(불활성 가스를 100sccm 성막실에 흘리었을 때에 얻어지는 평형 압력이 1mTorr로 이루어지는 배기 속도) 정도 이상의 배기 능력을 갖고 있는 것이 또한 요망된다. 이러한 고배기 능력을 갖는 장치에서는 1시간 정도로의 비교적 단시간으로, 기판 등으로부터의 탈가스 유량을 충분히 저감시키고, 생산성을 높게 유지하는 한편, 고순도 반도체 박막의 퇴적을 가능하게 하기 때문이다.
비정질 규소막로 대표되는 규소를 주체로 하는 반도체막은 고차 실란(SinH2n+2: n은 2이상의 정수)을 원료 기체의 일종으로서 퇴적되는 것이 바람직하다. 가격이나 안전성을 고려하면 고차 실란으로서는 디실란(Si2H6)이 가장 적합하다. 디실란을 저압 화학 기상 퇴적법에 적응하면, 425℃ 정도 이하의 저온에서 고순도의 비정질 규소막을 0.5nm/min 정도 이상으로의 비교적 빠른 퇴적 속도로 얻을 수 있다. 본원 발명에 적합한 양질의 비정질 반도체막을 얻기 위해서는, 퇴적 온도와 퇴적 속도의 제어가 중요하게 된다. 퇴적 온도는 430℃ 정도 이하이며, 또한 퇴적 속도가 0.6nm/min 이상으로 이루어지도록 디실란 유량이나 성막시의 압력을 정할 필요가 있다.
기판 면적이 2000cm2정도 이상인 대형 기판을 사용하는 경우에는, LPCVD 법의 사용이 곤란하게 변한다. 이러한 상황하에서는, 플라즈마 박스형 PECVD 장치로 반도체막을 퇴적한다. 플라즈마 박스형의 PECVD 장치는, 플라즈마 처리를 행하는 성막실이 그것보다도 큰 별도의 진공실내에 설치되어 있으므로, 성막실내의 배경 진공도를 1×10-6Torr 정도 이하로 할 수 있다. 배경 진공도는 고진공형 LPCVD 장치에 떨어지지만, 반도체막의 퇴적 속도를 3nm/min 이상으로 크게 할 수 있으므로, 결과로서 불순물에 기인하는 결정핵의 발생을 최소로 하는 고순도의 반도체막이 얻어진다. PECVD 법을 본원 발명에 적응하기 위해서는, 성막실내의 배경 진공도를 1×10-6Torr 정도 이하로서, 또한 반도체막의 퇴적 속도를 3nm/min 이상이 되는 조건에서 반도체막을 퇴적한다. 비정질막 퇴적시의 기판 온도는 250℃ 정도 내지 450℃ 정도 사이이다. 250℃ 정도 보다도 온도가 높으면 비정질막 중에 함유되는 수소량을 8% 정도 이하로 저감할 수 있으며, 제 2 단계의 결정화를 안정적으로 행하는 것이 가능하게 된다. 450℃ 정도 보다도 낮으면 비정질막을 구성하는 비정질 입자가 크게 이루어지며, 상기의 비정질막을 결정화하였을 때에 얻어지는 다결정막을 구성하는 결정 입자도 크게 할 수 있다. 이상적으로는 300℃ 정도 내지 400℃ 정도의 사이이다. 제 2 단계에 있어서의 레이저 결정화를 안정적으로 진행시키기 위해서는 비정질 반도체막 내의 수소량을 바람직하게는 규소에 대하여 5% 정도 미만으로 한다. 이와 같이 수소 함유량이 적은 규소막은 퇴적 속도를 25nm/min 이하로 하면 성막될 수 있다. PECVD 법을 적응하는 경우에는 원료 기체로서 디실란 이 외에 모노실란을 사용할 수도 있다.
이와 같이 하여 비정질 반도체막 또는 다결정 반도체막이 얻어진 후에, 제 2 단계으로서 이들 반도체막에 펄스 레이저광을 조사하여 비정질 반도체막의 결정화, 내지는 다결정 반도체막의 재결정화를 진행시킨다. 레이저광으로서는 연속 발진의 것도 사용 가능하지만, 펄스 발진의 레이저광의 사용이 보다 바람직하다. 그것은 후술하는 바와 같이, 본원 발명은 결정의 횡성장을 촉진하고, 그 경우에는 연속 발진보다는, 일회의 조사마다 적당한 거리를 이동할 수 있는 펄스 발진의 쪽이 큰 결정 입자로 이루어지는 다결정 반도체 박막이 확실하게 얻기 쉽기 때문이다. 반도체막에 레이저광을 조사했을 때에는 파장(λ)이 370nm 이상 710nm 이하의 펄스 레이저광을 사용한다. 이들 광의 비정질 규소 중 및 다결정 규소 중에서의 흡수 계수를 도 1에 도시한다. 도 1의 횡축은 광의 파장이고, 세로축이 흡수 계수이다. 파선(Amorphous Silicon)이 비정질 규소를 나타내며, 실선(Polysilicon)은 다결정 규소을 나타내고 있다. 도 1에서 알 수 있듯이, 370nm 내지 710nm의 파장 영역에서는 광의 흡수 계수는 다결정 규소 중보다도 비정질 규소 중에서의 쪽이 크게 된다. 바꾸어 말하면 광의 다결정 규소에 있어서의 흡수 계수보다도 비정질 규소에 있어서의 흡수 계수의 쪽이 크게 되도록 펄스 레이저 광을 반도체막에 조사한다. 예를 들면 파장이 대략 532nm인 Nd 도프 YAG 레이저광의 제 2 고조파(YAG2ω 광으로 약기한다)의 비정질 규소에서의 흡수 계수(μaSi)와 다결정 규소에서의 흡수 계수(μpSi)는 각각,
μaSi(YAG2ω)= 0.01723nm-1
μpSi(YAG2ω)= 0.00426nm-1
과, 비정질 규소에서의 흡수 계수의 쪽이 다결정 규소에서의 흡수 계수보다도 4배 남짓 크게 이루어져 있다. 다결정막은 미시적으로는 결정 성분과 비정질 성분으로 구성되어 있다. 결정 성분이란, 결정 입자내에서 적층 결함 등의 결함이 대단히 적은 부위로, 대략 단결정 상태에 있는 개소라고 할 수 있다. 한편, 비정질 성분이란 결정 입자계나 결정 입자 내의 결함부 등의 구조 질서에 혼란이 보이는 부위로, 소위 비정질 상태에 있는 개소라고 말 할 수 있다. 레이저광을 조사하여 결정화를 진행시키는 것의 용융 결정화에서는, 비용융부가 냉각 고화 과정시에 있어서의 결정 성장의 핵으로 된다. 높은 구조 질서를 갖는 결정 성분이 결정 성장핵이 되면, 상기 처리로부터 성장하는 결정은 역시 높은 구조 질서를 갖는 양질의 결정화막으로 된다. 이것에 반해, 구조 질서의 혼란된 부위의 결정 성장핵이 되면, 적층 결함 등이 냉각 고화 과정시에 그곳으로부터 성장하므로, 최종적으로 얻어지는 결정화막은 결함 등을 포함한 저품질의 것으로 변한다. 따라서 우량의 결정화막을 얻기 위해서는, 다결정막 중의 결정 성분을 용융시키지 않고 이것을 결정 성장의 핵으로 하고, 비정질 성분을 우선적으로 용융시키면 바람직하게 된다. 본원 발명에서는, 조사 레이저광의 비정질 규소에 있어서의 흡수 계수가 다결정 규소에 있어서의 흡수 계수보다도 크기 때문에, 비정질 성분이 결정 성분에 비해 우선적으로 가열된다. 구체적으로는 결정 입자계나 결함부가 용이하게 용융하고, 대략 단결정 상태에 있는 양질의 결정 성분이 결정 성장핵이 되는 것으로, 결함부나 비대칭 결합쌍 등이 대폭 저감하고, 입계도 구조 질서의 높은 대응립계가 지배적으로 된다. 상기의 것은 반도체막의 전기 특성으로 보면, 에너지 밴드도에 있어서의 금제대(禁制帶) 중앙부 부근의 포획 준위 밀도를 크게 감소시키는 것의 효과를 가져온다. 또한, 그러한 반도체막을 박막 반도체 장치의 능동층(소스 영역이나 드레인 영역, 채널형성 영역)에 사용하면, 오프 전류치가 작고, 급준의 임계치하 특성을 나타내며(서브스레숄드 스윙이 작고), 임계치 전압의 낮은 트랜지스터를 얻게 된다. 종래 기술에서 이러한 우수한 박막 반도체 장치가 여간해서 제조할 수 없었던 것은, 용융 결정화에 적합한 파장을 갖는 레이저광을 사용하지 않고, 결정 성분도 비정질 성분도 함께 용융시켰던 것이 원인의 하나라고 말할 수 있을 것이다. 여기에 기술된 본원 발명의 원리가 가장 효과적으로 작용하는 것은, 다결정 규소에서의 흡수 계수의 비정질 규소에서의 흡수 계수에 대한 비(μpSi/μaSi)가 클 때이다. 도 1을 보면, 광의 파장이 450nm 정도 내지 650nm 정도일 때에 상기의 비가 크게 됨을 알 수 있다. 따라서 본원 발명의 제 2 단계에서 조사하는 펄스 레이저광의 가장 바람직한 파장은 450nm 정도 이상 650nm 정도 이하라고 말할 수 있다. 파장이 450nm의 광의 다결정 규소 중에서의 흡수 계수(μpSi)는 1.127×10-2nm-1이고, 파장이 650nm의 광의 다결정 규소 중에서의 흡수 계수(μpSi)는 8.9×10-4nm-1이다. 따라서 파장이 450nm 정도 이상 650nm 정도 이하의 펄스 레이저광을 조사하는 것의 제 2 단계은, 펄스 레이저광으로서 다결정 규소 중에서의 흡수 계수(μpSi)가 대강 10-3nm-1 이상 10-2nm-1이하가 되는 것을 사용하는 것으로 된다.
양질의 다결정 반도체막을 얻기 위해서는 레이저광의 발진 안정성이 가장 중요한 것으로, 펄스 레이저광은 고체 발광 소자로 형성되는 것이 바람직하다(본원에서는 이것을 고체 레이저라고 약칭한다). 종래의 엑시머 가스 레이저에서는, 레이저 발진실내에서의 크세논(Xe)이나 염소(Cl) 등의 가스의 불균일성이나, 가스 자체의 열화 혹은 할로겐에 의한 발진실 내의 부식 등에 기인하여, 발진 강도의 불균일가 5% 정도이며, 또한 발진각의 불균일도 5% 정도 확인되었다. 발진각의 불균일는 조사 영역 면적의 불균일를 가져오는 것으로, 결과로서 반도체막 표면에서의 에너지 밀도(단위 면적당의 에너지 치)는 총계로 10% 이상이나 변동하고 있고, 이것이 우량하게 되는 박막 반도체 장치를 제조하는 데에 있어서의 하나의 저해 요인으로 되고 있었다. 또한, 레이저 발진의 장기 안정성에도 결여되어, 박막 반도체 장치의 로트간변동을 가져오고 있었다. 이에 반해 고체 레이저에는 그러한 문제가 존재할 수 없음으로 인해, 레이저 발진은 극히 안정하며, 반도체막 표면에서의 에너지 밀도의 변동(평균치에 대한 표준 편차의 비)를 5% 정도 미만으로 할 수 있는 것이다. 본원 발명을 보다 효과적으로 실용하기 위해서는, 이와같이 반도체막 표면에서의 레이저 에너지 밀도의 변동이 5% 정도 미만이 되는 고체 레이저의 사용이 요망된다. 또한, 고체 레이저의 사용은 박막 반도체 장치 제조시에 있어서의 로트간 변동을 최소화한다고 하는 효과나, 종래 빈번하게 행하여지고 있던 번잡한 가스 교환 작업으로부터 박막 반도체 장치의 제조를 해방하여, 이로써 박막 반도체 장치를 제조할 때의 생산성의 향상이나 저가격화를 유도하는 것의 효과를 갖는다. 앞의 파장이나 흡수 계수의 요청과 고체 레이저의 요청을 동시에 만조할 수 있는 것이 네오듐(Nd)을 산화이트륨(Y2O3)과 산화알루미늄(Al2O3)과의 복산화물에 첨가한 네오듐 첨가의 이트륨알루미늄가네트(Nd: YAG) 레이저광의 제 2 고조파(YAG2ω광, 파장 532nm)이다. 따라서, 본원 발명의 제 2 단계에서는 반도체막 표면에 있어서의 에너지 밀도의 변동이 5% 정도 미만의 YAG2ω 광을 반도체막에 조사하는 것이 가장 적합하다.
그런데, 반도체막 중에서는 광은 흡수되고, 입사광은 지수 함수적으로 그의 강도를 감쇠시킨다. 현재, 입사광 강도를 I(0)로 하고, 규소를 주체로 한 다결정 반도체막 중에서의 표면으로부터의 거리를 x(nm), 장소(x)에서의 강도를 I(x)로 하면, 이들 간에는 흡수 계수(μpSi)를 사용하여 다음 관계가 성립한다.
I(x)/I(0)= exp(-μpSi·x) (식 1)
흡수 계수(μpSi)가 10-3nm-1의 경우와 10-2nm-1의 경우, 및 본원 발명의 펄스 레이저광으로서 가장 우수한 Nd: YAG 레이저광의 제 2 고조파(YAG2ω 광)의 경우와, 종래 기술의 XeCl 엑시머 레이저광의 경우로 식 1의 관계를 도 2에 도시한다. 규소막이 효율적으로 가열되기 위해서는 입사광의 적어도 10% 정도는 반도체막에 의해 흡수될 필요가 있으므로, 도 2 중에는 그의 조건이 되는 0.9의 위치에 옆점선이 그어져 있다. 또한, 광의 강도는 그의 진규소에 가해지는 열량을 의미하며, 그러므로 도 2는 레이저광 조사시에 있어서의 규소막 중에서의 온도 분포도 나타내고 있는 것이 된다. 출원인들의 연구에 의하면, 종래의 엑시머 레이저 조사로 반도체막의 표면이 심하게 손상을 입는 한편, 그의 하부에서는 저품질의 반도체층이 남아, 이로 인해 우량하게 되는 다결정 반도체막을 얻을 수 없는 이유는, 표면과 하부와의 사이에 존재하는 큰 온도차에 유래한다. 표면에서의 손상이 생기지 않고, 또한 반도체막의 두께 방향에서 대략 전체가 비교적 균일하게 용융하는 것은, 반도체막 하부에 있어서의 광의 강도가 입사광 강도의 절반 정도 이상일 때이다. 상기의 조건을 만족할 때에는 표면과 하부와의 온도차는 작아진다. 그래서 도 2에는 광의 강도가 표면의 절반이 되는 0.5의 위치에도 옆점선이 그어져 있다. 따라서 규소를 주체로 한 반도체막이 효과적으로 가열되며, 또한 반도체막에 손상이 생기지 않고 막두께 전체에서 양호한 결정화가 진행되는 조건은, 도 2에서 0.9의 옆점선과 0.5의 옆점선에 삽입된 영역이 된다. 종래 기술의 XeCl 엑시머 레이저광은 입사광의 대부분이 반도체막 표면에서 흡수되므로, 레이저 결정화에 적합한 반도체막 두께는 1nm 내지 4nm로 한정되어 있음을 알 수 있다. 이에 반해 본원 발명의 조건에서는 넓은 막두께 범위에서 양호한 결정화가 행하여지게 된다.
레이저광을 사용한 용융 결정화에서는, 어느 레이저광을 사용하더라도, 온도구배에 따라서 결정은 성장한다. 한편, 박막 반도체 장치에서 이용되는 반도체막의 두께는, 통상적으로 30nm 정도 내지 100nm 정도이다. 앞에서도 기술한 바와 같이, 종래의 XeCl 엑시머 레이저광에 의한 결정화에서는 반도체막 표면의 4nm 정도 이내에서 대부분의 광이 흡수되며, 표면 근방만이 가열되는 것에 기인하여, 반도체막내에서는 상하방향에 급준의 온도 구배가 생긴다(도 3의 (a-1)). 이 때문에 결정은 반도체막의 하부로부터 표면을 향해서 성장하고, 레이저 조사 후에 얻어지는 다결정막은 작은 결정 입자로 구성되는 경향이 강했다(도 3의 (a-2))(이와 같이 종래 기술에서는 아래에서 위를 향해 작은 결정 입자가 많이 성장하고 있던 것으로, 반도체막 중의 불순물에 기인하는 결정핵의 존재는 그다지 중요한 문제가 아니었다). 이에 반해 본원 발명에서는, 용융 결정화에 가장 적합한 흡수 계수를 갖는 레이저광을 조사하는 것으로, 반도체막이 막두께 방향에서 균일하게 가열된다. 그의 결과, 레이저 조사 영역의 단부에 있어서는, 온도 구배가 가로방향에 생기고(도 3의 (b-1)), 결정은 상하 방향보다도 오히려 가로방향으로 쉽게 성장하게 된다. 즉, 조사 영역의 단부에는 큰 결정 입자가 성장하게 된다(도 3의 (b-2)). 조사 영역내의 단부 이외의 장소에서도 상하방향의 온도차가 작기 때문에, 반도체막 하부에서의 결정 핵 발생 확률이 종래보다도 현저하게 저감하여, 평균적으로는 다결정 반도체막을 구성하는 결정 입자는 종래보다도 커진다. 가로방향에의 결정 성장이 촉진되는 것은 표면과 하부와의 광강도가 그다지 변하지 않을 때도, 실험에 의하면 반도체막 하부에 있어서의 광 강도가 입사광 강도의 3 분의 1 정도 이상이 되는 경우이다. 그래서 도 2에는 횡성장이 쉽게 생기게 되는 조건의 0.667의 위치에도 옆점선이 그려져 있다. 따라 규소를 주체로 한 반도체막이 효과적으로 가열되며, 또한 횡성장이 생겨 큰 결정 입자로 이루어진 다결정 반도체막이 형성되는 조건은, 도 2에서 0.9의 옆점선과 0.667의 옆점선에 삽입된 영역이 된다. 물론, 결정 입자를 크게하기 위해서는 상기에 기술된 온도 구배 외에 불순물에 의거한 결정핵을 억제하지 않으면 안되므로, 하지 보호막이나 제 1 단계에서의 반도체막 형성 등에도 상술의 배려가 요청된다.
도 2를 보면, 흡수 계수가 10-3nm-1이상 10-2nm-1이하일지라도 모든 반도체막 두께로 우량하게 되는 다결정막이 얻어지는 것이 아님을 알 수 있다. 예를 들면 YAG2ω 광(흡수 계수(μpSi)= 4.26×10-3nm-1)에서는 규소막이 효과적으로 가열되는 것은 반도체막의 두께가 25nm 정도 이상일 때이며, 표면에서의 손상이 없이 막두께전체가 대략 용융하는 것은 반도체막의 두께가 165nm 정도 이하일 때이다. 또한, 횡성장이 생겨 결정 입자가 커지는 것은 반도체막 두께가 95nm 정도 이하일 때이다. 따라서, YAG2ω 레이저광을 규소를 주체로 한 반도체막에 조사했을 때에 바람직한 반도체막의 두께는 25nm 정도 이상 165nm 정도 이하이고, 이상적으로는 25nm 정도 이상 95nm 정도 이하가 된다. 이와 같이 사용하는 레이저광의 다결정 규소 중에서의 파장이나 흡수 계수에 따라서 최적 반도체막 두께는 달라진다. 구체적으로는 규소막이 효과적으로 가열되며, 또한 표면 손상 없이 막두께 전체가 대략 용융하는 것은, 식 1에서 x를 반도체막의 두께(d)로서, I(d)/I(0)가 0.5와 0.9와의 사이에 있는 조건에 상당한다.
0.5＜I(d)/I(0)＜0.9 (식 2)
상기의 식 2를 식 1을 사용하여 d에 관해서 풀면,
0.105·μpSi -1＜d＜0.693·μpSi -1(식 3)
과의 관계식이 얻어진다. 마찬가지로, 규소막이 효과적으로 가열되며, 또한 횡성장이 생겨 결정 입자가 커지는 것은 I(d)/I(0)이 0.667와 0.9와의 사이에 있을 때이므로,
0.405·μpSi -1＜d＜0.693·μpSi -1(식 4)
과의 관계식이 얻어진다. 반도체막의 두께(d)와, 상기의 반도체막에 조사하는 펄스 레이저광의 다결정 규소 중에서의 흡수 계수(μpSi)가, 상술의 식 3 내지 식 4를 만족하고 있는 때에는 반드시 우량하게 되는 다결정 반도체 박막이 얻어지고, 이로써 우수한 박막 반도체 장치가 제조되는 것이다.
상술의 식 3 및 식 4의 관계를, 도 1에 도시한 광의 파장과 흡수 계수와의 관계를 고려하여, 파장과 규소를 주체로 한 반도체 박막의 두께와의 관계에 다시 그린 것이 도 4이다. 도 4의 삼각표시보다 위의 영역에서 반도체 박막은 가열되고, 둥근표시보다 아래의 영역에는 표면 손상이 생기지 않고 반도체막의 두께 방향에서 전체가 비교적 균일하게 용융하는 조사 에너지 밀도가 존재할 수 있다. 또한, 사각표시보다 아래의 영역에서는 상하의 온도차가 작아지므로, 결정의 가로방향에의 성장이 촉진된다. 도 4에서는 또한 둥근표시나 사각표시, 삼각표시를 각각 직선으로 근사하고 있다. 이들 근사 직선을 사용하면, 조사 레이저광의 파장(λ)이 440nm 이상 710nm 이하의 경우, 파장(λ)과 막두께(d)가
9.8×10αL2(λ-440)＜d＜53×10αH2(λ-440)(식 5)
단지, αL2= 4.9×10-3nm-1
αH2= 5.4×10-3nm-1
와의 관계식을 만족하고 있으면, 규소를 주체로 한 반도체 박막은 효율적으로 가열되며, 또한 표면에 손상이 생기지 않게 반도체막의 두께 방향에서 박막의 대략 전체를 용융시킬 수 있게 된다. 예를 들면 레이저광으로서 YAG2ω 광을 사용하는 경우, 파장이 532nm이므로, 상기의 조건을 만족하는 반도체 막 두께는 28nm 내지 166nm가 된다. 또한, 막두께(d)와 파장(λ)이
9.8×10αL2(λ-440)＜d＜32×10αM2(λ-440)(식 6)
단지, αL2= 4.9×10-3nm-1
αM2= 5.2×10-3nm-1
와의 관계식을 만족하고 있으면, 규소를 주체로 한 반도체 박막은 효율적으로 가열되며, 또한 결정의 가로방향에의 성장도 촉진되므로 보다 바람직하다. YAG2ω 광을 레이저광으로서 사용하는 것이면, 반도체막 두께가 28nm 내지 96nm일 때에 상기의 조건은 만족된다.
마찬가지로 조사 레이저광의 파장(λ)이 370nm 이상 440nm의 경우에는, 파장(λ)과 막두께(d)가
2.4×10αL1(λ-370)＜d＜11.2×10αH1(λ-370)(식 7)
단지, αL1= 8.7×10-3nm-1
αH1= 9.6×10-3nm-1
와의 관계식을 만족하고 있으면, 규소를 주체로 한 반도체 박막은 효율적으로 가열되며, 또한 표면에 손상이 생기지 않게 반도체막의 두께 방향에서 박막의 대략 전체를 용융시킬 수 있게 된다. 파장(λ)과 막두께(d)가
2.4×10αL1(λ-370)＜d＜6.0×10αM1(λ-370)(식 8)
단지, αL1= 8.7×10-3nm-1
αM1= 1.04×10-2nm-1
와의 관계식을 만족하고 있으면, 규소를 주체로 한 반도체 박막은 효율적으로 가열되며, 또한 결정의 가로방향에의 성장도 촉진되므로 보다 바람직하다.
우량하게 되는 결정성 반도체 박막을 얻기 위해서는 펄스 레이저광의 반도체막 상에 있어서의 조사 에너지 밀도의 제어도 중요하게 된다. 환언하면 우수한 박막 반도체 장치를 제조하기 위해서는 조사 에너지 밀도를 적절한 범위내에 제어하지 않으면 안된다. 우선 용융 결정화를 진행시키기 위해서는, 피조사 반도체막의 적어도 일부가 용융하는 데 충분한 강도를 펄스 레이저광은 갖고 있지 않으면 안된다. 이것이 반도체막 상에 있어서의 펄스 레이저광 조사 에너지 밀도의 적절한 범위의 최하한치(통상은 최표면이 용융하는 조사 에너지 밀도가 상기의 값에 상당하므로, 본원 명세서에서는 이것을 표면 용융 에너지 밀도(ESM)로 약칭한다)이다. 또한 실험에 의하면, 펄스 레이저광의 에너지 밀도가 피조사 반도체막의 두께 방향에 있어서의 체적 성분의 3 분의 2 이상을 용융시켰을 때에 대단히 양질의 결정성 반도체막이 얻어지고, 그로 인해 그와 같은 결정성 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치는 우수한 전기 특성을 나타내어지게 된다. 이것은 본원 발명의 펄스 레이저광이 비정질 성분 등의 구조 질서가 흐트러진 부위로부터 우선적으로 용융시키고, 동시에 고품질의 결정 성분을 선택적으로 남기고, 또한 박막의 두께 방향에서 대략 균일하게 용융을 진행시키기 위해, 3 분의 2 정도 이상을 용융시킬 수 있는 단계를 몇회나 되풀이함으로써 적은 조사 회수로도 용이하게 양질의 결정화막이 얻어지기 때문이다. 따라서 보다 바람직한 하한치는 반도체막의 두께 방향에 있어서의 체적 성분의 3 분의 2 정도 이상을 용융시키는 조사 에너지 밀도(상기의 조사 에너지 밀도를 본원 명세서에서는 2/3 용융 에너지 밀도(E2/3)로 약칭한다)이다.
적절한 조사 에너지 밀도에는 상한치도 존재한다. 반도체막 표면에서의 레이저광의 에너지 밀도가 지나치게 높으면, 반도체 박막은 소실되어버리므로, 에너지 밀도는 소실(Abrasion)을 야기하는 값보다도 당연히 작지 않으면 안된다(소실이 생기는 조사 에너지 밀도를 본원 명세서에서는 소실 에너지 밀도(EAb)로 약칭한다). 상기의 값이 최상한치가 된다. 또한, 전면적인 소실이 생기지 않더라도, 반도체막의 두께 방향의 전체가 완전히 용융하게 되면(상기의 조사 에너지 밀도를 본원 명세서에서는 완전 용융 에너지 밀도(ECM)로 약칭한다), 부분적인 소실이 쉽게 발생하게 된다. 이것은 박막 반도체 장치를 작성하였을 때의 결함을 유기하여 제품 비율을 내리는 요인으로 될 수 있는 것으로, 당연히 바람직하지 못하다. 또한 반도체막의 두께 방향 전체가 완전 용융하면, 막중에서 결정핵이 폭발적으로 발생하여, 그로인해 레이저 조사 후에 얻어지는 결정화막은 미세한 결정 입자로 구성되어지게 된다. 그렇게 되면 박막 반도체 장치의 전기 특성도 우수하지 않은 것으로 변한다. 따라서, 고수율로써 우량의 박막 반도체 장치를 제조하기 위해서는, 반도체막 표면에서의 펄스 레이저광의 에너지 밀도는 반도체막의 두께 방향의 전체가 완전히 용융하는 값(ECM)보다도 낮은 것이 요망된다. 이것이 적절한 조사 에너지 밀도에 대한 바람직한 상한치가 된다.
결국, 파장(λ)이 370nm 이상 710nm 이하의 펄스 발진하는 고체 레이저광을 식 5 내지 식 8의 관계를 만족하는 두께를 갖는 규소를 주체로 한 반도체막에 조사하여 박막 반도체 장치를 작성하는 경우, 고체 레이저광의 반도체막 상에 있어서의 바람직한 조사 에너지 밀도는 표면 용융 에너지 밀도(ESM)이상 소실 에너지 밀도(EAb)이하로 된다. 보다 바람직하게는 표면 용융 에너지 밀도(ESM) 이상 완전 용융 에너지 밀도(ECM) 이하, 혹은 2/3 용융 에너지 밀도(E2/3) 이상 소실 에너지 밀도(EAb)이하, 이상적으로는 2/3 용융 에너지 밀도(E2/3) 이상 완전 용융 에너지 밀도(ECM) 이하라고 말할 수 있다. 구체적으로 고체 펄스 레이저광이 Nd: YAG 레이저광의 제 2 고조파로, 투명 기판 상에 형성된 규소를 주체로 하는 반도체막의 두께가 28nm 정도 내지 96nm 정도인 경우의, 반도체막 표면에 있어서의 YAG2ω 펄스 레이저광의 조사 에너지 밀도(x 축)과 피조사 반도체막의 용융하는 체적 성분(y 축)과의 관계를 도 5에 도시한다. 도 5로부터 알 수 있듯이, 그와 같은 조건하에서는
ESM= 100mJcm-2
ECM= 850mJcm-2
EAb= 1500mJcm-2
이므로, 피조사 반도체막의 두께 방향에 있어서의 체적 성분의 3 분의 2가 용융하는 조사 에너지 밀도는
E2/3= 600mJcm-2
가 된다. 따라서, YAG2ω 광의 반도체막 상에 있어서의 바람직한 조사 에너지 밀도는 100mJcm-2정도 이상 1500mJcm-2정도 이하이고, 보다 바람직하게는 100mJcm-2정도 이상 850mJcm-2정도 이하, 혹은 600mJcm-2정도 이상 1500mJcm-2정도 이하, 이상적으로는 600mJcm-2정도 이상 850mJcm-2정도 이하라고 말할 수 있다.
상술의 가로방향에의 결정 성장을 촉진하고, 또한 이것을 반도체 장치에서 유효하게 이용하기 위해서는, 지금까지 기술한 조건 외에 펄스 레이저광의 반도체막 표면에 있어서의 조사 영역의 형상의 제어도 중요하게 된다. 예를 들면 조사 영역이 도 6의 (a)에 도시한 바와 같이 원형으로, 원의 중심으로부터 외측을 향해서 레이저광 강도가 감소하고 있는 경우(도 6의 (b))를 생각할 수 있다. 이 때 결정은 온도가 낮은 외측 가장자리로부터 고온의 중심을 향해서 성장하므로, 각 결정 입자는 성장함에 따라서 서로 충돌하여, 결국 큰 결정 입자는 형성될 수 없다. 추가로 반도체 장치의 액티브 영역의 방향(FET이면 소스·채널·드레인의 방향, 바이폴라 트랜지스터이면 에미터·베이스·컬렉터의 방향)을 어느것으로 취하더라도, 액티브 영역 내에는 반드시 많은 결정 입자계가 출현하게 되며, 그러한 조사 영역 형상으로 레이저 조사를 행하여 박막 반도체 장치를 작성하더라도, 결코 우수한 반도체 장치로는 될 수 없다. 이에 반해 본원 발명에서는 조사 영역을 폭(W)(μm)으로, 길이(L)(mm)의 선형상 내지는 대략 직사각형으로 한다(도 7의 (a)). 조사 영역 내의 길이 방향에 있어서의 단면(도 7의 (a)에 대한 A-A′단면)에서의 레이저광 조사 에너지 밀도는 조사 영역의 단부(도 7의 (b), ± L/2 부근)를 제외하고 대략 한결같이 분포하고 있다(도 7의 (b)). 구체적으로는 길이 방향의 좌우 각각의 단부 5%를 제외한, 중앙부 90% 이내에서의 에너지 밀도의 변동(평균치에 대한 표준 편차의 비)는 5% 정도 미만으로 되어 있다. 한편, 조사 영역내의 폭방향에 있어서의 단면(도 7의 (a), B-B′단면)에서의 레이저광 조사 에너지 밀도는 대략 사다리꼴 모양을 이루거나(도 8의 (a)),혹은 대략 가우스 함수형을 이룬다(도 8의 (b)). 폭방향 단면이 대략 가우스 함수형이란, 폭방향의 레이저광 강도(도 8의 (b))가 실제로 가우스 함수로 근사될 수 있는 분포형상만으로 이루어지지 않고, 그의 강도가 중심(도 8의 (b)에 있어서의 0점)으로부터 미분 가능한 함수로 단부 영역(도 8의 (b)에 있어서의 ± W/2부근)과 원활하게 감소하고 있는 분포형상도 포함한다. 폭방향 단면이 대략 사다리꼴 모양(도 8의 (a))인 경우, 에너지 밀도 분포의 변동이 5% 정도 미만이 되는 중앙 평탄 영역의 비율은 30% 정도 내지 90% 정도가 바람직하고, 따라서 상하 각각의 단부 영역(도 8의 (a), ±W/2 부근)은 5% 정도 내지 35% 정도가 된다. 예를 들면 폭(W)= 100μm인 경우, 중앙 평탄 영역은 30μm 정도 내지 90μm 정도이고, 상하 각각의 단부 영역은 5μm 정도 내지 35μm 정도가 요망된다.
본원 발명의 요점은 결정핵이나 레이저광의 제어를 통하여 반도체막의 용융결정화시에 횡성장을 촉진시키는 것으로 판단된다. 횡성장을 촉진시키기 위해서는, 레이저 광원의 선택이나 그것에 알맞는 반도체막 두께의 결정과 같은 막두께 방향의 결정 성장 억제 이 외에, 막의 수평방향에의 성장 제어도 중요하게 된다. 구체적으로는 선형상 내지는 장방형의 레이저광 조사 영역의 길이(조사 길이로 약칭한다)(L)에 대한 폭(조사폭이라고 약칭한다)(W)의 비(L/W)와 조사 영역의 주사 방법을 최적화시킴으로써, 소망의 방향으로의 결정 성장이 가능하게 변한다. 우선 조사 길이(L)에 대한 조사폭(W)의 비(L/W)를 100 정도 이상으로 한다. 상기 비(L/W)가 100 정도 이상이면, 각 조사시에 온도 구배는 조사 영역의 길이 방향에는 거의 생기지 않고, 주로 폭방향(도 7의 (a), B-B′방향)에 생기게 된다. 그 결과, 결정은 조사 영역의 폭방향으로 일차원적인 횡성장을 나타내기 때문이다. 조사폭(W)은 5μm 정도 내지 500μm 정도가 요망되기 때문에, 생산성을 고려하면 이상적으로는 비(L/W)는 1000 정도 이상이 요망된다. 이어서 그와 같은 형상의 조사 영역을 각 조사마다 폭방향으로 어긋나게 하여 가고, 기판 전면의 주사를 행한다. 각 조사마다 결정은 조사 폭방향으로 성장하여 가므로, 조사 영역을 폭방향으로 어긋나게하여 가면 몇개의 결정 입자가 폭방향으로 연결되는 것도 가능해진다. 그러한 조사방법을 채용함으로써 다결정 반도체막을 구성하는 결정 입자는 평균적으로 조사 영역의 폭방향(도 7의 (a), B-B′방향)으로 커진다. 따라서 박막 반도체 장치의 액티브 영역의 방향(MOSFET이면 소스·드레인 방향, 바이폴라 트랜지스터이면 에미터·콜렉터 방향)을 조사 폭방향으로 취함으로써, 액티브 영역내(MOSFET의 채널 형성 영역내, 또는 바이폴라 트랜지스터의 에미터·베이스 접합 영역과 베이스 영역, 및 베이스·컬렉터 접합 영역)에 결정 입계가 존재하지 않는, 혹은 가령 결정 입계가 존재하여도 그의 수가 근소하다고 하는 우수한 박막 반도체 장치가 실현되는 것이다.
레이저 조사 영역을 기판 상에서 주사했을 때에 각 조사마다 조사 영역을 어긋나게 하는 량(이것을 어긋남량이라고 약칭한다)은, 일회의 조사로 성장하는 결정의 크기(이것을 결정 성장 사이즈라고 약칭한다)이하로 하는 것이 바람직하다. 이상적인 어긋남량은 결정 성장 사이즈의 반정도 이하이다. 이와 같이 함으로써 각 조사마다 결정이 연결될 확률이 현저히 증대하여, 조사 영역의 폭방향에의 결정 입작 직경이 커지기 때문이다. 레이저 광원으로서 YAG2ω 광을 이용한 경우, 결정 성장 사이즈는 통상적으로 1μm 정도 내지 3μm 정도이다. 따라서 어긋남량이 3μm 정도 이하이면 결정이 연결될 가능성이 생기고, 2μm 정도 이하이면 그 확률은 보다 증대한다. 결정 성장 사이즈는 항상 3μm 정도로 결정되어 있는 것이 아니라, 그것은 어떤 확률 함수에 따라서 분포한다. 결정 성장 사이즈는 큰 값을 갖는 것도 있으면, 마찬가지로 작은 값도 가질 수 있다. 결정 성장 사이즈가 1μm 정도로 작은 값일지라도 결정 입자를 확실하기 위해서는, 바꾸어 말하면 대부분의 모든 결정 성장 사이즈의 값에 대하여도 결정 입자를 확실하게 연결하기 위해서는, 어긋남량을 1μm 정도 이하로 한다. 이상적으로는 0.5μm 정도 이하이다. 어긋남량이 0.1μm 정도 이하로 되면, YAG2ω 광을 20kHz의 고주파로 펄스 발진하여도 주사 속도는 2mm/sec 정도 이하로 지연되어버린다. 500mm와 같은 대형 기판을 처리하기 위해서는, 생성을 고려하면 주사 속도를 2mm/sec 정도 이하로 느리게 하는 것은 현실적이지 않다. 따라서 어긋남량의 하한치는 0.1μm 정도라고 말할 수 있다. 결정을 연결하는 것보다도 생산성을 우선시키면, 어긋남량의 상한치는 대충 25μm이다.
우수한 박막 반도체 장치를 작성하기 위해서는 반도체막 상의 임의의 일점을 조사하는 펄스 레이저광의 조사 회수(조사 회수라고 약칭한다)도 최적화할 필요가 있다. 조사 회수가 10회 정도 미만이면 다결정 반도체막 중의 결함을 효율적으로 저감할 수 없다. 반대로 80회 정도 이상이면 기상으로부터 반도체막에의 불순물 혼입이나 반도체막 표면의 조도의 증대 등을 가져오게 된다. 특히 조사 회수가 200회 정도 이상되면 표면이 대단히 거칠어지고, 그러한 막을 이용하여 박막 반도체 장치를 작성하여도 게이트 리크 등에 의해 반도체 장치는 전혀 기능하지 않는다. 결정성 반도체막 중의 결함을 효율적으로 저감하며, 또한 반도체막의 표면을 평활하게 유지하여 우량하게 되는 박막 반도체 장치를 제조하기 위해서는, 조사 회수가 10회 정도 이상 80회 정도 이하가 되도록 레이저 조사 영역을 기판 상에서 주사한다. 우수한 반도체 장치를 확실하게 제조하기 위해서는, 조사 회수가 20회 정도 이상 60회 정도 이하가 되도록 펄스 레이저광을 주사한다.
어긋남량과 조사 회수에 최적치가 존재하므로, 이들 값에 의해 최적의 조사폭(W)이 결정된다. 조사폭(W)은 어긋남량과 조사 회수와의 곱이다. 어긋남량을 x(μm)로, 조사 회수를 n회로 나타내었을 때, 조사폭(W)(μm)은,
W(μm)= x(μm)×n (식 9)
이다. 폭방향의 레이저 에너지 밀도 분포의 여하게 관계없이 조사폭(W)은 레이저 에너지 밀도의 강도가 최대치의 절반이 되는 점의 폭(Full Width Half Maximum: FWHM)에 상당한다. 어긋남량의 바람직한 범위의 최하한이 0.1μm 정도이고, 조사 회수의 바람직한 최소치가 10회 정도이기 때문에, 바람직한 최소 조사폭은 1μm 정도가 된다. 반대로 어긋남량의 최대치가 25μm 정도이고 조사 회수의 최대치가 80회 정도이기 때문에, 바람직한 최대 조사폭은 2000μm 정도라고 말할 수 있다. 보다 바람직한 조사폭으로서는, 어긋남량이 0.5μm 정도이고 조사 회수가 10회 정도일 때의 5μm 정도에서 어긋남량이 3μm 정도이고 조사 회수가 80회 정도일 때의 240μm 정도의 사이이다. 어긋남량이 1μm 정도이고 조사 회수가 20회 정도일 때의, 혹은 어긋남량이 0.5μm이고 조사 회수가 40회 정도일 때의 20μm 정도에서, 어긋남량이 2μm정도이고 조사 회수가 60회 정도일 때의 120μm 정도의 사이가 이상적인 조사폭이라고 말할 수 있다.
그러한 조건하에서의 바람직한 발신 주파수는 주사 속도가 2mm/sec 정도 이상이 되는 값이다. 펄스 레이저광의 발신 주파수 f(Hz)와 주사 속도 V(mm/sec)와의 관계는 앞서의 어긋남량 x(μm)을 사용하여,
v(mm/sec)= x(μm)×10-3×f(Hz) (식 10)
로 표현되기 때문에, 바람직한 발신 주파수 f(Hz)는
f＞2×103/x (식 11)
이다. 어긋남량의 바람직한 범위가 0.1μm 정도 이상 25μm 정도 이하이었기 때문에, 식 11에서 발신 주파수의 바람직한 범위는 0.08kHz 정도 이상 20kHz 정도 이하가 된다. 보다 바람직하게는 0.67 kHz 정도 이상 20kHz 정도 이하, 이상적으로는 1kHz 정도 이상 20kHz 정도 이하라고 말할 수 있다. 식 9과 식 11에서 발신 주파수 f(Hz)와 조사 회수 n(회), 및 조사폭(W)(μm)과의 사이에는
f＞2×103×n/x (식 12)
과의 관계가 발견된다. 즉, 발신 주파수와 조사 회수, 및 조사폭을 식 12의 조건을 만족하도록 설정하여 펄스 레이저광을 반도체막에 조사하면, 높은 생산성으로써 우수한 품질의 박막 반도체 장치가 제조된다.
반도체막의 용융 결정화 시에 결정 입자의 폭방향에의 일차원적인 횡성장을 촉진시키는 또하나의 중요한 요소는, 조사 영역의 폭방향에 있어서의 레이저 에너지 밀도의 구배(에너지 밀도 구배라고 약칭한다)이다. 용융 결정화시의 결정 성장속도 u(x)는 반도체막의 온도 구배 dT(x)/dx에 비례한다.
u(x)= k·dT(x)/dx (식 13)
단지 여기에서 k는 속도 정수이고, T(x)는 반도체막 상의 임의의 점(x)에 있어서의 반도체막의 온도이다. 반도체막의 용융 시간을 tm으로 나타내면, 결정 성장 사이즈(Lc)는 결정 성장 속도와 용융 시간(tm)과의 곱으로 나타낸다.
Lc=u×Lc= k·dT/dx·tm (식 14)
속도 정수(k)는 일정하고 용융 시간도 대략 일정하기 때문에, 결정 성장 사이즈는 반도체막의 온도 구배에 비례하게 된다. 한편, 반도체막의 온도는 조사 펄스 레이저광의 에너지 밀도에 비례하기 때문에, 결국, 결정 성장 사이즈(Lc)는 에너지 밀도 구배 dE/dx에 비례한다.
Lc∝dE/dx (식 15)
결정 성장 사이즈를 크게하기 위해서는 에너지 밀도 구배를 크게하면 되는 것이다. 출원인 들이 행한 실험 결과에 의하면, YAG2ω 광을 펄스 레이저광으로서 사용하여 글래스 기판 상의 반도체막을 용융 결정화시킨 경우, 에너지 밀도 구배의 최대치가 3mJ·cm-2·μm-1정도 내지 3.0mJ·cm-2·μm-1정도 이상 4.0mJ·cm-2·μm-1정도일 때에 조사 폭방향에의 결정 성장 사이즈는 1μm 이상이 되었다. 또한, 에너지 밀도 구배의 최대치가 10mJ·cm-2·μm-1정도 이상 20 J·cm-2·μm-1정도일 때에는 조사폭 방향에의 결정 성장 사이즈는 2μm 정도 이상으로 증대하였다. 또한 에너지 밀도 구배의 최대치가 30mJ·cm-2·μm-1정도 일때에는 조사 폭방향에의 결정 성장 사이즈는 3μm 정도가 되었다. 따라서 양질의 결정성 반도체막을 얻어 우량하게 되는 박막 반도체 장치를 제조하기 위해서는 에너지 밀도 구배의 최대치를 3mJ·cm-2·μm-1정도 이상으로 하는 것이 바람직하고, 10mJ·cm-2·μm-1정도 내지 20J·cm-2·μm-1정도의 사이이면 보다 바람직하고, 이상적으로는 30mJ·cm-2·μm-1정도 이상이다.
본원 발명에 의하면 소망의 방향에의 일차원적인 결정 성장을 실현하기 위해서는, 조사 레이저광의 파장이나 흡수 계수, 또한 반도체막의 두께나 순도 등을 최적화하여 두께 방향에의 결정 성장을 억제하고, 게다가 선형상 내지는 대략 장방형을 한 조사 영역의 형상을 갖추어 길이 방향에의 결정 성장을 억제하고, 또한 폭방향에의 에너지 밀도 구배를 최적화하여 폭방향에만 선택적으로 결정을 성장시킨다. 이러한 상황으로하고 나서 조사 영역을 각 조사마다 조사 영역의 폭방향으로 적당량 어긋나게 주사하면, 주사 방향으로 결정은 연결되어 간다. 그렇게 하여 조사폭 방향에 대한 결정 입자 길이가 증대하며, 또한 결정내 결함도 적고, 표면도 평활이며, 더구나 순도도 높은 것의 우수한 결정성 반도체 박막이 얻어진다. 박막 반도체 장치의 능동층의 방향을 조사 영역의 주사 방향과 평행하게 하면, 능동층내를 횡단하는 결정 입자 계수가 현저하게 저감되고, 이로써 대단히 우량의 박막 반도체 장치를 용이하게 제조되기에 이르른다.
이상 상술한 바와 같이, 종래 저품질에서 불균일도 크던 결정성 반도체막을, 본원 발명에서는 성막 방법이나 결정화 단계를 연구함으로써, 균일로 고품질의 결정성 반도체막으로 하는 것이 가능하다. 이것에 의해 박막 트랜지스터로 대표되는 박막 반도체 장치의 전기 특성을 현저하게 향상시키고, 동시에 박막 반도체 장치를 저전압으로 동작시키며, 또한 그러한 박막 반도체 장치를 안정적으로 제조할 수 있다는 것의 현저한 효과가 인정된다.
첨부의 도면을 참조하면서, 본 발명의 실시예를 설명한다.
(실시예 1)
도 9(a) 내지 (d)는 MOS형 전계 효과 트랜지스터를 형성하는 박막 반도체 장치의 제조단계를 단면으로 도시한 도이다. 본 실시예 1에서는 기판(101)으로서 글래스의 왜점 온도가 650℃의 무알칼리 글래스를 사용하였다. 그런데 이것 이외의 기판이어도, 박막 반도체 장치 제조 단계 중의 최고 온도에 견딜 수 있는 것이라면, 그의 종류나 크기는 물론 문제되지 않는다. 우선 기판(101)상에 하지 보호막(102)으로 이루어지는 산화규소막을 퇴적한다. 기판이 세라믹 기판 등으로 반도체막에 있어서 바람직하지 않은 불순물을 포함하고 있는 경우, 산화규소막 퇴적전에 산화탄탈막이나 질화규소막 등의 제 1 하지 보호막을 퇴적하여도 된다. 본 실시예 1에서는 기판(101)상에 플라즈마 화학 기상 퇴적법(PECVD 법)으로 산화규소막을 200nm 정도 퇴적하여, 하지 보호막(102)으로 하였다. 산화규소막은 ECR-PECVD에서 이하의 퇴적 조건으로 퇴적되었다.
모노실란(SiH4) 유량···60 sccm
산소(O2)유량···100 sccm
압력···2.40 mTorr
마이크로파(2.45GHz)출력···2250W
인가 자장···875가우스
기판 온도···100℃
성막시간···40초
상기의 산화막의, 액온이 25℃에서 농도가 1.67%의 비화수소산 수용액에 있어서의 에칭 속도는 0.5nm/s이었다.
그와 같이 형성된 하지 보호막 상에, 제 1 단계으로서 진성 비정질 규소막을 고진공형 LPCVD 장치에서 50nm 정도의 막두께로 퇴적하였다. 고진공형 LPCVD 장치는 핫·웰형으로 용적이 184.51이고, 기판 삽입 후의 퇴적 가능 영역의 총면적은 대략 44000cm2이다. 성막실에 있어서의 최대 배기 속도는 120sccm/mTorr이다. 퇴적 온도는 425℃에서, 반도체막 퇴적전에는 상기의 온도에서 1시간 15분 동안에 걸쳐서 기판의 가열 건조 처리가 실시되었다. 건조 열 처리 중에, 기판이 설치된 성막실에는 순도가 99.9999% 이상의 헬륨(He)을 200(sccm)과 순도가 99.9999% 이상의 수소(H2)를 100(sccm)도입하고, 성막실의 압력은 대략 2.5 mTorr로 유지되었다. 건조 처리가 종료하고, 반도체막 퇴적 직전의 성막실 배경 진공도는, 425℃에 있어서의 온도 평형 조건에서 2.5×10-7Torr이었다. 비정질 규소막 퇴적시에는 성막실에 순도 99.99% 이상의 디실란(Si2H6)을 200sccm의 유량으로 공급하고, 퇴적 압력은 대충 1.1Torr로 유지되었다. 상기의 조건하에서 규소막의 퇴적 속도는 0.77nm/min이다.
다음에 제 2 단계으로서 제 1 단계에서 얻어진 진성 비정질 규소막에 펄스 발진하는 Nd: YAG 레이저광의 제 2 고조파를 조사하여 용융 결정화를 행하였다. 펄스 레이저광의 시간 반치 폭은 대략 60ns이고, 발신 주파수는 200Hz이었다. 레이저광은 폭방향에 대하여 대략 가우스형이고, 조사폭이 270μm이고 조사 길이가 5 mm의 선형상으로 집광되었다. 폭방향에 대한 에너지 밀도 구배의 최대치는 3.72mJ·cm-2·μm-1이었다. 상기의 선형상의 광을 각 조사마다 2.5%씩 폭방향으로 어긋나게하여, 기판 상을 주사하였다. 어긋남량은 6.75μm가 되고, 반도체막 상의 임의의 일점은 대략 40회의 레이저 조사를 받고 있다. 레이저광의 조사 에너지 밀도는 750mJ·cm-2이다. 반도체막 표면에 있어서의 조사 에너지 밀도의 평균치에 대한 변동은 약 4%이었다. 본 실시예 1에서 사용한 YAG2ω 레이저광에서는 50nm의 반도체막의 최표면만을 용융시키는 에너지 밀도는 100mJ·cm-2정도이고, 완전 용융시키는 에너지 밀도는 850mJ·cm-2정도 이었기 때문에, 반도체막의 약 87%가 용융한 것으로 된다. 그렇게 하여 얻어진 결정성 규소막을 패터닝 가공하여 반도체막의 섬(103)을 형성하였다. 트랜지스터의 소스 드레인 방향과 YAG2ω 레이저광의 주사방향은 대략 평행이었다(도 9의 (a)).
다음에 패터닝 가공된 반도체막의 섬(103)을 덥도록 산화규소막(104)을 ECR-PECVD법으로 형성하였다. 상기의 산화규소막은 반도체 장치의 게이트 절연막으로서 기능한다. 게이트 절연막으로 이루어진 산화규소막 퇴적 조건은 퇴적 시간이 24초로 단축된 것을 제외하고, 하지 보호막의 산화규소막의 퇴적 조건과 동일하다. 단지, 산화규소막 퇴적 직전에는 ECR-PECVD 장치내에서 기판에 산소 플라즈마를 조사하여, 반도체의 표면에 저온 플라즈마 산화막을 형성하였다. 플라즈마 산화 조건은 다음과 같다.
산소(O2)유량···100 sccm
압력···1.85 mTorr
마이크로파(2.45GHz)출력···2000W
인가 자장···875 가우스
기판 온도···100℃
처리 시간···24초
플라즈마 산화에 의해 대충 3.5nm의 산화막이 반도체 표면에 형성되어 있다. 산소 플라즈마 조사가 종료한 후, 진공을 유지한 진연속으로 산화막을 퇴적하였다. 따라서 게이트 절연막으로 이루어진 산화규소막은 플라즈마 산화막과 기상 퇴적막의 양자로 이루어지고, 그의 막두께는 122nm이었다. 이와 같이 하여 게이트 절연막 퇴적이 완료하였다(도 9의 (b)).
계속해서 금속 박막에 의해 게이트 전극(105)을 스퍼터법으로 형성한다. 스퍼터시의 기판 온도는 150℃이었다. 본 실시예 1에서는 750nm의 막두께를 갖는 α 구조의 탄탈(Ta)로 게이트 전극을 작성하고, 상기 게이트 전극의 시트 저항은 0.8Ω/□이었다. 다음에 게이트 전극을 마스크로하여, 도너 또는 억셉터가 되는 불순물 이온(106)을 투입하고, 소스·드레인 영역(107)과 채널 형성 영역(108)을 게이트 전극에 대하여 자기정합적으로 작성한다. 본 실시예 1에서는 CMOS 반도체 장치를 제작하였다. NMOS 트랜지스터를 제작할 때에는 PMOS 트랜지스터부를 알루미늄(Al) 박막으로 덮은 후에, 불순물 원소로서 수소 중에 5%의 농도로 희석된 포스핀(PH3)을 선택하여, 가속 전압 80kV에서 수소를 포함한 총 이온을 7×1015cm-2의 농도로 NMOS 트랜지스터의 소스·드레인 영역에 투입하였다. 반대로 PMOS 트랜지스터를 제작할 때에는 NMOS 트랜지스터부를 알루미늄(Al) 박막으로 덮은 후에, 불순물 원소로서 수소 중에 5%의 농도로 희석된 디보란(B2H6)을 선택하여, 가속 전압 80kV에서 수소를 포함한 총 이온을 5×1015cm-2의 농도로 PMOS 트랜지스터의 소스·드레인 영역에 투입하였다(도 9의 (c)). 이온 투입했을 때의 기판 온도는 300℃이다.
다음에 PECVD법으로 TEOS(Si-(OCH2CH3)4)와 산소를 원료 기체로하여, 기판 온도 300℃에서 층간 절연막(109)을 퇴적하였다. 층간 절연막은 이산화규소막으로 이루어지고, 그의 막두께는 대충 500nm이었다. 층간 절연막 퇴적 후, 층간 절연막의 어닐링과 소스·드레인 영역에 첨가된 불순물 원소의 활성화를 겸하여, 질소 분위기하 350℃에서 2시간의 열처리를 실시하였었다. 마직막으로 컨택트 홀을 개공하여, 스퍼터법으로 기판 온도를 180℃에서 알루미늄을 퇴적하고, 배선(110)을 작성하여 박막 반도체 장치가 완성하였다(도 9의 (d)).
이렇게 하여 작성한 박막 반도체 장치의 전달 특성을 측정하였다. 측정한 반도체 장치의 채널 형성 영역의 길이 및 폭은 각각 10μm이고, 측정은 실온에서 행하여졌다. 4개의 NMOS 트랜지스터의 Vds=8V에 있어서의 포화 영역에서 구한 평균의 이동도는 117cm2·V-1·s-1이고, 평균의 임계치 전압은 3.41V, 평균의 서브스레숄드·스윙은 0.260V, 임계치 전압과 플래트 밴드 전압에서 구한 평균의 억셉터형 포획 준위 밀도는 2.05×1016cm-3이었다. 또한, 4개의 PMOS 트랜지스터의 Vds=-8V에 있어서의 포화 영역에서 구한 평균 이동도는 62cm2·V-1·s-1이고, 평균 임계치 전압은 -0.81V, 평균의 서브스레숄드·스윙은 0.368V, 임계치 전압과 플랫 밴드 전압에서 구한 평균의 도너형 포획 준위 밀도는 1.62×1016cm-3이었다. 이들 반도체 장치는 상기의 특성의 기판내에서 거의 변동이 없고, 고성능 반도체 장치가 균일하게 제조되고 있었다. 이에 반해 종래 기술에서 비정질 규소막을 퇴적하여 엑시머·레이저로 결정화한 비교예에서는 NMOS 트랜지스터의 평균 이동도가 33cm2·V-1·s-1, 평균의 임계치 전압이 3.70V, 평균의 서브스레숄드·스윙이 0.646V, 평균 억셉터형 포획 준위 밀도가 2.65×1016cm-3이고, PMOS 트랜지스터의 평균 이동도가 16cm2·V-1·s-1, 평균의 임계치 전압이 -7.06V, 평균의 서브스레숄드·스윙이 0.617V, 평균 도너형 포획 준위 밀도는 6.55×1016cm-3이었다. 상기 예가 나타내는 바와 같이 본 발명에 의하면 N형과 P형의 양반도체 장치 모두 고이동도로 저임계치 전압을 갖고, 또한 급준의 서브스레숄드 특성을 나타내는 양호한 박막 반도체 장치가 범용 글래스 기판을 사용할 수 있는 저온단계에서, 간편하면서 동시에 용이하게, 또한 안정적으로 작성할 수 있다. 특히, 서브스레숄드·스윙값으로부터 알 수 있듯이 금제대 중앙부 부근의 포획 준위 밀도나, 도너형 포획 준위 밀도와 같은 획준위 밀도를 현저하게 저감하는 것의 절대적인 효과를 갖으며, 박막 반도체 장치를 사용한 회로의 저전압 구동을 가능하게 하고 있다. 또한, 종래 기술에서는 이동도가 크면 임계치 전압이나 포획 준위 밀도도 크게 이루어져 있었지만, 본원 발명에 의하면, 고이동도와 저임계치 전압이나 저포획 준위 밀도를 동시에 실현할 수 있는 것의 우수한 효과도 인정된다.
(실시예 2)
제 2 단계에 있어서의 펄스 발진하는 Nd: YAG 레이저광의 제 2 고조파를 반도체막에 조사하는 단계를 제외하고, 그 밖의 제조 단계은 실시예 1과 완전히 동일하게 하여 박막 반도체 장치를 작성하였다. 본 실시예 2에서는 폭 270μm이고 길이 5mm의 선형상으로 집광된 YAG2ω 펄스 레이저광을 각 조사마다 폭방향으로 어긋나게하는 비율과, 반도체막 상에 있어서의 레이저광 조사 에너지 밀도와의 2점만을 실시예 1로부터 변경하였다. 선형상의 레이저광을 조사마다 폭방향으로 어긋나게하는 비율은 5%와 2.5%, 1.2%, 0.6%와의 4수준을 선택하였다. 이에 따라서 반도체막 상의 임의의 일점은 각각 약 20회, 약 40회, 약 83회, 약 250회의 레이저를 조사하게 된다. 반도체막 상에 있어서의 레이저광의 조사 에너지 밀도는 300mJ·cm-2내지 800mJ·cm-2까지 변화시키었다. 그것에 비례하여 레이저 에너지 밀도 구배의 최대치도 1.49mJ·cm-2·μm-1내지 3.97mJ·cm-2·μm-1로 변화한다. 실시예 1과 마찬가지로 반도체막 표면에 있어서의 YAG2ω 광조사 에너지 밀도의 평균치에 대한 변동은 약 4%이고, ESM은 100mJ·cm-2정도이고, ECM은 850mJ·cm-2정도이었다.
이와 같이 하여 작성된 박막 반도체 장치의 전기 특성을 도 10 내지 도 15에 도시한다. 이들 도면의 횡축(x 축)은 어느것이나 YAG2ω 광의 반도체막 표면에 있어서의 조사 에너지 밀도를 나타내며, 세로축(y 축)은 대응하는 전기 특성을 나타낸다. 또한, 참고를 위해 종래 기술에 상당하는 엑시머 레이저에서 얻어진 가장 양호한 결과를 검은원(KrF 엑시머 20 shots)으로 나타내고 있다.
도 10 및 도 11은 NMOS 및 PMOS의 서브스레숄드 스윙을 나타내고 있다. 조사 에너지 밀도가 550mJ·cm-2정도를 넘으면, 즉 반도체막의 두께 방향에 있어서의 체적 성분의 60% 정도 이상이 용융하면, 종래보다도 임계치하 특성을 개선할 수 있음을 알 수 있다. 또한 600mJ·cm-2정도 이상일 때(반도체막의 두께 방향에 있어서의 체적 성분의 67% 내지가 용융하였을 때)에는, 종래보다도 현저하게 특성이 개선되며, 게다가 양호한 특성을 나타내는 에너지 밀도 범위가 완전 용융 직전의 800mJ·cm-2정도까지로 확대되어 있음을 확인할 수 있다.
도 12 및 도 13은 억셉터형 포획 준위와 도너형 포획 준위의 에너지 밀도 의존성을 도시하고 있다. 도 10이나 도 11과 같은 경향에 추가하여, 조사 에너지 밀도가 650mJ·cm-2정도를 넘으면, 즉 반도체막의 두께 방향에 있어서의 체적 성분의 73% 정도 이상이 용융하면, 도너형 포획 준위를 종래의 3 분의 1 정도 이하에 까지 저감할 수 있는 것의 현저한 효과가 인정되고 있다.
도 14 및 도 15는 NMOS 및 PMOS의 이동도에 관한 그래프이다. 조사 에너지 밀도가 650mJ·cm-2정도를 넘으면, 즉 반도체막의 두께 방향에 있어서의 체적 성분의 73% 정도 이상이 용융하면, NMOS도 PMOS도 모두 대단히 큰 이동도가 얻어진다.
본 실시예 2가 예시하는 바와 같이, 반도체막의 두께 방향에 있어서의 체적 성분의 60% 정도 이상이 용융하면 종래보다도 우수한 박막 반도체 장치를 용이하게 제조하는 것이 가능해지고, 67% 정도 이상이 용융하면 포획 준위 밀도를 현저하게 저감하며, 또한 73% 정도 이상이 용융하면, 저임계치 전압과 고이동도가 양립하는 것의 우수한 효과가 생기는 것이 이해될 것이다.
(실시예 3)
제 2 단계에 있어서의 펄스 발진하는 Nd: YAG 레이저광의 제 2 고조파를 반도체막에 조사하는 단계를 제외하고, 그 밖의 제조단계은 실시예 1과 완전히 동일하게 하여 박막 반도체 장치를 작성하였다. 본 실시예 3에서는 폭방향에 대하여 대략 가우스형을 이루는 조사폭 60μm이고 조사 길이가 10mm의 선형상으로 집광된 YAG2ω 펄스 레이저광을 반도체막에 조사하였다. 조사 회수는 40회이고, 따라서 어긋남량은 1.5μm가 된다. 생산성을 고려한 바람직한 발신 주파수는 1334Hz 이상이다. 폭방향에 있어서의 에너지 밀도 구배의 최대치는 16.1mJ·cm-2·μm-1이었다. 조사 레이저 에너지 밀도는 600mJ·cm-2로 하였다. 이외의 조건은 모두 실시예 1과 완전히 동일하게 하여 박막 반도체 장치를 작성하였다. 얻어진 N형 박막 반도체 장치의 Vds=8V에 있어서의 포화 영역에서 구한 평균의 이동도는 159cm2·V-1·s-1이고, 또는 P형 박막 반도체 장치의 Vds=-8V에 있어서의 포화 영역으로부터 구한 평균의 이동도는 70cm2·V-1·s-1이었다. 실시예 1 및 실시예 2의 도 14와 도 15의 결과와 비교하면, 동일 조사 레이저 에너지 밀도일지라도, 어긋남량이 작아지고, 에너지 밀도 구배의 최대치가 커진 사실을 반영하여, 보다 우수한 트랜지스터가 작성되어 있는 것이 이해된다.
(실시예 4)
제 2 단계에 있어서의 펄스 발진하는 Nd: YAG 레이저광의 제 2 고조파를 반도체막에 조사하는 단계과 게이트 절연막의 두께를 제외하고, 그 밖의 제조 단계은 실시예 1과 완전히 동일하게 하여 박막 반도체 장치를 작성하였다. 본 실시예 4에서는 게이트 절연막의 두께를 60nm로 하였다. 또한, 반도체막을 조사하는 YAG2ω 광은 폭방향에 대하여 대략 가우스 형상을 이루는 조사폭 50μm이고 조사 길이 10mm의 선형상으로 집광되었다. 조사 회수는 40회이고, 따라서 어긋남 량은 1.25μm가 된다. 생산성을 고려한 바람직한 발신 주파수는 1600Hz 이상이다. 조사 레이저 에너지 밀도는 300mJ·cm-2내지 900mJ·cm-2까지의 사이에서 100mJ·cm-2마다 설정되었다. 그것에 따라서 폭방향에 있어서의 에너지 밀도 구배의 최대치도 11.25mJ·cm-2·μm-1내지 33.75mJ·cm-2·μm-1로 변화한다. 이외의 조건은 모두 실시예 1과 완전히 동일로하여 박막 반도체 장치를 작성하였다. 얻어진 N형 박막 반도체 장치(채널 길이 5μm, 채널 폭 10μm)의 Vds=5V에 있어서의 포화 영역에서 구한 평균의 이동도, 및 YAG2ω 광의 에너지 밀도 구배의 최대치를 도 16에 도시한다.
도 16에서는 레이저 에너지 밀도가 600mJ·cm-2를 넘으면 에너지 밀도 구배의 최대치도 20mJ·cm-2·μm-1를 넘고, 이동도도 171cm2·V-1·s-1로 급증하고 있는 것이 도시되어 있다. 조사 에너지 밀도가, 반도체막의 체적 성분의 3 분의 2가 용해하는 E2/3=600mJ·cm-2이상이 되고, 동시에 에너지 밀도 구배의 최대치가 20mJ·cm-2·μm-1를 넘으면, 급격하게 반도체 특성이 양호하게 되는 것이 이해될 것이다. 또한 레이저 에너지 밀도가 완전 용융하는 ECM=850mJ·cm-2를 넘는 900mJ·cm-2일지라도, 이동도는 188cm2·V-1·s-1로 양호한 값을 나타내고 있음을 알 수 있다. 이것은 완전 용융에 의해 반도체막 중에 핵이 랜덤으로 발생하더라도, 복수회의 레이저 조사마지막에 에너지 밀도 구배의 최대치가 30mJ·cm-2·μm-1를 넘는 조사가 행하여지기 때문에, 조사 영역의 폭방향에의 결정 성장이 생기기 때문이다. 종래의 엑시머 레이저 조사에서는 완전 용융 조건 ECM을 넘으면, 트랜지스터 특성은 심하게 열화한다. 이것과는 대조적으로 본원 발명에서는 다소 완전 용융 조건을 초과하여도, 우량의 박막 반도체 장치가 작성되어 있다. 바꾸어 말하면 우수한 반도체 장치를 제조하는 조건 범위가 대단히 넓은 것을 의미하며, 우량하게 되는 반도체 장치를 안정적으로 제조할 수 있는 것이다. 실제로 도 16에서는 레이저 에너지 밀도가 600mJ·cm-2내지 900mJ·cm-2와 300mJ·cm-2의 넓은 제조 조건 범위에 걸쳐서 고이동도의 박막 반도체 장치가 작성되어 있다.
이상과 같이, 본 발명의 박막 반도체 장치의 제조방법에 의하면, 염가의 글래스 기판의 사용이 가능한 저온 프로세스를 사용하여 고성능의 박막 반도체 장치를 용이하게 또한 안정적으로 제조할 수 있다. 따라서 본 발명을 액티브·매트릭스 액정 표시 장치의 제조에 적용한 경우에는, 대형이며 고품질의 액정 표시 장치를 용이하게 또한 안정적으로 제조할 수 있다. 또다른 전자 회로의 제조에 적용한 경우에도 고품질의 전자 회로를 용이하게 또한 안정적으로 제조할 수 있다.

Claims (44)

  1. 기판 상에 형성된 규소(Si)를 주체로 하는 결정성 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조방법에 있어서,
    기판 상에 하지 보호막(underlevel protection layer)으로 이루어진 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성하는 제 1 단계,
    상기 반도체막에 펄스 레이저광을 조사하는 제 2 단계를 포함하며;
    상기 펄스 레이저광은 다결정 규소에 있어서의 흡수계수보다도 비정질 규소에 있어서의 흡수 계수의 쪽이 큰 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 펄스 레이저광의 상기 반도체막 상에서의 조사 영역이 폭(W)(μm)이고, 길이(L)(mm)의 대략 장방형인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 조사 영역에서 상기 길이 방향에 있어서의 상기 펄스 레이저광의 조사 에너지 밀도가 대략 사다리꼴 모양으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  4. 제 2 항에 있어서,
    상기 조사 영역에서 상기 폭방향에 있어서의 상기 펄스 레이저광의 조사 에너지 밀도가 대략 사다리꼴 모양으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  5. 제 2 항에 있어서,
    상기 조사 영역에서 상기 폭방향에 있어서의 상기 펄스 레이저광의 조사 에너지 밀도가 대략 가우스 함수적으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  6. 제 2 항에 있어서,
    상기 길이(L)에 대한 상기 폭(W)의 비(L/W)가 100 이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  7. 제 2 항에 있어서,
    상기 길이(L)에 대한 상기 폭(W)의 비(L/W)가 1000이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  8. 제 2 항에 있어서,
    상기 펄스 레이저광의 상기 폭방향에 있어서의 조사 에너지 밀도의 최대 구배치가 3mJ·cm-2·μm-1이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  9. 제 2 항에 있어서,
    상기 조사 영역을 각 조사마다 폭방향으로 어긋나게 해 가는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 반도체막 상의 임의의 일점이 10회 정도 이상 80회 정도 이하의 펄스 레이저광 조사를 받는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  11. 기판 상에 형성된 규소(Si)를 주체로 하는 결정성 반도체막을 능동층으로하여 사용하고 있는 박막 반도체 장치의 제조 방법에 있어서,
    기판 상에 하지 보호막으로 이루어지는 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성하는 제 1 단계 및,
    상기 반도체막에 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파를 조사하는 제 2 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파의 상기 반도체막 상에서의 조사 영역이 폭(W)(μm)이고, 길이 L(mm)의 대략 직사각형인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 조사 영역에서 상기 길이 방향에 있어서의 상기 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파의 조사 에너지 밀도가 대략 사다리꼴 모양으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  14. 제 12 항에 있어서,
    상기 조사 영역에서 상기 폭방향에 있어서의 상기 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파의 조사 에너지 밀도가 대략 사다리꼴 모양으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 조사 영역에서 상기 폭방향에 있어서의 상기 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파의 조사 에너지 밀도가 대략 가우스 함수적으로 분포하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  16. 제 12 항에 있어서,
    상기 길이(L)에 대한 상기 폭(W)의 비(L/W)가 100 이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  17. 제 12 항에 있어서,
    상기 길이(L)에 대한 상기 폭(W)의 비(L/W)가 1000 이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  18. 제 12 항에 있어서,
    상기 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파의 상기 폭방향에 있어서의 조사 에너지 밀도의 최대 구배치가 3mJ·cm-2·μm-1이상인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  19. 제 12 항에 있어서,
    상기 조사 영역을 각 조사마다 폭방향으로 어긋나게해 가는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  20. 제 11 항에 있어서,
    상기 반도체막 상의 임의의 일점이 펄스 발진을 행하는 Nd: YAG 레이저광의 제 2 고조파 조사를 10회 정도 이상 80회 정도 이하 받는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  21. 기판 상에 형성된 규소(Si)를 주체로 하는 결정성 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조 방법에 있어서,
    기판 상에 하지 보호막으로 이루어진 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 형성하는 제 1 단계 및,
    상기 반도체막에 펄스 레이저광을 조사하는 제 2 단계를 포함하며;
    상기 펄스 레이저광의 다결정 규소 중에서의 흡수계수(μpSi)가 10-3nm-1이상 10-2nm-1이하인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 기판이 투명인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  23. 제 21 항에 있어서,
    상기 반도체막의 형성은 화학 기상 퇴적법(CVD 법)에 따르는 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  24. 제 21 항에 있어서,
    상기 반도체막의 형성은 저압 화학 기상 퇴적법(LPCVD 법)에 의한 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  25. 제 21 항에 있어서,
    상기 반도체막의 형성은 고진공형 저압 화학 기상 퇴적 장치로 퇴적되는 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서,
    상기 고진공형 저압 화학 기상 퇴적 장치는 반도체막 퇴적 직전의 배경 진공도가 5×10-7Torr 이하로 이루어져 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  27. 제 21 항에 있어서,
    상기 펄스 레이저광이 고체 발광 소자로 형성되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  28. 제 21 항에 있어서,
    상기 펄스 레이저광이 Nd: YAG 레이저광의 제 2 고조파인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  29. 기판 상에 형성된 규소(Si)를 주체로 하는 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조 방법에 있어서,
    기판 상에 하지 보호막으로 이루어진 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 막두께(d)(nm)로 이루어지도록 형성하는 제 1 단계 및,
    상기 반도체막에 다결정 규소 중에서의 흡수계수(μpSi)가 10-3nm-1이상 10-2nm-1이하의 펄스 레이저광을 조사하는 제 2 단계를 포함하며;
    상기 막두께(d)와 상기 흡수 계수(μpSi)는,
    0.105·μpSi -1＜d＜0.693·μpSi -1의 관계식을 만족하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  30. 기판 상에 형성된 규소(Si)를 주체로 하는 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조 방법에 있어서,
    기판 상에 하지 보호막으로 이루어진 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 막두께(d)(nm)로 이루어지도록 형성하는 제 1 단계 및,
    상기 반도체막에 다결정 규소 중에서의 흡수계수(μpSi)가 10-3nm-1이상 10-2nm-1이하의 펄스 레이저광을 조사하는 제 2 단계를 포함하며;
    상기 막두께(d)와 상기 흡수 계수(μpSi)는,
    0.405·μpSi -1＜d＜0.693·μpSi -1의 관계식을 만족하고 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  31. 제 29 항에 있어서,
    상기 기판이 투명인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  32. 제 29 항에 있어서,
    상기 반도체막의 형성은 화학 기상 퇴적법(CVD 법)에 의한 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  33. 제 29 항에 있어서,
    상기 반도체막의 형성은 저압 화학 기상 퇴적법(LPCVD 법)에 의한 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  34. 제 29 항에 있어서,
    상기 반도체막의 형성은 고진공형 저압 화학 기상 퇴적 장치로 퇴적되는 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  35. 제 34 항에 있어서,
    상기 고진공형 저압 화학 기상 퇴적 장치는 반도체막 퇴적 직전의 배경 진공도가 5×10-7Torr 이하로 이루어져 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  36. 제 29 항에 있어서,
    상기 펄스 레이저광이 고체 발광 소자로 형성되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  37. 제 29 항에 있어서,
    상기 펄스 레이저광이 Nd: YAG 레이저광의 제 2 고조파인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  38. 기판 상에 형성된 규소(Si)를 주체로 하는 반도체막을 능동층으로서 사용하고 있는 박막 반도체 장치의 제조방법에 있어서,
    기판 상에 하지 보호막으로 이루어진 산화규소막을 형성하는 하지 보호막 형성 단계,
    상기 하지 보호막 상에 규소(Si)를 주체로 한 반도체막을 25nm 정도 이상 165nm 정도 이하의 두께로 이루어지도록 형성하는 제 1 단계 및,
    상기 반도체막에 Nd: YAG 레이저광의 제 2 고조파를 조사하는 제 2 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  39. 제 38 항에 있어서,
    상기 반도체막의 두께가 25 nm 정도 이상 95nm 정도 이하인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  40. 제 38 항에 있어서,
    상기 기판이 투명인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  41. 제 38 항에 있어서,
    상기 반도체막의 형성은 화학 기상 퇴적법(CVD 법)에 의한 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  42. 제 38 항에 있어서,
    상기 반도체막의 형성은 저압 화학 기상 퇴적법(LPCVD 법)에 의한 퇴적을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  43. 제 38 항에 있어서,
    상기 반도체막의 형성은 고진공형 저압 화학 기상 퇴적 장치로 퇴적되는 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  44. 제 43 항에 있어서,
    상기 고진공형 저압 화학 기상 퇴적 장치는 반도체막 퇴적 직전의 배경 진공도가 5×10-7Torr 이하로 이루어져 있는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
KR10-2000-7012251A 1999-03-05 2000-01-14 박막 반도체 장치의 제조 방법 KR100415004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-58842 1999-03-05
JP5884299 1999-03-05

Publications (2)

Publication Number Publication Date
KR20010043291A true KR20010043291A (ko) 2001-05-25
KR100415004B1 KR100415004B1 (ko) 2004-01-13

Family

ID=13095919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7012251A KR100415004B1 (ko) 1999-03-05 2000-01-14 박막 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US6573161B1 (ko)
EP (1) EP1083590A4 (ko)
JP (1) JP4323724B2 (ko)
KR (1) KR100415004B1 (ko)
CN (1) CN1156894C (ko)
TW (1) TW466601B (ko)
WO (1) WO2000054313A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150096388A (ko) * 2012-12-18 2015-08-24 가부시끼가이샤 니혼 세이꼬쇼 결정 반도체막의 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
US7009140B2 (en) * 2001-04-18 2006-03-07 Cymer, Inc. Laser thin film poly-silicon annealing optical system
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
CN100446181C (zh) * 2001-09-25 2008-12-24 株式会社半导体能源研究所 激光照射方法和激光照射器件以及制造半导体器件的方法
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
CN100378919C (zh) * 2002-10-29 2008-04-02 住友重机械工业株式会社 结晶膜以及利用激光制造结晶膜的方法
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US7208395B2 (en) * 2003-06-26 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
EP1615262A1 (en) * 2004-07-09 2006-01-11 Thomson Licensing Active matrix for oled display
JP2007208174A (ja) 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
FR2921752B1 (fr) * 2007-10-01 2009-11-13 Aplinov Procede de chauffage d'une plaque par un flux lumineux.
JP5202094B2 (ja) * 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5511157B2 (ja) 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
CN101625974B (zh) * 2008-07-08 2011-10-05 中芯国际集成电路制造(上海)有限公司 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2938116B1 (fr) * 2008-11-04 2011-03-11 Aplinov Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.
CN101782696B (zh) * 2010-02-25 2012-06-20 信利半导体有限公司 液晶显示器处理方法
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
CN102324428B (zh) * 2011-08-02 2013-11-27 长沙艾尔丰华电子科技有限公司 一次可编程存储单元及其制造方法和一次可编程存储阵列
CN104167349A (zh) * 2013-05-16 2014-11-26 上海和辉光电有限公司 低温多晶硅薄膜的制备方法
EP2933825B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
JPS575327A (en) 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4319954A (en) 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
US4439245A (en) * 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
JP2979227B2 (ja) 1989-02-27 1999-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3148295B2 (ja) 1991-09-11 2001-03-19 三洋電機株式会社 薄膜多結晶シリコンの製造方法
US5346850A (en) 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
JP3031398B2 (ja) 1992-12-26 2000-04-10 株式会社半導体エネルギー研究所 Ｍｉｓトランジスタの作製方法
JP3318384B2 (ja) 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JPH07308788A (ja) 1994-05-16 1995-11-28 Sanyo Electric Co Ltd 光加工法及び光起電力装置の製造方法
TW303526B (ko) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150096388A (ko) * 2012-12-18 2015-08-24 가부시끼가이샤 니혼 세이꼬쇼 결정 반도체막의 제조 방법

Also Published As

Publication number Publication date
KR100415004B1 (ko) 2004-01-13
EP1083590A4 (en) 2002-09-18
CN1304547A (zh) 2001-07-18
US6573161B1 (en) 2003-06-03
TW466601B (en) 2001-12-01
EP1083590A1 (en) 2001-03-14
CN1156894C (zh) 2004-07-07
JP4323724B2 (ja) 2009-09-02
WO2000054313A1 (fr) 2000-09-14

Similar Documents

Publication Publication Date Title
KR100415004B1 (ko) 박막 반도체 장치의 제조 방법
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
US6521492B2 (en) Thin-film semiconductor device fabrication method
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
US7365358B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
TW303526B (ko)
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
KR100285796B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4290349B2 (ja) 半導体装置の製造方法
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JP2000269133A (ja) 薄膜半導体装置の製造方法
KR20000004407A (ko) 박막 트랜지스터의 제조방법
Sugawara et al. Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors
JP2000286211A (ja) 薄膜半導体装置の製造方法
KR100304123B1 (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP3707287B2 (ja) 半導体装置の製造方法
KOHNol et al. Improvement of gate-insulator/silicon interface characteristics in amorphous silicon thin film transistors
JP2002237454A (ja) 薄膜半導体の製造方法
JP2005109516A (ja) 半導体装置の製造方法
KR20050103813A (ko) 박막트랜지스터의 제조 방법
JPH06333953A (ja) 薄膜トランジスタの製造方法
JPH0393236A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee