KR20010042981A - 레이저를 이용한 피가공물의 가공 방법 - Google Patents

레이저를 이용한 피가공물의 가공 방법 Download PDF

Info

Publication number
KR20010042981A
KR20010042981A KR1020007011813A KR20007011813A KR20010042981A KR 20010042981 A KR20010042981 A KR 20010042981A KR 1020007011813 A KR1020007011813 A KR 1020007011813A KR 20007011813 A KR20007011813 A KR 20007011813A KR 20010042981 A KR20010042981 A KR 20010042981A
Authority
KR
South Korea
Prior art keywords
hole
processing method
laser beam
workpiece
etching
Prior art date
Application number
KR1020007011813A
Other languages
English (en)
Inventor
우메츠가주시게
아마코준
요츠야시니치
아라카와가츠지
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11047433A external-priority patent/JP2000246474A/ja
Priority claimed from JP11047434A external-priority patent/JP2000246475A/ja
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010042981A publication Critical patent/KR20010042981A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/009—Working by laser beam, e.g. welding, cutting or boring using a non-absorbing, e.g. transparent, reflective or refractive, layer on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/384—Removing material by boring or cutting by boring of specially shaped holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1632—Manufacturing processes machining
    • B41J2/1634—Manufacturing processes machining laser machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

레이저 가공에 의해 높은 종횡비의 가공 구멍을 형성하는 피가공물의 가공 방법이 제공된다. 실리콘 기판(1)의 표면 및 이면에 각각 산화 실리콘막(2)을 보호막으로서 형성하고, 상기 보호막(2)을 통하여 실리콘 기판(1)에 레이저광을 조사하여 구멍 천공 가공을 행한다. 또한, 실리콘 기판(1)에 원편광 또는 랜덤 편광한 레이저광을 조사한다. 이에 의해 높은 종횡비의 가공 구멍이 얻어지고, 또한, 형가공 구멍도 똑바른 것으로 되어 가공 정밀도가 향상된다.

Description

레이저를 이용한 피가공물의 가공 방법{Method For Machining Work By Laser Beam}
실리콘 기판 등의 기재에 대하여 레이저광을 조사하여 구멍 천공 등의 가공을 실시하는 것은 종래부터 행하여지고 있다. 예를 들면, 반도체 웨이퍼에 레이저광을 조사하여 스루 홀을 형성하는 것이 행하여지고 있다. 그러나, 레이저광을 조사하여 가공을 실시하여 스루 홀을 형성한 경우에는, 가공 구멍의 내벽면에 레이저 가공시에 발생하는 열에 의한 뒤틀림이 잔류하거나, 용해물이 부착하기 때문에, 가공 구멍의 품질이 좋지 않다. 또한, 가공 비산물{드로스(dross) 또는 데이브리( debris)라고 칭한다}이 발생하여 기재의 주변에 부착해 버려, 신뢰성이 저하하는 문제점이 있었다.
또한, 레이저광만으로 구멍 폭을 확대하는 경우에는, 레이저 파워를 크게하거나, 가공 시간을 길게 할 필요가 있다. 또한, 레이저광에 의해서 스루 홀을 형성한 경우에는, 스루 홀이 굴곡되어 뒤틀려 버리고, 가공 정밀도가 나쁘게 되는 문제점이 있었다. 또한, 에칭만으로 스루 홀을 형성하고자 하면, 실리콘의 결정 방위성으로 인해 높은 종횡비(aspect ratio)의 구멍은 형성할 수 없는 문제점도 있었다.
본 발명은 실리콘 기판 등의 기재에 대하여 레이저를 이용하여 피가공물을 가공하는 가공 방법, 특히 스루 홀 등의 구멍 가공이나 홈 가공에 관한 것이다.
도 1a 및 도 1b는 본 발명의 제 1 실시형태에 따른 피가공물의 가공 방법 및 비교예를 도시한 공정도.
도 2a 및 도 2b는 본 발명의 제 1 실시형태에 따른 피가공물의 가공 방법 및 비교예를 도시한 공정도.
도 3은 본 발명에 따른 피가공물의 가공 방법이 적용되어 제조된 반도체 장치의 정면도.
도 4a 내지 도 4c는 각종 소자가 표면에 형성되어 있는 실리콘 기판의 설명도.
도 5는 도 3의 반도체 장치의 제조 방법의 공정도.
도 6은 도 3의 반도체 장치의 제조 방법의 공정도.
도 7은 도 3의 반도체 장치의 제조 방법의 공정도.
도 8은 본 발명의 제 2 실시형태의 공정 설명도.
도 9는 본 발명의 제 3 실시형태의 공정 설명도.
도 1O은 본 발명의 제 4 실시형태의 공정 설명도.
도 11은 본 발명의 제 5 실시형태에 따른 피가공물의 가공 방법이 적용되어 제조된 잉크 제트 헤드의 단면도.
도 12는 도 11의 노즐 플레이트의 사시도.
도 13은 도 11의 노즐 플레이트 제조 과정을 도시한 공정도.
도 14a 및 도 14b는 본 발명의 제 6 실시형태에 따른 피가공물의 가공 방법이 적용되어 제조된 마이크로 펌프의 평면도 및 단면도.
도 15는 도 14의 실리콘 기판의 제조 공정을 도시한 공정도.
도 16은 상기의 각 실시형태에 있어서 레이저광에 의해 실리콘 기판에 선행 구멍을 천공했을 때의 장치의 구성예를 도시한 도면.
도 17a 및 도 17b는 도 16의 장치에 의한 가공 상태를 도시한 설명도.
도 18은 상기 각 실시형태에 있어서의 레이저광에 의해 실리콘 기판에 선행 구멍을 천공했을 때의 장치의 다른 구성을 도시한 도면.
도 19a 내지 도 19d는 도 18의 장치에 의해 레이저광을 원편광시켰을 때, 레이저광을 랜덤 편광으로 변환하였을 때, 및 직선 편광(S 편광)시켰을 때의 선행 구멍의 상태를 도시한 설명도.
도 2Oa 및 도 20b는 편광과 실리콘의 레이저광 흡수율의 관계를 도시한 도면.
도 21은 면방위 (1OO)면의 실리콘 기판에 경사 45도의 구멍을 레이저 가공하여 에칭한 경우의 평면도.
도 22a 및 도 22b는 도 21의 A-A 단면도 및 B-B 단면도이다.
도 23은 면방위 (1OO)면의 실리콘 기판의 표면에 수직인 구멍을 레이저 가공하여 에칭한 경우의 평면도.
도 24a, 도 24b 및 도 24c는 도 23의 A-A 단면도, B-B 단면도 및 C-C 단면도.
도 25는 면방위 (11O)면의 실리콘 기판의 표면에 수직인 구멍을 레이저 가공하여 에칭한 경우의 평면도.
도 26a, 도 26b 및 도 26c는 도 25의 A-A 단면도, B-B 단면도 및 C-C 단면도.
도 27a 및 도 27b는 초음파 세정 전후의 상태를 도시한 설명도.
도 28a 및 도 28b는 에칭의 전후의 상태를 도시한 설명도.
도 29 내지 도 31은 깊은 홈을 형성했을 때의 설명도.
도 32는 본 발명의 제 12 실시형태에 따른 피가공물의 가공 방법이 적용되어 제조되는 잉크 제트 헤드의 공정도.
도 33은 상술의 실시형태에 따른 반도체 장치를 실장한 회로 기판의 설명도.
도 34는 도 33의 회로 기판이 실장된 노트형 퍼스널 컴퓨터의 사시도.
도 35는 도 33의 회로판이 실장된 휴대 전화의 사시도.
도 36 및 도 37은 레이저광을 조사하여 선행 구멍을 생성하였을 때의 특성도.
도 38a, 도 38b 및 도 38c는 제 2 실시예에서, 레이저광을 조사하여 선행 구멍을 형성하였을 때의 레이저 입사면, 레이저 출사면 및 구멍측 단면(절단 관찰면)의 확대도.
도 39a 및 도 39b는 제 3 실시예에서, 레이저광을 조사하여 생성된 드로스의 에칭 전의 상태와 에칭 후의 상태를 도시한 도면.
도 4Oa, 도 4Ob 및 도 4Oc는 제 4 실시예에서, 에칭 처리 후의 가공 구멍의 상태를 도시한 입사면(절반으로 절단), 단면(절단 관찰면) 및 출사면(절반으로 절단)을 각각 도시한 도면.
도 41a, 도 41b 및 도 41c는 제 5 실시예에서, 에칭 처리를 15분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 42a, 도 42b 및 도 42c는 제 5 실시예에서, 에칭 처리를 30분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 43a, 도 43b 및 도 43c는 제 5 실시예에서, 에칭 처리를 6O분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 44a, 도 44b 및 도 44c는 제 5 실시예에서, 에칭 처리를 90분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 45a, 도 45b 및 도 45c는 제 5 실시예에서, 에칭 처리를 12O분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 46a, 도 46b 및 도 46c는 제 5 실시예에서, 에칭 처리를 24O분 실시했을 때의 각 선행 구멍의 상태를 도시한 단면(절단 관찰면)을 각각 도시한 도면.
도 47a는 및 도 47b는 면방위 (11O)면의 실리콘 기판에 산화막을 형성한 후에 레이저를 조사하여 그 후에 에칭 처리를 실시했을 때의 단면(절단 관찰면)을 도시한 도면.
도 48 및 도 49는 면방위 (1O0)면의 실리콘 기판에 산화막을 형성한 후에 레이저광을 경사 45도로 조사하고, 그 후 에칭 처리를 실시했을 때의 관통 구멍 및 정지 구멍(미관통 구멍)의 단면(절단 관찰면)을 도시한 도면.
도 5Oa 및 도 5Ob는 실리콘 기판에 레이저광의 조사 및 이방성 에칭을 실시한 상태 및 그 후 초음파 세정을 실시한 상태의 평면도.
도 51은 이방성 에칭의 처리 시간을 길게 하여 설정하였을 때의 가공 상태의 평면도.
도 52a 내지 도 52e는 홈 가공의 결과를 도시한 도면.
본 발명의 목적은 레이저 가공에 의해 높은 종횡비의 가공 구멍을 형성하는 것을 가능하게 하는 피가공물의 가공 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 레이저 가공에 의해 가공 구멍 내부에 잔류하는 열뒤틀림이나 용융물의 제거를 행하는 것을 가능하게 하는 피가공물의 가공 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 레이저 가공에 의해 얻어진 가공 구멍을 용이하게 확대하는 것을 가능하게 하는 피가공물의 가공 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 레이저 가공시에 발생하는 드로스를 용이하게 제거하는 것을 가능하게 하는 피가공물의 가공 방법을 제공하는 것에 있다.
본 발명의 또다른 목적은 레이저 가공에 의해 생성되는 스루 홀이 굴곡되어 뒤틀려 버리는 것과 같은 사태를 발생시키지 않고, 가공 정밀도를 향상시키는 것을 가능하게 하는 피가공물의 가공 방법을 제공하는 것에 있다.
(1) 본 발명의 하나의 양태에 따른 피가공물의 가공 방법은, 레이저광을 조사하여 선행 구멍을 형성하고, 이방성 에칭을 행하여 선행 구멍을 확대하는 것이다. 기재로서 실리콘 기판을 사용하는 경우의 이방성 에칭으로서는, 실리콘의 결정 방위에 대한 에칭 속도가 크게 되는 습식 에칭(이방성 에칭)이 적합하다. 따라서, 본 발명에 있어서는 다음과 같은 효과가 얻어진다.
① 레이저광을 조사하여 선행 구멍을 형성하고 나서 이방성 에칭을 행하여 선행 구멍을 확대하도록 하였기 때문에, 두께에 대하여 미세한 구멍을 천공하는 것이 어려운 제약이 없이 높은 종횡비의 구멍 등이 얻어진다.
② 또한, 레이저 가공만으로 구멍 가공할 경우에는 가공 시간이 길게 걸리거나, 레이저 파워를 크게하지 않으면 안되지만, 이방성 에칭에 의해 선행 구멍을 확대하도록 하였기 때문에, 배치(batch) 처리가 가능해져 가공 시간의 단축화가 가능하게 되어 있다. 또한, 가공된 구멍 형상의 직경의 불균일이 적게 균일화된다.
③ 또한, 구멍 형상의 구멍 직경(구멍 폭)의 확대는 이방성 에칭의 시간을 조정함으로써 임의로 조정할 수 있다.
④ 또한, 레이저광의 조사에 의해서 발생하는 드로스나 내벽에 남는 가공 부스러기가 이방성 에칭시에 자동적으로 제거된다.
⑤ 레이저 가공에 의한 내벽면의 거칠기는 이방성 에칭에 의해 제거되어, 기재가 실리콘인 경우에는 실리콘의 매끄러운 결정면이 노출한다. 그 때문에, 예를 들면 스루 홀을 형성하여 유체의 유로로서 사용하는 경우에는 유체의 장해가 되지 않는다. 또한, 반도체 웨이퍼에 스루 홀을 형성하여 표리(表裏)를 전기적으로 도통화하는 경우에는, 내벽면에 절연막이나 도전막 등의 각종 박막을 형성하지 않으면 안되지만, 매끄러운 내벽면이 얻어지는 것으로 각종 박막을 균일하게 또한 얇게 할 수 있다.
⑥ 레이저광의 조사에 의해 에칭하고 싶은 개소를 노출시킬 수 있으므로, 포토리소그라피에 의해 보호막을 개방시키는 공정도 생략되는 경우도 있어, 제조 비용의 삭감이 가능하게 되고 있다.
(2) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1)의 가공 방법에 있어서, 기재에 보호막을 형성하여, 보호막을 통하여 기재에 레이저광을 조사하는 것이다. 레이저광을 조사하여 가공을 실시했을 때에는 드로스가 발생한다. 상기 드로스는 기재 및 보호막에 부착하지만, 가공 구멍을 확대했을 때의 에칭에 의해 용이하게 제거되어, 신뢰성이 높은 것으로 되어 있다.
(3) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2)의 가공 방법에 있어서, 보호막에 개구부를 형성하고, 개구부의 기재가 노출한 부분에 레이저광을 조사한다.
(4) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2) 또는 (3)의 가공 방법에 있어서, 기재에 원편광된 레이저광을 조사한다. 원편광된 레이저광을 조사함으로써, 가공 구멍이 똑바른 것으로 되기 때문에 에칭 후의 구멍폭을 보다 작게 할 수 있어, 가공 정밀도가 향상한다.
(5) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2) 또는 (3)의 가공 방법에 있어서, 기재에 랜덤 편광된 레이저광을 조사한다. 랜덤 편광으로 변환된 레이저광을 조사함으로써, 가공 구멍이 똑바른 것으로 되기 때문에 에칭 후의 구멍폭을 보다 작게 할 수 있어, 가공 정밀도가 향상한다.
(6) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1) 내지 (5) 중 어느 하나의 가공 방법에 있어서, 레이저광을 스캔하여 연속한 선행 구멍을 형성하는 것이다. 이러한 처리를 함으로써 피가공물을 홈형상으로 가공할 수 있다.
(7) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1) 내지 (6) 중 어느 하나의 가공 방법에 있어서, 이방성 에칭에 의해 선행 구멍을 확대하여 스루 홀을 형성한다. 이 때문에, 본 발명에 있어서는 다음과 같은 효과가 얻어진다.
① 레이저광을 조사하여 선행 구멍을 형성하고 나서, 이방성 에칭을 행하여 선행 구멍을 확대하여 스루 홀을 형성하도록 하였기 때문에, 두께에 대하여 미세한 구멍을 천공하는 것이 어려운 제약이 없어 높은 종횡비의 스루 홀이 얻어진다.
② 또한, 레이저 가공만으로 스루 홀을 생성하는 경우에는 가공 시간이 길게 걸리거나, 레이저 파워를 크게하지 않으면 안되지만, 이방성 에칭에 의해 선행 구멍을 확대하여 스루 홀을 형성하도록 하였기 때문에, 배치 처리가 가능해져 가공 시간의 단축화가 가능하게 되어 있다. 또한, 스루 홀의 직경의 불균일가 적게 균일화된다.
③ 또한, 스루 홀의 구멍 직경(구멍폭)의 확대는 이방성 에칭의 시간을 조정함으로써 임의로 조정할 수 있다.
(8) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1) 내지 (7) 중 어느 하나의 가공 방법에 있어서, 기재는 실리콘 기판이다. 이 때문에, 기재의 표면에 간단히 보호막을 생성할 수 있다.
(9) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (8)의 가공 방법에 있어서, 실리콘 기판의 표면이 (11O)면이다. 이러한 표면의 기재의 경우에는 습식 결정 이방성 에칭을 사용하여 높은 종횡비의 수직 구멍이 고정밀도로 얻어진다.
(1O) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (8)의 가공 방법에 있어서, 실리콘 기판의 표면이 (1OO)면이다. 이러한 표면의 기재의 경우에는, 습식 결정 이방성 에칭을 사용하여 높은 종횡비의 구멍이 고정밀도로 얻어진다.
(11) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1O)의 가공 방법에 있어서, 기판에 비스듬히 레이저광을 조사한다. 예를 들면 (1OO)면을 갖는 실리콘 기판에 레이저광을 비스듬히 조사한 경우에는, 4개의 내벽면이 (111)면이 되어 내부에서 넓어지지 않은 직선인 형상이 얻어진다. 이 때문에, 구멍간 피치를 보다 작게 할 수 있다. 또한, 구멍폭은 산화막의 치수와 같게 할 수 있으므로, 에칭 시간에서 구멍폭을 제어할 필요가 없다. 또한, 에칭을 실시한경우, 구멍 단면 형상은 면방위 (111)면으로 규정할 수 있으므로, 형상의 불균일이 없다.
(12) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2) 내지 (11) 중 어느 하나의 가공 방법에 있어서, 표면측 및 이면측에 각각 보호막이 형성된 기재의 양면에서 레이저광을 각각 조사한다. 이 때문에, 동일 파워로 보다 깊은 (한쪽 면에서의 조사의 경우의 2배)선행 구멍을 형성할 수 있기 때문에, 높은 종횡비의 스루 홀 등이 얻어진다.
(13) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (1) 내지 (12) 중 어느 하나에 기재의 피가공물의 가공 방법에 있어서, 레이저광을 위상 격자에 의해 분기시켜 기재에 조사한다. 동시에 복수 개소의 선행 구멍을 천공할 수 있기 때문에, 가공 시간을 대폭 단축할 수 있다.
(14) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (13)의 가공 방법에 있어서, 레이저광을 위상 격자에 의해 일방향으로 분기시켜 기재에 조사한다.
(15) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (13)의 가공 방법에 있어서, 레이저광을 위상 격자에 의해 직교하는 2개의 방향으로 각각 분기시켜 기재에 조사한다. 레이저광을 2개의 방향(X 방향, Y 방향)으로 분기시켜 동시에 조사하기 때문에, 가공 시간이 더욱 단축된다.
(16) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2) 내지 (15) 중 하나의 가공 방법에 있어서, 구멍의 주변을 덮도록 하여 형성되는 주름 형상의 보호막을 초음파 세정에 의해 제거한다. 이 때문에, 표면에 산화막이 남더라도 좋은 경우는 플루오르산과 같은 위험한 공정을 생략할 수 있다.
(17) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (2) 내지 (15) 중 어느 하나의 가공 방법에 있어서, 선행 구멍의 주변을 피복하여 형성되는 주름 형상의 보호막을 이방성 에칭의 처리 시간을 조정함으로써 제거한다. 이 때문에, 표면에 산화막이 남아도 되은 경우는 플루오르산과 같은 위험한 공정을 생략할 수 있다.
(18) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (7) 내지 (17) 중 어느 하나의 가공 방법에 있어서, 스루 홀은 반도체 칩의 표리의 전극 패드를 형성하기 위한 것이다. 전극 패드를 형성하기 위한 스루 홀의 가공이 신뢰성이 높은 것으로 되어 있다.
(19) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (7) 내지 (17) 중 어느 하나의 가공 방법에 있어서, 스루 홀은 잉크 제트 헤드의 잉크 토출 구멍을 형성하기 위한 것이다. 잉크 토출 구멍의 가공이 신뢰성이 높은 것으로 되어 있다.
(20) 본 발명의 다른 양태에 따른 레이저 가공 방법은, 상기 (6), (8) 내지 (17) 중 어느 하나의 가공 방법에 있어서, 연속한 선행 구멍은 잉크 제트 헤드의 잉크실을 형성하기 위한 것이다. 잉크실을 높은 종횡비로 형성할 수 있어, 고성능의 잉크 제트 헤드가 얻어진다.
(21) 본 발명의 다른 양태에 따른 피가공물의 가공 방법은, 상기 (7) 내지 (17) 중 어느 하나의 가공 방법에 있어서, 스루 홀은 마이크로 펌프의 흡입 밸브의 관통 구멍이다. 마이크로 펌프의 흡입 밸브의 관통 구멍의 가공이 신뢰성이 높은 것으로 되어 있다.
제 1 실시형태
도 1a은 본 발명의 제 1 실시형태에 따른 피가공물의 가공 방법을 도시한 공정도이다. 상기 피가공물의 가공 방법에 있어서는, 도 1a에 도시한 바와 같이 면방위가 (11O)면을 갖는 실리콘 기판(1)상에 산화막(2)을 패터닝하여 개구부를 형성하고, 레이저광에 의해 관통 구멍(선행 구멍)(3)을 천공한다. 그리고, 이방성 에칭을 실시하면, 면방위 (111)면이 나타나 멈출 때까지 에칭이 진행하고, 도시한 바와 같은 높은 종횡비의 스루 홀(4)이 형성된다.
그러나, 비교예로서 든 도 1b에 도시한 바와 같이 이방성 에칭만을 실시한 경우에는 면방위 (111)면에서 에칭이 멈춘다(표면과의 이루는 각도 35.4도). 이 때문에, 판두께(t)와 개구폭(구멍폭)(L)의 관계가 t＞약 0.7L이면 스루 홀을 생성할 수 없다.
도 2a는 본 발명의 제 1 실시형태에 따른 피가공물의 가공 방법(그 2)을 도시한 공정도이다. 상기 피가공물의 가공 방법에 있어서는, 도 2a에 도시한 바와 같이 면방위가 (1O0)면을 갖는 실리콘 기판(5)상에 산화막(2)을 패터닝하여 개구부를 형성하고, 레이저광에 의해 관통 구멍(3)을 천공한다. 그리고, 이방성 에칭을 실시하면, 면방위 (111)면이 나타나 멈출 때까지 에칭이 진행하고, 도시한 바와 같은 높은 종횡비의 스루 홀(6)이 형성된다.
그런데, 비교예로서 든 도 2b에 도시한 바와 같이 이방성 에칭만을 실시한 경우에는, 면방위 (111)면에서 에칭이 멈춘다(표면과의 이루는 각도 54.7도). 이 때문에, 판두께(t)와 개구폭(구멍폭)(L)의 관계가 t＞약 1.4L이면 스루 홀을 생성할 수 없다.
또한, 도 1a 및 도 2a에서는, 결정면에서 에칭이 완전히 멈추고 있지만, 이 것은 레이저 조사에 의해 결정성이 붕괴되어 있지 않음을 나타내고 있다. 다시 말하면, 스루 홀 이외의 부분(예를 들면 산화막에 의해 보호되어 있는 부분)에는 결정 구조의 붕괴가 없는 것을 나타내고 있다.
도 3은 본 발명에 따른 피가공물의 가공 방법이 적용되어 제조된 반도체 장치(40)의 정면도이다. 상기 반도체 장치(40)는, 반도체 칩(29)이 도시한 바와 같이 적층되어 구성되어 있다. 또한, 상기 반도체 장치(40)는, 반도체 칩(29)끼리가 금속 범프((30))를 통하여 전기적으로 접속되어 적층되어 있고, 그 점에 있어서, 1장의 리드 프레임의 양면에 반도체 칩이 배치된 바와 같은 디바이스와는 다르다. 그리고, 상기 반도체 칩(29)은 예를 들면, DRAM, SRAM, 플래시 메모리 등의 기억 장치, 논리 회로 등으로 구성되며, 각각 또는 서로 적층함으로써, 예를 들면 시스템 LSI도 구성할 수 있다.
도 4a는 제조 도중의 반도체 칩의 부분 평면도, 도 4b는 도 4a의 B-B 단면도, 도 4c는 도 4a의 C-C 단면도이다. 면방위가 (10O)면인 실리콘 기판(10)에는, 트랜지스터, 저항소자, 배선 등을 포함하는 소자 영역(9) 및 전극 패드로서의 알루미늄막(12)이 형성되어 있다. 상기 알루미늄막(12)은 산화막(11) 등을 통해 실리콘 기판(10)상에 형성되어 있고, 또한, 소자 영역(9)과 전기적으로 접속되어 있다.
도 5 내지 도 7는 도 3의 반도체 장치의 제조 방법의 공정도이고, 이 공정도를 참조하면서 그 제조 방법을 설명한다.
(a) 도 4a 내지 도 4c에 도시된 상태의, 면방위가 (100)면인 실리콘 기판(10)에 형성되어 있는 알루미늄막(12)상에 내실리콘 에칭막이 되는 산화 실리콘막(13)을 CVD 법(또는 PVD 법 등)으로 형성한다. 여기서는 산화 실리콘막(13)을 사용한 예를 예시하였지만, 내실리콘 에칭막(실리콘 이외의 장소를 에칭으로부터 보호하는 막)으로서의 특성을 갖는 산화막이면 이에 한정되는 것이 아니다. 예를 들면 질화 실리콘막을 사용할 수 있다. 이것은 다음의 (b)에 있어서도 마찬가지이다.
(b) 실리콘 기판(10)의 이면에도 마찬가지로 산화 실리콘막(14)을 CVD 법(또는 PVD 법등)으로 형성한다. 또한, 이전의 공정에서 이면의 연삭 가공 등을 행하여, 기판 자체를 얇게 할 수 있다.
(c) 레이저광을 조사하여 알루미늄막(12)을 관통하는 선행 구멍(15)을 실리콘 기판(10)에 형성한다. 이 때, 레이저광의 입사부 및 출사부의 주변에는 드로스(16)가 발생한다. 그러나, 상기 드로스(16)는 산화 실리콘막(13, 14)에 부착되어 있으며, 실리콘 기판(10)에는 부착되어 있지 않으므로, 제거하기 쉬운 상태로 되어 있다. 또한, 이 때의 레이저광의 조건 등은 후술하는 실시예에 있어서 기재되어 있다.
(d) 이방성 에칭을 행하여 선행 구멍(15)의 직경을 더욱 크게한다. 이 때, 상기 (c)에 있어서 레이저광의 조사에 의해 형성된 알루미늄막(12)의 구멍도 에칭에 의해 직경이 커진다(후퇴한다). 또한, 드로스(16)도 에칭에 의해 제거된다. 상기 이방성 에칭의 조건은 후술하는 실시예에서 기재되어 있다.
(e) 이방성 에칭에 의해 형성된 구멍(17)의 내벽에 산화 실리콘막(18)을 CVD 법(또는 PVD 법등)으로 형성한다. 이 때, 알루미늄막(12)의 구멍의 내벽에도 산화막(12a)이 형성된다. 커버리지의 점을 고려하면, 양측의 면에서 산화 실리콘을 형성하는 것이 적합하다. 또한, 본 제 1 실시형태에 있어서는 상기 산화막(12a)을 위해, 도 6(i) 이후의 처리가 필요하게 되어 있다. 산화막(12a)은 절연성이 있으면 되고, 산화막(12a) 대신에, 질화 실리콘 등의 무기막, 또는 폴리이미드나 테플론이나 에폭시 등의 유기막 등이어도 된다. 단, 전파 지연 특성을 고려하면 저유전율 재료 쪽이 적합하다.
(f) 구리 도금(예를 들면, 무전계)를 실시하여 실리콘 기판(10)의 표면 및 이면에 구리 도금층(19, 20)을 각각 형성함과 동시에, 내벽에 산화 실리콘막(18)이 형성된 구멍(17)에 구리 도금재(20a)를 충전한다.
(g) 구리 도금층(19, 2O) 위에 포토리소그라피 기술에 의해 레지스트막(21, 22)을 각각 형성한다.
(h) 구리 에칭을 행하여, 구리 도금층(19, 20) 중, 레지스트막(21, 22)에 의해 피복된 개소를 제외한 다른 부분을 제거한다.
(i) 포토리소그라피 기술에 의해 레지스트막(23, 24)을 형성한다. 레지스트막(23)에 관해서는, 알루미늄막(12) 위에 위치하는 산화 실리콘막(13)의 일부가 외부로 노출하도록 형성되어 있다.
(j) 외부에 노출한 산화 실리콘막(13)을 건식 에칭을 행하여 제거한다. 상기 건식 에칭에 의해 산화 실리콘막(13)의 일부가 알루미늄막(12) 위에 남는 것으로 된다{이는 도면 부호 12a로 도시한다).
(k) 레지스트막(23, 24)을 박리한다.
(1) 전체면에 구리 도금(예를 들면, 무전해)을 실시하여 구리 도금층(25, 26)을 형성한다.
(m) 구리 도금층(25, 26) 위에 레지스트막(27, 28)을 각각 형성한다.
(n) 구리 에칭에 의해 레지스트막(27, 28)의 내측에 있는 구리 도금층(25, 26)을 제거하고, 이들의 구리 도금층(25, 26)을 제거한다. 이상의 처리에 의해 반도체칩(IC 칩)(29)이 완성된다.
(o) 그리고, 구리 도금층(19, 25), 구리 도금재(20a) 및 구리 도금층(20, 26)으로 구성되는 금속 범프(30)에 땜납(31) 또는 금을 부착한다. 또한, 땜납(31) 대신에, 이방성 도전막(ACF), 볼 범프, 도전 접착제 등을 사용하여도 된다.
(p) 땜납(31) 위에, 상기와 같이 하여 형성된 반도체 칩(29)을 얹어 용착한다. 이상의 처리를 반복함으로써 도 3의 다층 구조인 반도체 장치(40)가 얻어진다.
또한, 상기의 설명은 면방위가 (1OO)면인 실리콘 기판(10)에 관해서 이루어졌지만, 면방위가 (110)면인 실리콘 기판에 관해서도 마찬가지로 적용된다. 또한, 선행 구멍을 생성했을 때에, 실리콘 기판(10)의 표면에서 레이저광을 조사한 예에 관해서 설명하였지만, 이것은 이면측에서 조사하여도 된다. 그 경우에는 표면측의 구멍 직경이 작게 되어, 금속 범프의 사이즈를 작게 할 수 있다. 또한, 표면측 및 이면측의 쌍방으로부터 레이저광을 조사하여 가공하여도 된다.
제 2 실시형태
도 8은 본 발명의 제 2 실시형태의 공정 설명도이며, 이것은 도 5(a)에 대응하고 있다. 본 제 2 실시형태에 있어서는, 전극 패드로서 금막(41)을 사용하고 있다. 금막(41)에는 제 1 실시형태의 도 5(d)에 있어서의 산화막(12a)이 형성되어 있지 않으므로, 본 제 2 실시형태에서는 도 6(i) 내지 도 7(n)의 처리는 불필요하게 되어 있다.
제 3 실시형태
도 9는 본 발명의 제 3 실시형태의 공정 설명도이고, 이것은 도 5(b), 도 5(c)에 대응하고 있다. 본 제 3 실시형태에 있어서는 알루미늄막(12)의 중앙부에 구멍(12b)을 미리 형성하여 놓는다. 이와 같이 알루미늄막(12)에 구멍(12b)을 형성하고 있으므로, 레이저광(42)의 조사시에 후퇴하지 않는다. 알루미늄막(12)이 산화 실리콘막(11, 13)에 의해서 피복되어 있으므로, 이방성 에칭시에 에칭되지 않고(후퇴하지 않는다), 또한, 산화 실리콘막(18)을 형성했을 때에 산화막(12a)이 발생하지 않는다. 이 때문에, 본 제 3 실시형태에 있어서도 도 6(i) 내지 도 7(n)의 처리는 불필요하게 되어 있다.
제 4 실시형태
도 1O은 본 발명의 제 4 실시형태의 공정 설명도이며, 이것은 도 5a에 대응하고 있다. 본 제 4 실시형태에 있어서는, 도 9의 예와 같이 알루미늄막(12)의 중앙부에 구멍(12b)을 미리 형성함과 동시에, 산화 실리콘막(11)을 패턴화하여 실리콘 기판(10)의 일부를 노출시켜 놓는다. 이와 같이 함으로써 알루미늄막(12)의 후퇴를 피할 수 있음과 동시에, 이방성 에칭시의 에칭 패턴(스루 홀의 개구 치수)이 규격화된다.
제 5 실시형태
도 11은 본 발명의 제 5 실시형태에 따른 피가공물의 가공 방법이 적용되어 제조된 잉크 제트 헤드의 중앙 단면도이고, 도 12는 그의 노즐 플레이트의 사시도이다. 상기 잉크 제트 헤드(50)는, 노즐 플레이트(51)와 글래스 진동판(52)을 적층하여, 글래스 진동판(52)에 잉크 튜브(53)를 장착시킴과 동시에, 압전 소자(54)를 형성함으로써 구성되어 있다. 노즐 플레이트(51)는 실리콘 기판{면방위가 (100)면 또는 (110)면}으로 구성되어 있다. 상기 노즐 플레이트(51)에는 잉크실(55)이 형성되어 있다. 상기 잉크실(55)에 침입한 잉크는 잉크 공급구(56)를 통하여 캐비티(57)에 들어 간다. 캐비티(57)의 위에는 글래스 진동판(52)이 부착되어 있다. 상기 진동판(52)은 압전 소자(54)에 의해서 진동한다. 상기 진동판(52)의 진동에 의해, 캐비티(57)의 잉크는 잉크 노즐 구멍(58)으로부터 토출하여 기록지에 부착하여 인쇄되는 구조로 되어 있다.
도 13은 도 11의 노즐 플레이트 제조과정을 도시한 공정도이며, 이를 참조하면서 그 공정을 설명한다.
(a) 실리콘 기판(61)에 열산화막(62)을 형성한다.
(b) 상기 열산화막(62)을 포토리소그라피 및 플루오르산 에칭에 의해, 잉크실(55), 잉크 유로(56) 및 캐비티(57)에 상당하는 형상으로 패턴 가공한다.
(c) 알칼리액에 의해 실리콘 기판(61)을 소정 깊이로 에칭하여, 잉크실(55), 잉크 유로(56) 및 캐비티(57)를 형성한다.
(d) 열산화에 의해 전체면에 열산화막(63)을 형성한다.
(e) 열산화막(63) 위에서 레이저광(42)을 조사하여, 잉크 노즐 구멍(58)을 형성하기 위한 선행 구멍(64)을 형성한다.
(f) 알칼리액에 의해 이방성 에칭을 행하여 잉크 노즐 구멍(58)을 형성한다. 선행 구멍(64)을 형성했을 때에 드로스가 발생하지만, 상기 드로스는 상기 이방성 에칭에 의해 제거된다.
제 6 실시형태
도 14a 및 도 14b는 본 발명의 제 6 실시형태에 따른 피가공물의 가공 방법이 적용되어 제조된 마이크로 펌프의 평면도 및 단면도이다. 상기 마이크로 펌프(70)는, 실리콘 기판(71)을 2장의 유리판(72, 73)으로 샌드위치된 구조로 되어 있다. 글래스 기판(73)에 형성된 흡입측 파이프(711)로부터 유체를 흡수하고, 토출측 파이프(712)로 유체를 토출한다. 그 동작 원리는 다음과 같다.
실리콘 기판(71)의 중앙부에 형성된 다이어프램(75)에 부착된 압전 소자(74)에 전압을 인가하고, 다이어프램(75)을 휘어지게 함으로써 압력실(710) 내의 압력을 변화시킨다. 그리고, 상기 압력실(710)과 공간적으로 연속하고 있는 흡입측 밸브막(76) 및 토출측 밸브막(78)을 변위시킴으로써, 흡입 밸브(77) 및 토출 밸브(79)를 개폐하고, 흡입측 파이프(711)로부터 토출측 파이프(712)에 유체를 압송한다. 또한, 압력실(710)과 흡입측 밸브막(76)의 상측의 공간 및 토출측 밸브막(78)의 하측의 공간은 연속되어 있다.
도 15는 도 14a 및 도 14b의 실리콘 기판(71)의 제조 공정을 도시한 공정도이고, 이를 참조하면서 공정을 설명한다.
(a) 양면을 폴리싱한 두께 280μm의 실리콘 기판(81)상에, 두께 1μm의 산화 실리콘막(84, 85)을 형성한다.
(b) 상기 산화 실리콘막(84, 85)의 위에 포지티브형 포토레지스트(86, 87)를 도포한다. 레지스트막의 도포 조건의 상세한 것은 다음과 같다. 우선, 산화 실리콘막(84)상에, 스핀 코팅법에 의해 레지스트를 도포한 후, 프리베이크를 실시하고, 레지스트막(86)을 형성한다. 다음에, 산화 실리콘막(85)상에 동일하게 레지스트를 스핀 코팅하고, 섭씨 100도에서 프리베이크를 30분간 행하여 레지스트막(87)을 형성한다. 상기 레지스트막(86)은 총계로 40분간의 프리베이크를 실시한 것으로 된다.
(c) 다음에, 레지스트막(87)에 관통 구멍(714) 및 압력실(710)과 흡입측 밸브막(76)의 상측의 공간을 연결하는 관통 구멍(도시하지 않음)에 상당하는 패턴 노광 및 현상을 행하고, 레지스트 패턴(88)을 형성하지만, 포스트베이크는 행하지 않는다. 그 이유는, 레지스트막(86, 87)에는, 후에 별도의 패턴 형성(노광, 현상)을 행하기 때문이다.
(d) 이어서, 플루오르산계 에칭액에 의해 산화 실리콘막(85)의 선택 에칭을 행한다. 플루오르산 에칭의 에칭 마스크로서 사용한 레지스트막(86, 85)은 고온에 의한 소성(포스트베이크)를 받고 있지 않기 때문에, 잔막부는 감광성을 유지하고 있으므로, 박리하지 않고 다음 공정에서 또한 패턴 노광 및 현상에 의한 패턴 가공을 행한다.
(e) 레지스트막(86)에는 흡입측 밸브막(76), 다이어프램(75), 흡입측 밸브막(76) 등에 상당하는 패턴 노광을 행한다. 레지스트막(87)에는 흡입측 밸브막(76), 흡입 밸브(77), 다이어프램(75), 토출측 밸브막(78), 토출 밸브(79) 등에 상당하는 패턴 노광을 행한다. 이어서, 레지스트막(86, 87)의 현상을 동시에 행하고, 레지스트 패턴(810, 811)을 형성한다.
(f) 다음에 레이저광을 조사하여, 산화 실리콘막(85)의 관통 구멍(714)에 상당하는 부분에 레이저광(42)을 조사하여 선행 구멍(714a)을 형성한다.
(g) 다음에, 알칼리액에 의한 이방성 에칭을 행한다. 여기서는, 예를 들면 농도 25 중량%. 온도 섭씨 80도의 KOH 수용액을 사용하여 에칭을 행하였다. 상기 에칭에 의해 선행 구멍은 확대되어 상기 관통 구멍(714)에 대응하는 구멍(714b)이 형성된다. 그리고, 상기에서 선행 구멍을 형성하였을 때에 발생한 드로스는 상기 이방성 에칭에 의해 제거된다.
(h) 또한, 알칼리액에 의한 이방성 에칭을 행하고, 산화막(84, 85) 중, 두께가 예를 들면 0.08μm인 부분은 소멸하여 실리콘의 하지(下地)가 노출되며, 상기 하지의 실리콘은 연속하여 에칭되고, 도 11의 흡입판막(76), 흡입 밸브(77), 다이어프램(75), 토출측 밸브막(78), 토출 밸브(79) 등이 형성된다.
제 7 실시형태
도 16은 상기의 각 실시형태에 있어서 레이저광에 의해 실리콘 기판에 선행 구멍을 천공했을 때의 장치의 구성을 도시한 도면이다. 레이저 광원(150)으로부터의 레이저광(42)은, 빔 익스팬더 및 반사 미러(152)를 거쳐 위상 격자(153)에 도달한다. 그리고, 위상 격자(153)로 분기되어 실리콘 기판(10)에 조사된다.
도 17a 및 도 17b는 이 때의 상태를 도시한 설명도이다. 레이저광(42)은 위상 격자(153)로서 본 예에서는 4 분기되어 실리콘 기판(10)에 조사되어 선행 구멍(15)을 천공한다. 상기 분기는, 예를 들면 최초에 X(횡방향)방향으로 분기하고, 다음에 방향을 90도 회전시켜{위상 격자(153)를 회전시키거나, 실리콘 기판(10)를 회전시킴} Y 방향(종방향)으로 분기시킨다. 또한, 위상 격자(153)에 의해 X 방향과 Y 방향을 동시에 분기시키도록 하여도 된다. 이렇게 하여 동시에 복수의 선행 구멍(15)을 천공할 수 있으므로, 가공 시간의 단축화가 가능하게 되어 있다. 또한, 2차원적인 분기도 가능하며, 이 경우에는 1칩 또는 1웨이퍼를 일괄하여 가공할 수 있다.
제 8 실시형태
도 18은 상기의 각 실시형태에 있어서 레이저광에 의해 실리콘 기판에 선행 구멍을 천공했을 때의 장치의 다른 구성을 도시한 도면이고, 여기서는 빔 익스팬더(51)의 출사측에 λ/4 편광판(156)이 형성되어 있고, 레이저광의 편광면(직선편광)과 λ/4편광판(156)의 각도를 최적화함으로써, 레이저광(42)을 원편광시키고 있다.
도 19a는 도 18의 장치에 의해서 레이저광을 원편광시켰을 때의 가공 구멍의 상태를 도시한 설명도이다. 도 19b는 레이저광을 랜덤 편광으로 변환하였을 때의 가공 구멍의 상태를 도시한 설명도이다. 도시한 바와 같이 선행 구멍(15)이 굴곡되지 않고 똑바르게 형성되어 있는 것을 알 수 있다. 도 19c 및 도 19d는 레이저광을 직선 편광시킨 경우의 가공 구멍의 상태를 도시한 설명도이다. 도시한 바와 같이, 선행 구멍(15)이 굴곡되어 뒤틀려져 있음을 알 수 있다. 이것은, 내벽에 대하여 P 편광과 S 편광에서는 흡수율이 다르기 때문에 일어나는 현상이라고 고려되며(도 20a 및 도 20b 참조), 일단 어느 하나의 방향으로 편향되어 가공이 촉진되면 스루 홀의 도광 효과에 의해 또한 그 편향이 촉진되기 때문이라고 생각된다. 이에 대해, 레이저광을 랜덤 편광으로 변환시킨 경우나 레이저광을 원편광시킨 경우에는, S 편광·P 편광이 랜덤에 조사되고, S 편광·P 편광의 편향이 없기 때문에, 스루 홀이 굴곡되는 현상을 효과적으로 억제할 수 있다.
도 2Oa 및 도 20b는 직선 편광과 실리콘(Si)에 대한 레이저광 흡수율의 관계를 도시한 도면이다. 상기 도면으로부터 P 편광쪽이 S 편광보다도 흡수율이 높다(특히 70 내지 80도에서 극대가 된다). 이 때문에, 직선 편광인 경우는 굴곡될 가능성이 높게 된다고 고려된다.
제 9 실시형태
상술의 예는 어느것이나 실리콘 기판에 레이저 가공에 의해 수직 구멍을 형성하고 나서 에칭 처리하는 예에 관해서 설명하고 있지만, 본 발명은 이에 한정되는 것이 아니라, 레이저 가공에 의해 경사의 구멍을 형성하도록 하여도 된다. 그의 구체적인 예는 후술하지만, 면방위가 (100)면인 실리콘 기판에 경사 구멍을 레이저 가공에 의해 생성한 경우에는, 면방위 (110)면인 실리콘 기판의 경우와 같이, 다음과 같은 이점이 있다.
(a) 내부에서 넓어지지 않는 직선 구멍을 형성할 수 있으므로, 구멍간 피치를 보다 작게 할 수 있다.
(b) 구멍폭은 산화막의 치수와 동일하게 할 수 있으므로, 에칭 시간에서 구멍폭을 제어할 필요가 없다.
(c) 구멍 단면 형상은 면방위 (111)면으로 규정할 수 있으므로, 형상의 불균일이 없다.
다음에, 레이저 가공에 의해 경사진 구멍을 형성한 경우의 예를 수직 구멍과의 대비에 있어서 설명한다.
도 21은 면방위 (100)면의 실리콘 기판(5)의 표면에 대하여 경사 45도의 구멍을 레이저 가공하여 에칭한 경우의 평면도이다. 도 22a는 도 21의 A-A 단면도이고, 도 22b는 도 21의 B-B 단면도이다. 여기서는, 면방위 (111)면이 출현하여 에칭이 멈추었을 때의 형상을 도시하고 있다. 또한, 도면에 있어서, 경사진 구멍의 예로서 관통 구멍(60) 및 정지 구멍(미관통 구멍)(61)의 예가 도시되어 있다.
도 23은 면방위 (100)면의 실리콘 기판(5)의 표면에 대하여 수직인 구멍을 레이저 가공하여 에칭한 경우의 평면도이다. 도 24a는 도 23의 A-A 단면도, 도 24b는 도 23의 B-B 단면도이고, 도 24c는 도 23의 C-C 단면도이다. 여기서도 면방위 (111)면이 출현하여 에칭이 멈추었을 때의 형상을 도시하고 있다.
도 25는 면방위 (110)면의 실리콘 기판(5)의 표면에 대하여 수직인 구멍을 레이저 가공하여 에칭한 경우의 평면도이다. 도 26a는 도 25의 A-A 단면도, 도 26b는 도 25의 B-B 단면도이고, 도 26c는 도 25의 C-C 단면도이다. 여기에서도 면방위 (111)면이 출현하여 에칭이 멈추었을 때의 형상이 도시되어 있다.
상기 도면으로부터 면방위가 (1OO)면을 갖는 실리콘 기판에 경사 구멍을 레이저광에 의해 생성한 경우에는 상술의 (a) 내지 (c)의 이점이 있는 것을 알 수 있다.
제 10 실시형태
그런데, 산화막은 에칭 처리 후에 오버행(overhang)하여 구멍 주변에 주름 형상으로 남는 것이 있다. 특히, 산화막을 패터닝하지 않고 레이저만으로 산화막을 관통하였을 때는 도 27a에 도시한 바와 같이 현저하게 된다. 이와 같은 경우에는, 수중(순수한 물이나 보통의 물)에서 초음파 세정을 5분 동안 정도로 행함으로써, 도 27b에 도시한 바와 같이 상기 오버행한 주름 형상의 산화막(2a)을 간단히 제거할 수 있다. 통상은 플루오르산계의 에칭액으로 산화막을(전체면) 제거하지만, 표면에 산화막이 남아도 되는 경우는 플루오르산과 같은 위험한 공정을 생략할 수 있다.
제 11 실시형태
또한, 산화막은 에칭액(KOH)에 대하여 완전히 내식성이 있는 것은 아니고, 조금씩 에칭된다. 따라서, 산화막은 구멍 내부의 방향으로부터도 에칭된다. 이 때문에, 에칭에 필요한 시간이 되었을 때에, 산화막(특히 주름진 부분은 에칭되기 쉽다)이 없게 되도록 얇게 형성하거나, 에칭 시간을 극단적으로 길게 하면, 도 28a에 도시된 바와 같은 오버행한 주름 형상의 산화막(2a)을, 도 28b에 도시한 바와 같이 제거할 수 있다. 이 경우에 있어서도, 표면에 산화막이 남아도 무방한 경우는 플루오르산과 같은 위험한 공정을 생략할 수 있다.
제 12 실시형태
또한, 상술의 실시형태에 있어서는 주로 스루 홀을 형성한 예에 관해서 설명하였지만, 본 발명에 있어서는 레이저광에 의해 선행 홈을 형성하고, 그 후에 에칭 처리를 실시하여 깊은 홈을 형성할 수 있다.
도 29는 깊은 홈을 형성했을 때의 설명도이다. 레이저광을 연속하여 스캔하여 조사하면서 연속한 선행 구멍(15a)을 형성한 것에 이방성 에칭을 실시한다. 그 결과, 실리콘 기판(5)의 내면에서 확대되어 있는 깊은 홈을 형성할 수 있다.
또한, 상기에 있어서는, 레이저광을 스캔하여 연속한 선행 구멍을 형성하고, 그 후 이방성 에칭을 실시함으로써 깊은 홈을 형성하였지만, 원리적으로는 산화막을 미리 패터닝(표리)으로 개방한 부분에 최저 1개소라도 레이저광에 의한 선행 구멍을 형성하면, 깊은 홈의 형성이 가능하다. 물론, 패턴내에 복수의 선행 구멍을 형성할 수 있으면, 그 부분만 동시에 에칭할 수 있는 면이 증가하기 때문에, 에칭시간의 단축이 가능해진다고 고려된다. 도 30은 1개소에 선행 구멍(15)을 형성한 예이며, 또한, 도 31은 3개소에 선행 구멍(15)을 형성한 예이다. 어느 하나의 경우에 있어서도, 선행 구멍을 형성한 후에, 에칭 처리를 실시함으로써, 도시한 바와 같은 깊은 홈을 얻을 수 있다. 또한, 도 29 내지 도 31에 있어서는, 실리콘 기판(5)은 어느것이나 면방위가 (1OO)면 방위의 실리콘 웨이퍼이고, 홈의 내벽(6a)은 (111)면이다.
제 13 실시형태
다음에, 상술의 제 12 실시형태를 적용한, 잉크 제트 헤드의 제조 방법에 관해서 설명한다. 도 32는 그의 제조 과정을 도시한 공정도이다.
(a) 예를 들면 두께가 500μm이고, 면방위가 (110)면 방위인 실리콘 기판(60) 위에 내실리콘 에칭막이 되는 산화 실리콘막(62)을 열산화법에 의해 막의 두께를 1μm만큼 형성한다. 물론, 산화 실리콘막 뿐만 아니라, 질화 실리콘막 또는 금속막 등, Si 에칭액에 대하여 내식성을 나타내는 막이면 무엇이든지 가능하다.
(b) 잉크실이 되는 부분에 레이저광(42)을 스캔하여 조사하여 연속한 선행 구멍(15a)을 생성한다. 상기 선행 구멍(15a)은 도면의 지면에 직교하는 방향으로 연속하고 있는 것으로 한다.
(c) 다음에, 산화 실리콘막(62)이 형성된 실리콘 기판(60) 위에 레지스트를 스핀 코팅법에 의해 도포하고, 포토리소그라피 기술을 사용하여 잉크 압력실 및 잉크실을 형성하기 위한 레지스트막을 형성한다. 그 후, 완충 플루오르산 용액을 사용하여 레지스트막을 산화 실리콘막에 전사하고, 불필요하게 된 레지스트막을 황산과 과산화수소 수용액의 혼합 용액으로 이루어지는 박리액에 의해 박리하고, 산화 실리콘막에 의해 잉크 압력실에 대응하는 패턴(65) 및 잉크실에 대응하는 패턴(66)을 형성한다.
(d) 다음에, 잉크 압력실에 대응하는 패턴(65)의 특정한 위치에 잉크 노즐 구멍(58)을 생성하기 위한 구멍(15b)을 천공한다. 상기 구멍 천공 가공은 예를 들면 상술한 제 5 실시형태에 의한 방법 등에 의해서 행한다.
(e) 또한, 실리콘 기판(60)을, 섭씨 80도로 가열한 20 중량% KOH 수용액에 침적하여 습식 결정 이방성 에칭을 행하고, 3OOμm 에칭하여, 잉크 압력실 및 잉크 실에 상당하는 형상(67a, 67b)과 잉크 노즐 구멍(58)을 형성한다.
(f) 다음에, 실리콘 기판(60)의 잉크실(55)과 잉크 압력실(57) 사이에 형성되는 잉크 유로(56)에 대응하는 마스터 패턴을 포토리소그라피 기술을 사용하여 형성한다. 그리고, 이방성 에칭에 의해 잉크 유로(56)에 대응하는 홈(67c)을 형성한다. 그 후, 실리콘 기판(60)에 형성되어 있는 산화 실리콘막을 모두 완충 플루오르산 용액에 침적함으로써 제거한 후에, 실리콘 기판(60)의 잉크 습윤성을 향상시키기 위해서, 열산화 공정에 의해 실리콘 기판(60)의 표면에 0.2μm의 산화 실리콘막을 형성한다.
(g) 그리고, 실리콘 기판(60)의 잉크실(55)측에 대응하는 위치에 미리 잉크 공급용 구멍(52a)을 천공한 진동판(52)을 양극 접합함으로써 접합된다.
(h) 마지막으로, 글래스 진동판(52) 위의 잉크 압력실(57)의 위치에 압전 소자(54)를 접착한다. 그리고, 다이싱에 의해 폴리실리콘 기판(60)을 소망 형상으로 절단하고, 글래스 진동판(52)의 구멍에 잉크 공급용 파이프(53)를 접착하여, 도시와같은 잉크 제트 헤드를 완성한다.
제 14 실시형태
도 33은 상술한 실시형태에 따른 반도체 장치(예를 들면 도 3)를 실장한 회로 기판의 설명도이다. 회로 기판(100)에는 예를 들면 글래스 에폭시 수지 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(100)에는 예를 들면 구리 등으로 이루어지는 배선 패턴이 소망의 회로가 되도록 형성되어 있고, 그들의 배선 패턴과 상술의 반도체 장치(40)의 외부 단자를 기계적으로 접속함으로써, 그들의 전기적 도통을 도모한다. 그리고, 상기 회로 기판(100)을 탑재한 전자 기기로서, 도 34에는 노트형 퍼스널 컴퓨터(200), 도 35에는 휴대 전화(300)가 도시되어 있다.
다음에, 상술의 실시형태의 구체적인 예를 실시예로서 설명한다.
제 1 실시예
도 36 및 도 37은 레이저광을 조사하여 선행 구멍을 생성하였을 때의 특성도이다. 도 36은 1kHz에서의 레이저의 쇼트수와 구멍 깊이와의 관계를 레이저 파워(10mW 내지 2 OOOmW)를 파라미터로 하여 도시하고 있다. 도 37은 1kHz에서의 레이저의 쇼트수와 구멍폭의 관계를 레이저 파워(1OmW 내지 200OmW)를 파라미터로 하여 도시하고 있다. 어느것이나, 높은 종횡비의 선행 구멍을 얻을 수 있음을 알 수 있다. 또한, 이 때의 레이저는, 제 2 고주파의 Q 스위치 YAG 레이저를 사용하고, 광학 시스템은 집광 렌즈 f100(촛점거리= 100mm)을 사용하고 있다.
본 제 1 실시예에 있어서 이방성 에칭에 의해 선행 구멍을 확대하였을 때의 에칭의 조건은 다음과 같다.
＜ 에칭의 조건＞
에칭액: KOH 수용액
농도: 35% 중량
약액 온도: 80℃
에칭시간= 1시간{짧으면 미세한 구멍, 길면 모두 (111)면이 출현}
＜웨이퍼 조건＞
재질: Si (1OO){면방위 (100)면의 결정성 실리콘; 이하에 있어서도 동일하게 표현}
판두께: 550μm
또한, 에칭액으로서는, KOH 수용액을 대신하여 유기 알칼리 에칭액, 예를 들면 하이드라진, EPW(에틸렌디아민-파이로카테콜물), TMAH(수산화테트라메틸암모늄)등을 사용할 수 있다.
제 2 실시예
도 38a, 도 38b 및 도 38c는 레이저광(원편광이 실시되어 있다)을 조사하여 선행 구멍을 형성하였을 때의 레이저 입사면, 레이저 출사면 및 구멍측 단면(절단 관찰면)의 확대도이다. 도 38a 및 도 38b의 레이저 입사면 및 레이저 출사면은 원형으로 되어 있고, 그의 근방에 드로스가 발생하고 있다. 또한, 도 38c의 선행 구멍은 그 직선성(판두께 55Oμm)이 우수한 것으로 되어 있다. 또한, 도 38a 및 도 38b의 도면의 하부에 도시되어 있는, 예를 들면 도 38a 「×2.00K」는 2000배로 확대되어 있는 것을 의미하며, 후술의 도 41a의 「×2OO」은 2OO배로 확대되어 있는 것을 의미한다. 또한, 도 38a의 「15.Oμm」는 그 근방에 기재되어 있는 도트의 좌단으로부터 우단까지의 거리를 도시하고 있다(상기 예에서는 모두 도트분으로 15μm 이다). 이러한 것은 후술의 다른 도면에 있어서도 동일하다.
제 3 실시예
도 39a 및 도 39b는 레이저광을 조사하여 선행 구멍을 생성하였을 때에 발생한 드로스의 에칭전의 상태와 에칭 후의 상태를 도시한 도면이다{상술한 도 5(c), 도 5(d)에 대응}. 에칭 처리를 실시한 후에는 드로스가 제거되어 있음을 알 수 있다.
＜레이저 조건＞ 레이저 파장: 532μm
집광 렌즈: f100mm
램프 전류: 28A
＜가공 조건＞ 발진 주파수: 1kHz
파워: 300mW
쇼트수: 300쇼트
직선 편광 방향: 도면의 좌우 방향(자장)
＜웨이퍼 조건＞ 재질: Si (1OO)
판두께: 55Oμm
표면 상태: 산화막 부착
＜ 에칭조건＞ 에칭액: KOH 수용액
농도: 35 중량%
온도: 80℃
에칭 시간: 1시간
제 4 실시예
도 40a, 도 4Ob 및 도 4Oc는 에칭 처리 후의 가공 구멍의 상태를 도시한 입사면(절반으로 절단), 단면(절단 관찰면) 및 출사면(절반으로 절단)을 각각 도시하고 있다. 이 때의 레이저의 사양 등은 다음과 같다.
＜레이저 조건＞ 레이저 파장: 532μm
집광 렌즈: f1OOmm
램프 전류: 28A
＜ 가공 조건＞ 발진 주파수: 1kHz
파워: 3OOmW
쇼트수: 3OO쇼트
＜ 웨이퍼 조건＞ 재질: Si (1O0)
판두께: 550μm
표면 상태: 산화막 부착
＜에칭 조건＞ 에칭액: KOH 수용액
농도: 35 중량%
온도: 8O℃
에칭 시간: 1시간
제 5 실시예
본 실시예에 있어서는 에칭의 처리 시간과 선행 구멍의 형상과의 관계를 조사하였다. 이 때의 레이저의 사양 등은 다음과 같다.
＜레이저 조건＞ 레이저 파장: 532μm
집광 렌즈: f1OOmm
램프 전류: 28A
＜가공 조건＞ 발진 주파수: 1kHz
쇼트수: 50, 5O0, 500O
＜웨이퍼 조건＞ 재질: Si (100)
판두께: 55Oμm
산화막: 1.5μm
＜ 에칭조건＞ 에칭액: KOH 수용액
농도: 35 중량%
온도: 8O℃
도 41a, 도 41b 및 도 41c는 에칭 처리를 15분 실시했을 때의 각 선행 구멍(레이저 쇼트수 50, 500, 5000)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
도 42a, 도 42b 및 도 42c는 에칭 처리를 3O분 실시했을 때의 각 선행 구멍(레이저 쇼트수 5O, 500, 5000)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
도 43a, 도 43b 및 도 43c는 에칭 처리를 6O분 실시했을 때의 각 선행 구멍(레이저 쇼트수 5O, 5OO, 500O)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
도 44a, 도 44b 및 도 44c는 에칭 처리를 90분 실시했을 때의 각 선행 구멍(레이저 쇼트수 5O, 5OO, 5OO0)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
도 45a, 도 45b 및 도 45c는 에칭 처리를 120분 실시했을 때의 각 선행 구멍(레이저 쇼트수 5O, 5O0, 5000)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
도 46a, 도 46b 및 도 46c는 에칭 처리를 240분 실시했을 때의 각 선행 구멍(레이저 쇼트수 50, 500, 5OOO)의 상태를 도시한 단면(절단 관찰면)을 각각 도시하고 있다.
상기 도면으로부터 분명하듯이, 에칭 시간을 제어함으로써 선행 구멍의 형상을 제어할 수 있음을 알 수 있다.
제 6 실시예
도 47a는 및 도 47b는, 면방위 (11O)면을 갖는 실리콘 기판에 산화막을 형성한 후에 레이저광을 조사하여 그 후에 에칭 처리를 실시했을 때의 단면(절단 관찰면)을 도시하고 있다. 도 47a는 레이저 미관통 구멍에 에칭 처리를 실시했을 때의 것이며, 도 47b는 레이저 관통 구멍에 에칭 처리를 실시했을 때인 것이다. 어느 하나의 경우에 있어서도, 면방위 (111)면이 출현하여, 수직인 관통 구멍이 얻어지고 있다.
제 7 실시예
도 48 및 도 48은, 도 22a 또는 도 22b에 대응한 관통 구멍(60) 및 정지 구멍(미관통 구멍)(61)의 단면(절단 관찰면)을 도시하고 있다.
제 8 실시예
도 5Oa 및 도 50b는 레이저광의 조사 및 이방성 에칭에 의해 실리콘 기판에 스루 홀을 형성하였을 때의, 초음파 세정 전후의 상태를 도시한 평면도이다. 도 50a는 초음파에 의한 세정전의 상태를 도시하고 있다. 도 50b는 초음파에 의한 세정 후의 상태를 도시하고 있다. 초음파 세정을 실시함으로써, 스루 홀의 주변에 형성된 주름 형상의 산화 실리콘막이 제거되어 있음을 알 수 있다.
이 때의 레이저의 사양 등은 다음과 같다.
＜레이저 조건＞
레이저 파장: 532μm
집광 렌즈: f1O0mm
램프 전류: 28A
＜가공 조건＞
발진 주파수: 1kHz
편광: 직선편광
＜웨이퍼 조건＞
재질: Si (100)
판두께: 55Oμm
산화막: 1.5μm
＜ 에칭조건＞
에칭액: KOH 수용액
농도: 35 중량%
온도: 8O℃
에칭 시간: 3시간
제 9 실시예
도 51은 레이저광의 조사 및 이방성 에칭에 의해 실리콘 기판에 스루 홀을 형성하였을 때의, 장시간 에칭에 의한 산화막의 후퇴의 상태를 도시한 평면도이다. 또한, 도 51은 장시간 에칭에 의해 산화 실리콘막이 후퇴하여 주름 형상의 산화 실리콘막이 떨어진 상태를 도시하고 있지만, 산화 실리콘막의 주름 형상의 부분이 떨어지기 전의 상태는, 도 50a와 동일하다. 이 때의 레이저의 수단 등은 상기의 실시예 8과 동일하지만, 에칭 시간은 4시간이다.
제 10 실시예
도 52a 내지 도 52e는 YAG 레이저에 의한 선행 홈 가공의 실험 결과를 도시한 도면이다. 도 52a는 입사면(도 29의 ①의 방향), 도 52b는 단면(길이 방향, 도 29의 ②의 방향), 도 52c는 측면 절단면(도 29의 ③의 방향), 도 52d는 출사면(도 29의 ④의 방향), 도 52e는 단면(길이 방향, 도 29의 ⑤의 방향)이다. 이 때의 레이저의 사양 등은 다음과 같다.
＜레이저 조건＞ 레이저파장: 532μm
집광 렌즈: f1OOmm
램프 전류: 28A
＜가공 조건＞ 발진 주파수: 1kHz
파워: 4OOmW
쇼트수: 수초간 스캔
편광: 직선 편광
가공면: 한쪽 면
＜ 웨이퍼 조건＞ 재질: Si (1O0)
판두께: 55Oμm
산화막: 1.5μm
＜ 에칭조건＞ 에칭액: KOH 수용액
농도: 35 중량%
온도: 80℃
에칭 시간: 3시간

Claims (21)

  1. 레이저광을 조사하여 선행 구멍을 형성하고, 이방성 에칭을 행하여 상기 선행 구멍을 확대하는 피가공물의 가공 방법.
  2. 제 1 항에 있어서, 상기 기재에 보호막을 형성하고, 상기 보호막을 통하여 상기 기재에 레이저광을 조사하는 피가공물의 가공 방법.
  3. 제 2 항에 있어서, 상기 보호막에 개구부를 형성하고, 상기 개구부의 상기 기재가 노출한 부분에 레이저광을 조사하는 피가공물의 가공 방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 기재에 원편광된 레이저광을 조사하는 피가공물의 가공 방법.
  5. 제 2 항 또는 제 3 항에 있어서, 상기 기재에 랜덤 편광된 레이저광을 조사하는 피가공물의 가공 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 레이저광을 스캔하여, 연속한 선행 구멍을 형성하는 피가공물의 가공 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 이방성 에칭에 의해 상기 선행 구멍을 확대하여 스루 홀을 형성하는 피가공물의 가공 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 기재는 실리콘 기판인 피가공물의 가공 방법.
  9. 제 8 항에 있어서, 상기 실리콘 기판의 표면이 (110)면인 피가공물의 가공 방법.
  10. 제 8 항에 있어서, 상기 실리콘 기판의 표면이 (100)면인 피가공물의 가공 방법.
  11. 제 10 항에 있어서, 상기 실리콘 기판에 비스듬히 레이저광을 조사하는 피가공물의 가공 방법.
  12. 제 2 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 기재의 표면측 및 이면측에 각각 보호막을 형성하고, 상기 기재의 양면에서 레이저광을 각각 조사하는 피가공물의 가공 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 레이저광을 위상 격자에 의해 분기시켜 상기 기재에 조사하는 피가공물의 가공 방법.
  14. 제 13 항에 있어서, 레이저광을 상기 위상 격자에 의해 일방향으로 분기시켜 상기 기재에 조사하는 피가공물의 가공 방법.
  15. 제 13 항에 있어서, 레이저광을 상기 위상 격자에 의해 직교하는 2개의 방향으로 각각 분기시켜 상기 기재에 조사하는 피가공물의 가공 방법.
  16. 제 2 항 내지 제 15 항 중 어느 한 항에 있어서, 구멍의 주변을 피복하도록 하여 형성되는 주름 형상의 보호막을 초음파 세정에 의해 제거하는 피가공물의 가공 방법.
  17. 제 2 항 내지 제 15 항 중 어느 한 항에 있어서, 구멍의 주변을 피복하도록 하여 형성되는 주름 형상의 보호막을 이방성 에칭의 처리시간을 조정함으로써 제거하는 피가공물의 가공 방법.
  18. 제 7 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 스루 홀은 반도체칩의 표리의 전극 패드를 전기적으로 접속하기 위한 것인 피가공물의 가공 방법.
  19. 제 7 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 스루 홀은, 잉크 제트 헤드의 잉크 토출 구멍을 형성하기 위한 것인 피가공물의 가공 방법.
  20. 제 6 항 또는 제 8 항 내지 제 17 항 중 어느 한 항에 있어서, 상기의 연속한 선행 구멍은, 잉크 제트 헤드의 잉크실을 형성하기 위한 것인 피가공물의 가공 방법.
  21. 제 7 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 스루 홀은, 마이크로 펌프 밸브의 관통 구멍을 형성하기 위한 것인 피가공물의 가공 방법.
KR1020007011813A 1999-02-25 2000-02-25 레이저를 이용한 피가공물의 가공 방법 KR20010042981A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP99-47434 1999-02-25
JP11047433A JP2000246474A (ja) 1999-02-25 1999-02-25 レーザ光による加工方法
JP99-47433 1999-02-25
JP11047434A JP2000246475A (ja) 1999-02-25 1999-02-25 レーザ光による加工方法
PCT/JP2000/001085 WO2000050198A1 (fr) 1999-02-25 2000-02-25 Procede d'usinage de pieces par faisceau laser

Publications (1)

Publication Number Publication Date
KR20010042981A true KR20010042981A (ko) 2001-05-25

Family

ID=26387593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007011813A KR20010042981A (ko) 1999-02-25 2000-02-25 레이저를 이용한 피가공물의 가공 방법

Country Status (5)

Country Link
US (1) US6563079B1 (ko)
KR (1) KR20010042981A (ko)
CN (1) CN1200793C (ko)
AU (1) AU2692100A (ko)
WO (1) WO2000050198A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594517B1 (ko) * 2004-10-08 2006-06-30 한국기계연구원 레이저 가공시에 발생하는 잔여물 제거 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001354439A (ja) * 2000-06-12 2001-12-25 Matsushita Electric Ind Co Ltd ガラス基板の加工方法および高周波回路の製作方法
DE10033071A1 (de) * 2000-07-07 2002-01-17 Trumpf Lasertechnik Gmbh Laseranordnung für die Materialbearbeitung
CN1287945C (zh) * 2001-03-22 2006-12-06 埃克赛尔技术有限公司 激光加工系统和方法
US7357486B2 (en) 2001-12-20 2008-04-15 Hewlett-Packard Development Company, L.P. Method of laser machining a fluid slot
JP2003226551A (ja) * 2002-02-05 2003-08-12 Nippon Sheet Glass Co Ltd 微細孔を有するガラス板およびその製造方法
AU2003232000A1 (en) * 2002-07-25 2004-02-16 Matsushita Electric Industrial Co., Ltd. Inkjet nozzle and process of laser drilling a hole for use in inkjet nozzles
US6824246B2 (en) * 2002-11-23 2004-11-30 Kia Silverbrook Thermal ink jet with thin nozzle plate
JP2004311948A (ja) * 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP3690407B2 (ja) * 2003-07-31 2005-08-31 セイコーエプソン株式会社 半導体装置の製造方法
TWI269684B (en) * 2003-08-08 2007-01-01 Hon Hai Prec Ind Co Ltd A process for laser machining
JP4729883B2 (ja) * 2003-10-31 2011-07-20 セイコーエプソン株式会社 基板の加工方法、マイクロレンズシートの製造方法、透過型スクリーン、プロジェクタ、表示装置並びに基板の加工装置
JP2005186110A (ja) * 2003-12-25 2005-07-14 Nitto Denko Corp レーザー加工用保護シート及びこれを用いたレーザー加工品の製造方法
NL1025279C2 (nl) * 2004-01-19 2004-12-14 Fico Bv Werkwijze voor het lasersnijden van halfgeleider producten en halfgeleider product voorzien van een deklaag.
GB2410465A (en) * 2004-01-29 2005-08-03 Hewlett Packard Development Co Method of making an inkjet printhead
US7338611B2 (en) * 2004-03-03 2008-03-04 Hewlett-Packard Development Company, L.P. Slotted substrates and methods of forming
US20050219327A1 (en) * 2004-03-31 2005-10-06 Clarke Leo C Features in substrates and methods of forming
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
EP1601010A3 (fr) * 2004-05-26 2009-01-21 St Microelectronics S.A. Formation de tranchées obliques
US7923658B2 (en) 2004-09-13 2011-04-12 Hewlett-Packard Development Company, L.P. Laser micromachining methods and systems
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
JP4835828B2 (ja) * 2005-10-05 2011-12-14 セイコーエプソン株式会社 液体噴射ヘッドの製造方法
JP4730537B2 (ja) * 2005-12-28 2011-07-20 セイコーエプソン株式会社 液体噴射ヘッドの製造方法
US7824560B2 (en) * 2006-03-07 2010-11-02 Canon Kabushiki Kaisha Manufacturing method for ink jet recording head chip, and manufacturing method for ink jet recording head
US7927966B2 (en) * 2006-12-12 2011-04-19 Nxp B.V. Method of manufacturing openings in a substrate, a via in substrate, and a semiconductor device comprising such a via
WO2008123075A1 (ja) * 2007-03-27 2008-10-16 Advantest Corporation 貫通エッチング方法及びコンタクタ製造方法
JP5031493B2 (ja) * 2007-09-06 2012-09-19 キヤノン株式会社 インクジェットヘッド用基板の製造方法
JP4480182B2 (ja) * 2007-09-06 2010-06-16 キヤノン株式会社 インクジェット記録ヘッド用基板及びインクジェット記録ヘッドの製造方法
JP5219439B2 (ja) * 2007-09-06 2013-06-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
JP2009061664A (ja) * 2007-09-06 2009-03-26 Canon Inc インクジェットヘッド用基板の製造方法
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
JP5389264B2 (ja) 2010-07-26 2014-01-15 浜松ホトニクス株式会社 レーザ加工方法
JP5530522B2 (ja) * 2010-07-26 2014-06-25 浜松ホトニクス株式会社 半導体デバイスの製造方法
EP2599576B1 (en) * 2010-07-26 2019-12-11 Hamamatsu Photonics K.K. Laser processing method
EP2600397B1 (en) * 2010-07-26 2019-08-21 Hamamatsu Photonics K.K. Method for manufacturing interposer
JP5693074B2 (ja) * 2010-07-26 2015-04-01 浜松ホトニクス株式会社 レーザ加工方法
JP5702556B2 (ja) * 2010-07-26 2015-04-15 浜松ホトニクス株式会社 レーザ加工方法
EP2599582B1 (en) 2010-07-26 2020-03-25 Hamamatsu Photonics K.K. Substrate processing method
JP5574866B2 (ja) * 2010-07-26 2014-08-20 浜松ホトニクス株式会社 レーザ加工方法
EP2599583B1 (en) 2010-07-26 2020-04-01 Hamamatsu Photonics K.K. Substrate processing method
JP5554838B2 (ja) 2010-07-26 2014-07-23 浜松ホトニクス株式会社 レーザ加工方法
US20120168412A1 (en) * 2011-01-05 2012-07-05 Electro Scientific Industries, Inc Apparatus and method for forming an aperture in a substrate
EP2697068B1 (en) * 2011-04-13 2015-04-08 OCE-Technologies B.V. Method of forming a nozzle of a fluid ejection device
CN102601529A (zh) * 2012-03-27 2012-07-25 北京理工大学 一种提高飞秒激光制备微通道加工效率的方法
CN102601521A (zh) * 2012-03-27 2012-07-25 北京理工大学 一种用飞秒激光脉冲序列对透明介质内部加工的方法
KR20140076204A (ko) * 2012-12-12 2014-06-20 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
JP6033130B2 (ja) * 2013-03-13 2016-11-30 新光電気工業株式会社 プローブガイド板及びその製造方法
JP6166587B2 (ja) * 2013-05-20 2017-07-19 三星ダイヤモンド工業株式会社 ガラス基板に貼り付けた樹脂板の切断方法
US9296646B2 (en) * 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
EP3288705A1 (en) * 2015-04-28 2018-03-07 Corning Incorporated Method of laser drilling through holes in substrates using an exit sacrificial cover layer; corresponding workpiece
TW201714757A (zh) 2015-10-19 2017-05-01 精工愛普生股份有限公司 電子裝置、液體噴出頭、液體噴出裝置及電子裝置之製造方法
JP2017157585A (ja) * 2016-02-29 2017-09-07 株式会社アドバンテスト 半導体デバイスおよびその製造方法
CN105655419B (zh) * 2016-03-22 2017-10-17 电子科技大学 一种制备黑硅材料的方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10921349B2 (en) * 2016-07-01 2021-02-16 Intel Corporation Piezoelectric package-integrated current sensing devices
JP2018103515A (ja) * 2016-12-27 2018-07-05 セイコーエプソン株式会社 液体吐出ヘッドの製造方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
JP2019098558A (ja) * 2017-11-29 2019-06-24 キヤノン株式会社 インクジェットヘッド用基板の製造方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
JP7150569B2 (ja) * 2018-11-08 2022-10-11 キヤノン株式会社 基板と基板積層体と液体吐出ヘッドの製造方法
CN109904114B (zh) * 2019-02-26 2021-03-19 深圳市星汉激光科技股份有限公司 一种通孔的激光加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
JPS63207151A (ja) 1987-02-23 1988-08-26 Nec Corp 半導体装置の製造方法
JPH02297445A (ja) 1989-05-11 1990-12-07 Sharp Corp インクジェットプリンタのインク吐出装置
JPH03233177A (ja) 1990-02-08 1991-10-17 Seiko Epson Corp マイクロポンプの製造方法
JPH03253025A (ja) 1990-03-02 1991-11-12 Nippon Telegr & Teleph Corp <Ntt> 加工基板及びシリコン異方性エッチング方法
JPH06326314A (ja) 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US5629244A (en) * 1994-04-28 1997-05-13 Nec Corporation Fabrication method of semiconductor accelerometer
JP3297834B2 (ja) 1995-07-21 2002-07-02 松下電器産業株式会社 レーザ加工装置
US5673846A (en) * 1995-08-24 1997-10-07 International Business Machines Corporation Solder anchor decal and method
JP3738790B2 (ja) 1996-07-26 2006-01-25 セイコーエプソン株式会社 インクジェット記録ヘッドの構成部材の開口穿孔方法
JP3473668B2 (ja) 1997-01-23 2003-12-08 セイコーエプソン株式会社 インクジェット式記録ヘッド
JPH111000A (ja) 1997-04-15 1999-01-06 Seiko Epson Corp ノズルプレートの製造方法、インクジェットヘッド、ノズルプレート及びインクジェット記録装置
US6424048B1 (en) 1998-12-16 2002-07-23 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594517B1 (ko) * 2004-10-08 2006-06-30 한국기계연구원 레이저 가공시에 발생하는 잔여물 제거 방법

Also Published As

Publication number Publication date
CN1200793C (zh) 2005-05-11
US6563079B1 (en) 2003-05-13
CN1294540A (zh) 2001-05-09
AU2692100A (en) 2000-09-14
WO2000050198A1 (fr) 2000-08-31

Similar Documents

Publication Publication Date Title
KR20010042981A (ko) 레이저를 이용한 피가공물의 가공 방법
KR100379350B1 (ko) 반도체 칩, 반도체 장치, 회로 기판 및 전자기기 및 그제조 방법
JP4497147B2 (ja) 半導体チップの製造方法、半導体装置の製造方法、回路基板の製造方法及び電子機器の製造方法
US5292686A (en) Method of forming substrate vias in a GaAs wafer
JP3660294B2 (ja) 半導体装置の製造方法
KR100791528B1 (ko) 기판 가공 방법 및 소자 제조 방법
US6346678B1 (en) Circuit board and method of manufacturing a circuit board
US20020050489A1 (en) Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
US11881414B2 (en) Method for manufacturing glass device, and glass device
US8841213B2 (en) Method for manufacturing interposer
WO2012014721A1 (ja) レーザ加工方法
JP2001354439A (ja) ガラス基板の加工方法および高周波回路の製作方法
JP2006013454A (ja) 貫通孔形成方法、半導体装置及びその製造方法
US7919725B2 (en) Via hole forming method
JP2004335655A (ja) 穴形成方法、プリント配線基板および穴形成装置
JP4703060B2 (ja) サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
CN111390380A (zh) 印刷电路板的激光加工方法及其激光加工机
US9105710B2 (en) Wafer dicing method for improving die packaging quality
US20220375787A1 (en) Methods of micro-via formation for advanced packaging
CN107665877B (zh) 带有埋藏的导电带的元件载体
TWI744135B (zh) 貫通孔的多焦點雷射形成方法
JP2006287085A (ja) 配線基板の製造方法
JP3869736B2 (ja) レーザ加工方法及び多層配線基板
JP2003285176A (ja) レーザ加工方法
CN115781064A (zh) 激光钻孔方法及印刷电路板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040621

Effective date: 20051027