KR20010006964A - 폴리싱방법 및 폴리싱장치 - Google Patents

폴리싱방법 및 폴리싱장치 Download PDF

Info

Publication number
KR20010006964A
KR20010006964A KR1020000018108A KR20000018108A KR20010006964A KR 20010006964 A KR20010006964 A KR 20010006964A KR 1020000018108 A KR1020000018108 A KR 1020000018108A KR 20000018108 A KR20000018108 A KR 20000018108A KR 20010006964 A KR20010006964 A KR 20010006964A
Authority
KR
South Korea
Prior art keywords
substrate
polishing
polished
semiconductor wafer
supplying
Prior art date
Application number
KR1020000018108A
Other languages
English (en)
Other versions
KR100696732B1 (ko
Inventor
기무라노리오
시라카시미츠히코
도쿠시게가츠히코
아사미마사오
미야시타나오토
고데라마사코
마츠이요시타카
나다하라소이치
도미타히로시
Original Assignee
마에다 시게루
가부시키 가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마에다 시게루, 가부시키 가이샤 에바라 세이사꾸쇼 filed Critical 마에다 시게루
Publication of KR20010006964A publication Critical patent/KR20010006964A/ko
Application granted granted Critical
Publication of KR100696732B1 publication Critical patent/KR100696732B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체웨이퍼와 같은 기판상에 형성된 구리(Cu)층을 화학적, 기계적으로 폴리싱한 후 폴리싱된 기판을 세정하는 데 사용되는 폴리싱장치에 관한 것이다. 이 폴리싱장치는, 폴리싱표면을 가진 턴테이블과, 기판을 고정하고 상기 기판을 상기 폴리싱표면에 대해 가압하는 톱링을 구비하여, 그 상부에 반도체 디바이스를 가지는 표면을 폴리싱하는 폴리싱부와; 폴리싱된 기판을 세정하기 위한 세정부를 포함하여 이루어진다. 세정부는 전해수(electrolyzed water)를 상기 기판에 공급하면서 상기 기판의 폴리싱된 표면을 세정하기 위해 상기 기판에 전해수를 공급하는 전해수 공급기구를 구비한다.

Description

폴리싱방법 및 폴리싱장치{POLISHING METHOD AND APPARATUS}
본 발명은 폴리싱방법 및 폴리싱장치에 관한 것으로서, 더욱 구체적으로는 반도체웨이퍼와 같은 기판상에 형성된 구리(Cu)층을 화학적, 기계적으로 폴리싱한 후, 폴리싱된 기판을 세정하는 폴리싱방법 및 폴리싱장치에 관한 것이다.
종래에는, 반도체기판상에 배선회로를 형성하기 위하여, 스퍼터링공정(sputtering process)등을 통해 전도성 필름(film)등을 기판표면상에 증착시킨 후, 마스크패턴(mask pattern)용 포토레지스트(photoresist)를 사용하는 화학적 드라이에칭(dry etching)공정에 의해 전도성 필름으로부터 불필요한 부분을 제거하였다.
일반적으로, 알루미늄 또는 알루니늄합금이 배선회로를 형성하기 위한 재료로서 사용되어 왔다. 그러나, 최근 반도체기판상의 집적회로의 고도의 집적화는 더 좁은 배선을 요구하게 되었고 그 결과 현재의 밀도를 더욱 증가시켰으며, 이에 따라 배선내에 열응력을 발생시키고 배선의 온도를 증가시키는 결과를 가져왔다. 응력-이동(stress-migration) 또는 전자이동(electromigration)으로 인해 알루미늄과 같은 배선재료가 얇아질수록 이러한 바람직하지 못한 상태는 더욱 현저해져서, 결국 배선의 파손 또는 회로의 단락을 유발하였다.
따라서, 전류가 흐를 때, 배선이 과도한 열을 발생하는 것을 방지하기 위하여, 높은 전기전도성을 가진 구리와 같은 재료가 배선회로용으로 사용될 필요가 있다. 그러나, 구리 또는 구리합금은 드라이에칭공정에는 적합하지 않기 때문에, 기판 전체 표면상에 전도성 필름을 증착시킨 후 배선패턴을 형성하는 전술한 방법을 채택하기는 어렵다. 따라서, 한가지 가능한 공정은 소정의 패턴을 가진 배선패턴용 요홈부를 형성한 후, 이 요홈부내에 구리 또는 구리합금을 채워넣는 공정이다. 이 공정은 불필요한 필름부분을 제거하는 공정을 생략하게 되므로, 불균일하거나 불규칙한 표면을 제거하는 폴리싱공정만을 필요로 한다. 또한, 이 공정은 다층회로내의 상부층과 하부층을 연결하는 배선홀(wiring hole)이라 불리는 부분이 동시에 형성되는 이점이 있다.
그러나, 배선의 폭이 더 좁아질수록, 이와 같은 배선 요홈부 또는 배선홀은 상당히 고도의 가로세로비(직경 또는 폭에 대한 깊이의 비; aspect ratio)를 가지게 되며, 따라서 스퍼터링공정을 통해 이 요홈부 또는 홀내에 금속을 균일하게 채워넣는 것이 어렵게 된다. 더욱이, 비록 여러가지 재료를 증착시키기 위해 화학증기증착(CVD)공정이 사용된다고 해도, 구리 또는 구리합금에 적합한 기체재료를 마련하기가 어려우며, 만약 구리 또는 구리합금을 증착시키기 위해 탄소를 함유한 재료를 사용하게 되면, 탄소(C)가 증착된 필름내로 혼합되어 필름의 이동을 증가시키게 된다.
따라서, 전해도금 또는 무전해 도금을 통해 기판을 도금하기 위해, 기판을 도금용액내에 담근 후, 구리층의 불필요한 부분을 화학적 기계적 폴리싱(CMP)공정을 통해 기판으로부터 제거하는 방법이 제안되어 왔다. 도금을 통한 필름 또는 층을 형성하게 되면, 높은 가로세로비를 가진 배선 요홈부를 높은 전기 전도성을 가진 금속으로 균일하게 채워넣을 수 있다. CMP공정에서, 톱링(top ring)에 의해 고정된 반도체웨이퍼는 연마입자를 포함하는 폴리싱액이 공급되면서 턴테이블에 부착된 연마포에 대해 가압되어지며, 이로 인해 반도체웨이퍼상의 구리층은 폴리싱된다.
CMP공정에서 구리층이 폴리싱된 직후의 반도체웨이퍼상의 구리층의 폴리싱된 표면은 높은 반응성을 가지게 되어 폴리싱된 표면은 산화되기 쉽다. 만약, 반도체웨이퍼상의 폴리싱된 표면이 그대로 방치되면, 자연산화로 인해 반도체웨이퍼의 폴리싱된 표면상에 산화막이 형성된다. 그러나, 산화막이 형성되는 동안에 어떠한 제어도 행해지지 않기 때문에 이러한 산화막은 불규칙하거나 또는 불균일하게 형성되는 경향이 있으며, 따라서 형성된 산화막으로 인해 품질이 악화된다. 만약 산화막이 그대로 방치되면, 반도체웨이퍼상의 폴리싱된 표면의 산화는 더욱 진행된다. 특히, 반도체 디바이스의 배선회로를 형성하기 위한 재료로서 구리가 사용되는 경우에, 전기적 특성이 변하여 품질면에서 불량한 제품을 생산하게 된다.
또한, 폴리싱동안에, 폴리싱액 또는 폴리싱에 의해 발생되는 부산물이 반도체웨이퍼의 폴리싱된 표면에 대향하는 배면(back surface)에 도달하여 거기에 부착되고, 클린룸내의 대기를 오염시킬수도 있다.
따라서, 본 발명의 목적은 반도체웨이퍼와 같은 기판상의 구리층의 폴리싱된 표면의 특성 및 폴리싱된 표면에 대향하는 기판의 배면의 특성을 제어할 수 있는 폴리싱장치 및 폴리싱방법을 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 폴리싱장치의 개략적인 평면도;
도 2는 도 1에 도시된 폴리싱장치의 사시도;
도 3은 본 발명의 일 실시예에 따른 폴리싱장치내의 폴리싱유닛의 수직단면도;
도 4는 본 발명의 일 실시예에 따른 폴리싱장치내의 세정유닛의 개략적인 측면도이다.
본 발명의 일 실시형태에 따르면, 폴리싱표면을 가진 텐테이블과 기판을 고정하고 상기 폴리싱표면에 대해 기판을 가압하는 톱링을 구비하여, 그 상부에 반도체 디바이스를 가지는 표면을 폴리싱하는 폴리싱부(polishing section)와; 폴리싱된 기판을 세정하는 세정부(cleaning section)를 포함하여 이루어지는 폴리싱장치가 제공되며, 상기 세정부는 기판에 전해수(electrolyzed water)을 공급하면서 기판의 적어도 폴리싱된 표면을 세정하기 위해 기판에 전해수를 공급하는 전해수 공급기구를 구비한다. 전해수로서는, 양극(anode) 전해수가 바람직하며, 턴테이블은 세라믹으로 구성되는 것이 바람직하다.
본 발명의 다른 실시형태에 따르면, 기판을 고정하고 턴테이블의 폴리싱표면에 대해 기판을 가압하여 그 상부에 반도체 디바이스를 가지는 기판의 표면을 폴리싱하는 단계와; 기판에 전해수를 공급하면서 적어도 기판의 폴리싱된 표면을 세정하는 단계를 포함하여 이루어지는 폴리싱방법이 제공된다.
바람직한 실시예로서, 전해수 공급기구는 전해수를 기판의 전면과 배면에 공급한다. 폴리싱장치는 기판에 전해수를 공급하기 전에 전해수에 초음파 진동을 인가하기 위한 초음파 변환기를 더욱 포함하여 이루어진다.
폴리싱장치는 기판에 희석된 불화수소산(diluted hydrofluoric acid)을 공급하기 위한 공급기구를 더욱 포함하여 이루어진다.
본 발명에 따르면, 전해수 공급기구는 폴리싱장치내에서 폴리싱부로부터 세정부까지 복수의 위치에 마련된다.
본 발명에 따르면, 반도체 디바이스를 가지는 기판의 구리층이 폴리싱된 후, 전면(구리층을 가지는 표면; front surface)과 배면이 양극 전해수와 같은 전해수에 의해 세정된다.
전해수는 순수(pure water)를 전기분해하거나 순수에 전해질을 첨가함으로써 얻어진다. 전해수는 큰 산화능력을 가진 양극 전해수와 큰 환원능력을 가진 음극(cathode) 전해수로 분류된다. 폴리싱후에 기판상의 구리층(구리필름)의 표면을 산화시키기 위해 양극 전해수가 사용되는 것이 바람직하다.
본 발명의 상기 및 다른 목적, 특징, 및 이점은 예시의 목적으로 본 발명의 바람직한 실시예를 도시한 첨부된 도면을 참조한 다음의 설명으로부터 명백해 질것이다.
본 발명의 일 실시예에 따른 폴리싱장치 및 폴리싱방법을 도 1 내지 도 4를 참고하여 설명한다.
도 1 및 도 2에 도시된 바와 같이, 폴리싱장치는 사각형상의 바닥공간의 일 단부에 배치되고 서로 마주보며 서로로부터 이격된 한 쌍의 폴리싱유닛(1a, 1b)과; 상기 사각형상의 바닥공간의 다른 단부에 배치되고 폴리싱유닛(1a, 1b)을 마주보며 폴리싱유닛(1a, 1b)으로부터 이격된 각각의 웨이퍼카세트(2a, 2b)를 구비하는 한 쌍의 로딩/언로딩유닛을 포함하여 이루어진다. 두 개의 이송로봇(4a, 4b)은 폴리싱유닛(1a, 1b)과 로딩/언로딩유닛사이에서 연장된 레일(3)상에 이동가능하게 장착되어, 레일(3)을 따라 이송라인(transfer line)을 제공한다. 또한 폴리싱장치는 이송라인의 각각의 측면에 하나씩 배치된 한 쌍의 반전유닛(5, 6)과, 이송라인의 각각의 측면에 한 쌍식 배치된 두 쌍의 세정유닛(7a, 7b 및 8a, 8b)을 구비한다. 반전유닛(5)은 세정유닛(7b)과 세정유닛(8b)사이에 위치되며, 반전유닛(6)은 세정유닛(7a)과 세정유닛(8a)사이에 위치된다. 각각의 반전유닛(5, 6)은 반도체웨이퍼를 반전시키도록 즉, 반도체웨이퍼를 뒤집도록 기능한다.
폴리싱유닛(1a, 1b)은 기본적으로 동일하게 구성되어 있으며, 이송라인에 대해 대칭적으로 위치된다. 적어도 하나의 폴리싱유닛(1a, 1b)이 하나의 폴리싱부를 구성한다. 각각의 폴리싱유닛(1a, 1b)은 그 상부표면에 부착된 연마포를 가진 턴테이블(9)과, 진공하에서 반도체웨이퍼를 고정하고 턴테이블(9)의 상부 표면의 연마포에 대해 반도체웨이퍼를 가압하는 톱링 헤드(10)와, 연마포를 드레싱(dressing)하는 드레싱 헤드(11)를 포함하여 이루어진다.
도 3은 폴리싱유닛(1a 또는 1b)의 상세구조를 나타낸다.
도 3에 도시된 바와 같이, 톱링 헤드(10)는 턴테이블(9) 위에 반도체웨이퍼(20)를 고정하고 반도체웨이퍼(20)를 턴테이블(9)에 대해 가압하도록 턴테이블(9)상에 위치된 톱링(13)을 구비한다. 톱링(13)은 턴테이블(9)에 대해 편심되어 위치된다. 턴테이블(9)은 턴테이블(9)에 대해 축선을 이루는 샤프트를 통해 연결된 모터(비도시)에 의해 화살표(A)로 도시된 바와 같이, 그 자신의 축선주위로 회전가능하다. 폴리싱표면을 구성하는 연마포(14)는 턴테이블(9)의 상부 표면에 부착된다.
반도체웨이퍼상에 형성된 구리층이 폴리싱될 때, 어떤 경우에는, 슬러리, 즉 폴리싱액에 따라 열이 발생한다. 이러한 열 반응으로 인해, 화학적 폴리싱작용이 가속화되어 폴리싱율을 변화시키게 된다. 이러한 문제점을 방지하기 위해, 본 발명에서는, 안정한 폴리싱율을 유지하도록 하기 위해 세라믹과 같은 양호한 열 전도성을 가진 재료가 턴테이블(9)용으로 사용된다.
세라믹은 알루미나 세라믹 또는 실리콘 카바이드(SiC)를 포함하는 것이 바람직하며, 그러한 물질은 0.294 W/(㎝×℃)(0.07㎈/(㎝×sec×℃)이상의 열전도 계수를 가지는 것이 요망된다. 세라믹으로 이루어진 턴테이블(9)에는 턴테이블의 온도를 조절하기 위해, 액체를 턴테이블내로 도입하기 위한 액체 유입구(9a)와 턴테이블로부터 액체를 배출하기 위한 액체 배출구(9b)가 마련된다.
톱링(13)은 모터(비도시)에 연결되고 또한 상승/하강 실린더(비도시)에 연결된다. 톱링은 모터와 상승/하강 실린더에 의해 화살표(B, C)로 도시된 바와 같이, 수직으로 이동가능하며 그 자신의 축선주위로 회전가능하다. 따라서, 톱링(13)은 반도체웨이퍼(20)를 연마포(14)에 대해 소망하는 압력으로 가압할 수 있다. 반도체웨이퍼(20)는 진공등을 통해 톱링(13)의 하부 표면에 부착된다. 톱링(13)의 하부 표면의 외주 가장자리상에는 가이드 링(guide ring; 16)이 장착되어 반도체웨이퍼(20)가 톱링(13)으로부터 이탈하는 것을 방지한다.
폴리싱액 공급노즐(15)은 턴테이블(9)상에 배치되어 턴테이블(9)에 부착된 연마포(14)상에 연마입자를 함유한 폴리싱액을 공급한다. 턴테이블(9) 주위로 프레임(17)이 배치되어 턴테이블(9)으로부터 배출되는 폴리싱액 및 물을 수집한다. 프레임(17)은 턴테이블(9)으로부터 배출된 폴리싱액 및 물을 배수(drain)하기 위해 프레임 하부에 형성된 하수로(gutter; 17a)를 구비한다.
드레싱 헤드(11)는 연마포(14)를 드레싱하기 위한 드레싱부재(18)를 구비한다. 드레싱부재(18)는 톱링(13)에 대해 직경으로 대향하는 관계를 가지고 턴테이블(9) 위에 위치된다. 연마포(14)에는 턴테이블(9) 위로 연장된 드레싱액 공급노즐(21)로부터 물과 같은 드레싱액이 공급된다. 드레싱부재(18)는 모터(비도시)에 연결되고 또한 상승/하강 실린더(비도시)에 연결된다. 드레싱부재(18)는 모터 및 상승/하강 실린더에 연결된다. 드레싱부재(18)는 모터 및 상승/하강 실린더에 의해 화살표(D, E)로 도시된 바와 같이, 수직으로 이동가능하며 그 자신의 축선주위로 회전가능하다.
드레싱부재(18)는 톱링(13)과 거의 동일한 직경을 가진 디스크형상이며 그 하부 표면에는 드레싱공구(19)가 부착된다. 폴리싱액 공급노즐(15)과 드레싱액 공급노즐(21)은 턴테이블(9)의 회전중심근처의 소정위치까지 연장되어, 폴리싱액과 순수와 같은 드레싱액을 각각 공급한다.
폴리싱유닛(1a 또는 1b)은 다음과 같이 작동한다:
반도체웨이퍼(20)는 톱링(13)의 하부 표면상에 고정되어, 턴테이블(9)의 상부 표면상의 연마포(14)에 대해 가압된다. 턴테이블(9)과 톱링(13)은 서로 상대회전하여 반도체웨이퍼(20)의 하부 표면과 연마포(14)를 미끄럼 접촉하게 한다. 이 때, 폴리싱액이 폴리싱액 공급노즐(15)로부터 연마포(14)로 공급된다. 반도체웨이퍼(20)의 하부 표면은 폴리싱액내의 연마입자의 기계적 폴리싱작용과 폴리싱액내의 알칼리성 용액의 화학적 폴리싱작용의 복합작용을 통해 폴리싱된다. 반도체웨이퍼(20)를 폴리싱하기 위해 인가된 폴리싱액은 턴테이블(9)의 회전으로 인한 원심력에 의해 턴테이블(9) 바깥쪽으로 벗어나 프레임(17)내로 흩뿌려지고, 프레임(17)의 하부에 있는 하수로(17a)에 의해 수집된다. 반도체웨이퍼(20)가 소정의 두께만큼 폴리싱되면, 폴리싱공정은 끝나게 된다. 폴리싱공정이 끝날 때, 연마포(14)의 폴리싱특성은 변하여 연마포(14)의 폴리싱성능은 저하한다. 따라서, 연마포(14)는 원래의 폴리싱특성을 복원하기 위해 드레싱공구(19)에 의해 드레싱된다.
도 1에 도시된 바와 같이, 각 폴리싱유닛(1a, 1b)은 또한 반도체웨이퍼(20)를 톱링(13)으로 이송하고 반도체웨이퍼(20)를 톱링(13)으로부터 수용하기 위해 이송라인(3) 근처에 위치된 푸셔(pusher; 12)를 구비한다. 톱링(13)은 수평면내에서 회전가능하며, 푸셔(12)는 수직으로 이동가능하다.
도 4는 세정유닛(7a, 7b)의 구조를 나타내는 개략적인 측면도이다. 도 4에 도시된 바와 같이, 각각의 세정유닛(7a, 7b)은 반도체웨이퍼(20)의 원주 가장자리를 고정하고 반도체웨이퍼(20)를 수평면내에서 회전시키기 위한 복수의 롤러(23)와; 반도체웨이퍼(20)의 전면과 배면을 접촉하여 닦아내기 위한 원통형상을 가진 PVA(폴리비닐 알코올) 스폰지 세정부재(24a, 24b)와; 반도체웨이퍼(20)의 위아래에 배치된 전해수 공급노즐(25a, 25b); 및 반도체웨이퍼(20)의 위아래에 배치된 DHF 공급노즐(26a, 26b)을 포함하여 이루어진다. 초음파 변환기(26)는 전해수 공급노즐(25a, 25b)의 각각의 라인내에 마련된다. 전해수 공급노즐(25a, 25b)은 양극 전해수를 반도체웨이퍼에 공급하며, DHF 공급노즐(26a, 26b)은 DHF(희석된 불화수소산)를 반도체웨이퍼에 공급한다. 전해수 공급노즐(25a, 25b)중 적어도 하나는 전해수 공급기구를 구성하며, DHF 공급노즐(26a, 26b)중 적어도 하나는 희석된 불화수소산을 공급하기 위한 공급기구를 구성한다. 초음파 변환기(26)는 양극 전해수에 초음파 진동을 부여하여 메가소닉(megasonic) 양극 전해수를 만든다. 가능한 한 이온수 공급노즐(25a, 25b)에 가까운 곳에서 전해수를 생산하여 전해수의 수명을 늘리는 것이 즉, 전해수의 농도의 변화를 방지하는 것이 바람직하다. 또한, 전해수 발생기내에 pH 또는 이온 농도와 같은 특성값을 감시 하고/하거나 제어하는 측정기구 및/또는 제어기를 설치하는 것이 바람직하다.
각각의 세정유닛(8a, 8b)은 반도체웨이퍼(20)의 원주 가장자리를 고정하여 붙잡아 반도체웨이퍼(20)를 회전시키면서, 순수 또는 양극 전해수 및/또는 메가소닉 전해수를 공급하여 반도체웨이퍼(20)를 세정하는 세정기(cleaning machine)를 포함한다. 세정유닛(8a, 8b)은 또한 스핀-건조(spin-drying)공정을 통해 반도체웨이퍼(20)를 건조시키는 건조기로도 작용한다. 따라서, 폴리싱된 반도체웨이퍼(20)는 세정유닛(7a, 7b)에서 일차 세정되고, 일차 세정된 반도체웨이퍼(20)는 세정유닛(8a, 8b)에서 이차 세정된다. 각각의 세정유닛 및 반전유닛에서 전해수를 기판의 표면에 공급하는 목적은 기판의 표면상에 금속 산화막을 형성하기 위해서이다. 또한, DHF(희석된 불화수소산)를 기판의 표면에 공급하는 목적은 기판 표면상의 금속 산화막을 용해하여 기판으로부터 금속 산화막을 제거하기 위해서이다. 목적에 따라 전해수 또는 DHF를 폴리싱장치내의 소망하는 장소 및 소망하는 시간에 공급함으로써, 품질면에서 균일하고 양호한 산화막을 가진 기판을 얻을 수 있다. 세정유닛(7a, 7b, 8a, 및 8b)중 적어도 하나가 세정부를 구성한다.
각각의 이송로봇(4a, 4b)은 레일(3)을 따라 이동가능한 운반대(carriage)상에 장착된 관절아암(articulated arm)을 구비한다. 관절아암은 수평면내에서 굽혀질 수 있다. 관절아암은 그 상부 및 하부 각각에, 건조된 핑거(dry finger)와 젖은 핑거(wet finger)로서 작용할 수 있는 두 개의 그립퍼(gripper)를 구비한다. 이송로봇(4a)은 반전유닛(5, 6)으로부터 웨이퍼카세트(2a, 2b)에 이르는 범위의 지역을 커버하도록 작동하고, 이송로봇(4b)는 반전유닛(5, 6)으로부터 폴리싱유닛(1a, 1b)에 이르는 범위의 지역을 커버하도록 작동한다.
도시된 실시예에서는, 폴리싱될 또는 폴리싱된 반도체웨이퍼의 표면이 아랫쪽을 향한 채로 반도체웨이퍼를 저장하고 있는 웨이퍼카세트(2a, 2b)로 인해 반전유닛(5, 6)이 필요하다. 그러나, 폴리싱될 또는 폴리싱된 반도체웨이퍼의 표면이 아랫쪽을 향한 채로 반도체웨이퍼가 웨이퍼카세트(2a, 2b)내에 저장되거나, 대안으로서 이송로봇(4a, 4b)이 반도체웨이퍼를 반전할 수 있는 기구를 구비한다면, 반전유닛(5, 6)은 없어도 된다. 도시된 실시예에서, 반전유닛(5, 6)중 하나는 건조된 반도체웨이퍼를 반전하도록 작용하고, 반전유닛(5, 6)중 다른 하나는 젖은 반도체웨이퍼를 반전하도록 작용한다. 또한, 반전유닛(5, 6)은 공정에 따라 필요할 때, 반도체웨이퍼(20)에 순수 또는 양극 전해수를 공급하기 위한 노즐 또는 노즐들을 구비할 수도 있다.
다음, 전술한 구조의 폴리싱장치의 동작에 관하여 설명한다.
폴리싱될 반도체웨이퍼(20)는 웨이퍼카세트(2a, 2b)내에 저장되고, 모든 공정조건이 폴리싱장치내에 입력된 후, 폴리싱장치는 자동으로 작동을 개시한다.
자동 작동에서의 공정흐름은 다음과 같다:
a) 폴리싱될 반도체웨이퍼(20)는 웨이퍼카세트(2a, 2b)내에 세팅되고, 웨이퍼카세트(2a, 2b)는 로딩/언로딩유닛상에 위치된다.
b) 이송로봇(4a)은 웨이퍼카세트(2a 또는 2b)로부터 반도체웨이퍼(20)를 꺼내어, 반도체웨이퍼(20)를 반전유닛(5)으로 전달한다. 반전유닛(5)은 반도체웨이퍼(20)를 반전하여 폴리싱될 표면을 아랫쪽으로 향하게 한다.
c) 이송로봇(4b)은 반전유닛(5)으로부터 반도체웨이퍼(20)를 수용하여, 반도체웨이퍼(20)를 폴리싱유닛(1a)내의 푸셔(12)로 이송한다.
d) 폴리싱유닛(1a)내에서, 톱링(13)은 반도체웨이퍼(20)를 진공하에서 고정하며, 반도체웨이퍼(20)의 일차 폴리싱이 행해진다. 이 때, 반도체웨이퍼(20)상에 형성된 구리층만이 기본적으로 폴리싱된다. 일차 폴리싱은 구리층을 제거하기 위해서만 행해지고, 경계층을 슬러리 즉, 폴리싱액의 종류에 따라 스톱퍼(stopper)로서 사용하는 것을 생각할 수 있다. 이 경우, 폴리싱동안에 경계층이 외부로 노출되었는지를 감지할 필요가 있다. 이러한 감지는 턴테이블을 회전시키는 모터의 전류 또는 톱링내에 결합된 와전류 센서(eddy current sensor)의 와전류를 측정하거나, 가속도계 또는 턴테이블의 온도를 감지하기 위한 온도센서를 결합함으로써 행해진다.
e) 반도체웨이퍼(20)의 폴리싱이 완료된 후, 폴리싱유닛(1a)내의 톱링(13)에 의해 고정된 반도체웨이퍼(20)는 푸셔(12)로 복귀된다. 그 다음, 이송로봇(4b)은 푸셔(12)로부터 반도체웨이퍼(20)를 수용하여 세정유닛(7a)으로 이송한다.
f) 세정유닛(7a)내에서, 반도체웨이퍼(20)의 전면 및 배면은 스크러빙(scrubbing) 세정공정내에서 PVA(폴리비닐 알코올) 스폰지 세정부재(24a, 24b)에 의해 세정된다. 세정유닛(7a)내에서, 스크러빙 세정공정은 순수만을 사용하여 행해진다. 반도체웨이퍼(20)의 전면과 배면은 일차 폴리싱동안에 반도체웨이퍼(20)에 부착된 슬러리 즉, 폴리싱액을 제거하도록 동시에 세정된다. 이 때, 양극 전해수 또는 음극 전해수가 슬러리의 종류에 따라 전해수 공급노즐(25a, 25b)을 통해 반도체웨이퍼(20)에 공급될 수도 있다. 또한, 계면 활성제, 암모니아, 또는 구연산같은 화학물이 노즐 또는 노즐들(비도시)을 통해 반도체웨이퍼(20)에 공급될 수도 있다.
g) 반도체웨이퍼(20)의 세정이 완료된 후, 이송로봇(4b)은 세정유닛(7a)으로부터 반도체웨이퍼(20)를 수용하여 폴리싱유닛(1b)내의 푸셔(12)로 이송한다.
h) 반도체웨이퍼(20)는 진공하에서 폴리싱유닛(1b)내의 톱링(13)에 의해 고정되고, 반도체웨이퍼(20)의 이차 폴리싱이 폴리싱유닛(1b)내에서 행해진다. 대부분의 경우, 경계층은 이차 폴리싱에서 폴리싱된다. 이 폴리싱은 안정한 화학적 폴리싱작용을 하도록 세라믹 턴테이블을 사용하여 행해진다. 이 경우, 폴리싱의 종료점은 (d)단계에서 기술한 기구에 의해 감지된다.
본 발명의 공정흐름에서, 반도체웨이퍼(20)의 표면은 폴리싱공정을 뒤따르는 세정공정을 행하는 세정유닛내의 양극 전해수에 의해 산화된다. 산화제의 종류에 따라, 이차 폴리싱공정내에서, 슬러리(폴리싱액)의 공급을 중단한 후, 예를 들면 양극 전해수를 포함하는 산화제가 반도체웨이퍼(20)의 구리층의 표면을 강제적으로 산화하도록 공급될 수도 있다. 이 경우, 도 4에 도시된 전해수 공급노즐이 폴리싱부를 이루는 폴리싱유닛(1b)내에 마련된다.
i) 폴리싱공정이 완료된 후, 반도체웨이퍼(20)는 폴리싱유닛(1b)내의 톱링(13)에 의해 푸셔(12)로 이송되고, 푸셔(12)로부터 이송로봇(4b)으로 수용된다. 푸셔(12)에서 이송되는 동안 푸셔(12)상에서 반도체웨이퍼(20)가 대기하면서, 양극 전해수가 푸셔(12)상의 반도체웨이퍼(20)에 공급될 수도 있다.
j) 반도체웨이퍼(20)는 이송로봇(4b)에 의해 세정유닛(7b)으로 이송되고, 반도체웨이퍼(20)의 전면과 배면은 세정유닛(7b)에 의해 스크러빙 세정공정내에서 세정된다. 이 경우, 먼저, PVA 스폰지 부재(24a, 24b)로 반도체웨이퍼(20)의 표면을 닦아냄으로써 슬러리(폴리싱액)가 반도체웨이퍼(20)의 전면과 배면으로부터 제거된다. 이 때, 순수가 공급될 수도 있으나, 양극 전해수가 각각의 PVA 스폰지 부재의 외부 또는 내부로부터 공급되어 세정시간을 단축시킬 수도 있다.
k) 순수가 공급된 경우이거나 또는 공급되지 않은 경우이거나, 그 다음에, 양극 전해수가 전해수 공급노즐(25a, 25b)로부터 반도체웨이퍼(20)의 전면과 배면에 공급되어 반도체웨이퍼(20)상의 구리층 표면을 산화시킨다. 이 때, 초음파 변환기(26)에 의해 양극 전해수에 초음파 진동을 부여함으로써 생성된 메가소닉 양극 전해수를 사용하여 양호한 품질의 구리-산화막을 형성하는 것이 바람직하다.
폴리싱후에 되도록 빨리 산화처리를 행하는 것이 바람직하므로, 폴리싱장치는 폴리싱후 5분내에 전해수가 기판에 공급될 수 있는 구조를 가진다. 이 폴리싱장치에서, 양극 전해수가 반도체웨이퍼(20)의 양 표면에 인가될 수도 있다.
l) 그 다음, DHF(희석된 불화수소산)가 반도체웨이퍼(20)에 공급되어 반도체웨이퍼(20)상의 산화막을 제거한다. 이 공정을 통해, 반도체웨이퍼(20)의 실리콘 표면상의 구리부착율은 1×1011원자/㎠ 이하가 된다.
본 발명의 폴리싱장치에서는, 전해수가 반도체웨이퍼(20)에 공급된 후 즉시 DHF가 반도체웨이퍼(20)에 공급될 수 있도록, 세정유닛(7b)은 전해수 공급노즐(25a, 25b) 뿐만 아니라, DHF 공급노즐(26a, 26b)을 구비한다.
m) 반도체웨이퍼(20)로부터 산화막을 제거한 후, 반도체웨이퍼(20)는 세정유닛(7b)으로부터 이송로봇(4b)에 의해 수용되어 반전유닛(6)으로 이송된다. 반전유닛(6)에서, 반도체웨이퍼(20)는 반전된다.
n) 반도체웨이퍼(20)는 반전유닛(6)으로부터 이송로봇(4a)에 의해 수용되어, 세정유닛(8a 또는 8b)으로 이송된다.
o) 그 다음, 반도체웨이퍼(20)는 스핀-건조 공정을 통해 건조되고, 세정유닛(8a 또는 8b)으로부터 이송로봇(4a)에 의해 수용되어 웨이퍼카세트(2a 또는 2b)로 복귀된다.
전술한 시스템에서, 기판상의 구리층은 두 스테이지 폴리싱 즉, 일차 폴리싱과 이차 폴리싱으로 폴리싱된다. 그러나, 공정의 효율의 측면에서, 만약 턴테이블상의 단일 폴리싱표면상에서 기판상의 구리층이 폴리싱될 수 있는 슬러리(폴리싱액)가 개발된다면, 상기한 (a)로부터 (o)까지의 단계중에서 (d)로부터 (g)까지의 단계는 생략될 수 있다.
따라서, 폴리싱장치는 폴리싱유닛(1a, 1b)에 의해 전술한 일련공정으로 뿐만 아니라 병렬공정으로도 작동될 수 있다.
이 경우, 공정의 변경은 소프트웨어를 교체하는 것이 아니라 작동보오드상의 변경 스위치를 작동시킴으로써 행해질 수도 있다.
병렬공정에서의 공정흐름은 다음과 같다:
하나의 반도체웨이퍼(20)는 다음의 경로를 따라 처리된다: 웨이퍼카세트(2a 또는 2b)반전유닛(5)폴리싱유닛(1a)세정유닛(7a)반전유닛(6)세정유닛(8a)웨이퍼카세트(2a 또는 2b).
다른 하나의 반도체웨이퍼(20)는 다음의 경로를 따라 처리된다: 웨이퍼카세트(2a 또는 2b)반전유닛(5)폴리싱유닛(1b)세정유닛(7b)반전유닛(6)세정유닛(8b)웨이퍼카세트(2a 또는 2b).
일련공정에서와 동일한 방식으로 반전유닛(5, 6)중 하나는 건조된 반도체웨이퍼를 다루고, 반전유닛(5, 6)중 다른 하나는 젖은 반도체웨이퍼(20)를 다룬다. 이송라인의 어느 일 측면에 배치된 세정유닛은 병렬공정에서 사용될 수도 있다.
병렬공정에서, 폴리싱유닛(1a, 1b)내의 폴리싱조건은 동일할 수 있으며, 세정유닛(8a, 8b)내의 세정조건은 동일할 수 있다. 세정유닛(8a, 8b)내에서, 반도체웨이퍼(20)는 세정되고 스핀-건조된 후, 웨이퍼카세트(2a 또는 2b)로 복귀된다.
폴리싱장치 전체가 배출덕트를 가진 하우징내에 수용되므로, 처리될 기판은 건조된 상태로 폴리싱장치내로 도입되고, 폴리싱되고 건조된 기판이 건조된 상태로 폴리싱장치로부터 옮겨진다. 따라서, 폴리싱장치는 구리층을 가진 반도체웨이퍼와 같은 기판을 건조된 상태로 그 내부에 도입하고, 구리 배선회로를 가진 폴리싱되고 세정된 기판을 건조된 상태로 폴리싱장치로부터 옮기는 드라이-인/드라이-아웃 형태이다.
전술한 바와 같이, 본 발명에 따르면, 기판상에 형성된 구리층(또는 구리막)이 폴리싱된 후, 안정된 품질을 가진 층(또는 막)이 얻어질 수 있다. 또한, 폴리싱된 기판은 구리로 오염됨이 없이 웨이퍼카세트로 복귀될 수 있다.
또한, 전해수로부터 발생된 하수액은 다른 화학물이 사용된 경우와 비교하여 매우 깨끗하며, 따라서, 특수처리가 불필요하며, 하수액 처리설비에 대한 부담을 경감할 수 있다.
비록 본 발명의 특정한 바람직한 실시예를 상세히 도시하고 설명하였지만, 첨부된 청구범위의 범위를 벗어남이 없이 본 발명에 대해 여러 변경 및 변형이 만들어질 수 있음을 알아야 한다.

Claims (18)

  1. 폴리싱표면을 가진 턴테이블과, 기판을 고정하고 상기 기판을 상기 폴리싱표면에 대해 가압하는 톱링을 구비하여, 그 상부에 반도체 디바이스를 가지는 표면을 폴리싱하는 폴리싱부(polishing section); 및
    전해수(electrolyzed water)를 상기 기판에 공급하면서 상기 기판의 적어도 폴리싱된 표면을 세정하도록 상기 기판에 상기 전해수를 공급하기 위한 전해수 공급기구를 구비하며, 폴리싱된기판을 세정하는 세정부(cleaning section)를 포함하여 이루어지는 것을 특징으로 하는 폴리싱장치.
  2. 제 1항에 있어서,
    상기 전해수 공급기구는 상기 폴리싱된 표면 및 상기 기판의 상기 폴리싱된 표면에 대향하는 배면에 상기 전해수를 공급하는 것을 특징으로 하는 폴리싱장치.
  3. 제 1항에 있어서,
    상기 전해수를 상기 기판에 공급하기 전에 상기 전해수에 초음파 진동을 인가하는 초음파 변환기를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱장치.
  4. 제 1항에 있어서,
    희석된 불화수소산을 상기 기판에 공급하기 위한 공급기구를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱장치.
  5. 제 1항에 있어서,
    상기 기판은 그 상부에 구리층을 가지는 것을 특징으로 하는 폴리싱장치.
  6. 기판을 고정하고 상기 기판을 턴테이블의 폴리싱표면에 대해 가압함으로써, 그 상부에 반도체 디바이스를 가지는 상기 기판의 표면을 폴리싱하는 단계; 및
    전해수를 상기 기판에 공급하면서 상기 기판의 적어도 폴리싱된 표면을 세정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  7. 제 6항에 있어서,
    상기 전해수는 상기 폴리싱된 표면 및 상기 기판의 상기 폴리싱된 표면에 대향하는 배면에 공급되는 것을 특징으로 하는 폴리싱방법
  8. 제 6항에 있어서,
    상기 전해수를 상기 기판에 공급하기 전에 상기 전해수에 초음파 진동을 인가하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  9. 제 6항에 있어서,
    상기 전해수로 세정된 상기 기판에 희석된 불화수소산을 공급하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  10. 기판을 고정하고 상기 기판을 턴테이블의 폴리싱표면에 대해 가압함으로써, 그 상부에 반도체 디바이스를 가지는 상기 기판의 표면을 일차 폴리싱하는 단계;
    전해수를 상기 기판에 공급하면서 상기 기판의 적어도 폴리싱된 표면을 세정하는 단계; 및
    상기 기판을 고정하고 상기 기판을 다른 턴테이블의 또다른 폴리싱표면에 대해 가압함으로써, 상기 기판의 상기 폴리싱된 표면을 이차 폴리싱하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  11. 제 10항에 있어서,
    상기 전해수는 양극(anode) 전해수를 포함하는 것을 특징으로 하는 폴리싱방법.
  12. 제 10항에 있어서,
    상기 기판이 다음 작동을 위해 대기중인 동안에 이차 폴리싱된 상기 기판에 전해수를 공급하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  13. 제 10항에 있어서,
    상기 이차 폴리싱된 기판을 스크러빙(scrubbing) 세정공정내에서 세정하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  14. 제 10항에 있어서,
    전해수를 공급함으로써 상기 이차 폴리싱된 기판을 세정하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  15. 제 14항에 있어서,
    상기 전해수는 양극 전해수를 포함하는 것을 특징으로 하는 폴리싱방법.
  16. 제 14항에 있어서,
    상기 전해수를 상기 기판에 공급하기 전에 상기 전해수에 초음파 진동을 인가하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  17. 제 10항에 있어서,
    상기 이차 폴리싱된 기판을 세정하고 상기 세정된 기판을 건조하는 단계; 및
    상기 세정되고 건조된 기판을 카세트로 이송하는 단계를 더욱 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
  18. 기판을 고정하고 상기 기판을 턴테이블의 폴리싱표면에 대해 가압함으로써, 그 상부에 반도체 디바이스를 가지는 상기 기판의 표면을 폴리싱하는 단계;
    상기 기판의 폴리싱된 표면에 전해수를 공급하는 단계; 및
    상기 전해수를 공급한 후에 상기 기판에 희석된 불화수소산을 공급하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리싱방법.
KR1020000018108A 1999-04-08 2000-04-07 폴리싱방법 및 폴리싱장치 KR100696732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-101125 1999-04-08
JP10112599A JP4127926B2 (ja) 1999-04-08 1999-04-08 ポリッシング方法

Publications (2)

Publication Number Publication Date
KR20010006964A true KR20010006964A (ko) 2001-01-26
KR100696732B1 KR100696732B1 (ko) 2007-03-20

Family

ID=14292367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018108A KR100696732B1 (ko) 1999-04-08 2000-04-07 폴리싱방법 및 폴리싱장치

Country Status (5)

Country Link
US (2) US6667238B1 (ko)
EP (1) EP1074343B1 (ko)
JP (1) JP4127926B2 (ko)
KR (1) KR100696732B1 (ko)
DE (1) DE60021149T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342496B2 (en) * 2000-01-24 2008-03-11 Nextreme Llc RF-enabled pallet
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
US6722943B2 (en) * 2001-08-24 2004-04-20 Micron Technology, Inc. Planarizing machines and methods for dispensing planarizing solutions in the processing of microelectronic workpieces
JP4803625B2 (ja) * 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4057803B2 (ja) 2001-09-11 2008-03-05 株式会社東芝 半導体装置の製造方法
KR20020041364A (ko) * 2002-04-03 2002-06-01 (주)영원테크 액정유리기판의 이물질 제거 및 세정장치
JP4197103B2 (ja) * 2002-04-15 2008-12-17 株式会社荏原製作所 ポリッシング装置
US6884152B2 (en) 2003-02-11 2005-04-26 Micron Technology, Inc. Apparatuses and methods for conditioning polishing pads used in polishing micro-device workpieces
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
JP3917578B2 (ja) 2003-10-30 2007-05-23 株式会社東芝 半導体装置の製造方法及び製造装置
EP1768173A1 (en) * 2004-06-25 2007-03-28 Shin-Etsu Handotai Company Limited Method for evaluating soi wafer
US7156947B2 (en) * 2004-06-30 2007-01-02 Intel Corporation Energy enhanced surface planarization
JP2007160496A (ja) * 2005-11-15 2007-06-28 Shinshu Univ ワーク研磨装置およびワーク研磨方法
US20070286941A1 (en) * 2006-06-13 2007-12-13 Bin Huang Surface treatment of a polymeric stent
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
CN103223637B (zh) * 2013-04-28 2016-06-01 上海华力微电子有限公司 化学机械研磨设备
US9966281B2 (en) * 2013-11-15 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish cleaning
KR20150075357A (ko) * 2013-12-25 2015-07-03 가부시키가이샤 에바라 세이사꾸쇼 기판 세정 장치 및 기판 처리 장치
CN110587387A (zh) * 2019-06-24 2019-12-20 南昌大学 一种超声电化学机械抛光蓝宝石衬底材料的装置
CN112676949A (zh) * 2020-12-09 2021-04-20 杭州波蕊机电设备有限公司 一种节能环保的集成电路板覆铜板面刮磨装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274487A (ja) 1985-09-27 1987-04-06 Showa Koki Kk 水中のケイ酸を除去する方法
JPS6490088A (en) 1987-09-30 1989-04-05 Dai Ichi Kogyo Seiyaku Co Ltd Production of water containing h+ ion
JPH03136329A (ja) 1989-10-23 1991-06-11 Nippon Telegr & Teleph Corp <Ntt> シリコン基板表面の清浄化方法
JP2859081B2 (ja) 1993-01-08 1999-02-17 日本電気株式会社 ウェット処理方法及び処理装置
JP2743823B2 (ja) * 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
JPH08126873A (ja) * 1994-10-28 1996-05-21 Nec Corp 電子部品等の洗浄方法及び装置
US5996594A (en) * 1994-11-30 1999-12-07 Texas Instruments Incorporated Post-chemical mechanical planarization clean-up process using post-polish scrubbing
JP3311203B2 (ja) * 1995-06-13 2002-08-05 株式会社東芝 半導体装置の製造方法及び半導体製造装置、半導体ウェーハの化学的機械的ポリッシング方法
JPH09186116A (ja) * 1995-12-27 1997-07-15 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP3850924B2 (ja) 1996-02-15 2006-11-29 財団法人国際科学振興財団 化学機械研磨装置及び化学機械研磨方法
US5904611A (en) 1996-05-10 1999-05-18 Canon Kabushiki Kaisha Precision polishing apparatus
US6082373A (en) * 1996-07-05 2000-07-04 Kabushiki Kaisha Toshiba Cleaning method
KR19980018019A (ko) * 1996-08-07 1998-06-05 다다히로 오미 화학기계연마장치 및 화학기계연마방법
JP3677129B2 (ja) 1996-09-28 2005-07-27 株式会社東芝 電解イオン水による洗浄方法
JP3286539B2 (ja) * 1996-10-30 2002-05-27 信越半導体株式会社 洗浄装置および洗浄方法
JP3455035B2 (ja) * 1996-11-14 2003-10-06 株式会社東芝 電解イオン水生成装置及び半導体製造装置
JP3225273B2 (ja) 1997-03-26 2001-11-05 株式会社スーパーシリコン研究所 ウエハ基板の総合研磨装置
JP3231659B2 (ja) * 1997-04-28 2001-11-26 日本電気株式会社 自動研磨装置
JPH10321572A (ja) * 1997-05-15 1998-12-04 Toshiba Corp 半導体ウェーハの両面洗浄装置及び半導体ウェーハのポリッシング方法
JPH10314686A (ja) 1997-05-16 1998-12-02 Dainippon Screen Mfg Co Ltd 基板洗浄方法および基板洗浄装置
US6071816A (en) * 1997-08-29 2000-06-06 Motorola, Inc. Method of chemical mechanical planarization using a water rinse to prevent particle contamination
JP3371775B2 (ja) 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
JP3701126B2 (ja) * 1998-09-01 2005-09-28 株式会社荏原製作所 基板の洗浄方法及び研磨装置

Also Published As

Publication number Publication date
US6667238B1 (en) 2003-12-23
DE60021149D1 (de) 2005-08-11
US20040087258A1 (en) 2004-05-06
DE60021149T2 (de) 2006-04-27
JP2000294524A (ja) 2000-10-20
EP1074343B1 (en) 2005-07-06
EP1074343A1 (en) 2001-02-07
KR100696732B1 (ko) 2007-03-20
JP4127926B2 (ja) 2008-07-30
US7101259B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
KR100696732B1 (ko) 폴리싱방법 및 폴리싱장치
JP4067307B2 (ja) 回転保持装置
US7172979B2 (en) Substrate processing apparatus and method
US20010024691A1 (en) Semiconductor substrate processing apparatus and method
US7108589B2 (en) Polishing apparatus and method
JP2008013851A (ja) 回転保持装置及び半導体基板処理装置
JP3854083B2 (ja) 半導体基板製造装置
US20070099426A1 (en) Polishing method, polishing apparatus, and electrolytic polishing apparatus
KR20020022600A (ko) 기판도금장치 및 도금방법
JP4139124B2 (ja) めっき装置及び方法
JP2003100687A (ja) 基板処理装置及びその洗浄方法
KR100543928B1 (ko) 반도체 웨이퍼의 세정 방법 및 장치
JP2004209588A (ja) 研磨装置及び研磨方法
JP2004353014A (ja) めっき装置及びめっき方法
JP2006339665A (ja) 半導体基板製造装置
JP2001345293A (ja) 化学機械研磨方法及び化学機械研磨装置
JP3426866B2 (ja) 半導体装置の製造装置および製造方法
JP2002025956A (ja) 平坦化方法及び平坦化装置
JP2004197220A (ja) 電解処理装置及びその方法
JP2004360026A (ja) めっき装置及びめっき方法
JP2004360027A (ja) めっき装置及びめっき液保持方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee