KR20010006152A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20010006152A
KR20010006152A KR1019997009231A KR19997009231A KR20010006152A KR 20010006152 A KR20010006152 A KR 20010006152A KR 1019997009231 A KR1019997009231 A KR 1019997009231A KR 19997009231 A KR19997009231 A KR 19997009231A KR 20010006152 A KR20010006152 A KR 20010006152A
Authority
KR
South Korea
Prior art keywords
doping
region
profile
mask
openings
Prior art date
Application number
KR1019997009231A
Other languages
English (en)
Other versions
KR100582106B1 (ko
Inventor
징그레니피
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010006152A publication Critical patent/KR20010006152A/ko
Application granted granted Critical
Publication of KR100582106B1 publication Critical patent/KR100582106B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고전압 요소를 제조하는 방법에 관한 것으로, 특히, 백 게이트 영역(8)과 드레인(6)간의 도핑 농도를 선형적으로 증가시키는 드리프트 영역(13)을 갖는, SOI에 있어서의 LDMOS 트랜지스터에 관한 것이다. 드리프트 영역을 도핑하기 위해 도핑 마스크(15)가 사용되며, 적어도 드리프트 영역의 부분내에서 윈도우들간의 피치는 소오스에서 드레인 방향으로 갈수록 더 작게된다. 실시예에 있어서, 이것은 윈도우들에 의해 달성되며, 그 윈도우들은 동일한 치수를 갖으나, 드레인측으로 갈수록 그에 비례하여 서로간의 이격 거리가 가까워진다. 실험에 있어서, 이러한 방식에 의해 평탄한 도핑 프로파일이 얻어질수 있음을 알수 있었으며, 이에 따라 도핑 및 이에 따른 전계에 있어서의 피크가 없어진다. 충돌 이온화의 정도가 감소되고, 트랜지스터의 강도가 높아지는 장점이 있다.

Description

반도체 장치 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 반도체 몸체의 표면위에 제공된 마스크의 개구부를 통해 반도체 몸체에 도핑이 제공되고, 거기에서 확산 단계가 실행되어, 표면과 평행한 측방향에서 원하는 프로파일에 따라 반도체 몸체의 도핑 농도가 상승하도록 한 것에 관한 것이다.
그러한 방법은 특히 특허 US-A 5,300,448로부터 알 수 있다. 본 발명은 실리콘 결정 표면을 덮는 매립된 산화층에 제공되는 비교적 얇은 실리콘층에 있는 LDOMS(Lateral DMOS)형 고전압 트랜지스터에 대한 것이다. 전계 세기가 균일하게 분포되는 최적 조건을 얻기 위해, 소오스에서 드레인으로 도핑 농도를 선형적으로 증가시키는 도핑 프로파일에 트랜지스터의 드리프트 영역이 제공된다. 이러한 도핑 프로파일의 제조는 소오스에서 드레인 방향으로 직경이 커지고, 대체적으로 일정한 피치(pitch)로 놓인 개구부를 가진 도핑 마스크에 의해 달성된다. 원하는 선형 프로파일은 고온에서 오랜 동안의 확산 스텝을 통해 형성된다. 생각했던 도핑 프로파일과 별 차이가 없을 경우에 전계가 크게 변동하는 것이 발견되었다. 전계의 이러한 변동은 충돌 이온화 및 핫 캐리어 감쇄를 일으켜서, 트랜지스터 품질을 덜어뜨린다. 본 발명의 목적은, 알려진 방법보다 평탄한 도핑 프로파일을 얻을 수 있는 도핑 방법을 제공함에 있다. 본 발명의 다른 목적은, 전계 강도의 국부적인 피크로 인한 품질 저하가 가능한한 적은 고전압을 사용한 반도체 장치를 제공함에 있다.
상기 목적에 따른 본 발명의 아래에 설명될 방법은 개구부 사이의 피치가 적어도 도핑 프로파일 부분내의 상기 측방향에서 더 작게 되는 상기 프로파일을 얻기 위해 마스크가 이용됨을 특징으로 한다.
본 발명에 따른 주요한 실시예는 도핑 마스크가 도핑 농도가 최대값과 최소값간의 차의 절반보다 작은 도핑 프로파일의 부분에 대응하는 제 1 부분 영역으로 사용될 목적으로, 일측에서의 최소 도핑 농도와 반대쪽의 다른측에서의 최대 도핑 농도 사이에서 점차적으로 변화하는 도핑 프로파일이 형성되며, 도핑 프로파일의 방향에서 보았을 때, 도핑 마스크의 제 1 부분 영역에 있는 개구부는 너비가 적어도 동일하며, 서로간에서는 일정치 않는 거리로 이격되어 있는 것을 것을 특징으로 한다.
제 1 부분 영역의 개구부는 사용되는 공정에서 가능한한 최소의 치수를 갖도록 제조됨이 바람직하고, 이에 따라 마스크 개구부의 농도에 의해서 도핑 농도 영역에 걸쳐 국부적인 농도를 조절하는 것이 가능하게 된다. 본 발명에 따른 방법의 다른 실시예에 있어서, 보다 높은 도핑 농도를 위해 마스크 개구부의 밀도에 의해 농도가 조절되고, 제 2 부분 영역은 너비가 서로 다른 개구부들을 포함하며, 개구부들 서로간에는 적어도 너비가 동일한 마스크 물질 부분에 의해 분리되는 것을 특징으로 한다. 제 2 부분 영역의 마스크 개구부들간의 마스킹된 영역은 공정에 있어 가능한 최소 치수를 가지도록 제공됨이 바람직하다.
본 발명은, 특정의 장치에 적용되는 도핑 프로파일을 얻기 위해 다양한 타입의 반도체 장치에 이용될 수 있다는 장점이 있다. 고 전압 트랜지스터의 드리프트 영역 형성에서 특별한 장점이 얻어진다. 본 발명에 따른 방법의 바람직한 실시예에 있어서, 트랜지스터는 소오스 영역, 드레인 영역, 제 1 도전형 드리프트 영역, 및 소오스 영역과 드리프트 영역 사이에 위치한 제 2 도전형 백 게이트 영역을 포함한 측방의(lateral) DMOS 형이고, 드리프트 영역의 도핑 농도는 소오스 영역에서 드레인 영역 방향으로 증가하는 것을 특징으로 한다. 트랜지스터는, pn 접합을 통해 제 2 도전형의 기판 또는 기반층과 합체된 제 1 도전형 표면층에 형성된다. 이 경우에 있어서, 거리의 제급근에 비례하여 소오스에서 드레인 방향으로 상승하는 도핑 프로파일에 드리프트 영역이 제공됨이 바람직하다. 도핑 프로파일이 이 거리와 함께 선형적으로 상승하는 실시예에 있어서, 반도체 몸체가 전기적 절연 물질의 기판에 제공되는 실리콘층에 의해 형성됨을 특징으로 한다.
본 발명의 이러한 측면 및 다른 측면은 하기에서 실시예를 참조하여 보다 상세히 설명될 것이다.
도 1은 본 발명에 따른 방법에 의해 제조된 SOI 기법의 LDMOS 트랜지스터를 나타낸 단면도,
도 2는 그 제조중의 장치를 나타낸 단면도,
도 3은 제조중에 이온 주입을 통해 장치의 드리프트 영역에서 얻어지는 도핑 프로파일을 나타낸 도면,
도 4는 확산후에 얻어지는 도핑 프로파일을 나타낸 도면.
본 발명은 고 전압 측방의 이중 확산 MOS 트랜지스터(간단히 LDMOS라고 함)를 참조하여 설명된다. 그러나 본 발명은 또한 고전압 다이오드 또는 LIGBT형(측방 절연 게이트 바이폴라 트랜지스터) 트랜지스터와 같은 다른 고전압 요소에 응용할 수 있음이 명백하다.
도 1에 도시된 트랜지스터는 SOI 기법으로 형성되며, 전기적 절연물질의 평판(2)과, 평판(2)상의 비교적 얇은 실리콘층(1)을 포함한다. 본 실시예에 있어서, 평판(2)은 아래측의 실리콘 몸체(3)의 표면을 덮는 실리콘 산화층에 의해 형성된다. 실리콘층(1)의 두께는 예를들어 0.2 내지 0.5㎛이며, 산화층(2)의 두께는 예를들어 3.0㎛이다. 명백히 본 발명은 이러한 값에 국한되지 않으며, 특정의 환경에 따라 다른 값들이 선택될 수 있다. 예를들어 집적 회로와 같은 다른 회로 요소들이 실리콘 몸체(3)에 제공된다.
이 실시예에서 트랜지스터는 n-채널 타입이고, n형 소오스 영역(4), p형 백(back) 게이트 영역(5) 및 n 형 드레인 영역(6)을 포함한다. 트랜지스터 채널이 정의되는 백 게이트 영역(5)위에 게이트(7)가 제공되며, 게이트(7)는 게이트 산화층(8)에 의해 이 채널로 부터 절연된다. 게이트(7)는 통상적으로는 도핑된 다결정 실리콘(폴리)으로 구성되나, 다른 적합한 도전 물질로 제조된 것일 수 도 있다. 전체 조립체는 소오스 영역과 드레인 영역 및 게이트에 접촉 윈도우가 제공되는 산화층(10)으로 도포된다. 소오스 영역(4)은 금속 콘택(9)에 의해 게이트(7)와 마주보며 이격되어 있는 p형 백 게이트 영역(5)과 전기적으로 접속된다. 금속 콘택(9)은 두 영역간의 pn 접합을 단락시킨다. 게이트(7)와 드레인 영역(6)은 각각 금속 콘택(11,12)과 연결된다. 콘택(9,11,12)은 예를들어 Al로 구성된다.
백 게이트 영역(5)과 드레인 영역(6) 사이에 고저항 영역(13)이 배치됨으로서, 그에 의해 백 게이트 영역(5)과 드레인 영역(6)은 서로 분리된다. 고 저항 영역(13)은, 소오스(4)와 드레인(6)간에 고전압이 걸리는 경우에 공핍 영역이 형성될 수 있는 트랜지스터의 드리프트 영역을 형성하다. 본 실시예에서 드리프트 영역은 n형이나, 다른 실시예에서는 p형일 수도 있다. 트랜지스터의 항복 전압(breakdown voltage)은 특히, 드리프트 영역의 길이와 도핑 농도에 의해 결정된다. US 특허 5,300,448에 나타나 있는바와 같이, 소오스에서 드레인으로 농도가 선형적으로 증가하는 도핑 프로파일에 드리프트 영역이 제공된다는 점에서, 항복 전압의 실질적 개선이 이루어질 수 있다. 종래의 방법에 있어서, 프로파일은 도핑 마스크를 사용하여 제조되며, 기설정된 방식에 있어 도핑 마스크는 소오스에서 드레인으로 갈수록 직경이 더 커지는 개구부를 포함하고 있다.
실제적으로는, 종래의 방법에 의해 아주 평탄한 도핑 프로파일을 얻을수는 있지만, 그럼에도 불구하고 전계에 변동이 발생하여 충돌 이온화 및 핫 캐리어 열화를 일으키며, 이에 따라 작동중에 장치의 품질이 손상을 입는다는 것을 알수 있었다. 도핑 프로파일 및 전계에서의 강한 요동을 약화시키는 본 발명에 따른 도핑 방법을 사용하여, 이러한 단점이 어느 정도 제거된다. 도 2에는 제조중인 장치의 단면도가 도시된다. 그 장치는, 임시 산화층(14)에 의해 덮인 실리콘층(1)의 표면에 일반적인 방식으로 개구부(16,18)가 형성되고, 포토레지스트층을 포함하는 도핑 마스크(15)를 구비한다. 도면에서는 실리콘층(10)의 드리프트 영역(13)만을 볼수 있다. 본 실시예에 있어서, 마스크(15)는 두 개의 영역, 예를들어, 라인(17)의 왼쪽에 있는 영역과 라인(17)의 오른쪽에 있는 영역을 포함한다. 라인(17)의 왼쪽에 있는 영역은 평균 도핑 농도가 최대 도핑 농도의 50% 미만이고, 라인(17)의 오른쪽에 있는 영역은 평균 도핑 농도가 최대 도핑 농도의 50%초과이다. 마스크의 제 1 영역은 개구부(16)를 포함한다. 개구부(16)는 최소한 크기가 동일하며, 왼쪽에서 오른쪽으로 갈수록 상호간의 간격이 감소하도록 배열된다. 개구부(16)가 이용되는 공정에 있어서 최소 치수를 갖도록 함이 바람직하며, 이로 인해 가능한한 원하는 개구부의 밀도를 선택하는 것이 가능해진다. 개구부(16)간의 피치는 왼쪽에서 오른쪽으로 갈수록 감소하며, 백 게이트 영역(5)에 인접한 곳에서는 대략 10㎛정도이고, 라인(17)에 인접한 곳에서는 대략 1.5㎛정도이다. 보다 높은 도핑 농도를 갖는 제 2 영역, 예를들어 라인(17)의 오른쪽 영역에 있어서, 마스크가 개구부(18)에 제공된다. 개구부(18)는 왼쪽에서 오른쪽으로 직경이 증가하고, 서로간은 고정된 너비를 갖는 마스크의 간삽 부분에 의해 분리된다. 이때, 고정된 너비는 예를들어 공정에 있어서 가능한 최소 치수이다. 이러한 마스크 부분의 너비는, 예를들어 1.5㎛이다. 개구부(18)의 치수는 라인(17)에서부터 예를들어 1.5㎛, 2㎛, 3㎛등과 같이 커진다.
실리콘층(1)은 마스크(15)의 개구부(16,18)를 통해 n형 도펀트(dopant), 예를들어 P이온으로 도핑된다. 이때 P이온은 이온 주입에 의해 층(1)에 제공된다. 이온 주입량은, 예를들어 1*1013및 2*1013P이온/㎠ 사이에서 선택된다. 실리콘 층(1)의 두께가 대략 0.3㎛가 되면, 3.5 및 7*1017사이의 이온 농도를 제공하고, 이에 따라, 산화층으로의 도펀트 손실은 무시해도 된다. P이온 대신에 As 이온을 이용해도 된다. 그러나, P가 확산성이 더 높기 때문에 P가 바람직하다. 도 3에는 기둥 높이를 형성하는데 있어서 이온 주입 단계후의 도핑 농도가 도시된다. 도면에서 수평축은 실리콘층에 있어서의 위치(㎛)를 나타낸다.
마스크(15)는 이온 주입후에 제거되며, 장치는 오랜 기간의 확산 과정, 예를들어 1100℃에서 36시간동안 확산 과정을 거친다. 도핑 농도에 있어서 국부 피크는 적어도 확산 공정에 의해 평탄하게 되고, 도 4에 도시된바와 같이 실제적으로 선형 도핑 프로파일이 얻어진다. 실험을 비교해보면, 서로 다른 직경 및 고정된 피치의 개구부를 포함한 마스크를 갖는 종래의 방법에 의해 제조된 방법보다 본 발명의 방법에 의한 프로파일이 매우 평탄하다.
드리프트 영역이 제조된 후에, 장치는, 백 게이트 영역, 소오스 및 드레인 영역, 게이트를 갖는 게이트 산화, 산화층(10) 및 금속 콘택을 만들기 위해 원래 알려진 한단계 과정이 더 필요하다. 이러한 공정에 대한 보다 자세한 설명은 US-A 5,300,448을 참조하면 된다.
도핑 프로파일이 비교적 평탄해지면, 드리프트 영역에서의 전계 강도는 비교적 약해지고, 충돌 이온화의 정도가 현저하게 줄어들며, 따라서, 트랜지스터의 강도가 개선된다. 이러한 장점은 트랜지스터와는 다른, 예를들어 다이오드 또는 LIGBT보다 고 전압의 요소에서 얻어질 수 있음이 명백하다.
본 명세서에서 설명된 실시예에 있어서, 트랜지스터는 선형 도핑 프로파일이 요구되는 SOI 기법(절연체상의 실리콘)에 의해 구성된다. 트랜지스터가 단결정 실리콘 평판의 표면에서 제공되고, 드리프트 영역이 컷-오프(cut-off) pn 접합에 의해 평판과 전기적으로 절연된 다른 실시예에 있어서, 도핑 프로파일은 거리 제곱근에 따라 농도가 증가되는 것이 요구된다. 그러한 도핑 프로파일은 본 발명에 따른 방법을 사용함에 의해 얻어지는 것이 바람직하다. 본 발명은 상술한 실시예에 의해 한정되지 않으며, 본 발명의 범주내에서 당업자라면 많은 다양한 변형이 있을 수 있음을 명백하게 알 수 있을 것이다. 상술한 바와 같이 예시적인 도전성 타입이 바뀔 수 있다. 다른 유전체층, 예를들어 산화층 대신에 다른 물질의 실리콘층을 사용할 수 있다. 실리콘 대신에 SiC의 반도체 몸체가 사용될 수 있다.

Claims (6)

  1. 반도체 몸체의 표면 위헤 제공된 마스크에 있는 개구부를 통해 반도체 몸체에 도핑이 제공되고, 그위에서 확산 공정이 실행되어, 원하는 프로파일에 따라 반도체 몸체의 도핑 농도가 표면에 평행한 측방향에서 상승하는 반도체 장치의 제조 방법에 있어서,
    개구부 사이의 피치가 적어도 도핑 프로파일 부분내의 상기 측방향에서 더 작게 되는 상기 프로파일을 얻기 위해 마스크가 이용됨을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    도핑 마스크가 도핑 농도가 최대값과 최소값간의 차의 절반보다 작은 도핑 프로파일의 부분에 대응하는 제 1 부분 영역으로 사용될 목적으로, 일측에서의 최소 도핑 농도와 반대쪽의 다른측에서의 최대 도핑 농도 사이에서 점차적으로 변화하는 도핑 프로파일이 형성되며, 도핑 프로파일의 방향에서 보았을 때, 도핑 마스크의 제 1 부분 영역에 있는 개구부는 너비가 적어도 동일하며, 서로간에서는 일정치 않는 거리로 이격되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    제 2 부분 영역은,
    너비가 서로 다른 개구부들을 포함하며, 개구부들 서로간에는 적어도 너비가 동일한 마스크 물질 부분에 의해 분리되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    도핑 프로파일은,
    고 전압 필드 효과 트랜지스터의 드리프트 영역에 제공되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    트랜지스터는, 소오스 영역, 드레인 영역, 제 1 도전형 드리프트 영역, 및 소오스 영역과 드리프트 영역 사이에 위치한 제 2 도전형 백 게이트 영역을 포함한 측방의 DMOS 형이고, 드리프트 영역의 도핑 농도는 소오스 영역에서 드레인 영역 방향으로 증가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    반도체 몸체는 전기적으로 절연인 물질의 평판에 제공되는 실리콘 층에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019997009231A 1998-02-09 1999-01-28 반도체 디바이스 제조 방법 KR100582106B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98200396 1998-02-09
EP98200396.4 1998-02-09
PCT/IB1999/000159 WO1999040614A2 (en) 1998-02-09 1999-01-28 Method of manufacturing a semiconductor device with linearly doping profile

Publications (2)

Publication Number Publication Date
KR20010006152A true KR20010006152A (ko) 2001-01-26
KR100582106B1 KR100582106B1 (ko) 2006-05-23

Family

ID=8233373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009231A KR100582106B1 (ko) 1998-02-09 1999-01-28 반도체 디바이스 제조 방법

Country Status (6)

Country Link
US (1) US6376289B1 (ko)
EP (1) EP0974158B1 (ko)
JP (1) JP4634546B2 (ko)
KR (1) KR100582106B1 (ko)
DE (1) DE69942186D1 (ko)
WO (1) WO1999040614A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232636B1 (en) * 1998-11-25 2001-05-15 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region
DE10006523A1 (de) * 2000-02-15 2001-08-23 Infineon Technologies Ag Implantationsmaske für Hochenergieionenimplantation
KR100409093B1 (ko) * 2001-07-12 2003-12-11 주식회사 엘리아테크 고전압소자 및 그의 메탈 배선 방법
DE10250832B4 (de) 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
SE526207C2 (sv) * 2003-07-18 2005-07-26 Infineon Technologies Ag Ldmos-transistoranordning, integrerad krets och framställningsmetod därav
CN100369265C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压p型横向双扩散金属氧化物半导体管
CN100369264C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压n型横向双扩散金属氧化物半导体管
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
FR2977072A1 (fr) * 2011-06-27 2012-12-28 St Microelectronics Crolles 2 Procede de dopage d'un substrat semi-conducteur
JP2014192278A (ja) * 2013-03-27 2014-10-06 New Japan Radio Co Ltd 半導体装置の製造方法
JP2015008184A (ja) * 2013-06-25 2015-01-15 株式会社 日立パワーデバイス 半導体装置
CN104882476B (zh) * 2015-05-25 2018-09-25 上海先进半导体制造股份有限公司 横向igbt及其制作方法
WO2018075238A1 (en) * 2016-10-21 2018-04-26 Sunpower Corporation Solar cell emitter region fabrication apparatus
EP3407385B1 (en) 2017-05-23 2024-03-13 NXP USA, Inc. Semiconductor device suitable for electrostatic discharge (esd) protection
CN113540250B (zh) * 2021-07-02 2024-08-06 山东汉旗科技有限公司 新型隔离型ldnmos器件及其控制电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380575A (ja) * 1989-08-23 1991-04-05 Fujitsu Ltd 半導体装置の製造方法
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법

Also Published As

Publication number Publication date
EP0974158B1 (en) 2010-03-31
EP0974158A2 (en) 2000-01-26
JP4634546B2 (ja) 2011-02-16
WO1999040614A2 (en) 1999-08-12
JP2001522538A (ja) 2001-11-13
KR100582106B1 (ko) 2006-05-23
DE69942186D1 (de) 2010-05-12
WO1999040614A3 (en) 1999-11-04
US6376289B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
KR100359712B1 (ko) 횡형 반도체-온-절연체 디바이스
KR100473901B1 (ko) SiGe층을포함하는반도체전계효과디바이스
KR100582106B1 (ko) 반도체 디바이스 제조 방법
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US7728336B2 (en) Silicon carbide semiconductor device and method for producing the same
US6468866B2 (en) Single feature size MOS technology power device
US5675166A (en) FET with stable threshold voltage and method of manufacturing the same
EP1058303A1 (en) Fabrication of VDMOS structure with reduced parasitic effects
EP0697740A2 (en) Low threshold voltage, high performance junction transistor
US6117738A (en) Method for fabricating a high-bias semiconductor device
JP3084686B2 (ja) 傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバー
US6426258B1 (en) Method of manufacturing a semiconductor integrated circuit device
KR890004981B1 (ko) 반도체 장치
JPS63255968A (ja) 電界効果トランジスタの製造方法
US6030870A (en) High density MOS technology power device
CN101714556B (zh) 半导体器件及其制造方法
US6576521B1 (en) Method of forming semiconductor device with LDD structure
KR0182030B1 (ko) 바이시모스 트랜지스터 및 그 제조 방법
US6150200A (en) Semiconductor device and method of making
US5670396A (en) Method of forming a DMOS-controlled lateral bipolar transistor
CN1238564A (zh) 绝缘栅晶体管、其制造方法和半导体集成电路器件
KR19980702335A (ko) 리서프 반도체장치를 제조하는 방법과 이러한 방법에 의해서 제조된 반도체 장치
US20050116298A1 (en) MOS field effect transistor with small miller capacitance
KR100197539B1 (ko) 고전압 반도체 소자 및 그의 제조방법
KR100492981B1 (ko) 래터럴 이중확산 모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee