KR20010005944A - 우수한 유전 강도와 낮은 유전율을 가진 물질 - Google Patents

우수한 유전 강도와 낮은 유전율을 가진 물질 Download PDF

Info

Publication number
KR20010005944A
KR20010005944A KR1019997009021A KR19997009021A KR20010005944A KR 20010005944 A KR20010005944 A KR 20010005944A KR 1019997009021 A KR1019997009021 A KR 1019997009021A KR 19997009021 A KR19997009021 A KR 19997009021A KR 20010005944 A KR20010005944 A KR 20010005944A
Authority
KR
South Korea
Prior art keywords
fluoropolymer
less
substrate
quenching
ptfe
Prior art date
Application number
KR1019997009021A
Other languages
English (en)
Inventor
로센메이어씨토마스
Original Assignee
캠벨 존 에스
더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠벨 존 에스, 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 filed Critical 캠벨 존 에스
Publication of KR20010005944A publication Critical patent/KR20010005944A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/08—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
    • B05D5/083—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface involving the use of fluoropolymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 담금질 또는 다른 적당한 냉각 기술을 통해 PTFE로 형성된 소결된 응집성 필름을 급냉시켜 우수한 유전 특성(예, 향상된 항복 전압 및 보다 낮은 전류 누설)을 갖는 PTFE 필름을 제조하는 방법, 및 이로써 제조되는 제품에 관한 것이다.

Description

우수한 유전 강도와 낮은 유전율을 가진 물질{LOW DIELECTRIC CONSTANT MATERIAL WITH IMPROVED DIELECTRIC STRENGTH}
집적 회로는, 집적 회로 장치의 제작 분야에 공지된 각종 에칭 단계, 도핑 단계 및 침착 단계를 이용하여 반도체 와퍼로부터 제조한다. 와퍼는 다수의 집적 회로 다이로 구성될 수 있으며, 이들 각각의 다이는 단일 집적 회로 칩을 나타낸다. 최신 고성능 집적 회로는, 등속 호출 기억(RAM), 중앙 처리 통신 등과 같은 기능을 수행하는 수백만개의 트랜지스터로 구성된다. 이들 각 트랜지스터는 전기 전도 부품과 연결되어야 한다. 통상의 최신 집적 회로는 이들 전도체 부품으로 된 다수개의 층을 포함하고 있다. 면적이 수 ㎠에 불과한 칩 상에 수백만개의 전도 부품을 배치해야 하는 사이즈 상의 제약으로 인해, 연결 부품 자체가 매우 소형화될 뿐 아니라 전도 부품 간의 간격도 좁아졌다. 오늘날 제조된 현 기술 상태의 집적 회로는 전도체 폭이 0.25 미크론이고 전도체 간격이 0.25 미크론이다.
이들 집적 회로는 그 간격이 좁기 때문에, 현재 많은 전기 성능 상의 문제가 발생하고 있다. 간격이 좁아짐에 따라 전기 커패시턴스(capacitance)가 증가하여, 용량성 접속 지연이 발생하고 회로의 작동 속도가 느려질 수 있다. 또한, 커패시턴스는 누화(漏化; cross-talk)를 야기시키며, 이 문제가 해결되지 않을 경우 신호의 오류가 발생할 수 있다. 또한, 집적 회로가 작동하는 데 필요한 전력량을 감소시키기 위해서는 커패시턴스를 감소시키는 것이 바람직하다.
집적 회로의 크기는, 예를 들어 현재의 장치 제조 기술 분야에서는 0.25 미크론으로 제한하고 있으나 10 년후에는 0.07 미크론 정도까지 감소할 것이기 때문에, 전도 부품들 간의 커패시턴스를 감소시키는 유일한 방법은 낮은 유전율을 가진 절연 물질을 사용하는 것이다. 통상의 반도체 제작시에는 통상 유전 물질로서 유전율이 약 3.9인 이산화규소를 사용한다. 가능한 최저의 유전율 또는 이상적인 유전율은 진공 상태의 유전율인 1.0인 한편, 공기의 유전율은 1.001 미만이다.
공기 및 진공은 허용적으로 낮은 유전율을 갖긴 하나, 유전 강도로서 공지된 또다른 중요한 인자도 고려해야 한다. 유전 강도는 통상 2 가지 방식 중 하나로 칭해진다. 이중 하나의 방식이 항복 전압 또는 항복 전계 강도이다. 항복 전계 강도는, 절연 물질이 절연되지 않고 절연 파괴되며 이로써 단락 현상이 발생하게 되는 단위 길이당 볼트 단위로 정의되는 특성이다. 최신 집적 회로에 요구되는 최소 항복 전계 강도를 계산하려면, 회로의 작동 전압을 구하여 인접 전도 부품 사이의 간격으로 나누면 된다. 예를 들어, 3.3 볼트의 전압에서 작동하는 0.25 미크론의 기술적 집적 회로에서 요구되는 최소 항복 전계 강도는 3.3을 0.25로 나눈값, 즉 13.2 볼트/미크론 또는 0.132 MV/cm이다. 통상의 안전 한계치는 이값의 수배에 달하는 값이거나 또는 최소 약 0.5 MV/㎠이다. 공기의 항복 전계 강도는 1 볼트/미크론 미만이다.
유전 강도의 또다른 표현 방식은 누설 전류이다. 누설 전류는 항복 전계 강도보다 낮은 전계 강도를 가진 절연체를 통해 흐르는 낮은 수준의 전류이다. 집적 회로의 통상의 요건은, 누설 전류의 밀도가 2 x 10-8암페어/㎠ 미만이고 인가 전계 강도가 0.05 MV/cm이어야 한다는 것이다.
따라서, 낮은 유전율과 높은 유전 강도를 모두 가진 물질을 제공하는 것이 유리하다. 폴리테트라플루오로에틸렌(PTFE)이 그러한 물질이다. 이것은, 집적 회로 제조 공정의 가혹함을 견디기에 충분히 높은 열 안정성을 가진 임의의 비다공성 물질의 공지된 유전율 중 최저치인 2.0의 유전율을 갖는다. 또한, 벌크 PTFE는 매우 높은 항복 전계 강도 및 매우 낮은 누설 전류 밀도를 갖는 것으로 알려져 있다. 그러나, 규소 와퍼 상에 PTFE로 된 서브 미크론의 박막을 침착시키고자 했던 종전의 시도에서는 목적하는 유전 강도가 결여된 물질이 제조되었다. 이러한 필름을 제조하는 과정에서는, 필름을 대개 소결시켜 PTFE 입자를 함께 융합시켜 응집성 필름을 형성시킨 후 냉각시킨다. 본 출원인은, 소결된 PTFE 박막을 서서히 냉각시키면 유전 강도가 허용적 수준 미만인 다공성 물질이 제조된다는 것을 발견하였다. 따라서, PTFE 필름을 침착시키고 가공하여 높은 유전 항복 전계 강도 및 낮은 누설 전류 밀도를 가진 필름을 제조하는 우수한 방법을 제공하는 것이 유리하다.
본 발명은 소결된 폴리테트라플루오로에틸렌(PTFE) 필름의 냉각 속도를 조절하여 PTFE 박막의 유전 강도를 향상시키는 방법, 및 이로써 제조되는 제품에 관한 것이다.
도 1은 0.75 미크론 두께의 PTFE 필름 단면에 대한 주사 전자 현미경 사진(SEM)이다.
도 2는 이연속상 PTFE 마이크로에멀젼으로 코팅된 단결정 규소 와퍼의 SEM 표면도이다.
도 3은 침착된 필름 두께(Å) 대 회전 속도(RPM)의 관계를 도시한 그래프이다.
도 4는 등온 중량 손실률(%/분) 대 온도의 관계를 도시한 그래프이다.
발명의 상세한 설명
본 발명은 전자 장치(예, 집적 회로 구조체)에서 절연 부품으로 사용할 수 있는, 유전율이 낮고 유전 강도가 높은 물질을 포함한다. 활성 또는 불활성 장치일 수 있는 집적 회로 구조체는, 본 발명에 따른 낮은 유전율 및 높은 유전 강도를 가진 물질로 이루어진 1개 이상의 부품을 포함할 수 있다. 이들 부품은 통상 회전 코팅법을 통해 플루오로중합체 분산액으로부터 제조된다. 유전 특성은, 이후의 열 처리 공정 또는 소결 공정에 의해 결정된다. 본 발명에서는, 경질 기재 상에 침착 및 소결된 서브미크론 PTFE 필름이 두꺼운 PTFE 필름에서 얻어진 것과 동등한 정도로 높은 항복 전압을 가질 수 있음을 밝혀냈다. 그러한 두꺼운 PTFE 필름(두께, 25 미크론 초과)은 160 볼트/미크론(즉, 1.6 MV/cm)을 초과하는 유전 강도 항복 전압을 가질 수도 있다.
본 명세서에 사용된 플루오로중합체 분산액은, 플루오로중합체 입자와 물과 계면활성제의 안정한 등방성 혼합물을 의미한다. 염 또는 보조 계면활성제(예, 알콜, 아민 또는 다른 양쪽 친화성 분자)와 같은 다른 성분들도 분산액 배합물의 일부를 구성할 수 있다. 수 중의 플루오로중합체 입자는 계면활성제 함량이 높은 계면층에 의해 분리된 별개의 도메인 중에 존재한다. 플루오로중합체로는, Resin T-30(듀퐁 제품) 및 Resin D-2(다이켄 제품)과 같은 폴리테트라플루오로에틸렌(PTFE)이 있다. 다른 PTFE 및 플루오로중합체 분산액도 사용할 수 있다. 분산액은 다수의 방법을 통해 기재 상에 코팅할 수 있으며, 회전 코팅법이 가장 바람직하다. 다른 방법으로는 분사, 침지, 유동 및 메니스커스 코팅법이 있다.
본 명세서에 사용된 용어인 "플루오로중합체"는 완전 플루오르화된 구조를 가진 중합체를 의미한다. 완전 플루오르화된 중합체에서는 거의 모든 수소 원자가 불소 원자로 치환된다.
본 명세서에 사용된 용어인 "플루오르화 중합체"는 부분 플루오르화 구조를 가진 중합체를 의미한다. 부분 플루오르화된 구조에서는 모든 수소 원자가 불소 원자로 치환된 것은 아니다.
본 명세서에 사용된 용어인 "낮은(저) 유전율"이란, 유전율이 1 내지 2.5인 것을 의미하는 한편, 집적 회로에 유용한 통상의 이산화규소 유전 물질은 유전율이 3.9 내지 4.2이다. 본 발명에서 유전율은 약 1.5 내지 약 2.2인 것이 바람직하고, 약 1.3 내지 약 1.9인 것이 가장 바람직하다.
본 명세서에 사용된 용어인 "높은(고) 유전 강도"란 볼트/미크론의 인가 전계 강도의 단위로 정의되는 항복 전압과, 통상 명시된 전계 강도에서 암페어/㎠ 또는 피코암페어/㎠로 정의되는 전류 밀도인 누설 전류의 특성을 모두 칭하는 것이다.
유전 강도가 충분히 높은 경우, 즉 인가 전압이 0.05 MV/cm인 상태에서 전압 항복 강도가 〉 0.5 MV/cm이고 누설 전류가 〈 2 x 10-8암페어/㎠인 경우에는, 다른 유전 차단체를 사용하지 않고 유전층 자체만을 사용할 수도 있다. 유전 강도가 낮은 경우, 예를 들어 인가 전압이 10 볼트/미크론인 상태에서 항복 전압이 〈 100 볼트/미크론이거나 누설 전류가 〉 100 피코 암페어/㎠인 경우에는, SiO2또는 Si3N4의 정합성 증착 코팅과 같은 추가의 유전 차단체를 필요로 할 수도 있다. 전술한 바와 같은 높은 유전 강도를 가진 얇은 라이너와 저유전률 물질(예, PTFE)을 병용하면 장치의 성능이 향상된다. 바람직한 실시 형태에서는 낮은 유전율과 높은 유전 강도를 모두 가진 유전 물질을 사용한다. 이러한 병용시에는 바람직하지 않게 높은 유전률을 가진 유전 차단체를 생략할 수 있기 때문에 장치의 성능이 최대화된다.
본 발명의 저유전율 물질은 플루오로중합체, 바람직하게는 폴리테트라플루오로에틸렌(PTFE)으로서, 이들은 수성 분산액으로부터 회전 코팅법에 의해 침착시킬 수 있다. 플루오로중합체 분산액은 플루오로중합체 입자와 물과 계면 활성제의 안정한 등방성 혼합물을 의미한다. 염 또는 보조 계면활성제(예, 알콜, 아민 또는 다른 양쪽 친화성 분자)와 같은 다른 성분도 또한 분산액 배합물의 일부를 구성할 수 있다. 수 중의 플루오로중합체 입자는 계면활성제 함량이 높은 계면층에 의해 분리된 별개의 도메인 중에 존재한다. 폴리테트라플루오로에틸렌(PTFE) 분산액으로는, Resin T-30(듀퐁 제품) 및 Resin D-2(다이켄 제품)가 있다. 다른 PTFE 및 플루오로중합체 분산액도 사용할 수 있다. 입자 크기가 80 nm 이하인 경우, 본 명세서에서는 마이크로에멀젼, 마이크로분산액, 나노에멀젼 또는 나노분산액이라는 용어를 호환적으로 사용한다.
마이크로에멀젼은 조성, 및 일부 경우 온도와 압력에 따라 수 종의 미소 구조를 가질 수 있다. 가장 통상적인 구조로는 3가지가 있다. 첫번째 구조는, 수 함량이 높은 연속 도메인 중의 별개 도메인(액적) 내에 오일이 함유되어 있는 수중유 마이크로에멀젼이다. 두번째 구조는, 오일 함량이 높은 연속 도메인 중의 별개의 도메인(액적) 내에 물이 함유되어 있는 유중수 마이크로에멀젼, 일명 역 마이크로에멀젼이다. 세번째 구조는, 오일과 수분의 뒤얽힌 경로가 계면활성제 함량이 높은 스폰지형 구조에 의해 서로 분리되어 샘플 전체에 걸쳐 존재하는 이연속상 마이크로에멀젼이다.
정착제
기재에 PTFE 분산액을 코팅하기 전에 정착제를 도포할 수도 있다. 반도체 산업에서는, 다른 박막(즉, 비 플루오로중합체)에 적합한 시판되는 정착제를 사용한 바 있다. 예를 들어, 포토레지스트용 정착제로는 헥사메틸디실라잔(HMDS)을, 폴리이미드 중합체용 정착제로는 아미노프로필트리에톡시실란(APTS) 또는 유사한 화합물을 통상 사용한다. 그러나, 미국 특허 제4,849,284호의 교시 내용에 따르면, 실란 코팅은 PTFE와 결합하지 않는다. 정착제는 대개 묽은 용액(0.05∼10 중량%의 실란 또는 실라잔)으로 진공 코팅법 또는 회전 코팅법을 통해 도포하며, 통상 단층 이하 내지 10개 단층에 이르는 두께를 갖는다. 본 발명에서, 이들 정착제는 통상, SiO2표면에 결합할 수 있는 실란 또는 실라잔 화합물과, 상기 중합체에 결합할 수 있는 메틸기 또는 아민기와 같은 작용기를 포함한다.
실란 화합물, 예를 들어 모노 작용성 및 이작용성 실란, 알킬부가 1개 이상의 C1∼C4의 알킬기이고 알콕시는 모노, 디 또는 트리 C1∼C4의 알콕시기인 아미노알킬알콕시 실란 및 실라잔은 SiO2기재에 대한 PTFE의 결합력을 향상시킨다. 적당한 실란 및 실라잔으로는, 아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, 아미노에틸트리메톡시실란, 메틸아미노프로필트리메톡시실란, 아미노프로필트리프로폭시실란, 아미노프로필메틸디에톡시실란, 아미노프로필에틸디에톡시실란, 아미노메틸트리에톡시실란, 아미노이소부틸트리메톡시실란, 아미노부틸트리에톡시실란, 베타아미노에틸트리에톡시실란, 아미노부틸메틸디에톡시실란, 헥사메틸디실라잔, (아미노에틸아미노메틸)-페네틸트리메톡시실란, (아미노에틸아미노메틸)-페네틸트리에톡시실란, n-(아미노에틸)아미노프로필-메틸디메톡시실란, n-(아미노에틸)아미노프로필-메틸디에톡시실란, n-(아미노에틸)아미노프로필-트리메톡시실란, n-(아미노에틸)-아미노프로필-트리에톡시실란, p-아미노페닐트리메톡시실란, p-아미노페닐트리에톡시실란, n-페닐아미노프로필트리메톡시실란, n-페닐아미노프로필트리에톡시실란, (트리메톡시실릴프로필)디에틸렌트리아민, (트리에톡시실릴프로필)디에틸렌트리아민, 아미노프로필디메틸메톡시실란, 또는 아미노프로필디메틸에톡시실란이 있으며, 이들은 단독으로 또는 서로 혼합하여 사용한다.
PTFE 나노에멀젼/분산액
에멀젼 및 마이크로에멀젼 형태의 불포화 탄화수소 단량체의 중합 방법은 공지되어 있으며, 여기서는 높은 반응 속도, 높은 전환율 및 높은 분자량이 달성될 수 있다. 마이크로에멀젼은 그 광학적 투명도, 저점도, 작은 도메인 크기, 열역학적 안정성 및 자발적 형성 면에서 통상의 에멀젼과 구별될 수 있다. 마이크로에멀젼 형태의 단량체 중합법은, 전형적인 에멀젼 단량체의 중합법에 비해 많은 잇점을 갖는다. 마이크로에멀젼은 대개 투명 내지 반투명하므로 광화학적 반응에 특히 적합한 한편, 에멀젼은 혼탁하고 불투명하다. 또한, 마이크로에멀젼의 구조적 다양성(액적 및 이연속상)은 열역학에 의해 조절되며, 급속 중합법에 의하면 본래의 구조가 어느 정도 유지될 수도 있다. 또한, 마이크로에멀젼 중합법에 의하면 전형적인 에멀젼 중합법으로 제조된 것보다 작은 콜로이드 입자를 함유하는 안정한 단순분산 마이크로라텍스를 제조할 수 있다. 입자 크기가 보다 작으면, 미소 균열없이 코팅을 형성하는 성질이 향상된다. 표면적이 증가하면 성형 작업 중에 입자의 융합도가 향상된다.
마이크로에멀젼 중합법과는 달리, 분해된 기체 테트라플루오로에틸렌 또는 그것의 공중합체의 에멀젼 중합법은 공지된 방법이다. 테트라플루오로에틸렌 또는 그것의 공중합체로 이루어진 콜로이드 수성 분산액은, 1종 이상의 유화제(통상, 플루오르화된 계면활성제), 배지를 정해진 pH로 유지시키기 위한 임의의 완충제, 및 중합 온도에서 자유 라디칼을 형성시킬 수 있는 1종 이상의 개시제를 함유하는 수용액과 기체 단량체 또는 이들 단량체의 혼합물을 가압 반응기 내에서 접촉 상태로 배치시킴으로써 제조할 수 있다. 자유 라디칼 개시제는 수용성 과산화물, 또는 알칼리성 또는 암모늄 과황산염일 수 있다. 본 명세서에서 참고로 인용하고 있는 미국 특허 제4,384,092호에 기재된 바와 같이, 중합 온도가 약 50℃ 이상인 경우에는 과황산염을 단독으로 사용할 수 있고, 중합 온도가 약 5∼55℃인 경우에는 제1철 염, 질산은 또는 중아황산나트륨과 같은 환원제와 함께 사용할 수 있다.
전술한 공정 중의 기체 단량체 분자는 수성액 내로 유입된 후 반응하여 별개의 액상을 형성시키지 않고 중합체를 형성시킨다. 따라서, 중합체 입자가 수성 혼합물 중에 현탁된 큰 입자이며, 상기 방법은 진정한 액체-액체 에멀젼 중합법이 아니다. 상기 방법을 종종 분산 중합법이라 칭한다.
마이크로에멀젼 중합법은 에멀젼 중합법과 다른 메카니즘을 통해 수행한다. 이것은 기체 단량체가 아닌 액체 단량체의 중합 과정을 수반한다. 이 중합 반응은 특이적으로 작은 기포를 가진 액체 단량체의 중합 과정을 수반하기 때문에, 생성된 중합체 입자가 특이적으로 작다. 그러나, 액체 TFE의 중합 반응은 공지된 취급상의 잠재적 유해성으로 인해 잘 실시되고 있지 않다.
본 명세서의 교시 내용에 따라 제조된 ILD의 두께는 약 0.1 ㎛ 내지 약 5.0 ㎛이다. 보다 통상적인 두께는 약 0.5 ㎛ 내지 약 1.5 ㎛이다. 그러한 두께 범위는 현재 및 미래의 집적 회로 구조체를 제조하는 데 특히 바람직할 수 있다.
본 발명의 저유전 물질은, 대략적인 평균 크기가 약 1 nm 내지 약 80 nm(0.001∼0.080 ㎛), 바람직하게는 약 1 nm 내지 약 60 nm, 가장 바람직하게는 약 1 nm 내지 약 30 nm인 입자, 계면활성제 및 물을 포함하는 마이크로에멀젼 또는 마이크로분산액 형태로 침착될 수 있는 플루오로중합체이다. 플루오로중합체로는 폴리테트라플루오로에틸렌(PTFE), 플루오르화 에틸렌프로필렌(FEP), 플루오로메타크릴레이트(Fac) 또는 퍼플루오로알콕시 중합체(PFA)가 있으나, 이들에 국한되는 것은 아니다.
마이크로에멀젼 액체를 사용하여 회전 코팅법을 통해 본 발명의 저유전율 물질을 침착시켜 ILD를 형성시킬 수도 있다. 회전 코팅법은 이하에 요약한 몇 단계로 구성된다.
1) 예를 들어, 실리콘 와퍼와 같은 기재를 약 500 RPM으로 회전시키는 단계로서, 기재를 상기 속도로 회전시키면서, 이소프로판올과 같은 습윤제를 회전 기재의 표면 상에 분산시켜 기재의 표면을 습윤시키는 단계.
2) 회전 기재의 표면 상에 플루오로중합체 마이크로에멀젼을 분산시키면서 기재를 500 rpm으로 회전시키는 단계.
3) 기재의 회전 속도를 약 1000 RPM 내지 약 5000 RPM으로 증가시키는 단계로서, 사용되는 회전 속도는 달성되는 유전층의 두께를 결정하는데, 이는 도 3을 보면 가장 잘 알 수 있다.
4) 마이크로에멀젼의 코팅 두께가 안정화될 때까지 증가된 회전 속도를 유지시키는 단계로서, 통상 안정화는 회전 속도에 따라 약 10 초 내지 약 50 초 범위에서 이루어진다. 이러한 점에서, 속도가 보다 빠르면 안정화 시간이 덜 소요된다.
5) 코팅된 기재를 먼저 약 200℃의 온도에서 소성시켜 마이크로에멀젼의 물과 계면활성제를 제거하는 단계.
6) 기재를 플루오로중합체의 융점 부근에서 소성시켜 기재에 대한 상기 중합체의 접착력을 향상시키는 단계.
7) 기재를 가열 장치(예, 열판)의 표면 위로 들어올려 약 200℃로 서서히 냉각시키는 단계.
8) 냉각판을 사용하여 기재를 상온 조건으로 냉각시키는 단계.
필요하다면, 당업자에게 공지된 통상의 집적 회로 가공 기술을 이용하여 기재를 평면화시키고, 결상시키고(시키거나) 에칭할 수도 있다.
저유전 물질의 유전율을 저하시키기 위해 상기 물질에 다공성을 부여할 수도 있다. 다공성은, 이연속상 마이크로에멀젼을 사용하여 형성시킬 수 있다. 그러한 이연속상 플루오로중합체 마이크로에멀젼 시스템은, 서로 얽혀져 있으면서 계면활성제 층에 의해 분리된 오일(단량체) 상과 수성상을 모두 포함한다. 단량체(유상)의 급속한 중합 반응 시에는 비중합된 미소 구조가 형성될 수 있다. 건조 단계 중에 물을 제거하면 다공성 구조만이 남게 된다.
상기 입자들을 함께 융합시켜 응집 필름을 형성시키기 위해서는, 형성된 PTFE 필름을 통상 약 350℃ 내지 약 390℃의 온도에서 소결시켜야 한다. PTFE는 열팽창률(CTE)이 약 50∼150 ppm/℃이다. PTFE가 코팅된 기재는 통상 CTE가 약 5 ppm/℃인 정제된 단결정 규소이다. 규소 기재는 PTFE 필름에 비해 매우 두꺼운데, 통상 규소의 두께는 600 미크론인 한편 PTFE의 두께는 0.1∼5.0 미크론이며, 규소 기재는 약 16,000,000 psi의 매우 높은 탄성률을 갖는 한편, PTFE 필름은 실온에서 약 58,000 psi의 비교적 낮은 탄성률을 갖는다.
소결 후 통상의 냉각 시, PTFE는 그 비교적 높은 CTE로 인해 수축하는 한편 규소 기재의 낮은 CTE, 높은 탄성률 및 두꺼운 두께는 이러한 수축을 억제하기 때문에 PTFE가 높은 장력을 받게 된다. PTFE의 인장 응력은 이것의 항복 응력을 초과할 수 있으며, PTFE는 다공성 구조로 분리되어 필름의 유효 유전률과 유효 유전 강도 모두를 저하시킬 수 있다.
본 발명에서는, 낮은 유전율 및 높은 유전 강도의 목적하는 특성을 갖는 유전 필름을 제조하기 위해 시간, 온도 및 냉각 속도 등의 소결 매개 변수를 조절한다. 특히, 유전율이 2.0인 PTFE를 사용하면 저유전율이 보장된다. 소결 매개 변수, 가장 구체적으로는 냉각 속도를 조절함으로써 높은 유전 강도를 유지시킨다. 특히, 충분히 높은 냉각 속도(이하, 담금질이라 칭함)에서는 다공성에 의해 PTFE 필름의 형성이 방지되므로 PTFE의 고유한 높은 유전 강도가 그대로 보존된다.
급냉은 여러 방법을 통해 수행할 수 있다. 본 발명에 사용된 방법은, PTFE로 코팅된 규소를 소결용으로 사용된 열판으로부터 보다 낮은 온도로 유지되는 또다른 열판 또는 약 13℃ 내지 약 280℃의 순환 냉각수를 사용하여 냉각시킨 냉각판으로 급속히 전이시키는 방법이다. 사용된 열판 및 냉각판은, 기재를 비교적 얇은(600 미크론) 기재와 긴밀하게 접한 상태로 유지시키는 진공 장치를 구비하고, 규소 기재는 비교적 높은 열 전도성을 갖는다. 따라서, 기재 상부의 PTFE 필름이 매우 급속하게 열판 또는 냉각판과 온도 평형을 이루게 된다.
기재 상의 PTFE 필름을 소결시키고 냉각시키는 다른 방법, 예를 들어 급속 열 어니일링법(RTA)을 이용할 수도 있다. 소결 온도 및 적당한 냉각 속도를 달성하는 구체적 방법은 중요한 것으로 간주되지 않으며, 그보다는 PTFE 필름의 유전 특성을 결정하는 냉각 속도 자체가 중요하다.
적당한 필름 특성을 보장하기 위해서는 온도와 냉각 속도를 모두 정확히 측정하는 것이 중요하다. 온도는, ECD 코포레이션에서 제조한 수퍼몰 골드 온도 데이타 포착 장치를 사용하여 측정한다. 열전지는 매우 얇은 고반응 열전지, 예를 들어 Omega CHAL-001 또는 Omega Z02-K 열전지(오메가 엔지니어링 제품)이어야 한다. 또한, 규소 와퍼에 열전지를 결합시키는 데 사용된 접착제는 양호한 온도 안정성 및 양호한 열 전도성을 가져야 한다. 본 발명에서는 이러한 용도로서 오메가형 CC 고온 시멘트를 사용한다. 열전지는 매우 정밀하며 반응 시간이 빠르다. 데이타 수집 유닛은 약 10 샘플/초로 샘플을 수집한다. 유전 특성은 머큐리 콘택트 프로브(MSI 인더스트리스), 휴렛 패커드 피코 앰프 측정계, 및 휴렛 패커드 LCR 측정계를 사용하여 측정한다.
전기 시험을 수행하기 위해, 알루미늄 또는 구리와 같은 금속 박층으로 미리 코팅한 규소 기재 상에 PTFE 필름을 침착시킨다. 이 금속층은 하부 전극을 형성하고, 수은 프로브는 상부 전극을 형성한다. PTFE 분산액은 회전 코팅법에 의해 SiO2코팅 기재에 도포하나, 분사법 또는 침지법과 같은 다른 방법을 이용할 수도 있다. 사용할 수 있는 PTFE 분산액은 T-30(듀퐁 제품) 및 D-2(다이켄 제품)로서, 전술한 바와 같이 임의의 정착제 코팅된 기재에 도포한다.
PTFE 분산액 5∼10 ㎖를 기재 상에 분산시키는 한편 약 50 RPM의 느린 속도로 기재를 회전시킨다. 기재의 전체 표면을 PTFE로 습윤시킨다. 이어서, 회전 코팅기의 속도를 500∼5000 RPM으로 증가시켜 분산된 필름을 목적하는 두께로 형성시킨다. 이 필름을 약 250℃에서 건조시켜 잔류 수분 및 계면활성제를 제거한 후, 최종적으로 건조된 필름을 350℃ 내지 390℃의 온도에서 소결시킨다. 소결 단계에서는 PTFE 입자가 함께 융합된다. 소결 단계는 1 시간동안 유지시키는 것이 가장 바람직하나, 수초 정도로 보다 짧게 수행할 수도 있다. 소결 처리 단계를 보다 길게 수행하면 접착력이 향상되나, 이러한 접착 강도의 향상은 용도 요건에 따라 반드시 필요하지 않을 수도 있다. 소결 시간이 보다 짧으면 나머지의 장치 제조 및 사용 조건에 충분한 접착 강도를 제공할 수도 있다. 금속 박층은 하나의 기준 전극으로 작용하는 한편, 수은 접촉 프로브는 필름 상부 상의 나머지 기준 전극으로 작용한다. 피코 앰프 측정계를 사용하여 전압을 가하고, 이로써 발생하는 누설 전류를 수집한다. 측정된 전류량은 매우 낮고 대략 피코 암페어 정도인 경우가 많기 때문에, 전류 측정 장치를 적절히 차폐시키고 접지시키는 것이 필수적이다.
폴리테트라플루오로에틸렌의 소립자를 제조하기 위한 마이크로에멀젼 중합법
수성 마이크로에멀젼 중합법은, 본 발명의 교시 내용에 따라 저 유전율의 ILD를 형성시키는 데 특히 유용한 특이하게 작은 폴리테트라플루오로에틸렌 (PTFE) 입자를 형성시킨다.
마이크로에멀젼의 성분, 비 및 조건은 액상 테트라플루오로에틸렌(TFE)의 중합이 이루어지도록 선택한다. 하나의 특징으로서, 생성된 중합체는 TFE 중합체로 된 피브릴 및 피브릴 다발과 불규칙 분산판으로 이루어진 3차원의 연속 마이크로 네트웍을 갖는다. 또다른 특징으로서, 제조된 중합체는 육안으로 봤을 때 시트형 구조의 층들로 구성된 스폰지 괴상체 형태인 것이 특징인 겔이고, 이것은 TFE 중합체로 이루어진 회선형의 불규칙 분포 피브릴 및 피브릴 다발의 3차원 연속 네트웍으로 된 미소 구조를 갖는다.
또다른 특징으로서, 제조된 중합체는, 상호 연결되거나 연통하고 또한 불규칙 분산된 피브릴에 의해 불규칙하게 연결되어 TFE 중합체로 이루어진 3차원의 연속 네트웍을 형성하는 주로 불규칙하게 배치된 판으로 구성된 미소 구조를 가진 스폰지 괴상체로서의 특징을 갖는다. 또다른 특징으로서, 매우 작은 입자의 TFE가 제조된다. 이것의 중합체 형태는 전술한 바와 같이 계면활성제 대 액상 TFE의 비에 따라 좌우되어 형성된다. 미소 구조체 등은 육안으로 볼 수 없는 구조체를 의미한다.
상기 중합체를 제조하기 위해, 수 중의 액상 테트라플루오로에틸렌(TFE)과 1종 이상의 플루오르화 계면활성제의 혼합물을 사용한다. TFE는 액상 형태 또는 기체 형태로 반응 용기 내에 넣은 후, 마이크로에멀젼 형태의 시드 입자(또는 미셀)의 존재 하에, 2개 이하의 산소 원자, 질소 원자 또는 황원자를 가진 포화된 지방족 또는 방향족 유기 화합물로서 분자량은 500 이하인 것이 바람직한 액상 퍼플루오르화 탄화수소를 액화시킨다.
계면활성제/단량체의 비가 1.17 이상인 경우 마이크로에멀젼 중합법에 의해 제조된 PTFE는 대개 작고, 그 평균 크기가 1 nm 내지 80 nm(0.001 ㎛ 내지 0.080 ㎛), 바람직하게는 1 nm 내지 60 nm, 가장 바람직하게는 1 nm 내지 30 nm이며, 중합체의 평균 분자량은 100,000 이상, 바람직하게는 500,000 이상, 가장 바람직하게는 1,000,000 이상이다. 그러한 특이적으로 작은 중합체 입자는, 기체 TFE의 중합 반응이 마이크로에멀젼 중의 탄화수소 유기 화합물로 된 매우 작은 미셀 내에서 이루어지기 때문에 형성되는 것으로 판단된다.
반응에 사용된 계면활성제의 양은, 전술한 바와 같이 목적하는 입자 유형의 형성을 최대화시키도록 조절한다. 적당한 플루오르화 계면활성제 또는 이들 플루오르화 계면활성제의 혼합물을 필요로 하며, 액상 중의 계면활성제 대 단량체의 중량비는 목적하는 생성물에 따라 조절한다. 상한치는 중요치 않으나, 5:1 이하인 것이 통상적이다. 적당한 플루오르화 계면활성제로는 플루오르화 음이온 계면활성제, 예를 들면 플루오르화 카르복실산 또는 설폰산의 염, 황산염, 양이온성 계면활성제(예, 플루오르화 4급 암모늄염), 또는 플루오르화 비이온성 계면활성제가 있다. 상기 혼합물은 바람직하게는 TFE의 임계 온도(Tc), 즉 약 33.3℃ 이하의 온도, 및 계면활성제를 함유하는 수용액의 결빙점 이상의 온도에서 형성될 수 있다. 기계적 교반을 수행할 수 있다. 자유 라디칼 중합 반응은, 수용성 자유 라디칼 개시제, 예를들면 과산화물, 알칼리성 또는 암모늄 과황산염, 또는 일부 수용성 아조 화합물 또는 과망간산염을 첨가하여 개시할 수있다. 또한, 자유 라디칼 개시제는 철염, 질산은, 중아황산나트륨 등의 환원제와 함께 사용할 수 있다. 또한, 광화학 반응을 통해 중합 반응을 개시할 수도 있다. 가능한 광조사 제공원으로는 자외(UV)선, 전자 광선, 또는 감마선이 있다. 중합 온도는, 폴리테트라플루오로에틸렌의 경우 5∼100℃일 수 있고, 바람직하게는 5∼33.3℃일 수 있다.
혼합물 중에 존재할 수 있는 공단량체로는 C2∼C18의 할로겐화(염소 또는 불소) 올레핀[예, 염화비닐, 염화비닐리덴, 클로로트리플루오로에틸렌, 헥사플루오로프로필렌, 퍼플루오로알킬 비닐 에테르 등], 수소 첨가된 불포화 단량체[예, 에틸렌, 프로필렌, 이소부틸렌, 비닐 아세테이트, 아크릴레이트 등], 가교 결합제[예, 글리시딜비닐에테르, 클로로알킬 비닐 에테르, 알릴-글리시딜에테르, 아크릴레이트, 메타크릴레이트 등]가 있다. 존재할 수 있는 공단량체의 양은, PTFE가 생성물로서 얻어지는 경우 그 생성물의 성질을 변화시킬 정도로 많아서는 안된다.
퍼플루오르화 탄화수소는, 중합이 이루어지는 온도에서 액상인 저분자량의 화합물이다. 분자량은 500 미만인 것이 바람직하다. 퍼플루오르화 탄화수소는 230℃ 미만의 비점을 갖는 것이 바람직하다. 퍼플루오르화 탄화수소는 퍼플루오르화된 포화 지방족 화합물(예, 퍼플루오르화 알칸), 퍼플루오르화 방향족 화합물(예, 퍼플루오르화 벤젠), 또는 퍼플루오르화 테트라데카히드로 페난텐일 수 있다. 또한, 퍼플루오르화 알킬 아민(예, 퍼플루오르화 트리알킬 아민)을 사용할 수도 있다. 또한, 퍼플루오르화 시클릭 지방족(예, 데칼린), 바람직하게는 고리 중에 산소 또는 황을 함유하는 헤테로시클릭 지방족 화합물(예, 퍼플루오로-2-부틸 테트라히드로푸란)을 사용할 수도 있다.
퍼플루오르화 탄화수소의 예로는 퍼플루오로-2-부틸테트라히드로푸란, 퍼플루오로데칼린, 퍼플루오로메틸데칼린, 퍼플루오로디메틸데칼린, 퍼플루오로메틸시클로헥산, 퍼플루오로(1,3-디메틸시클로헥산), 퍼플루오로디메틸데카히드로나프탈렌, 퍼플루오로플루오렌, 퍼플루오로(테트라데카히드로페난트렌), 퍼플루오로테트라코산, 퍼플루오로케로신, 옥타플루오로나프탈렌, 폴리(클로로트리플루오로에틸렌)의 올리고머, 퍼플루오로(트리알킬아민)[예, 퍼플루오로(트리프로필아민), 퍼플루오로(트리부틸아민), 또는 퍼플루오로(트리펜틸아민)], 및 옥타플루오로톨루엔, 헥사플루오로벤젠, 및 시판되는 플루오르화 용매(예, 3엠사에서 시판하는 Fluorinert FC-75)가 있다. 플루오르화 알칸은 탄소 원자수가 3 내지 20인 직쇄형 또는 분지쇄형일 수 있다. 분자 중에는 산소 원자, 질소 원자 또는 황 원자가 존재할 수 있으나, 그러한 원자의 분자 당 개수는 2 이하이어야 한다.
마이크로에멀젼의 제조 여부는 성분들의 주의깊은 선택에 따라 좌우된다. 마이크로에멀젼은, 물, 퍼플루오르화 탄화수소, 플루오르화 계면활성제(들), 및 임의의 보조 용매 또는 무기 염을 혼합하여 제조한다. 사용량은, 퍼플루오르화 탄화수소 0.1∼40 중량%, 바람직하게는 0.1∼20 중량%, 계면활성제 0.1∼40 중량%, 바람직하게는 0.1∼25 중량%, 임의로는 보조 계면활성제와 잔여량의 물이다. 마이크로에멀젼 형태의 퍼플루오르화 탄화수소는 플루오르화 단량체를 주입하고 중합시키기 위한 마이크로반응기로 작용하는 것으로 판단된다. 마이크로에멀젼의 형성 온도는 0∼150℃, 바람직하게는 40∼100℃일 수 있다.
플루오르화 계면활성제는 식 RfEX[식 중, Rf는 C4∼C16의 플루오르화 알킬기이고, E는 C4이하의 알킬렌기이며, X는 COOM, SO3M, SO3NR2, SO4M과 같은 음이온염, 4급 암모늄염과 같은 양이온부, 또는 아미노옥사이드와 같은 양쪽성 부, 또는 (CH2CH2O)nH와 같은 비이온부이고, M은 H, Li, Na, K 또는 NH4이며, R은 C1∼C5의 알킬기이고, n은 2 내지 40의 기수임]의 구조를 갖는다.
본 명세서에 사용된 용어 테트라플루오로에틸렌은, 중합체 쇄가 퍼플루오로(프로필 비닐 에테르) 또는 헥사플루오로프로필렌으로부터 유도된 단위를 극소량 포함하는 소위 변성된 "동종 중합체"를 포함하는 것으로 이해하면 된다.
중합 반응을 개시하기 위해, 마이크로에멀젼의 온도는 0∼150℃, 바람직하게는 40∼100℃로 조정한다. 중합 개시제로는 자유 라디칼 개시제[예, 과황산염, 아조 개시제, 과산화물], 또는 자외선 또는 감마선에 의해 자유 라디칼을 형성시킬 수 있는 광 개시제가 있다. 개시제의 함량은 최종 중합체 함량을 기준으로 하여 0.001 중량% 내지 5 중량%일 수 있다. 마이크로에멀젼의 형성을 용이하게 하고자 하는 경우에는, 알콜, 아민 또는 다른 양쪽 친화성 분자, 또는 염과 같은 보조 용매를 사용할 수 있다.
테트라플루오로에틸렌은 증기상으로부터 수성 마이크로에멀젼 상으로 반응기 내에 주입된다. 액상과 증기상 간의 충분한 혼합은 물질 전이를 도모하는 데 있어 중요하다. 극소 중합체 입자의 형성 매카니즘은 완전히 밝혀진 상태가 아니다. 퍼플루오르화 탄화수소 중의 테트라플루오로에틸렌 단량체의 용해도가 높을수록 본래의 마이크로에멀젼 입자 크기 및 형태를 이루기가 더 용이한 것으로 판단된다. 반응 시간은 1 분 내지 500 분일 수 있다.
생성된 분산액 중의 생성된 중합체 입자는 평균 입자 크기가 1 nm 내지 80 nm, 바람직하게는 1 nm 내지 60 nm, 가장 바람직하게는 1 nm 내지 30 nm이고, 중합체 평균 분자량은 100,000 이상, 바람직하게는 1,000,000 이상이다. 입자 크기가 특이적으로 작은 경우에는, 보다 큰 입자를 포함하는 시스템에 비해 여러 잇점을 가진 중합체 시스템이 제공된다. 상기 시스템은 수성 콜로이드 분산액이며, 혼탁하지 않고 투명하다.
중합체 중에는 공단량체에서 유래한 단위가 소량 존재할 수 있으나, 존재할 수 있는 공단량체의 양은 생성물로서 PTFE가 얻어지는 경우 그 생성물의 성질을 변화시킬 정도로 많아서는 안된다. 즉, 공단량체는 여전히 용융 가공성을 갖지 않는다. 공단량체는 전술한 C2∼C18의 할로겐화(염소 또는 불소) 올레핀일 수 있다.
본원 발명의 내용에 따라 ILD로 사용하기에 적합한 마이크로에멀젼은 TFE 액상 단량체에 대한 계면활성제의 중량비가 330/230, 즉 바람직하게는 1.17 이상이다. 생성된 중합체는, 매우 작은 입자, 즉 약 0.001 ㎛ 내지 0.06 ㎛의 PTFE로 구성되었다. 그러한 물질은, 먼저 10 리터의 가압 용기 내에 5 Kg의 탈이온수 및 330 g의 암모늄 퍼플루오로옥타노에이트(Fluorad FC143, 3M)을 채우는 것을 시작으로 하여 제조할 수 있다. 가압 용기는 진공 상태에 있으며, 3회의 진공 억제 과정을 수행하여 테트라플루오로에틸렌 기체로 세정한 것이다. 수성 혼합물의 산소 함량은 20 ppm 미만이었다. 가압 용기는 약 10℃로 냉각시키고, 테트라플루오로에틸렌 기체는 반응기 내로 공급하고, 일부 테트라플루오로에틸렌은 수성상 중의 액체 형태로 응축시켰다. 가압 용기에 넣은 액상 테트라플루오로에틸렌의 양은 약 230 g이었다. APFO/TFE의 비는 1.17 이상이었다. 가압 용기에는 혼합기를 설치하여, 수성 혼합물을 약 400 rpm의 속도로 교반하는 데 사용하였다. 물 100 g 중의 과황산암모늄 2 g을 용기에 채운 후, 물 100 g 중의 1 g의 황산제1철(I)(FeSO4) 및 2 g의 아황산나트륨(Na2SO3)을 채워 중합 반응을 개시하였다. 개시 시점부터 약 2 시간의 반응 종료 시점까지 용기 내 압력은 약 30 Kg/㎠이었다. 반응 전반에 걸쳐 유의적인 압력 변화는 없었는데, 이는 증기 상의 테트라플루오로에틸렌이 반응에 거의 관여하지 않았음을 말해준다. 염수를 사용하여 용기 내의 수성 혼합물 온도를 10∼12℃로 유지시켰다. 반응 약 2 시간 후, 용기로부터 테트라플루오로에틸렌 기체를 방출시키고 수성 분산액을 배출시켰다.
수성 분산액은 투명해 보였으며, 중합체 함량이 약 4%이었다. 중합체의 융점은 차동 주사 열량계(DSC)로 측정한 결과 폴리테트라플루오로에틸렌의 융점 범위인 약 331℃이었다. 분산액이 투명하다는 것은, 크기가 0.06 ㎛ 이하인 소립자가 존재한다는 것을 말해준다.
PTFE의 마이크로에멀젼에 의해 형성된 ILD는 유전율이 1.0 내지 2.5이다.
용융 처리 가능한 플루오로중합체 소립자의 제조를 위한 마이크로에멀젼 중합법
수성 마이크로에멀젼 중합법에 의하면 용융 처리 가능한 플루오로중합체의 특이적으로 작은 입자가 제조된다. 이 방법에 있어, 중합 반응은 마이크로에멀젼 형태의 종자 입자 또는 미셀과, 2개 이하의 산소 원자, 질소 원자, 또는 황 원자를 가지고 분자량이 바람직하게는 500 이하인 포화된 지방족 또는 방향족 유기 화합물인 액상 퍼플루오르화 탄화수소의 존재 하에 수행한다.
이렇게 제조된 중합체 입자는 대개 소립자로서, 그 입자 크기는 약 1 nm 내지 80 nm(0.001 ㎛ 내지 0.080 ㎛), 바람직하게는 1 nm 내지 60 nm, 가장 바람직하게는 1 nm 내지 30 nm이다. 그러한 특이적으로 작은 중합체 입자는, 중합 반응이 마이크로에멀젼 중의 탄화수소 유기 화합물로 된 매우 작은 미셀 내에서 이루어지기 때문에 형성되는 것으로 판단된다.
퍼플루오르화 탄화수소는, 중합이 이루어지는 온도에서 액상인 저분자량의 화합물이다. 분자량은 500 미만인 것이 바람직하다. 퍼플루오르화 탄화수소는 230℃ 미만의 비점을 갖는 것이 바람직하다. 퍼플루오르화 탄화수소는 퍼플루오르화된 포화 지방족 화합물(예, 퍼플루오르화 알칸), 퍼플루오르화 방향족 화합물(예, 퍼플루오르화 벤젠), 또는 퍼플루오르화 테트라데카히드로페난텐일 수 있다. 또한, 퍼플루오르화 알킬 아민(예, 퍼플루오르화 트리알킬 아민)일 수도 있다. 또한, 퍼플루오르화 시클릭 지방족(예, 데칼린), 바람직하게는 고리 중에 산소 또는 황을 포함하는 헤테로시클릭 지방족 화합물(예, 퍼플루오로-2-부틸 테트라히드로푸란)일 수 있다. 퍼플루오르화 탄화수소의 예는 전술한 바와 같다.
마이크로에멀젼의 제조 여부는 성분들의 주의깊은 선택에 따라 좌우된다. 마이크로에멀젼은, 물, 퍼플루오르화 탄화수소, 플루오르화 계면활성제(들), 임의의 보조 용매 또는 무기 염을 혼합하여 제조한다. 사용량은, 퍼플루오르화 탄화수소 0.1∼40 중량%, 바람직하게는 0.1∼20 중량%, 계면활성제 0.1∼40 중량%, 바람직하게는 0.1∼25 중량%, 임의의 보조 계면활성제와 잔여량의 물이다. 마이크로에멀젼 형태의 퍼플루오르화 탄화수소는 플루오르화 단량체를 주입하고 중합시키기 위한 마이크로반응기로 작용하는 것으로 판단된다. 마이크로에멀젼의 형성 온도는 0∼150℃, 바람직하게는 40∼100℃일 수 있다.
플루오르화 계면활성제는 식 RfEX[식 중, Rf는 C4∼C16의 플루오르화 알킬기이고, E는 C4이하의 알킬렌기이며, X는 COOM, SO3M, SO3NR2, SO4M과 같은 음이온염, 4급 암모늄염과 같은 양이온부, 또는 아미노옥사이드와 같은 양쪽성 부, 또는 (CH2CH2O)nH과 같은 비이온부이고, M은 H, Li, Na, K 또는 NH4이며, R은 C1∼C5의 알킬기이고, n은 2 내지 40의 기수임]의 구조를 갖는다.
테트라플루오로에틸렌을 제외한 중합 가능한 플루오르화 단량체로는 헥사플루오로에틸렌, 퍼플루오로 알킬 비닐 에테르, 트리플루오로에틸렌, 플루오르화비닐리덴, 플루오르화비닐, 클로로트리플루오로에틸렌이 있다. 비플루오르화 단량체, 예를 들어 염화비닐리덴, 염화비닐, 에틸렌, 프로필렌, 부타디엔을 공단량체로 사용할 수 있다. 이들 단량체는 자유 라디칼 중합성을 갖는 것이 바람직하고, 에틸렌계 불포화 형태가 바람직하다.
중합 반응을 개시하기 위해서는, 마이크로에멀젼의 온도를 0∼150℃, 바람직하게는 40∼100℃로 조정한다. 중합 개시제로는 자유 라디칼 개시제[예, 과황산염, 아조 개시제, 과산화물], 또는 자외선이나 감마선에 의해 자유 라디칼을 형성시킬 수 있는 광 개시제가 있다. 개시제의 함량은 최종 중합체 함량을 기준으로 하여 0.001 내지 5 중량%일 수 있다. 마이크로에멀젼의 형성을 용이하게 하고자 하는 경우에는, 알콜, 아민 또는 다른 양쪽 친화성 분자, 또는 염과 같은 보조 용매를 사용할 수 있다.
플루오르화 기체 단량체는 증기상으로부터 수성 마이크로에멀젼 상으로 반응기 내에 주입된다. 액상과 증기상 간의 충분한 혼합은 물질 전이를 도모하는 데 있어 중요하다. 플루오르화된 용융 가능한 극소 중합체 입자의 형성 매카니즘은 완전히 밝혀진 상태가 아니다. 퍼플루오르화 탄화수소 중의 단량체 용해도가 높을수록 본래의 마이크로에멀젼 입자 크기 및 형태를 이루기가 더 용이한 것으로 판단된다. 반응 시간은 1 분 내지 500 분일 수 있다.
생성된 분산액 중의 생성된 중합체 입자는 평균 입자 크기가 1 nm 내지 80 nm, 바람직하게는 1 nm 내지 60 nm, 가장 바람직하게는 1 nm 내지 30 nm이고, 중합체 평균 분자량은 100,000 이상, 바람직하게는 1,000,000 이상이다. 입자 크기가 특이적으로 작은 경우에는, 보다 큰 입자를 포함하는 시스템에 비해 여러 잇점을 가진 중합체 시스템이 제공된다. 상기 시스템은 수성 콜로이드 분산액이며, 혼탁하지 않고 투명하다.
폴리테트라플루오로에틸렌의 소립자를 제조하는 이연속상 마이크로에멀젼 중합법
수성 분산액 중에서 액상 테트라플루오로에틸렌을 중합시키는 하나의 방법은 이하 및 본 명세서에서 참고로 인용하고 있는 미국 특허 제5,399,640호 및 제5,403,900호에 기재되어 있다.
성분, 비 및 조건은, 액상 테트라플루오로에틸렌(TFE)의 중합 반응이 이루어지도록 선택하며, 임의로 다른 플루오르화 에틸렌계 불포화 단량체가 소량 존재할 수도 있다. 단량체의 자유 라디칼 중합 반응에 의하면 테트라플루오로에틸렌 중합체가 제조된다. 상기 중합체는 피브릴 및 피브릴 다발과, 불규칙 분산된 판으로 이루어진 3차원의 연속 마이크로 네트웍을 갖는다.
생성된 중합체는, 육안으로 봤을 때 시트형 구조의 층을 포함하는 스폰지 괴상체임을 특징으로 하는 겔이며, 이것은 회선형의 불규칙 분산된 피브릴 및 피브릴 다발로 이루어진 3차원의 연속 네트웍으로 된 미소 구조를 갖는다. 또한, 상기 스폰지 괴상체는, 상호 연결되거나 연통하며 불규칙 분산된 피브릴에 의해 불규칙하게 연결되어 3차원의 연속 네트웍을 형성하는 주로 불규칙 분산된 판으로 이루어진 미소 구조를 가질 수도 있다.
그러한 중합체를 형성하기 위해, 액상 테트라플루오로에틸렌(TFE) 단량체와 1종 이상의 플루오르화 계면활성제의 수 중 혼합물을 사용한다. TFE는 액상 형태로 반응 용기에 주입하고, 반응에 사용되는 계면활성제의 양은 이연속상 마이크로에멀젼 시스템의 형성을 최대화시키도록 조절한다. 이연속상 마이크로에멀젼은 자발적으로 형성되는 것으로 판단된다. 적당한 플루오르화 계면활성제 또는 플루오르화 계면활성제의 혼합물을 사용해야 하며, 계면활성제 대 모든 단량체의 중량비(액상 상태)는 1:10 이상, 바람직하게는 1:4 또는 1:2이거나, 또는 계면 활성제 농도가 이보다 높을 수도 있다. 상한치는 중요치 않으나, 통상 5:1 이하이다. 계면활성제의 사용량은 약 0.5 중량% 내지 약 50 중량%, 바람직하게는 약 1 중량% 내지 약 20 중량%이고, 총 단량체(액상)의 양은 약 0.5 중량% 내지 약 50 중량%, 바람직하게는 약 1 중량% 내지 약 30 중량%이며, 잔여량은 물 및 임의의 일부 염이다. 적당한 플루오르화 계면활성제로는 플루오르화 음이온 계면활성제, 예를 들면 플루오르화 카르복실산 또는 설폰산의 염, 황산염, 양이온성 계면활성제(예, 플루오르화 4급 암모늄염), 또는 플루오르화 비이온성 계면활성제가 있다. 상기 혼합물은 TFE의 임계 온도(Tc), 예를 들면 약 33.3℃ 이하의 온도, 및 계면활성제를 함유하는 용액의 결빙점 이상의 온도에서 형성된다. 압력은 TFE의 임계 압력 이하(즉, 39 기압 이하)여야 한다. 기계적 교반을 수행할 수 있다. 자유 라디칼 중합 반응은, 수용성 자유 라디칼 개시제, 예를 들면 과산화물, 알칼리성 또는 암모늄 과황산염, 또는 일부 수용성 아조 화합물 또는 과망간산염을 첨가하여 개시할 수 있다. 또한, 자유 라디칼 개시제는 철염, 질산은, 중아황산나트륨 등의 환원제와 함께 사용할 수 있다. 또한, 광화학 반응을 통해 중합 반응을 개시할 수도 있다. 가능한 광조사 제공원으로는 자외(UV)선, 전자 광선 또는 감마선이 있다. 중합 온도는, 폴리테트라플루오로에틸렌의 임계 온도인 약 33.3℃ 이하이다. 상기 혼합물의 결빙점 이상의 온도라면 보다 낮은 온도라도 무관하나, 실제로는 약 5℃가 바람직하다.
혼합물 중에 존재할 수 있는 공단량체로는 전술한 C2∼C18의 할로겐화(염소 또는 불소) 올레핀이 있다.
그러한 수성 시스템 중의 불포화 단량체의 자유 라디칼 중합 반응은 때로는, 3차원의 연속 네트웍 미소 구조를 가진 콜로이드 플루오르화 올레핀을 함유하는 수성 매질을 산출시키거나 또는 스폰지 겔 물질을 산출시킬 수 있다.
본 발명의 장치 및 방법은 하기 실시예를 통해 보다 상세히 설명하고자 하나, 이들에 의해 본 발명의 영역을 국한시키고자 하는 의도는 아니다.
본 발명에서는, 담금질(quenching) 또는 다른 적당한 냉각 기법을 이용하여 소결된 PTFE 응집 필름의 냉각 속도를 향상시킴으로써 우수한 유전 강도 특성을 가진 PTFE 필름을 제조하였다. 집적 회로 중의 절연 물질로서 PTFE를 사용하는 경우, PTFE는 높은 유전 강도를 갖는 것이 효과적이다. 본 발명의 PTFE 박막을 형성시키는 경우, 코팅된 PTFE 필름을 소결시켜 PTFE 입자를 함께 융합시킴으로써 응집 필름을 형성시킨 후 급속 냉각시킨다. 본 발명의 급속 냉각 과정은 유전 특성을 향상시킨다는, 즉 PTFE 필름의 누설 전류 밀도를 저하시키고 항복 전압 전계 강도를 증가시킨다는 의외의 사실이 밝혀졌다.
본 발명의 제1 목적은, 절연 물질의 유전 강도를 향상시키는 방법을 제공하는 것이다.
본 발명의 제2 목적은, 보다 낮은 누설 전류 밀도와 보다 높은 항복 전압을 가진 절연 물질을 제공하는 것이다.
본 발명의 제3 목적은, 중량 손실률이 420℃에서 0.15%/분 미만이고 두께가 5 ㎛ 미만이며, 누설 전류 밀도가 456 pA/㎠ 정도로 낮고 항복 전압이 약 1.6 MV/cm 이상인 1개 이상의 플루오로중합체 층을 갖춘 전자 부품을 제공하는 것이다.
정착제의 도포
하나의 실시 형태에서는, 아미노프로필트리에톡시실란과 같은 정착제[듀퐁에서 Paryline VM652로 시판]를 사용한다. VM652는 회전 코팅법을 통해 이산화규소 코팅된 와퍼에 도포하나, 다른 방법, 예를 들어 침지 코팅법, 분사 코팅법 또는 증발 코팅법을 이용할 수도 있다.
약 5 ml의 VM652를 와퍼 상에 분산시키면서, 와퍼를 약 50 RPM의 느린 속도로 회전시킨다. 와퍼의 전체 표면을 정착제 용액으로 습윤시킨다. 이후, 정착제 용매가 증발할 때까지 회전 코팅기의 속도를 1000∼3000 RPM, 가장 바람직하게는 1000 RPM으로 증가시킨다. 이러한 증발은 육안으로 관찰할 수도 있으며, 통상 1000 RPM에서 약 30 초후 또는 3000 RPM에서 10 초후에 이루어진다. 이후, 정착제를 130℃에서 60 초동안 건조시킬 수 있다. 이 건조 단계는 정착제의 실란 분자가 SiO2코팅된 기재에 가교 결합되는 것을 촉진시킨다. 이후, PTFE 분산액을 다수의 방법, 가장 바람직하게는 회전 코팅법을 통해 기재 상에 코팅할 수 있다. 다른 방법으로는 분사 코팅법, 침지 코팅법, 유동 코팅법 및 메니스커스 코팅법이 있다.
PTFE 나노에멀젼/분산액의 도포
PTFE 분산액은 회전 코팅법으로 SiO2코팅된 기재에 도포하나, 다른 방법, 예를 들어 분사 코팅법 또는 침지 코팅법 등의 다른 방법을 이용할 수도 있다. 사용할 수 있는 PTFE 분산액은 듀퐁의 T-30 및 다이켄의 D-2이다. 이후, PTFE 분산액을 유사한 방법으로 정착제 코팅된 기재에 도포한다. PTFE 분산액 5∼10 ml의 양을 기재 상에 분산시키면서 기재를 약 50 RPM의 느린 속도로 회전시킨다. 기재의 전체 표면을 PTFE 분산액으로 습윤시킨다. 이후, 목적하는 두께의 분산 필름이 얻어질 때까지 회전 코팅기의 속도를 500∼5000 RPM으로 증가시킨다. 이후, 필름을 약 250℃의 온도에서 건조시켜 잔류 수분과 계면활성제를 제거한 후, 최종적으로 건조된 필름을 350∼390℃에서 소결시킨다. 이 소결 단계에서는 PTFE 입자가 함께 융합된다. 소결 단계는 1 시간동안 유지시키는 것이 가장 바람직하나, 수초 정도로 보다 짧게 수행할 수도 있다. 소결 처리가 보다 길면 접착 강도는 향상되나, 이러한 접착 강도의 향상은 용도에 따라 반드시 필요하지 않을 수도 있다. 소결 시간이 보다 짧으면, 나머지 장치의 제조 및 사용 조건에 충분할 정도의 접착 강도가 제공될 수 있다.
서브미크론 박막의 기재에 대한 접착력은, 스터드 풀 테스트(Stud pull test)를 통해 측정한다. 이 테스트는, 주력 반도체 회사 및 SEMATECH에서는 기재에 대한 박막의 적당한 접착 시험 방법으로 인식되어 있다. 접착 강도를 평가하는 다른 방법으로는 스크래치 시험법, ASTM 내역법 D3359-93에 따른 스코치 테이프 시험법, 열 충격 시험법, 벌지(bulge) 시험법 및 4-포인트 굽힘 시험법이 있다.
스터드 풀 테스트에서는 작은 금속 못 또는 징을 필름에 접착시킨다. 이후, 상기 못이 필름 또는 기재로부터 분리될 때까지 필름에 대해 수직으로 잡아당긴다. 이후, 이것이 파손되는 하중을 기록하고 응력값으로 환산한다. 응력값은, 이때 가한 힘을 기재 또는 필름에 대한 못의 접착 단면적으로 나눈 값이다. 이 시험에 사용된 못은 매우 정교한 오차 허용도를 갖도록 기계 가공해야 한다. 기재에 접착된 못의 표면은, 직선 방향으로 당길 수 있도록 못의 축에 대해 수직을 이뤄야 한다. 또한, 필름 표면에 대한 못의 접착 강도가 기재에 대한 필름의 접착 강도보다 낮아서는 안된다. 또한, 접착제는 시험 단면적을 감소시키는 어떠한 기포도 포함해서는 안되며, 접착제가 못 아래로부터 새어 나와 시험 단면적을 증가시키지 않도록 접착제를 도포해야 한다.
PTFE 필름의 스터드 풀 접착력을 평가하기 위해서는, 못 접착물의 충분한 접착을 확실히 도모할 수 있도록 접착제를 도포하기 전에 PTFE 필름을 처리하여야 한다. 이러한 처리는, 단기간의 산소 플라스마 처리 후에 SiO2박층(약 1 미크론)을 침착시키는 방식으로 수행한다. 산소 플라스마 처리는, PTFE에 대한 SiO2(캡층으로 칭함)의 양호한 접착을 보장한다. 집적 회로를 제조하고 집적 회로 물질의 접착력을 시험하기 위해서는, 실제 장치가 대다수의 경우 그러한 SiO2캡층을 포함하기 때문에 접착 시험에는 SiO2캡층을 사용하는 것이 바람직하다. 따라서, SiO2캡층을 사용하여 접착 시험을 수행하는 것은 실제 집적 회로 장치에 있어 매우 통상적인 것이다.
PTFE 코팅된 기재의 접착 시험 공정을 완료하기 위해, 기재를 진공 챔버 내에 넣고 단시간동안 산소 플라스마 에칭 처리한다. 본 발명에서, 에칭은 Plasmatherm 7000 시리즈 반응성 이온 에칭 유닛에서 수행하였다. 에칭 가스는 400 SCCM 유량의 산소이고, 챔버 압력은 150 밀리토르이며, 전력은 500 와트이었다. 에칭은 통상 15 초동안 수행한다. 에칭된 기재는 Plasmatherm 7000 시리즈 CVD 반응기에서 400 SCCM 실란, 1400 SCCM 아산화질소의 유량, 100 밀리토르의 챔버 압력 및 500 와트의 공정 전력 하에 SiO2로 코팅한다. 이후, 직경이 4.5 mm인 알루미늄 못을 에폭시 접착제(예, 수퍼 글루 코포레이션 제품인 Araldite 접착제)를 사용하여 기재 샘플에 접착시켰다. 이후, 샘플을 약 24 시간동안 경화시켰다. 이후, 데이즈(Dage) 마이크로테스터 22를 사용하여 접착 시험을 수행하였다. 파손 하중치를 기록하고 응력값으로 환산하였다.
Plasmatherm 7000 시리즈 CVD 반응기에서 400 SCCM 실란, 1400 SCCM 아산화질소의 가스 유량, 100 밀리토르의 챔버 압력 및 500 와트의 공정 전력 하에 1 미크론 두께의 산화물 층을 6개의 미처리 규소 와퍼에 도포하였다. APTS는 회전 코팅기를 사용하여 2개의 와퍼에 도포하였다. 이들 와퍼를 10초 동안 50 rpm으로 회전시킴으로써 APTS를 수동식으로 분산시켰다. 와퍼를 APTS로 완전히 습윤시킨 후, 와퍼를 30 초동안 1000 rpm으로 회전시켜 모든 과량의 물질을 제거하고 정착제 용매를 증발시켰다. 이후, 130℃의 온도로 조절된 열판 상에 와퍼를 통과시켜 60 초동안 직접 접촉시킴으로써 APTS를 경화시킨 후, 냉각판(∼13℃)에서 10 초동안 냉각시켰다.
유사한 방법을 이용하여 HMDS를 2개의 와퍼에 도포하였다. 와퍼를 10 초동안 50 rpm으로 회전시켜 HMDS를 수동식으로 분산시켰다. 와퍼를 HMDS로 완전히 습윤시킨 후, 와퍼를 30 초 동안 1000 rpm으로 회전시킴으로써 모든 과량의 물질을 제거하고 정착제 용매를 증발시켰다. 이후, 와퍼를 N2세정 하에 1 시간 동안 200℃의 오븐 내에서 소성시켰다.
또한, 회전 코팅기를 사용하여 PTFE 분산액 T-30 및 D-2를 도포하였다. 6개 와퍼 모두를 50 rpm으로 10 초동안 회전시킴으로써 PTFE를 수동식으로 분산시켰다. 와퍼를 PTFE로 완전히 습윤시킨 후, 와퍼를 10 초동안 방치하였다. 이후, 와퍼를 920 rpm으로 45 초동안 회전시켜 모든 과량의 물질을 제거하고 수분을 증발시켰다. 이후, 와퍼를 250℃로 작동하는 열판에 통과시켰다. 와퍼를 열판 상에서 20 단계에 걸쳐 30 초동안 예열시킨 후 60 초동안 직접 접촉시켜 계면활성제를 소성 제거하였다. 이어서, 소성된 와퍼를 5 분동안 390℃에서 소결시킨 후 즉시 냉각판(∼130℃) 상에서 15 초동안 냉각시켰다. 에칭 가스로서 산소를 150 SCCM의 유량으로 사용하고, 100 밀리토르의 챔버 압력 및 125 와트의 전력과 50 초의 노출 시간 조건 하에 Plasmatherm 7000 시리즈 반응성 이온 에칭 유닛에서 와퍼의 표면을 처리하였다. 이어서, Plasmatherm 7000 시리즈 CVD 반응기에서 400 SCCM 유량의 실란, 1400 SCCM의 아산화질소, 100 밀리토르의 챔버 압력, 및 500 와트의 전력 하에 SiO2캡(1 미크론 두께)을 와퍼에 도포하였다.
와퍼는 1 ㎠ 내지 1 인치2의 표면적을 가진 사각형으로 절단하였다. 표면적이 0.025 인치2인 금속 못은, 수퍼 글루 코포레이션의 퀵 세팅 에폭시를 사용하여 상기 사각형 상에 못 축에 수직으로 접착시켰다. 못의 단부를 완전히 덮는데 필요한 접착제의 양만을 도포하는 것이 필수적이었다. 샘플을 24 시간 이상동안 경화시켰다. 데이즈(Dage)의 시리즈 22 마이크로테스터를 사용하여 각 와퍼에서 취한 약 10개 샘플의 파손 하중을 측정하였다. 2가지 이유로 인해 일부 샘플의 시험 결과는 버렸다. 에폭시의 제조시에는 수지와 접착제를 동량으로 혼합하는 것이 필수적이었다. 따라서, 상기 이유 중 첫번째는, 사용된 방법이 정량적인 것이 아니므로, 하나의 혼합물 배치 중의 한 성분이 에폭시를 경화시켜 접착이 거의 또는 전혀 이루어지지 않을 정도의 양으로 함유되지 않은 것에 있었다. 두번째 이유는, 못에 에폭시 수지를 과량 도포한 것에 있었다. 압착 형태의 에폭시가 못 아래에 너무 많은 양 존재하여 접촉 표면적이 커져서 그 샘플에 대한 시험이 비허용적이 되었다.
접착력 및 T 테스트
스터드 풀 테스트의 결과는 하기 표 1a 내지 표 1f에 제시하였다. APTS와 HMDS는 모두 각 PTFE 분산액에 대해 우수한 접착력을 제공하였으나, APTS가 HMDS보다 더 우수한 결과를 제공하였다. 각 PTFE 분산액 내의 모든 가능한 조합체에 대해 T 테스트를 실시하였다.
D-2 및 T-30의 접착력 시험
정착제를 함유하지 않은 D-2
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
1.90 4.19 167.55 0.025 35.411 133.380 8
1.30 2.87 114.64
1.50 3.31 132.28
1.70 3.75 149.91
1.60 3.35 141.10
1.10 2.43 97.00
0.90 1.98 79.37
2.10 4.63 185.19
D-2APTS
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
1.90 4.19 167.55 0.025 56.885 247.898 8
2.10 4.63 185.19
2.80 6.17 246.92
2.80 6.17 246.92
3.60 7.94 317.47
3.50 7.72 308.65
2.70 5.95 238.10
2.30 5.07 202.83
3.60 7.94 317.47
D-2 HMDS
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
2.20 4.85 194.01 0.025 53.277 163.142 10
0.80 1.76 70.55
0.70 1.54 61.37
2.20 4.85 194.01
2.00 4.41 176.37
2.00 4.41 176.37
2.20 4.85 194.01
2.00 4.41 176.37
1.90 4.19 167.55
2.50 5.51 220.46
정착제를 함유하지 않은 T-30
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
0.30 0.68 26.46 0.025 35.548 70.548 9
1.00 2.20 88.18
0.50 1.10 44.09
0.40 0.88 35.27
1.00 2.20 88.18
1.60 3.53 141.10
1.00 2.20 88.18
0.80 1.76 70.55
0.60 1.32 52.91
T-30 APTS
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
3.80 8.38 335.10 0.025 68.459 338.630 10
2.50 5.51 220.46
4.60 10.14 405.65
3.00 6.61 264.55
3.50 7.72 308.65
3.60 7.94 317.47
3.60 7.94 317.47
4.90 10.80 432.11
4.10 9.04 361.56
4.80 10.58 423.29
T-30 HMDS
kg lbs psi 인치2 표준 편차 평균(psi) 샘플
1.80 3.97 158.73 0.025 85.425 221.565 8
3.70 8.16 326.28
2.20 4.85 194.01
2.10 4.63 185.19
1.40 3.09 123.46
2.00 4.41 176.37
2.70 5.95 238.10
4.20 9.26 370.38
T 테스트
D-2 PTFE 분산액
부재 상태 APTS HMDS
부재 상태 13.552 15.577 D.O.F.
APTS 5.039937 16.485
HMDS 1.417914 3.341413
T-30 PTFE 분산액
부재 상태 APTS HMDS
부재 상태 13.806 9.132 D.O.F.
APTS 22.62394 13.308
HMDS 12.74457 3.87603
D-2 (확실률, %)
APTS 부재 상태 99.95%
HMDS 부재 상태 99.95%
APTS-HMDS 99.75%
T-30
APTS 부재 상태 99.95%
HMDS 부재 상태 99.95%
APTS-HMDS 99.80%
상기 확실률(%)은, 2개의 군이 다른 분포에서 유래한 것이라는 것을 확인시켜 준다.
누설 전류 및 항복 전압
이 실험에서는 금속으로 알루미늄을 선택하여 이것을 하부 전극으로 사용하고, 수은 프로브를 상부 전극으로 사용하였다. 4개의 실험 와퍼를 1 미크론 두께의 알루미늄층으로 스퍼터링하였다.
회전 코팅기를 사용하여 APTS를 와퍼에 도포하였다. 와퍼를 10 초동안 50 rpm으로 회전시켜 APTS를 수동식으로 분산시켰다. APTS로 와퍼를 완전히 습윤시킨 후, 와퍼를 1000 rpm으로 30 초동안 회전시켜 모든 과량의 물질을 제거하고 정착제 용매를 증발시켰다. 이후, 이들을 130℃의 온도로 작동하는 열판 상에 통과시켜 60 초간 직접 접촉시킴으로써 APTS를 경화시켰다.
증착시키고자 하는 2개의 시판 분산액은 듀퐁의 T-30 및 다이켄의 D-2이었다. 약 0.5 미크론 두께의 필름을 얻기 위해서는 탈이온수를 사용하여 분산액을 1:2 비율로 희석시키는 것이 필수적이다. T-30 분산액을 2개의 와퍼 상에 침착시키고, D-2 분산액을 다른 2개의 와퍼 상에 침착시켰다. 또한, 회전 코팅기를 사용하여 PTFE를 도포하였다. 4개의 와퍼를 10 초간 50 rpm으로 회전시켜 PTFE를 수동식으로 분산시켰다. 와퍼를 PTFE로 완전히 습윤시킨 후 10 초간 방치하였다. 이후, 이들을 920 rpm에서 45 초간 회전시켜 모든 과량의 물질을 제거하고 수분을 증발시켰다. 이후, 와퍼를 250℃의 온도로 작동하는 열판에 통과시키고, 열판 상에서 20 단계에 걸쳐 30초간 예열시킨 후 60 초동안 직접 접촉시킴으로써 계면활성제를 소성 제거하였다. 이후, 와퍼를 후술하는 2개 방법 중 하나를 통해 소결시키고, 항복 전압 및 누설 전류를 측정하였다.
소결 방법은 전술한 절차 내에서 변형시킬 수 있다. 2개의 와퍼(각 PTFE 분산액에서 유래된 것)를 하기 제1 방법에 따라 소결시킨 후, 하기 제2 방법에 따라 2개의 와퍼를 소결시켰다. 이들 2개의 방법에 의하면 높은 냉각 속도와 낮은 냉각 속도가 산출된다.
제1 방법은 5 분동안 390℃의 접촉 소결기에서 소결시킨 후, 와퍼를 약 13℃ 내지 약 280℃로 급속히 냉각시키고, 바람직하게는 13℃의 온도로 작동하는 냉각판 상에서 급속히 담금질하는 방법이다.
제2 방법은 오븐 내에서 와퍼를 약 390℃로 서서히 가열한 후 그 온도에서 약 1 시간동안 유지시키는 방법이다. 이후, 오븐의 온도를 주위 조건으로 저하시킴으로써 와퍼를 서서히 냉각시킨다.
2개의 별개 방법의 냉각 속도는 ECD 코포레이션에서 제조한 수퍼몰 골드 온도 데이타 취득 장치를 사용하여 측정하였다. 정확한 측정을 위해, 사용된 열전지는 매우 높은 반응 시간을 가져야 한다. 이 방법에서 선택한 열전지는 오메가 엔지니어링사 제품인 OMEGA CO2-K 호일이었다. 또한, 열전지를 결합시키는 시멘트는 양호한 열전도율을 가져야 하고, 열판(∼390℃)의 작동 온도에서 열적으로 안정해야 한다. 이 실험에 사용된 시멘트는 OMEGA 타입 CC의 고온 시멘트이다. 담금질 공정에서 산출된 냉각 속도는 700℃/초로 측정되었고, 소결 공정의 냉각 속도는 1℃/초 미만으로 측정되었다.
수은 접촉 프로브(MSI 인더스트리즈 제품)의 도움을 받아 유전 특성을 측정하였다. 누설 전류는 휴렛 패커드 피코 앰프 측정계를 사용하여 측정하였다. 20 V/미크론의 전계 강도를 인가하고, 누설 전류를 거류시켰다. 눈금이 일정한 상태에 도달하면, 이 값에서 기본 누설량을 빼 필름의 실제 누설 전류를 얻었다. 항복 전압은, 필름을 통한 공급 전압을 수동식으로 증가시키는 히포트로닉스 히폿 테스터(Hipotronics Hipot Tester) 모델 H36B를 사용하여 측정하였다. 이와 같이 전압이 서서히 증가하는 중에, 필름에 걸쳐 전류량이 급격히 증가하는 지점이 존재하였다. 히폿 테스터에 의해 이 지점이 검출된 전압이 필름의 항복 전압이다. 와퍼의 4개 지점에서 각각 측정하였으며, 최종 비교를 위해 이들 값의 평균을 내었다.
4개 와퍼의 누설 전류 및 항복 전압 측정치는 다음과 같았다.
와퍼 번호 분산액 390℃ 소결기
1 D-2 오븐*최종
2 D-2 열판/담금질
0.5 미크론 두께
3 T-30 오븐
4 T-30 열판/담금질
전계 강도가 20 V/미크론인 상태의 누설 전류
와퍼 번호 누설 전류
1 4.6 pA
2 3.7 pA
3 9.4 pA
4 7.7 pA
항복 전압(와퍼 중 다른 지점에서 측정한 4개의 측정치)
와퍼 번호 항복 전압(V) 평균 전압(V)
1 136, 145, 134, 144 139.8
2 355, 366, 307, 376 325.3
3 38.6, 54.9, 66.7, 52.4 54.3
4 175, 156, 186, 180 174.3
상기 데이터는, 보다 급속한 냉각 속도 하에서 보다 바람직한 필름이 제조된다는 것을 확인시켜 준다. 담금질 공정의 냉각 속도는 거의 순간적이기 때문에, 담금질법이, 집적 회로의 절연 물질로서 PTFE 박막의 제조시 사용할 수 있는 가장 바람직한 방법이라고 추정할 수 있다.
박막의 유전율을 측정하는 것은 어렵다. 보다 구체적으로, 많은 유형의 박막에서, 유전율은 등방성을 갖지 않는데, 다시 말하면 유전율이 필름의 평면(xy 면)에 비해 필름의 두께(z 축)에서보다 낮다. 따라서, 저유전율 물질의 많은 보고된 값들은 두께에서 측정된 유전율 결과만을 보고한 것이나, 집적 회로 유전 물질의 용도에서 중요한 것은 평면 유전율이다. xy 면의 유전율은, 집적 회로의 용량성 지연의 주요 인자인 라인간 커패시턴스를 결정해준다.
통상적으로, z 축의 유전율 측정은 금속-절연체-금속(MIM) 병렬판 축전기 구조물을 사용하여 수행한다. 유전율은, MIM 구조물의 커패시턴스를 측정하여 계산한다. 유전율을 정확히 계산하기 위해서는, MIM의 면적과 절연체의 두께를 모두 아는 것이 중요하다. 절연층의 정확한 두께를 판정하기가 어려운 경우가 종종 있다. 또한, z 축의 유전율을 측정하는 데 사용되는 또다른 통상의 기술에서는 상부 금속 표면으로서 액체 수은 프로브를 사용한다. 수은 프로브를 사용하면 간단하긴 하나, 실제 수은 프로브 접촉 분야가 잘 알려져있지 않기 때문에 수은 프로브를 사용하는 것은 까다롭다. 수은은 상당히 높은 표면 장력을 가지므로 일정한 접촉 면적 하에 그와 동일한 표면을 반복적으로 습윤시키지 못하기 때문에 상당히 가변적일 수 있다.
물질의 유전율을 단순히 물질의 굴절율의 제곱값으로 보고하는 경우도 종종 있다. 이러한 유형의 유전율 측정 시에는, 박막의 xy 면과 z 축 모두에서의 유전율을 계산할 수 있다. 그러나, 그러한 유전율 측정법은, 전자 신호 전파에 사용된 통상의 주파수에서의 물질 유전율과 상당히 다른 광학적 주파수에서 측정한다. 알려진 바와 같이, 단순히 굴절율의 제곱값으로 유전율을 측정했을 때의 유전율은 통상 약 0.2 정도로 어림잡을 수 있다.
본 발명의 집적 회로 유전 부품의 xy 면 유전율을 측정하는 데에는 후술하는 방법을 이용할 수도 있다.
규소 또는 이산화규소 등의 기재를 통상 스퍼터링, MOCVD 또는 전기 도금법을 통해 알루미늄 또는 구리로 도금한다. 이어서, 도금된 기재를 유전 물질로 코팅한다. 통상의 코팅 두께는 약 1 미크론이나, 등방성 등의 중요한 특성에 변화를 줄 정도가 아니라면 다른 두께로도 할 수 있다. 유전성 침착 처리 이전에, 도금된 기재의 적은 부분을 개방하여 시험 중에 도금된 기재 표면이 접촉할 수 있도록 해준다. 유전층의 침착 후, 단순한 패턴을 가진 또다른 금속층을 유전 물질의 상부에 침착시킨다. 폴리이미드 테이프 등의 테이프를 사용하여 유전물질 상에 1 cm x 1 cm의 사각형 패턴으로 차폐시킨다. 1 cm x 1 cm 영역이 테이프로 차단되면, 기재를 스퍼터링 또는 MOCVD 또는 전기 도금법 등의 유사한 방법을 통해 다시 도금한다.
도금 후, 폴리이미드 테이프를 유전 물질로부터 제거하여 와퍼의 상면 상에 1 cm x 1 cm 만을 도금된 상태로 남긴다. 이후, 휴렛-패커드 모델 4284 LCR 측정기를 사용하여 기재 상의 1 cm x 1 cm 상부층 금속 간의 커패시턴스를 측정한다. 이어서, 유전 물질을 시험하는 데 있어 다른 보다 정확하고 확실한 방법이 밝혀지지 않는 한, 주사 전자 현미경의 단면 현미경 사진을 통해 정확한 필름 두께를 측정한다. 이후, 샘플의 커패시턴스 및 두께 측정치로부터 유전율을 계산한다. 이로써, z 축의 유전율을 결정한다.
이후, 메트로콘, 인코포레이티드에서 제조한 것과 같은 프리즘 커플러를 사용하여 xy 면과 z축의 굴절율을 측정한다. 이후, z 축과 xy 면의 굴절율을 모두 제곱한다. 이후, xy 면의 굴절율 제곱값을 z 축의 굴절율 제곱값으로부터 뺀다. 이 차이값을 종전에 계산한 z 축 방향의 유전율 값으로부터 빼서 xy 면의 유전율을 결정한다.
도 4에 도시된 바와 같이, 열분해는 임의의 적당한 통상의 방법을 통해 측정할 수 있다. 예를 들어, 열분해 속도는 TA 인스트루먼츠, 인코포레이티드(미국 델라웨어주 뉴캐슬 소재) 제품인 열-중량 분석기(TGA) 모델 2950을 사용하여 측정할 수 있다. 100 mL의 TGA 샘플 팬 내에 마이크로에멀젼 50 mL 샘플을 넣는다. 샘플 주입 전에 TGA로 샘플 팬의 중량을 측정한다. 실온에서 대부분의 용매가 증발되는데, 여기에는 약 2 시간이 소요된다. 대안적으로, 샘플 팬을 80∼90℃로 조절된 열판 상에 배치하여 샘플 건조 단계를 가속화시킴으로써 액체가 너무 급속히 증발하여 샘플이 팬으로부터 튀는 것을 방지할 수도 있다. 샘플과 팬은 실온으로 냉각시킨다. 샘플을 TGA 내에 넣는다(TGA는 저울의 늘어진 와이어에 팬이 자동적으로 매달려 있다). 로를 닫고 열처리 과정을 시작한다. 처음 샘플을 처리하기 전에, 로와 평형 챔버를 2 시간 이상동안 무수 질소 가스로 세정한다. 로에 대한 세정 속도는 60 mL/분이고, 평형 챔버에 대한 세정 속도는 40 mL/분이다. 질소 세정물은, 질소 가스를 TGA로 유입시키기 전에 Drierite(등록 상표) 컬럼에 통과시킴으로써 건조시키는 것이 중요하다. [Drierite(등록 상표)는 W.A. 해몬드 드라이어라이트 컴파니의 등록 상표명이다.] 액상 질소 탱크를 끓여서 얻은 질소 가스는 이 시험에 사용하기에 충분할 정도의 건조 상태가 아님을 유의해야 한다. 따라서, TGA로 유입시키기 전에 Drierite(등록 상표) 컬럼에 통과시켜야 한다. 열처리 방법은, 1) 샘플을 7.5 ℃/분 및 분해도 = 4.0의 조건 하에 250℃까지 가열하는 단계, 2) 250℃에서 30 분동안 등온으로 유지시키는 단계, 3) 7.5℃/분 및 분해도 = 4.0의 조건으로 400℃까지 가열하는 단계, 및 4) 400℃에서 120 분동안 등온으로 유지시키는 단계로 구성된다. 상기 방법의 최종 등온선만을 Y 축 상의 중량%와 X 축 상의 시간(분)으로 구성하여 데이타를 분석한다. 이 등온선의 시발점에서의 중량%는 100%로 조절한다. 이 값은, 처음 건조 단계 후 샘플 상에 남아있을 수도 있는 임의의 잔류 용매를 고려하여 조정한다. 등온선의 말단점(1 지점)과, 곡선 말단 6 분전 지점(2 지점)에서 곡선 값을 측정한다. 1 지점의 중량%에서 2 지점의 중량%를 빼서 시간당 중량% 손실률을 구한다.
이제까지 본 발명의 몇가지 예시적 실시 형태를 상세하게 설명하였으나, 본 명세서에 기재된 신규한 내용 및 잇점으로부터 실질적으로 벗어나지 않는 한 이들을 다양하게 변경할 수 있다는 것을 당업자들은 알 것이다. 따라서, 그러한 모든 변경은 후술하는 청구 범위에 의해 한정되는 본 발명의 영역 내에 포함된다.

Claims (34)

  1. a) 플루오로중합체로 기재를 코팅하여 5 미크론 미만의 필름을 형성시키는 단계,
    b) 상기 플루오로중합체 필름을 소결시키는 단계, 및
    c) 상기 소결된 플루오로중합체 필름을 급냉시키는 단계
    를 포함하는 것이 특징인, 기재를 코팅하는 방법.
  2. 제1항에 있어서, 상기 플루오로중합체가 분산액인 것이 특징인 방법.
  3. 제1항에 있어서, 상기 급냉이 담금질(quenching)인 것이 특징인 방법.
  4. 제3항에 있어서, 상기 담금질은 약 13℃ 내지 약 280℃의 온도에서 수행하는 것이 특징인 방법.
  5. 제1항에 있어서, 상기 급냉은 약 330℃ 내지 약 280℃의 온도에서 약 1∼1000 ℃/초의 평균 속도로 수행하는 것이 특징인 방법.
  6. 제3항에 있어서, 상기 담금질은 상기 기재를 냉각판과 접촉시킴으로써 수행하는 것이 특징인 방법.
  7. 제1항에 있어서, 상기 플루오로중합체 코팅 단계 이전에 상기 기재를 정착제로 코팅하는 단계를 더 포함하는 것이 특징인 방법.
  8. 제1항에 있어서, 상기 플루오로중합체 코팅 단계 이전에 상기 기재를 실란 또는 실라잔 정착제로 코팅하는 단계를 더 포함하는 것이 특징인 방법.
  9. 제1항에 있어서, 상기 플루오로중합체 코팅 단계 이전에 상기 기재를 하나 이상의 아미노알킬알콕시 실란으로 코팅하는 단계를 더 포함하고, 상기 알킬부는 하나 이상의 C1∼C4의 알킬기이며, 상기 알콕시는 모노, 디 또는 트리 C1∼C4의 알콕시기인 것이 특징인 방법.
  10. 제1항에 있어서, 상기 플루오로중합체 코팅 단계 이전에, 아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, 아미노에틸트리메톡시실란, 메틸아미노프로필트리메톡시실란, 아미노프로필트리프로폭시실란, 아미노프로필메틸디에톡시실란, 아미노프로필에틸디에톡시실란, 아미노메틸트리에톡시실란, 아미노이소부틸트리메톡시실란, 아미노부틸트리에톡시실란, 베타아미노에틸트리에톡시실란, 아미노부틸메틸디에톡시실란, (아미노에틸아미노메틸)-페네틸트리메톡시실란, (아미노에틸아미노메틸)-페네틸트리에톡시실란, n-(아미노에틸)아미노프로필-메틸디메톡시실란, n-(아미노에틸)아미노프로필-메틸디에톡시실란, n-(아미노에틸)아미노프로필 -트리메톡시실란, n-(아미노에틸)-아미노프로필-트리에톡시실란, p-아미노페닐트리메톡시실란, p-아미노페닐트리에톡시실란, n-페닐아미노프로필트리메톡시실란, n-페닐아미노프로필트리에톡시실란, (트리메톡시실릴프로필)디에틸렌트리아민, (트리에톡시실릴프로필)디에틸렌트리아민, 아미노프로필디메틸메톡시실란, 또는 아미노프로필디메틸에톡시실란 중 하나 이상으로 상기 기재를 코팅하는 단계를 더 포함하는 것이 특징인 방법.
  11. 제1항에 있어서, 상기 코팅 단계의 상기 플루오로 중합체는 폴리테트라플루오로에틸렌(PTFE), 플루오르화 에틸렌프로필렌(FEP), 플루오로메타크릴레이트 (Fac), 또는 퍼플루오로알콕시 중합체(PFA) 중 하나 이상의 플루오로중합체를 포함하는 것이 특징인 방법.
  12. 420℃에서 0.15 %/분 미만의 중량 손실률을 가지고, 두께가 5 ㎛ 미만이며, 소결된 플루오로중합체의 급냉에 의해 형성된 하나 이상의 플루오로중합체 층을 포함하는 것이 특징인 절연 물질.
  13. 제12항에 있어서, 상기 급냉이 담금질인 것이 특징인 절연 물질.
  14. 제3항에 있어서, 상기 담금질은 약 13℃ 내지 약 280℃의 온도에서 수행하는 것이 특징인 방법.
  15. 제12항에 있어서, 상기 플루오로중합체는 분산액인 것이 특징인 방법.
  16. 제13항에 있어서, 상기 플루오로중합체 층은 유전율이 약 1.3 내지 약 2.2인 것이 특징인 절연 물질.
  17. 제12항에 있어서, 상기 플루오로중합체 층의 두께는 1.5 ㎛ 미만인 것이 특징인 절연 물질.
  18. 제12항에 있어서, 중량 손실률이 420℃에서 0.02 %/분 미만인 것이 특징인 절연 물질.
  19. 제12항에 있어서, 중량 손실률이 420℃에서 0.01 %/분 미만인 것이 특징인 절연 물질.
  20. 제12항에 있어서, 플루오로중합체가 테트라플루오로에틸렌의 동종 중합체 또는 테트라플루오로에틸렌의 공중합체인 것이 특징인 절연 물질.
  21. 제20항에 있어서, 공중합체는 공단량체로서 헥사플루오로프로필렌 또는 퍼플루오로(알킬 비닐 에테르)를 포함하는 것이 특징인 절연 물질.
  22. 제12항에 있어서, 플루오로중합체가 이산화규소를 더 포함하는 것이 특징인 절연 물질.
  23. 하나 이상의 반도체 성분, 및
    중량 손실률이 420℃에서 0.15 %/분 미만이고, 두께가 5 ㎛ 미만이며, 소결된 플루오로중합체의 급냉에 의해 형성된 하나 이상의 플루오로중합체 층
    을 포함하는 것이 특징인 전자 장치.
  24. 제23항에 있어서, 상기 기재의 상면과 상기 하나 이상의 플루오로중합체 층 사이에 개재되는 정착제 층을 더 포함하는 것이 특징인 전자 장치.
  25. 제24항에 있어서, 상기 정착제가 실란 또는 실라잔인 것이 특징인 전자 장치.
  26. 제25항에 있어서, 상기 실란은 아미노알킬알콕시 실란이고, 상기 알킬부는 하나 이상의 C1∼C4의 알킬기이고, 상기 알콕시는 모노, 디 또는 트리 C1∼C4의 알콕시기인 것이 특징인 전자 장치.
  27. 제26항에 있어서, 유전율이 약 1.3 내지 약 2.2인 것이 특징인 전자 장치.
  28. 제26항에 있어서, 두께가 1.5 ㎛ 미만인 것이 특징인 전자 장치.
  29. 제26항에 있어서, 중량 손실률이 420℃에서 0.02 %/분 미만인 것이 특징인 전자 장치.
  30. 제26항에 있어서, 중량 손실률이 420℃에서 0.01 %/분 미만인 것이 특징인 전자 장치.
  31. 제26항에 있어서, 플루오르화 중합체가 테트라플루오로에틸렌의 동종 중합체인 것이 특징인 전자 장치.
  32. 제26항에 있어서, 플루오르화 중합체가 테트라플루오로에틸렌의 공중합체인 것이 특징인 전자 장치.
  33. 제32항에 있어서, 공중합체가 공단량체로서 헥사플루오로프로필렌 또는 퍼플루오로(알킬 비닐 에테르)를 포함하는 것이 특징인 전자 장치.
  34. 중량 손실률이 420℃에서 0.15 %/분 미만이고, 두께는 5 ㎛ 미만이며, 항복 전계 강도는 0.5 MV/cm 이상인 하나 이상의 플루오로중합체 층을 포함하는 것이 특징인 절연 물질.
KR1019997009021A 1997-04-03 1998-01-26 우수한 유전 강도와 낮은 유전율을 가진 물질 KR20010005944A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83479697A 1997-04-03 1997-04-03
US8/834,796 1997-04-03
PCT/US1998/001380 WO1998044544A1 (en) 1997-04-03 1998-01-26 Low dielectric constant material with improved dielectric strength

Publications (1)

Publication Number Publication Date
KR20010005944A true KR20010005944A (ko) 2001-01-15

Family

ID=25267834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009021A KR20010005944A (ko) 1997-04-03 1998-01-26 우수한 유전 강도와 낮은 유전율을 가진 물질

Country Status (6)

Country Link
US (1) US5928791A (ko)
EP (1) EP0972303A1 (ko)
JP (1) JP2002513512A (ko)
KR (1) KR20010005944A (ko)
AU (1) AU6040198A (ko)
WO (1) WO1998044544A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036945A (en) 1997-04-11 2000-03-14 Shamrock Technologies, Inc. Delivery systems for active ingredients including sunscreen actives and methods of making same
US6071751A (en) * 1997-04-28 2000-06-06 Texas Instruments Incorporated Deuterium sintering with rapid quenching
US6121159A (en) * 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
FI118804B (fi) * 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6486078B1 (en) 2000-08-22 2002-11-26 Advanced Micro Devices, Inc. Super critical drying of low k materials
IT1318805B1 (it) 2000-09-01 2003-09-10 Ausimont Spa Formulazione a base di ptfe per l'isolamento di circuiti integrati
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
US6852648B2 (en) * 2000-09-27 2005-02-08 Agere Systems Inc. Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
US6825303B2 (en) 2001-02-26 2004-11-30 Dielectric Systems, Inc. Integration of low ε thin films and Ta into Cu dual damascene
US6531386B1 (en) * 2002-02-08 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dish-free copper interconnects
CN100463115C (zh) * 2004-05-18 2009-02-18 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP2009506579A (ja) * 2005-08-30 2009-02-12 カリフォルニア インスティチュート オブ テクノロジー マイクロ流体システム内部で気化冷却を行う方法及び装置
JP4616154B2 (ja) * 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
EP2050151B1 (en) * 2006-08-07 2011-10-12 Wake Forest University Method of producing composite organic materials
US7842390B2 (en) * 2006-10-03 2010-11-30 The Penn State Research Foundation Chain end functionalized fluoropolymers having good electrical properties and good chemical reactivity
KR20090068179A (ko) * 2007-12-21 2009-06-25 에이에스엠 인터내셔널 엔.브이. 실리콘 이산화물을 포함하는 박막의 제조 방법
JP2010219144A (ja) * 2009-03-13 2010-09-30 Nippon Telegr & Teleph Corp <Ntt> エッチング装置及びエッチング方法
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
US20120328885A1 (en) * 2011-06-21 2012-12-27 Applied Materials, Inc. Deposition of polymer films by electrospinning
KR102125905B1 (ko) * 2013-04-25 2020-06-24 삼성디스플레이 주식회사 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
CN105518835B (zh) * 2013-07-31 2017-05-10 株式会社日立国际电气 衬底处理方法、衬底处理装置及半导体器件的制造方法
US9806639B2 (en) 2015-04-29 2017-10-31 General Electric Company Dielectric fluids for linear switched capacitive devices
US10504656B2 (en) 2015-04-29 2019-12-10 General Electric Company Electrodes for linear switched capacitive devices
US9748867B2 (en) 2015-08-03 2017-08-29 General Electric Company Control system for linear switched capacitive devices
US9728500B2 (en) * 2015-12-17 2017-08-08 Intel Corporation Integrated circuit surface layer with adhesion-functional group

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373076A (en) * 1965-03-29 1968-03-12 Whittaker Corp Lamination of amorphous fluorocarbon polymer and glass and method of making same
CH510706A (fr) * 1969-07-24 1971-07-31 Suisse De Rech S Horlogeres La Procédé pour obtenir un film hydrofuge et anti-adhésif pur et continu d'un produit choisi parmi les polymères fluorés et les dérivés mixtes fluorés et chlorés
FR2484422A1 (fr) * 1980-05-14 1981-12-18 Ugine Kuhlmann Procede de traitement de dispersions aqueuses de polytetrafluorethylene preparees en presence du sel de lithium d'un acide perfluoroalcanesulfonique
US4935844A (en) * 1987-01-13 1990-06-19 Ian Burn Low dielectric constant compositions
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
DE3873896T2 (de) * 1987-12-23 1993-02-04 Mitsubishi Gas Chemical Co Laminiermaterial fuer gedruckte schaltungsplatte mit niedriger dielektrizitaetskonstanten.
JPH0821579B2 (ja) * 1989-04-19 1996-03-04 旭硝子株式会社 半導体素子・集積回路装置
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US5126192A (en) * 1990-01-26 1992-06-30 International Business Machines Corporation Flame retardant, low dielectric constant microsphere filled laminate
US5260119A (en) * 1990-08-23 1993-11-09 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5098781A (en) * 1990-12-28 1992-03-24 General Electric Company Thermoplastic film, reinforced hollow glass microsphere reinforced laminates for thin low dielectric constant substrates
JP2757574B2 (ja) * 1991-03-14 1998-05-25 日本電気株式会社 低誘電率ハイブリッド多層セラミック配線基板の製造方法
JPH06101462B2 (ja) * 1991-04-30 1994-12-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 過フッ化炭化水素ポリマ膜を基板に接着する方法および 基板
US5312716A (en) * 1991-06-06 1994-05-17 Asahi Glass Company Ltd. Process for producing a semiconductor
FR2680583B1 (fr) * 1991-08-22 1993-10-08 Commissariat A Energie Atomique Materiau presentant des proprietes antireflet, hydrophobes et de resistance a l'abrasion et procede de depot d'une couche antireflet, hydrophobe et resistante a l'abrasion sur un substrat.
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
JP2615523B2 (ja) * 1992-02-19 1997-05-28 富士通株式会社 薄膜回路基板とその製造方法
US5292927A (en) * 1992-02-26 1994-03-08 The United States Of America As Represented By The Secretary Of The Navy Fluorinated resins with low dielectric constant
JPH05262819A (ja) * 1992-03-17 1993-10-12 Fujitsu Ltd 機能性有機高分子材料およびその製法
US5324813A (en) * 1992-07-22 1994-06-28 International Business Machines Corporation Low dielectric constant fluorinated polymers and methods of fabrication thereof
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure
US5358775A (en) * 1993-07-29 1994-10-25 Rogers Corporation Fluoropolymeric electrical substrate material exhibiting low thermal coefficient of dielectric constant
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5504170A (en) * 1993-08-27 1996-04-02 W. L. Gore & Associates, Inc. Aqueous microemulsion polymerization of tetrafluoroethylene
WO1995006072A1 (en) * 1993-08-27 1995-03-02 Gore & Ass Polymerization of liquid tetrafluoroethylene in aqueous dispersion
US5402003A (en) * 1993-11-12 1995-03-28 Trw Inc. Low dielectric constant interconnect for multichip modules
JPH07168004A (ja) * 1993-11-24 1995-07-04 Seiko Epson Corp 反射防止膜の形成方法
US5438022A (en) * 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
JP3257288B2 (ja) * 1994-10-24 2002-02-18 ダイキン工業株式会社 含フッ素系重合体水性分散液
IT1273477B (it) * 1995-01-31 1997-07-08 Lambda Srl Vernice all'acqua atta a realizzare rivestimenti antiaderenti a base di ptfe,su manufatti stampati o su lastra di alluminio
EP0769788A3 (en) * 1995-10-20 1998-01-14 W.L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device

Also Published As

Publication number Publication date
US5928791A (en) 1999-07-27
WO1998044544A1 (en) 1998-10-08
JP2002513512A (ja) 2002-05-08
EP0972303A1 (en) 2000-01-19
AU6040198A (en) 1998-10-22

Similar Documents

Publication Publication Date Title
KR20010005944A (ko) 우수한 유전 강도와 낮은 유전율을 가진 물질
KR100303575B1 (ko) 전자장치의절연소자용저유전율재료_
DE69634800T2 (de) Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren
JP7163582B2 (ja) ポリイミド前駆体溶液、成形体、及び、成形体の製造方法
JP2886432B2 (ja) フッ素化重合体組成物
US6780517B2 (en) Polycarbosilane adhesion promoters for low dielectric constant polymeric materials
US6797343B2 (en) Dielectric thin films from fluorinated precursors
US20220145460A1 (en) Hydrophobic Low-Dielectric-Constant Film and Preparation Method Therefor
JPH09181066A (ja) 電子デバイスの絶縁エレメントとして使用される低誘電率の材料
Fu et al. Deposition of nanostructured fluoropolymer films on silicon substrates via plasma polymerization of allylpentafluorobenzene
WO1998044545A1 (en) Method to improve adhesion of a thin submicron fluoropolymer film on an electronic device
WO1999061531A1 (en) Molecular coatings
WO1998044546A1 (en) Method to improve adhesion of a thin submicron fluoropolymer film on an electronic device
CN100577642C (zh) 铝和铜金属化的绝缘材料
CN114273992A (zh) 一种图案化金属层表面抛光方法
US7273821B2 (en) Method for producing a porous coating
Cao et al. Fluorine‐Free Nanoporous Low‐k Dielectric Film Covalently Grafted on Si via Aryldiazonium Chemistry
JP3817121B2 (ja) 半導体基板
US20020076543A1 (en) Layered dielectric nanoporous materials and methods of producing same
JP2002009070A (ja) 低誘電率を有する誘電体膜の堆積方法
Bai et al. Photosensitive polynorbornene as a dielectric material for packaging applications
JPH0477583A (ja) 低粘度ワニスとそれを用いた電子装置の製法
KR100326813B1 (ko) 반도체소자의 층간절연막 형성방법
Feger et al. Selection criteria for multichip module dielectrics
Zhao et al. Wetting behavior of polymer liquid in insulation process for through silicon via

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application