JP2002009070A - 低誘電率を有する誘電体膜の堆積方法 - Google Patents

低誘電率を有する誘電体膜の堆積方法

Info

Publication number
JP2002009070A
JP2002009070A JP2001125728A JP2001125728A JP2002009070A JP 2002009070 A JP2002009070 A JP 2002009070A JP 2001125728 A JP2001125728 A JP 2001125728A JP 2001125728 A JP2001125728 A JP 2001125728A JP 2002009070 A JP2002009070 A JP 2002009070A
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
film
constant film
alkyl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001125728A
Other languages
English (en)
Inventor
Michele Vulpio
ミケレ、ヴルピオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2002009070A publication Critical patent/JP2002009070A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ＣＶＤ技術により、低誘電率膜を半導体上に
堆積する方法を提供する。 【解決手段】 本発明は、半導体材料の基板表面上に低
誘電率膜を堆積する方法に関する。かかる堆積を、通常
オルガノシランとして知られる広範の前駆体モノマー化
合物類の使用を提供するＣＶＤ（化学気相成長法）技術
により得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＶＤ（化学気相
成長法）技術により、ＶＬＳＩ（超大規模集積回路）モ
ードを有する集積電気回路を製造するのに使用できる、
低誘電率膜を半導体上に堆積する方法に関する。
【０００２】
【従来の技術】周知のように、低誘電率膜は、ＶＬＳＩ
電気回路を製造するのに使用される現在の絶縁技術の分
野において、非常に重要な材料である。現在、酸化シリ
コンは、超小型電子技術産業において最も使用される誘
電体である。その一方で、超小型電子技術産業では、Ｈ
Ｃ−ＭＯＳ技術における装置の絶え間ない縮小化を実施
する傾向にあり、それゆえ、種々の装置間、特に、装置
の単一の能動素子間における平均距離を低減させてい
る。したがって、絶縁誘電体の厚さを低減するために、
特に、介設された誘電体により電気的に活性である種々
の構造間に引き起こされる漂遊容量の効果を低減するた
めに、低誘電率膜を形成することがますます必要となっ
ている。したがって、絶縁誘電体として機能し、かつ、
よりよいギャップフィルおよびステップカバレージ容量
（step-coverage capacity）を有する材料が常に求めら
れている。
【０００３】文献における以下の堆積方法が知られてい
る。（T.Shirafuji et al.,PlasmaCopolymerization of
Tetrafluoroethylene/Hexamethyldisiloxane, and in
situ Fourier Transform Infrared Spectroscopy of It
s Gas Phse,Jpn.J.Appl.Phys.,Vol.38,No.7 B,1999,pp.
4520-4526； S.M.Yun et al. ,Low-Dielectric-Constan
t-Film Deposition with Various Cases in a Helicon
Plasma Reactor,J.Appl.Phys.,Vol.38,No.7 B,1999,pp.
4531-4534； Y.C.Quan et al.,Polymer-likeOrganic Th
in Film deposited by Plasma Enhanced Chemical Vapo
ur Deposition,Using the Para-xylene Precursor as L
ow Dielectric Constant InterlayerDielectrics for M
ultilevel Metallization,J.Appl.Phys.,Vol.38,No.3A,
1999,pp.1356-1358;L.M.Han et al.,Pulsed Plasma pol
ymerization of pentafluorostyrene:Synthesis of low
dielectric constant films,J.Of Appl.Phys.,Vol.84,
No.1,1998,pp.439-444; S.M.Yun et al.,SiOF Film Dep
osition Using FS(OC2H 5)3,J.Of Electrochem. Soc.,Vo
l.145,No.7,1998,pp.2576-2580; V.Pankov et al., The
Effect of Hydrogen Addition on the Fluorine Dopin
g Level of SiOFFilms Prepared by Remote Plasma Enh
anced Chemical Vapor Deposition UsingSiF4-based Pl
asmas,Jpn.J.Appl.Phys.,Vol.37,No.11,1998,pp.6135-6
141; Y.Uchida et al.,A Fluorinated Organic-Silica
Film with Extremely Low Dielectric Constant,Jpn.J.
Appl.Phys.,Vol.38,No.4B,1999,pp.2368-2372)
【０００４】現在使用されている上記の方法は、ＳＡＣ
ＶＤ（減圧化学気相成長法）、ＰＥＣＶＤ（プラズマ強
化化学気相成長法）、ＬＰＣＶＤ（低圧化学気相成長
法）、ＡＰＣＶＤ（常圧化学気相成長法）、およびＨＤ
Ｐ−ＣＶＤ（高密度プラズマ化学気相成長法）などのＣ
ＶＤ法により、低誘電率膜を堆積するものとして知られ
ている。前駆体と呼ばれる化合物が膜堆積工程を開始す
るのに使用され、その化合物は、最終膜の化学構造を形
成する化学元素からなっていなければならない。
【０００５】現在の低誘電率膜は、プラズマにより堆積
されたフルオロカーボン、ＨＭＤＳＯ（ヘキサメチルジ
シロキサン）とＴＦＥ（テトラフルオロエチレン）との
混合物から得られるフッ素強化酸化シリコンＳｉＯＦ、
Ｐ-ＸＩＬＥＮＥ（パラキシレン）、およびプラズマ化
学方法により、あるいはＣＶＤまたはＦＳＧ（フルオロ
シリコンガラス）方法を用いる、テトラフルオフルオロ
シレンとシレンとの混合物によりＨＤＰ−ＣＶＤを用い
て堆積されたＦＴＥＳ（フルオロトリエチルセスキオキ
サン）により堆積されたペンタフルオロスチレン、高温
度工程によるか、あるいはプラズマ技術を用いることに
より、炭化水素の混合物から得られた「ダイヤモンド
様」膜、「スピンコーティング」工程により堆積された
ＨＳＱ（三二酸化物）およびＭＳＱ（メチルセスキオキ
サン）である。
【０００６】しかしながら、上記に述べられた上記方法
は著しい短所および制限を示す。実際には、プラズマ化
学技術を用いることにより、とりわけ制限された「ギャ
ップフィル」および「ステップカバレージ」を示す生成
された膜の化学量論を制御することはできない。これに
対して、ＳｉＯＦ膜の問題は、加熱するステップ中にお
けるフッ素の散逸である。フルオロカーボンに関する大
きな未解決の問題は、熱安定性の低さである。そのため
にこれらの膜は分解され得、したがって、加熱した後、
装置の動作を不可逆的に劣化するフッ素イオンを自由に
させてしまう。
【０００７】低誘電率膜の別の問題は、プラズマ化学工
業工程において現在実施可能な膜のスループット(throu
gh put)である。かかる問題の解決法は、米国特許第
４，９３８，９９５号（１９９０年７月３日付けでGior
dano他に付与され、Standard Oil Co.に譲渡されてい
る）において提案されている。「スピンコーティング」
により合理的な工程時間に堆積される膜は、米国特許第
５，８８９，１０４号（１９９９年５月３０日付けでRo
senmayerに付与され、W. L. Gore & Associates に譲渡
されている）において記載されている。
【０００８】さらに、これらの膜は低誘電率を有し、か
つ４００℃を超える熱安定性を有する。しかしながら、
「スピンコーティング」により堆積された膜は、堆積す
るステップに引き続き行われる加工するステップ中に装
置がプラズマ相に施される処理のために、および絶縁体
として振る舞い、酸素（Ｏ2）と相互作用するこれらの
膜の特性のために劣化しうる。特に、これらの膜の高い
多孔性が低誘電率を引き起こすため、超小型電子装置を
製造するための工程の流れにおいてそれらを使用するこ
とには信頼性がない。さらに、多層有機膜の大きな欠点
は、熱処理に対し低い抵抗率を有するということであ
る。
【０００９】
【発明が解決しようとする課題】したがって、超小型電
子技術産業において、ＶＬＳＩ電気回路を製造するため
に技術的に有利である低誘電率膜を得るために、堆積用
前駆体（deposition precursor）化合物を用いる必要性
がある。
【００１０】本発明の基底にある技術的な問題は、薄膜
のコーティング処理において使用される従来のＣＶＤ技
術を用いることにより低誘電率膜を堆積する方法、およ
び生成された膜の均一性と工程条件との熱安定性の観点
からより有利な前駆体化合物類を考案するという問題で
ある。
【００１１】
【課題を解決するための手段】本発明の基底にある概念
は、薄膜コーティング処理の工業化に適した従来のＣＶ
Ｄ技術における堆積用前駆体として、オルガノシランと
呼ばれるモノマー化合物類を用いるという概念である。
【００１２】本発明によれば、本方法は本質的にオルガ
ノシランと呼ばれる堆積用前駆体として酸素および有機
部分に結合されるシリコン化合物類を使用することを含
む。
【００１３】上記の解決策的概念にもとづいて、酸素で
処理されたオルガノシランからなる前駆体モノマー化合
物類の使用を提供するＣＶＤ（化学気相成長法）技術を
介して、半導体材料の基板表面上に低誘電率膜を堆積す
る方法により技術的な問題を解決する。該前駆体モノマ
ーは、少なくとも１つのシリコン−酸素−有機部分（un
it）の結合を含む。該有機部分は、非置換ベンゼン環で
あるかあるいはＣ1-4アルキル、ハロゲン、ＣＦ3、また
は他の芳香族化合物からなる群から選択される少なくと
も１つの置換基を有することが好ましい。本発明によれ
ば、これらのモノマー化合物は以下の式を有することが
有利である：
【００１４】
【化３】
【００１５】（式中、ＲおよびＲ1は独立に、Ｈ、ハロ
ゲン、Ｃ1-4アルキル、ＣＦ3、Ｃ1-4アルコキシド、Ｎ
Ｏ2、任意選択的に置換された芳香族環であり、Ｒ2およ
びＲ3は独立に、Ｃ1-4アルキルであり、Ｘは、ハロゲ
ン、特にＢｒまたはＣｌである）。
【００１６】本発明による本方法の特徴および利点は、
限定されずに示されたその実施形態の以下の記載から明
らかとなる。
【００１７】
【発明の実施の形態】以下に記載される工程ステップお
よび構造は、集積回路を製造するための完全な工程の流
れを形成しない。実際に、本発明は、当技術分野で現在
使用されている集積回路を製造する技術とともに実施す
ることができ、一般に使用され、かつ本発明の理解に必
要である工程ステップのみが以下に記載される。
【００１８】提案された方法により、Ｓｉ−Ｏ−Ａｒ−
Ｏの基を含む（すなわち、芳香族環に結合された酸化シ
リコン結合を含む）モノマーを用いて低誘電率膜を堆積
するステップを行うことが可能となる。例えば、上記化
合物の１つは、１，４−ビス−［クロロメチル］ジメチ
ル−シリル−オキシベンゼンからなる。これらの化合物
の主な機能は、シリコン−酸素−ベンゼン結合にある。
実際には、文献にあるように、Ｓｉ−Ｏ結合は、堆積さ
れた膜を熱的に安定させる機能を示し、有機部分によ
り、膜スタック全体を形成する３つの空間方向で繰り返
される基本部分からなる低誘電率膜を得ることが可能と
なり、その膜においてＣ、Ｈ、Ｏを基底とする有機化合
物が存在する。さらに、この場合において有機部分がベ
ンゼン環からなるという事実により、高い熱安定性およ
び化学的安定性を有する膜を得ることも可能となる。さ
らに、ベンゼン環は、１つまたは複数の置換基を有する
ことができる。特に、ベンゼン環をハロゲン（例えば、
フッ素および塩素）で置換することにより、さらに低い
誘電率を得ることが可能となる。
【００１９】これらの化合物を高い純度（９９％）で生
成することを指摘することが重要であり、その化学およ
び物理機能は、ＣＶＤ技術において前駆体としてのその
使用に適している。特に、例示的に述べられた化合物の
沸点は１１８℃であり、すなわち、その沸点は、酸化シ
リコン膜を堆積するのに現在使用されている液体である
ＴＥＯＳ（テトラエチルオルトケイ酸塩）の沸点よりも
低い。この特別な機能により、モノマーが安定している
間に工程の流れを達成することが可能となる。可能な工
程の流れは、そこにおいてＳＡＣＶＤが誘導体の堆積の
ためにＣＶＤサンプル技術として用いられることであ
る。以下に、１，４−ビス−［クロロメチル］ジメチル
−シリル−オキシベンゼンを使用する場合にオゾンによ
り活性化される典型的なＳＡＣＶＤ工程を示す。
【００２０】
【化４】Ｃ6Ｈ4［ＯＳｉ（ＣＨ3）2ＣＨ2Ｃｌ］２＋１
３Ｏ2 →６ＣＯ2＋１４Ｈ2Ｏ＋［Ｓｉ−Ｏ−Ｃ6Ｈ4
−Ｏ−Ｓｉ］２ＨＣｌ
【００２１】本発明により得られた膜は、低誘電率膜の
最も重要な以下の機能を示す。すなわち、酸化シリコン
の誘電率よりも誘電率が低く３．９に等しい、膜がＰＭ
Ｄ（前部金属誘電体）（pre Metal Dielectric）および
ＩＭＤ（内部金属誘電体）層として使用される場合、熱
安定性が４００℃を超える、「ギャップフィル」および
「ステップカバレージ」がよりよく、高度な技術（＜
０．１８μ）に適している、装置が施される他の工程の
間、化学的に慣性であり、実際には、膜に含まれる有機
部分により低誘電率が保証され、Ｓｉ−Ｏ結合および有
機部分により高い熱安定性であり、オルガノシランの特
性があり、さらに、有機部分は、膜の化学反応性を低減
する、機能を示す。
【００２２】したがって、本発明により得られる膜は、
良好な電気特性および化学／物理特性を示す。さらに、
同一の堆積用前駆体を用いることによって、また、ＣＶ
Ｄ技術（ＳＡＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＰＥＣ
ＶＤ）を変更することによって、例えば、化学／物理パ
ラメータ、密度、化学組成、誘電率、膜応力、温度抵抗
において異なる膜の異なる型を得ることが可能となる。
最終的に、本明細書において考案された前駆体類を用い
て堆積された膜を、ＰＭＤ（前部金属誘電体）およびＩ
ＭＤ（内部金属誘電体）として使用することが好まし
く、したがって、工業的スケールで容易に使用すること
ができる。
フロントページの続き (71)出願人 598122898 Ｖｉａ Ｃ． Ｏｌｉｖｅｔｔｉ， ２, 20041 Ａｇｒａｔｅ Ｂｒｉａｎｚａ, Ｉｔａｌｙ Ｆターム(参考） 4K030 AA06 AA09 BA48 CA04 CA12 LA15 5F033 RR23 SS03 SS12 SS13 SS15 XX24 5F058 BA20 BC02 BC04 BF02 BF27 BJ02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 前駆体化合物の使用を提供するＣＶＤ
    （化学気相成長法）技術により、半導体材料の基板表面
    上に低誘電率を有する誘電体膜を堆積する方法であっ
    て、該前駆体化合物は酸素で処理されたオルガノシラン
    であり、前記オルガノシランは、少なくともシリコン−
    酸素−任意選択的に置換されたベンゼン環の結合を含む
    ことを特徴とする堆積方法。
  2. 【請求項２】 前記ベンゼン環は、少なくともＣ1-4ア
    ルキル、ハロゲン、ＣＦ3、Ｈ、次に(in turn)置換され
    た芳香族環を含む群において選択された置換基を持つこ
    とを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記前駆体化合物は、以下の式を有する
    ことを特徴とする請求項１に記載の方法： 【化１】 （式中、ＲおよびＲ1は独立に、Ｈ、ハロゲン、Ｃ1-4ア
    ルキル、ＣＦ3、Ｃ1-4アルコキシド、ＮＯ2、芳香族環
    であり、Ｒ2およびＲ3は、独立にＣ1-4アルキルであ
    り、Ｘは、ハロゲン、特にＣｌまたはＢｒである）。
  4. 【請求項４】 ＲおよびＲ1はＨであり、Ｒ2およびＲ3
    はＣＨ3であり、ＸはＣｌであることを特徴とする請求
    項３に記載の方法。
  5. 【請求項５】 モノマー前駆体化合物類の使用を提供す
    るＣＶＤ（化学気相成長法）技術により、半導体材料の
    基板表面上に堆積された低誘電率膜であって、該膜は次
    のモノマー部分を含むポリマー構造を有することを特徴
    とする低誘電率膜： 【化２】 （式中、Ａｒは任意選択的に置換されたベンゼン環であ
    り、Ｒ2およびＲ3は、独立にＣ1-4アルキル、Ｏ−Ａｒ
    結合の代わりの（任意選択的に置換された）芳香族環で
    ある）。
  6. 【請求項６】 前記ベンゼン環は、置換されないか、ま
    たはハロゲン、Ｃ1- 4アルキル、ＣＦ3、Ｃ1-4アルコキ
    シ、ＮＯ2、Ｈ、任意選択的に置換された芳香族環を含
    む群より選択される少なくとも１つの置換基によって置
    換されることを特徴とする請求項５に記載の低誘電率
    膜。
  7. 【請求項７】 Ｒ2およびＲ3はＣＨ3であることを特徴
    とする請求項６に記載の低誘電率膜。
  8. 【請求項８】 前記ベンゼン環は、置換されていないこ
    とを特徴とする請求項７に記載の低誘電率膜。
JP2001125728A 2000-04-28 2001-04-24 低誘電率を有する誘電体膜の堆積方法 Withdrawn JP2002009070A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00830319.0 2000-04-28
EP00830319A EP1149933A1 (en) 2000-04-28 2000-04-28 Deposition method of dielectric films having a low dielectric constant

Publications (1)

Publication Number Publication Date
JP2002009070A true JP2002009070A (ja) 2002-01-11

Family

ID=8175307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001125728A Withdrawn JP2002009070A (ja) 2000-04-28 2001-04-24 低誘電率を有する誘電体膜の堆積方法

Country Status (3)

Country Link
US (2) US6551949B2 (ja)
EP (1) EP1149933A1 (ja)
JP (1) JP2002009070A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US8058093B2 (en) * 2005-08-26 2011-11-15 Global Photonic Energy Corp. Method of forming an encapsulating electrode
US7638441B2 (en) * 2007-09-11 2009-12-29 Asm Japan K.K. Method of forming a carbon polymer film using plasma CVD
KR100962044B1 (ko) * 2007-12-06 2010-06-08 성균관대학교산학협력단 저유전 플라즈마 중합체 박막 및 그 제조 방법
KR100930674B1 (ko) 2008-08-13 2009-12-09 제일모직주식회사 반도체 도포 및 미세 갭 필용 화합물, 이를 포함하는 조성물 및 이를 이용한 반도체 케페시터 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222902A (en) * 1975-03-07 1980-09-16 Minnesota Mining And Manufacturing Company Semiconductive and sensitized photoconductive compositions
US5466850A (en) * 1995-04-07 1995-11-14 Pcr, Inc. Process for the preparation of fluorosilanes
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles

Also Published As

Publication number Publication date
US20030171004A1 (en) 2003-09-11
US6656855B2 (en) 2003-12-02
EP1149933A1 (en) 2001-10-31
US6551949B2 (en) 2003-04-22
US20020004139A1 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
US6764958B1 (en) Method of depositing dielectric films
US6500773B1 (en) Method of depositing organosilicate layers
US6589888B2 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
TWI261543B (en) Low dielectric materials and methods for making same
US6777171B2 (en) Fluorine-containing layers for damascene structures
KR100818953B1 (ko) 유기실리케이트층을 증착시키는 방법
JP2002256434A (ja) 低誘電率層間絶縁膜の形成方法
KR20080008278A (ko) 높은 ｎａ와 이머젼 리소그래피를 위한 그레이디드 반사방지 코팅
US6750141B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
JP2003512390A (ja) フルオロシルセスキオキサン膜の堆積
US6573196B1 (en) Method of depositing organosilicate layers
KR100323360B1 (ko) 감소된유전상수를갖는개선된실리카절연필름및그의제조방법
JPH098031A (ja) 化学的気相成長法による絶縁膜の製造方法
JP2002164337A (ja) フルオロ有機珪酸塩層
JP2002009070A (ja) 低誘電率を有する誘電体膜の堆積方法
TW202246548A (zh) 用於沉積具有高彈性模數的膜的新前驅物
TW202217050A (zh) 用於提昇介電膜的性質的添加物
CN113166937A (zh) 1-甲基-1-异丙氧基-硅杂环烷烃和由其制备的致密有机硅膜

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701