KR20010005299A - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 게이트전극 및 비트라인이 구비되는 제1층간절연막을 형성하고 상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 저장전극을 형성하는 동시에 후속 제1금속배선 콘택공정시 플레이트전극을 노출시키는 콘택영역에 독립된 식각장벽층을 형성한 다음, 전체표면상부에 플레이트전극을 형성하고 전체표면상부에 제2층간절연막을 형성한 다음, 상기 제2층간절연막을 통하여 상기 플레이트전극을 노출시키는 제1금속배선 콘택홀을 형성하고 상기 제1금속배선 콘택홀을 매립하는 제1금속배선을 형성하여 제1금속배선 콘택공정시 플레이트전극 콘택영역에 사용되는 식각장벽층을 비트라인 형성공정시 형성하지 않아도 되어 비트라인 형성공정시 공정마진 향상 및 고집적화를 가능하게 함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 제조방법{Fabricating method for semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 주변회로부에 금속배선 콘택홀 식각공정시 폴리4 인 플레이트전극과 반도체기판의 높은 단차로 인하여 상기 플레이트전극의 콘택영역을 완전히 식각할때 식각장벽층을 폴리3로 형성함으로써 공정마진을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

일반적으로 반도체소자의 형성공정중 제1금속배선 콘택공정은 반도체기판, 폴리1인 게이트전극, 폴리2인 비트라인 그리고 폴리4인 플레이트전극에 접속되도록 형성된다.

이때, 반도체소자가 고집적화될수록 반도체기판과 폴리4인 플레이트전극 사이의 단차 차이가 크게 나서 반도체기판까지 제1금속배선콘택을 형성하기 위한 식각조건에 의하여 폴리4 상부의 제1금속배선 콘택 자리는 과도식각되어 폴리4가 뚫리는 현상이 발생한다.

이러한 현상을 보상하기 위하여 폴리2인 비트라인 형성공정시 상기 폴리4 인 플레이트전극의 콘택영역 하측에 독립된 식각장벽층을 폴리2 로 형성하였다.

도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 평면도로서, 폴리2 인 비트라인 및 식각장벽층과 폴리4 인 플레이트전극 그리고 콘택부분을 도시한 것이다.

이때, ⓐ 부분은, 제1금속배선 콘택홀(60)이 구비되는 폴리2 로 형성된 장벽금속층(53)으로 인하여 폴리2 인 비트라인(51)이 굴곡을 가지고 형성된 부분을 도시한다.

상기 ⓐ 부분으로 인하여 비트라인 형성공정시 공정마진이 감소되고 소자의 설계를 어렵게 하여 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

여기서, "55" 는 플레이트전극으로서 제1금속배선 콘택홀(60)을 통하여 상기 장벽금속층(53)에 접속됨으로써 제1금속배선(도시안됨), 플레이트전극(55) 및 폴리2 인 장벽금속층(53)이 접속된 것을 도시한다. (도 1)

상기한 바와같이 종래기술에 따른 반도체소자의 제조방법은, 폴리2 로 제1금속배선 콘택 식각공정의 장벽금속층을 형성하여 폴리2 인 비트라인의 설계 및 공정마진 확보를 어렵게 하여 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 주변회로부의 반도체기판, 게이트전극인 워드라인과 플레이트전극에 제1금속배선을 콘택시키는 공정시 플레이트전극의 식각장벽층을 폴리3 인 저장전극용 도전체 형성공정시 패터닝하여 형성함으로써 폴리2인 비트라인 설계 및 공정마진 향상을 용이하게 하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도.

도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도.

〈 도면의 주요부분에 대한 부호의 설명 〉

11 : 반도체기판 13 : 게이트전극, 제1도전체, 폴리1

15 : 불순물 접합영역 17 : 제1층간절연막

19 : 저장전극 콘택홀, 폴리3 콘택홀 21 : 절연막 스페이서

23 : 제2도전체, 폴리3 25 : 희생절연막

27 : 제3도전체, 폴리3 27a : 제3도전체 스페이서

27b : 식각장벽층 29 : 감광막패턴

31 : 유전체막 33 : 플레이트전극, 제4도전체. 폴리4

35 : 제2층간절연막 37: 금속배선 콘택홀

39 : 장벽금속층 41 : 금속배선

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,

반도체기판 상부에 게이트전극 및 비트라인이 구비되는 제1층간절연막을 형성하는 공정과,

상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 저장전극을 형성하는 동시에 후속 제1금속배선 콘택공정시 플레이트전극을 노출시키는 콘택영역에 독립된 식각장벽층을 형성하는 공정과,

전체표면상부에 플레이트전극을 형성하는 공정과,

전체표면상부에 제2층간절연막을 형성하는 공정과,

상기 제2층간절연막을 통하여 상기 플레이트전극을 노출시키는 제1금속배선 콘택홀을 형성하는 공정과,

상기 제1금속배선 콘택홀을 매립하는 제1금속배선을 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도이다.

먼저, 반도체기판(도시안됨)의 활성영역을 정의하는 소자분리막(11)을 형성하고 상기 활성영역에 제1도전체(13)로 게이트전극을 형성한다.

그리고, 상기 게이트전극 및 소자분리막(11)을 마스크로하여 상기 반도체기판의 활성영역에 불순물 접합영역(15)을 형성한다.

그리고, 전체표면상부를 평탄화시키는 제1층간절연막(17)을 형성한다. 이때, 상기 제1층간절연막(17)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질을 이용하여 실시한다.

여기서, 상기 제1층간절연막(17)은 상기 반도체기판에 접속되는 비트라인(도시안됨)을 형성하되, 상기 도 1 의 종래기술에서와 같이 식각장벽층(53)을 형성하지 않아 굴곡을 갖지 않도록 형성한 것이다.

그 다음, 상기 반도체기판의 불순물 접합영역(15)을 노출시키는 저장전극 콘택홀(19)을 형성한다.

그리고, 상기 콘택홀(19) 측벽에 절연막 스페이서(21)를 형성한다.

그리고, 상기 콘택홀(19)을 통하여 상기 불순물 접합영역(15)에 접속되는 제2도전체(23)를 일정두께 형성한다.

그리고, 상기 제1도전체(23) 상부에 희생절연막(25)을 일정두께 형성한다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 희생절연막(25)과 제2도전체(23)를 식각한다. (도 2a)

그리고, 전체표면상부에 제3도전체(27)을 일정두께 형성한다.

그리고, 전체표면상부에 감광막(29)을 도포하고 패터닝하여 후속공정으로 형성될 플레이트전극의 제1금속배선 콘택영역을 도포하며 주변회로부에서 단차가 높은 부분을 도포하는 감광막(29)패턴을 형성한다. (도 2b, 도 2c)

그 다음, 상기 감광막(29)패턴을 마스크로하여 상기 제3도전체(27)를 이방성식각하여 상기 희생절연막(25) 측벽에 제3도전체(27)로 스페이서(27a)를 형성하는 동시에 제1금속배선 콘택공정으로 콘택되는 플레이트전극 영역에 식각장벽층(27b)을 형성하며 주변회로부에서 높은 단차를 갖는 부분의 제3도전체(21)를 남켜 파티클으 유발을 방지한다. (도 2d)

그리고, 상기 감광막(29)패턴을 제거하고 전체표면상부에 유전체막(31)과 플레이트전극용 제4도전체(33)를 형성한다. (도 2e)

그 다음, 상기 제4도전체(33)을 셀 마스크(도시안됨)를 이용한 사진식각공정으로 식각하여 셀영역(100)에만 제4도전체(33)가 구비되는 플레이트전극을 형성한다. (도 2f)

그리고, 전체표면상부를 평탄화시키는 제2층간절연막(35)을 형성한다.

이때, 상기 제2층간절연막(35)은 상기 유동성이 우수한 절연물질로 형성한다.

그 다음, 상기 제2층간절연막(35)을 통하여 상기 상기 식각장벽층(27b) 상측의 플레이트전극(33)을 노출시키는 제1금속배선 콘택홀(37)을 형성한다.

그리고, 상기 플레이트전극(33)을 노출시키는 제1금속배선 콘택홀(37)을 포함한 전체표면상부에 장벽금속층(39)을 전체표면상부에 형성한다.

그리고, 상기 제1금속배선 콘택홀(37)을 매립하는 제1금속배선(41)을 형성한다.

이때, 상기 제1금속배선(41)은 상기 제1금속배선 콘택홀(37)을 매립하는 콘택플러그를 형성하고 이에 접속되는 금속배선을 형성하는 방법을 형성할 수도 있다.(도 2h)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 제1금속배선 콘택공정시 플레이트전극의 식각장벽층으로 비트라인 폴리2 레벨의 도전층을 사용하는 대신 저장전극을 형성하는 폴리3 레벨의 도전층을 사용하여 비트라인 형성공정의 마진을 향상시키는 동시에 비트라인의 설계를 용이하게 함으로써 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (2)

1. 반도체기판 상부에 게이트전극 및 비트라인이 구비되는 제1층간절연막을 형성하는 공정과,

   상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 저장전극을 형성하는 동시에 후속 제1금속배선 콘택공정시 플레이트전극을 노출시키는 콘택영역에 독립된 식각장벽층을 형성하는 공정과,

   전체표면상부에 플레이트전극을 형성하는 공정과,

   전체표면상부에 제2층간절연막을 형성하는 공정과,

   상기 제2층간절연막을 통하여 상기 플레이트전극을 노출시키는 제1금속배선 콘택홀을 형성하는 공정과,

   상기 제1금속배선 콘택홀을 매립하는 제1금속배선을 형성하는 공정을 포함하는 반도체소자의 제조방법.
2. 제 1 항에 있어서,

   상기 저장전극은 실린더형 저장전극인 것을 특징으로하는 반도체소자의 제조방법.