KR20010002667A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20010002667A KR20010002667A KR1019990022578A KR19990022578A KR20010002667A KR 20010002667 A KR20010002667 A KR 20010002667A KR 1019990022578 A KR1019990022578 A KR 1019990022578A KR 19990022578 A KR19990022578 A KR 19990022578A KR 20010002667 A KR20010002667 A KR 20010002667A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor substrate
- high melting
- gapping
- melting point
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000002844 melting Methods 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052718 tin Inorganic materials 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 85
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 38
- 229910017052 cobalt Inorganic materials 0.000 description 37
- 239000010941 cobalt Substances 0.000 description 37
- 239000010936 titanium Substances 0.000 description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- 238000009826 distribution Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910019044 CoSix Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 갭핑 물질로 사용되는 질화 티타늄막위에 실리콘(Si) 또는 게르마늄(Ge) 등의 원자를 주입하여 티타늄 원자를 코발트막내로 녹온(knock-on)되게 함으로써 고온에서 안정한 특성을 갖는 박막을 형성하도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 고융점 금속막을 형성하는 단계와, 상기 고융점 금속막상에 갭핑막을 형성하는 단계와, 상기 갭핑막위에 4족 원자를 이온주입하여 상기 갭핑막의 원자를 고융점 금속막내로 침투시키는 단계와, 상기 반도체 기판과 고융점 금속막의 계면에 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 고온에서 안정한 특성을 갖는 박막을 형성하는데 적당한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 소자의 크기가 0.25 마이크론에서 0.18 및 0.13 마이크론 급으로 미세화됨에 따라 미세 게이트의 면저항이 증가하는 문제가 발생된다. 이 문제를 개선하기 위하여 현재 티타늄-실리사이드(Ti-silicide)보다 미세패턴에서 저저항값을 보이는 코발트-실리사이드(Co-silicide)가 널리 사용되고 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 필드영역과 활성영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(12)을 형성하고, 상기 반도체 기판(11)의 전면에 게이트 절연막(13) 및 게이트 전극용 폴리 실리콘막(도면에는 도시되지 않음)을 차례로 형성한다.
이어, 사진석판술 및 식각공정으로 상기 폴리 실리콘막 및 게이트 절연막(13)을 선택적으로 제거하여 게이트 전극(14)을 형성한다.
그리고 상기 게이트 전극(14)을 마스크로 이용하여 반도체 기판(11)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain) 영역(15)을 형성한다.
도 1b에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 절연막을 형성한 후, 상기 절연막의 전면에 에치백 공정을 실시하여 상기 게이트 전극(14)의 양측면에 절연막 측벽(16)을 형성한다.
이어, 상기 게이트 전극(14) 및 절연막 측벽(16)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 소오스/드레인용 고농도 불순물 이온(As+또는 P+)을 주입하여 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 상기 LDD 영역(15)과 연결되는 소오스/드레인 불순물영역(17)을 형성한다.
도 1c에 도시한 바와 같이, 상기 반도체 기판(11)의 전면에 코발트(Co)막(18)과 질화 티타늄(TiN)막(19)을 차례로 형성한다.
도 1d에 도시한 바와 같이, 상기 반도체 기판(11)에 약 500℃의 온도에서 열처리 공정을 실시하여 상기 코발트막(18)과 게이트 전극(14) 및 반도체 기판(11)을 반응시키어 코발트 실리사이드막(20)을 형성한다.
여기서 상기 질화 티타늄막(19)은 열처리하여 Co와 Si을 반응시킬 때 산소의 영향을 막아주기 위한 블록킹(Blocking) 용도로 사용하고, 보통 코발트막(18) 형성한 후 진공 브레이크(vacuum break)없이 동일한 곳(in-situ)에서 형성한다.
이어, 상기 반도체 기판(11)과 게이트 전극(14)과 반응하지 않는 질화 티타늄막(19)과 코발트막(18)을 H2SO4: H2O2또는 NH4OH : H2O2: H2O 혼합용액과 HCl : H2O2: H2O 혼합용액을 사용하여 습식식각으로 제거한다.
그리고 상기 반도체 기판(11)의 전면에 약 700~800℃의 온도에서 열처리공정을 실시하여 상기 코발트 실리사이드막(20)의 저항을 낮춘다.
한편, 상기 코발트 실리사이드막(20)을 형성할 때 낮은 온도에서 열처리한 후 다시 고온에서 열처리를 실시하는 이유는 고온에서 열처리를 실시할 때 코발트 실리사이드막(20)이 절연막 측벽(16)에도 형성되기 때문에 저온에서 1차 열처리한 후 고온에서 2차 열처리를 하여 낮은 저항을 갖는 코발트 실리사이드막(20)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 열처리하여 코발트 실리사이드막을 형성할 때 기판의 소모가 많고 부분적인 과다형성에 따라 집적도를 높이기 위한 소자의 스켈링 다운(scaling down)시 필연적인 쉐도우 정션(shallow junction)에서 접합 누설전류가 과다하게 흐른다.
둘째, 질화 티타늄막은 단순히 산소의 영향을 막아주는 기능으로만 작용하여 코발트에 의한 기판의 소모를 방지할 수 없다.
셋째, 코발트막은 작은 그레인 사이즈(grain size)의 폴리 실리콘막위에 형성하면 코발트 실리사이드막 반응이 진행되면서 코발트 원자의 이동이 그레인 바운드리(grain boundary)를 따라 깊은 곳에서 형성도기 때문에 박막이 불안정하고 열안정성이 취약하다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 갭핑 물질로 사용되는 질화 티타늄막위에 실리콘(Si) 또는 게르마늄(Ge) 등의 원자를 주입하여 티타늄 원자를 코발트막내로 녹온(knock-on)되게 함으로써 고온에서 안정한 특성을 갖는 박막을 형성하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도 3은 본 발명에서 에너지 변화에 따른 Ti와 Co의 분포를 SIMS로 측정한 프로파일
도 4는 본 발명에서 도즈(dose)의 변화에 따른 Ti와 Co의 분포를 SIMS로 측정한 프로파일
도 5는 도 3에서 CoSix 막내에 분포하고 있는 Ti원자의 SIMS 프로파일 변화를 나타낸 프로파일
도 6은 본 발명에서 코발트 실리사이드막의 후속 열처리 조건에 따른 전기 면저항을 측정한 결과를 나타낸 프로파일
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드 산화막
33 : 게이트 절연막 34 : 게이트 전극
35 : LDD 영역 36 : 절연막 측벽
37 : 소오스/드레인 불순물영역 38 : 코발트막
39 : 질화 티타늄막 40 : 코발트 실리사이드막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 고융점 금속막을 형성하는 단계와, 상기 고융점 금속막상에 갭핑막을 형성하는 단계와, 상기 갭핑막위에 4족 원자를 이온주입하여 상기 갭핑막의 원자를 고융점 금속막내로 침투시키는 단계와, 상기 반도체 기판과 고융점 금속막의 계면에 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 필드영역과 활성영역으로 정의된 반도체 기판(31)의 필드영역에 필드 산화막(32)을 형성하고, 상기 반도체 기판(31)의 전면에 게이트 절연막(33) 및 게이트 전극용 폴리 실리콘막(도면에는 도시되지 않음)을 차례로 형성한다.
이어, 사진석판술 및 식각공정으로 상기 폴리 실리콘막 및 게이트 절연막(33)을 선택적으로 제거하여 게이트 전극(34)을 형성한다.
그리고 상기 게이트 전극(34)을 마스크로 이용하여 반도체 기판(31)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD(Lightly Doped Drain) 영역(35)을 형성한다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(34)을 포함한 반도체 기판(31)의 전면에 절연막(예를 들면, CVD 산화막 또는 질화막)을 형성한 후, 상기 절연막의 전면에 에치백(Etch Back) 공정을 실시하여 상기 게이트 전극(34)의 양측면에 절연막 측벽(36)을 형성한다.
이어, 상기 게이트 전극(34) 및 절연막 측벽(36)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 소오스/드레인용 고농도 불순물 이온(As+또는 P+)을 주입하여 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 상기 LDD 영역(35)과 연결되는 소오스/드레인 불순물영역(37)을 형성한다.
도 2c에 도시한 바와 같이, 상기 반도체 기판(31)의 전면에 코발트(Co)막(38)과 질화 티타늄(TiN)막(39)을 차례로 형성한다.
여기서 상기 코발트막(38)은 20 ~ 500Å 두께로 형성하고, 상기 질화 티타늄막(39)은 20 ~ 500Å 두께로 형성한다.
이어, 상기 질화 티타늄막(39)위에 실리콘(Si) 또는 게르마늄(Ge)과 같은 4족 원자를 이용하여 약 1keV ~ 300keV, 1E13 ~ 1E16/㎠의 조건으로 이온주입 공정을 실시한다.
한편, 상기 코발트막(38)대신에 Ti, W, Ta, Mo, Cr, Ni, Zr, Hf, Pd, Pt 등을 사용할 수 있고, 상기 질화 티타늄막(39)대신에 Ti, W, Ta, Mo, Cr, Ni, Zr, Hf, Pd, Pt 등을 사용할 수 있고, Si 또는 Ge 대신에 Ar, As, P, Sb, N 등을 사용할 수 있다.
이때 상기 실리콘(Si) 또는 게르마늄(Ge)의 이온주입에 따른 갭핑(gapping)막(39)의 티타늄 원자(Ti atom)가 녹온(knock-on)되어 코발트막(38)내로 침투한다.
도 2d에 도시한 바와 같이, 상기 반도체 기판(31)에 약 500℃의 온도에서 열처리 공정을 실시하여 상기 코발트막(38)과 게이트 전극(34) 및 반도체 기판(31)을 반응시켜 코발트 실리사이드막(40)을 형성한다.
여기서 상기 질화 티타늄막(39)은 열처리하여 코발트(Co)와 실리콘(Si) 원자가 반응할 때 산소의 영향을 막아주기 위한 블록킹(Blocking) 용도로 사용되고, 보통 코발트막(38)을 형성한 후 진공 브레이크(vacuum break)없이 동일한 곳(in-situ)에서 형성한다.
이어, 상기 반도체 기판(31)과 게이트 전극(34)과 반응하지 않는 질화 티타늄막(39)과 코발트막(38)을 H2SO4: H2O2또는 NH4OH : H2O2: H2O 혼액과 HCl : H2O2: H2O 혼액을 사용하여 습식식각으로 제거한다.
그리고 상기 반도체 기판(31)의 전면에 약 700~800℃의 온도에서 열처리공정을 실시하여 상기 코발트 실리사이드막(40)의 저항을 낮춘다.
한편, 상기 코발트 실리사이드막(40)을 형성할 때 약 500℃의 온도에서 열처리하여 코발트막(38)과 반도체 기판(31) 및 게이트 전극(34)과 반응시킨 후 약 700~800℃의 온도에서 열처리하여 코발트 실리사이드막(40)을 형성하는 이유는 다음과 같다.
즉, 상기 코발트 실리사이드막(40)을 형성하기 위하여 고온에서 열처리 공정을 실시하면 코발트 실리사이드막(40)이 원하지 않는 부분인 절연막 측벽(36)에도 형성되기 때문에 저온에서 1차 열처리한 후 고온에서 2차 열처리를 실시하여 낮은 저항을 갖는 코발트 실리사이드막(40)을 형성한다.
도 3은 본 발명에서 TiN과 Co층을 각각 25, 12㎚ 증착한 후 이온주입 양을 1E15/㎠로 고정시키고 에너지 변화에 따른 Ti와 Co의 분포를 SIMS로 측정한 프로파일이다.
즉, 도 3에서와 같이, 이온주입 에너지가 30keV에서 100keV로 증가함에 따라 Ti의 분포가 Co막과 기판으로 더욱 깊이 분포하는 것을 알 수 있는데, 이는 실리콘(Si) 또는 게르마늄(Ge) 등의 4족 원자가 이온주입 되면서 TiN 갭핑막으로부터 Ti원자를 끌고 들어가는 녹온 효과에 기인된 것이다.
도 4는 본 발명에서 TiN과 Co막을 각각 25, 12㎚ 증착한 후 Si 이온주입 에너지를 30keV로 고정시키고 도즈(dose)의 변화에 따른 Ti와 Co의 분포를 SIMS로 측정한 프로파일이다.
즉, 도 4에서와 같이, 도즈가 증가하면 Ti의 분포가 깊이 분포하는 것을 알 수 있고, 이를 통하여 역시 도즈를 증가시킬 경우에도 Ti 녹온 효과가 증가하는 것을 알 수 있다.
도 5는 도 3에서 분석한 셈플들을 1차 열처리하여 실리사이드 반응을 시키고, H2SO4: H2O2또는 NH4OH : H2O2: H2O 혼액과 HCl : H2O2: H2O 혼액을 사용하여 TiN 갭핑층을 제거한 후의 Si 이온주입을 하지 않은 경우와 Si 이온주입의 에너지에 따른 CoSix 막내에 분포하고 있는 Ti원자의 SIMS 프로파일 변화를 나타낸 프로파일이다.
즉, 도 5에서와 같이, 코발트 실리사이드막내에 분포하고 있는 Ti원자의 양이 Si이온주입을 실시한 경우 약 2배 이상 증가하였고, 이러한 경향은 에너지가 증가할수록 더욱 뚜렷해진다.
도 6은 본 발명에서 Si 이온주입을 하지 않은 경우와 30keV, 1E15㎠ 조건으로 Si 이온주입을 실시한 경우의 코발트 실리사이드막의 후속 열처리 조건에 따른 전기 면저항을 측정한 결과를 나타낸 프로파일이다.
즉, 도 6에서와 같이, 초기 열처리전에 비하여 열처리 온도가 증가함에 따라 전기 저항이 증가하는 열화 현상이 Si 이온주입을 실시한 경우 감소하는 안정된 열안정성 특성을 나타냄을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 갭핑 물질로 사용되는 TiN막위에 Si 혹은 Ge을 이온주입하여 Ti원자를 Co막내로 녹온시켜 열안정을 향상시킬 수 있는 효과가 있다.
즉, 금속 박막의 열처리후 열화 현상은 열처리에 따른 금속 박막의 입자성장에 따른 응집작용(agglomeration)에 기인한 것으로 알려져 있다.
따라서 박막내로 녹온된 Ti원자들이 그레인 바운드리에 채워져 입계성장을 방해함으로써 높은 온도에서도 응집작용이 잘 일어나지 않게 하는 효과를 얻을 수 있다.
특히, 폴리 실리콘막위에서의 코발트 실리사이드막 형성시 코발트 실리사이드막내로 Ti 녹온에 의한 열화 방지가 더욱 효과적으로 나타난다.
Claims (7)
- 반도체 기판상에 고융점 금속막을 형성하는 단계;상기 고융점 금속막상에 갭핑막을 형성하는 단계;상기 갭핑막위에 4족 원자를 이온주입하여 상기 갭핑막의 원자를 고융점 금속막내로 침투시키는 단계;상기 반도체 기판과 고융점 금속막의 계면에 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 고융점 금속막은 Co, Ti, W, Ta, Mo, Cr, Ni, Zr, Hf, Pd, Pt 등중에서 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 갭핑막은 TiN, Ti, W, Ta, Mo, Cr, Ni, Zr, Hf, Pd, Pt 등중에서 어느 하나를 사용하여 이온주입시 고융점 금속막내로 녹온시키는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 4족 원자는 Si, Ge, Ar, As, P, Sb, N 등중에서 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 4족 원자의 이온주입은 약 1keV ~ 300keV, 1E13 ~ 1E16/㎠의 조건으로 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물영역을 형성하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 고융점 금속막과 갭핑막을 차례로 형성하는 단계;상기 갭핑막위에 4족 원자를 이온주입하여 상기 갭핑막의 원자를 고융점 금속막내로 침투시키는 단계;상기 반도체 기판에 1차 열처리 공정을 실시하여 상기 고융점 금속막과 상기 게이트 전극 및 반도체 기판을 각각 반응시키어 금속 실리사이드막을 형성하는 단계;상기 게이트 전극 및 반도체 기판과 반응하지 않는 갭핑막 및 고융점 금속막을 선택적으로 제거하는 단계;상기 반도체 기판에 2차 열처리 공정을 실시하여 금속 실리사이드막의 저항을 낮추는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서, 상기 1차 열처리 공정은 2차 열처리 공정보다 낮은 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022578A KR100396692B1 (ko) | 1999-06-16 | 1999-06-16 | 반도체 소자의 제조방법 |
| US09/524,394 US6251780B1 (en) | 1999-06-16 | 2000-03-13 | Method for fabricating thin film at high temperature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022578A KR100396692B1 (ko) | 1999-06-16 | 1999-06-16 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002667A true KR20010002667A (ko) | 2001-01-15 |
| KR100396692B1 KR100396692B1 (ko) | 2003-09-02 |
Family
ID=19592854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0022578A KR100396692B1 (ko) | 1999-06-16 | 1999-06-16 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6251780B1 (ko) |
| KR (1) | KR100396692B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030056215A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | Ｍｏｓ 소자의 샐리사이드층 형성 방법 |
| KR100699595B1 (ko) * | 2005-10-28 | 2007-03-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 실리사이드 제조방법 |
| KR100714481B1 (ko) * | 2005-07-15 | 2007-05-04 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| JP3626115B2 (ja) * | 2001-06-14 | 2005-03-02 | 沖電気工業株式会社 | チタン化合物を含有するｃｖｄチタン膜の形成方法 |
| US6743721B2 (en) * | 2002-06-10 | 2004-06-01 | United Microelectronics Corp. | Method and system for making cobalt silicide |
| AU2003247513A1 (en) * | 2002-06-10 | 2003-12-22 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| JP4275395B2 (ja) * | 2002-12-11 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2004221204A (ja) * | 2003-01-10 | 2004-08-05 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20050130177A1 (en) * | 2003-12-12 | 2005-06-16 | 3M Innovative Properties Company | Variable valve apparatus and methods |
| KR100690910B1 (ko) * | 2005-06-13 | 2007-03-09 | 삼성전자주식회사 | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법 |
| CN100416778C (zh) * | 2005-07-20 | 2008-09-03 | 上海华虹Nec电子有限公司 | 超大规模集成电路难熔金属硅化物的形成方法 |
| JP2011155168A (ja) * | 2010-01-28 | 2011-08-11 | Sony Corp | 半導体素子及びその製造方法、並びに固体撮像装置 |
| TW202145344A (zh) * | 2020-04-08 | 2021-12-01 | 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 | 用於選擇性蝕刻氧化矽膜之設備及方法 |
| US11476124B2 (en) * | 2021-01-05 | 2022-10-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Etchant for etching a cobalt-containing member in a semiconductor structure and method of etching a cobalt-containing member in a semiconductor structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164242A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
1999
- 1999-06-16 KR KR10-1999-0022578A patent/KR100396692B1/ko not_active IP Right Cessation
-
2000
- 2000-03-13 US US09/524,394 patent/US6251780B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030056215A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | Ｍｏｓ 소자의 샐리사이드층 형성 방법 |
| KR100714481B1 (ko) * | 2005-07-15 | 2007-05-04 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR100699595B1 (ko) * | 2005-10-28 | 2007-03-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 실리사이드 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100396692B1 (ko) | 2003-09-02 |
| US6251780B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6500720B2 (en) | Method of manufacturing semiconductor device | |
| KR100396692B1 (ko) | 반도체 소자의 제조방법 | |
| US6344396B1 (en) | Removable spacer technology using ion implantation for forming asymmetric MOS transistors | |
| US20020060346A1 (en) | Method for making transistor structure having silicide source/drain extensions | |
| US6972222B2 (en) | Temporary self-aligned stop layer is applied on silicon sidewall | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| JP3524461B2 (ja) | Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス | |
| KR20030057889A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH09219520A (ja) | トランジスタ及びその製造方法 | |
| US6150248A (en) | Method for fabricating semiconductor device | |
| KR100685898B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040008631A (ko) | 반도체소자의 제조 방법 | |
| US6265252B1 (en) | Reducing the formation of electrical leakage pathways during manufacture of an electronic device | |
| KR100396691B1 (ko) | 반도체 소자의 살리사이드층 형성 방법 | |
| KR100617068B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07249763A (ja) | 半導体装置の製造方法 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100572209B1 (ko) | 반도체 소자의 실리사이드막 형성방법 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010065907A (ko) | 반도체 소자의 듀얼-폴리실리콘 게이트 형성방법 | |
| KR100956154B1 (ko) | 반도체 장치의 실리사이드 형성 방법 | |
| KR101016337B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| N231 | Notification of change of applicant | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020116 Effective date: 20030630 Free format text: TRIAL NUMBER: 2002101000216; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020116 Effective date: 20030630 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |