KR20000075619A - 직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기 - Google Patents

직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기 Download PDF

Info

Publication number
KR20000075619A
KR20000075619A KR1019997007682A KR19997007682A KR20000075619A KR 20000075619 A KR20000075619 A KR 20000075619A KR 1019997007682 A KR1019997007682 A KR 1019997007682A KR 19997007682 A KR19997007682 A KR 19997007682A KR 20000075619 A KR20000075619 A KR 20000075619A
Authority
KR
South Korea
Prior art keywords
signal
power
weighting coefficient
signal power
timings
Prior art date
Application number
KR1019997007682A
Other languages
English (en)
Other versions
KR100338554B1 (ko
Inventor
사토루후쿠모토
마모루사와하시
Original Assignee
다치카와 게이지
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다치카와 게이지, 가부시키가이샤 엔.티.티.도코모 filed Critical 다치카와 게이지
Publication of KR20000075619A publication Critical patent/KR20000075619A/ko
Application granted granted Critical
Publication of KR100338554B1 publication Critical patent/KR100338554B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type

Abstract

정합필터(13l)에 입력된 기저대역 확산변조신호는 확산부호　레플리카 생성부(132)의 출력에 의해 역확산되어, L개의 타이밍에 있어서의 역확산 신호로서 승산기(201)에서 가중 계수가 승산된다. 승산출력은 복조부(202)에서 복조된 후, 가산기(118)에서 레이크(RAKE)합성된다. 합성출력은 데이터판정부(203)에서 판정되고, 판정시의 오차신호가 오차신호 생성부(204)에서 생성된다. 가중계수 제어부(205)는, 상기 L개의 역확산 신호와 오차신호로부터, 판정오차를 최소로 하도록 가중계수를 결정함으로써, 잡음 간섭 신호의 영향을 감소시키면서, 다중경로 신호를 레이크 합성할 수 있다.

Description

직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기 {RAKE RECEIVER FOR DIRECT SPREADING CDMA TRANSMISSION}
DS-CDMA 전송방식은 정보데이터 변조신호를 확산율(=칩수/심벌) pg의 확산부호로 광대역 신호로 확산시켜 전송하는 방식이며, 각 사용자에게 서로 다른 확산부호를 할당함으로써 복수의 통신자가 동일한 주파수대를 사용하여 통신을 행하는 방식이다.
도16a 및 도16B에 종래의 DS-CDMA 전송방식에 있어서의 슬라이딩 상관기를 사용한 수신기의 구성을 도시한다. 도l6(a) 및 도l6(B)도 포함하한 이하의 블록도에 있어서, 복수L의 신호통로에 대응하여 각각 배치된 회로는 동일한 참조번호로 -l, -2,. . . , -L을 부여하여 나타내고 있으나, 이하의 설명에서는 동일한 참조번호만을 사용하기로 한다.
도l6a 및 도l6B에 도시한 구성에서는, 안테나(101)로 수신한 확산변조신호를 대역통과 필터(102)를 통해 저잡음 증폭기(103)에서 증폭한 후, 혼합기(104)와 발진기(105)와 대역통과 필터(BPF)(106)를 사용하여 중간주파수(IF주파수) 신호로 주파수 변환하여, 자동이득제어 증폭기(AGC증폭기)(107)에서 선형증폭한다. 그리고, 수신신호의 진폭포락선을 포락선 검파기(108)에 의해 검출하고, 이 진폭변동을 AGC증폭기(107)로 부궤환시킴으로써 페이딩으로 인한 진폭변동을 보상하고 있다. AGC증폭기(107)에 의해 선형증폭된 신호를 직교검파기(109)에 의해 기저대역신호로 직교검파한다. 그리고 이 기저대역 동상(I), 직교(Q) 성분을 A/D변환기(112,113)에 의해 디지털 값으로 변환한다. 레이크 합성하는 각각의 다중경로 신호의 지연시간에 동기된 확산부호 레플리카를 레플리카 생성부(115)에서 생성하여, 그 확산부호 레플리카를 사용하여, 슬라이딩 상관기(114)에서 디지털 값으로 변환된 확산변조신호에 대하여 역확산처리한다. 역확산된 신호에 대하여 채널추정부(116)및 승산기(117)에 의해 지연검파　혹은　동기검파를 행하여 데이터 복조를 행한다. 그리고, 복조출력을 가산기(118)에서 레이크 합성하여, 그 출력을 디인터리버(122)에 공급하여 오류를 랜덤화한 후,　그 출력을 비터비 복호기(123)에 공급하여 복호화한다. 그 복호출력을 데이터 판정부 내지 데이터 재생부(124)에 공급하여　하드한 판단(hard decision)을 행하여 수신데이터를 재생한다.
도16a 및 도l6B에 도시되어 있는 종래의 예에서는, 송신프레임에 있어서의 정보심벌 사이에 일정주기로 파일럿 심벌을 삽입하고, 이 파일럿 심벌을 사용하여 절대 동기검파 복조를 행하는 방식에 대해서 설명하고 있다. 육상이동통신에 있어서는 기지국과 이동국의 상대위치의 이동에 의해 페이딩으로 불리는 수신신호의 진폭 및 위상변동을 받는다. 동기검파 복조를 행함에 있어서, 채널추정부(116)에 있어, 수신기에서 이 페이딩에 기인하는 복소포락선, 즉 진폭　및 위상변동(혹은 채널이라 칭함)을 추정한다. 여기서, 송신정보심벌에 일정 주기로 삽입한 파일럿 심벌에서의 수신 페이딩 복소포락선을 구하고, 이 값을 이용하여 파일럿 심벌 사이의 정보심벌 위치에 있어서의 페이딩 복소포락선을 구할 수 있다. 승산기(117)에서는, 이 파일럿 심벌에서 사용한 값을 이용하여 각 정보심벌의 페이딩 복소포락선 변동(채널변동)을 보상한다. 이 채널변동 보상된 복수의 다중경로(multipath) 신호를 가산기(118)에 의해 동상합성(레이크 합성)함으로써, 간섭 신호 혹은 열잡음에 대하여 신호전력비를 향상시킬 수 있다.
레이크 합성하는 다중경로 신호의 선택은, 서치 핑거(search fingers)로 불리는 슬라이딩 상관기(114)에서 행한다. 서치 핑거에서는, 다중경로 서치 범위 내에서의 U개의 타이밍의 역확산신호의 평균 수신신호전력을 평균 수신신호 전력측정부(120)에서 측정하여, 평균적으로 수신신호전력이 큰 다중경로를 선택한다. 예를 들면, 1개의 슬라이딩 상관기(119)를 사용한 경우에는, 1심벌마다 하나의 타이밍 상관 값(역확산 값)을 얻을 수 있으며, 이 타이밍에 있어서의 역확산된 신호의 수신신호전력을 측정할 수 있다. 그리고, 확산부호의 타이밍을 1개씩 늦춰가면서 전U개의 타이밍에 대해서 전력측정을 행한다.
상기한 바와 같이 레이크 합성 경로의 선택에는(기지국과 이동국 사이의 거리변동 및 쉐도윙(shadowing)에　기인하는 변동을 받은 후의)　평균 신호전력이 큰 다중경로 신호를 선택할 필요가 있다. 한편, 육상 이동통신 환경 하에서는 레일리 페이딩(Rayleig fading)에 기인하는 순시 변동을 받는다. 따라서, 한 번의 수신신호전력의 측정으로는, 어떤 다중경로 신호에 대하여, 때때로 이 레일리 페이딩 변동으로 수신신호전력이 떨어져 있기 때문에 신호전력이 낮고, 레이크 합성 경로의 선택으로부터 누락되는 경우도 있다.
그래서, 수신전력의 순시 변동의 영향을 제거하기 위해서, 레일리 페이딩 변동을 평균화한 신호에 대하여 수신신호전력을 측정할 필요가 있다. 다중경로 서치 범위내의 U개의 타이밍에 있어서 역확산된 신호에 대해서 신호전력측정을 V회 반복하고, 그 평균신호전력에 의해 지연프로파일을 생성하며, 상위 W개의 레이크 합성 다중경로를 선택한다. l개의 슬라이딩 상관기를 사용한 경우에는, 이 l회의 지연프로파일의 생성에 U×V심벌 시간을 요하며, f개의 슬라이딩 상관기(서치 핑거)를 사용한 경우에는, 한 번의 평균적 지연프로파일을 생성하는 데에 (U×V)/f심벌 시간을 요한다. 지연프로파일의 생성시간마다 레이크 합성 핑거로 사용하는 확산부호 레플리카의 타이밍을 갱신한다. 이동국이 기지국에 대하여 고속으로 이동할 경우에는, 이 지연프로파일의 변동은 빨라지기 때문에, 이 슬라이딩 상관기를 사용하는 다중경로 서치에서는, 시간이 걸려 지연프로파일의 변동에 추종할수없게 되는 경우가 있다. 한편, 고속의 다중경로·서치를 행하기 위해서는, 다중경로 서치 범위 및 평균화 회수를 작게 하면 되지만, 서치 범위를 좁게 하면 레이크 합성의 시간 다이버시티 효과를 저감시키게 되고, 또한 신호전력의 평균화 회수를 저감하면 서치 핑거에 의한 레이크 합성 다중경로선택을 정확하게 행할 수 없게 된다.
도17a 및 도17B에, 관련기술로서(종래기술이 아님) 일본국 특허 공개개 평성10-l90522(평성10년(1998년) 7월 21일 공개) (특허 출원 평성 8-346025호(평성8년(1996년) 12월 25일 출원))에 있어서 본 출원인이 제안한 DS-CDMA 전송방식에 있어서의 정합필터를 사용한 수신기 구성의 예를 도시한다. 도17a 및 도17B에 도시된 구성에서는, 수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그 IF신호를 AGC증폭기(107)에 공급하고, 포락선검파기(108)에 의해 이 증폭기(107)를 제어하여 페이딩에 기인하는 진폭변동을 보상한다. 이어서, 그 증폭출력을 직교검파기(109)에 공급하여 직교검파한다. 직교검파기(109)의 출력 기저대역신호는 저역통과 필터(110, 111)를 거쳐 A/D변환기(112, 113)에서 디지털신호로 변환된다.
디지털 값으로 변환된 확산변조신호는, 확산부호 레플리카 생성부 (132)의 출력을 이용하여, 탭수 pg의 정합필터(131)에 의해 역확산되어, L개의 타이밍 신호로 분리된다. 여기서, s를 칩당 오버 샘플링 수로 하면 L=pg×s이다. L개의 타이밍으로부터 W개의 다중경로를 선택하여 지연검파혹은 동기검파를 행하여 데이터복조를 행한다.
이 예로서는, 송신프레임에 있어서 정보심벌 사이에 일정주기로 파일럿 심벌을 삽입하고, 이 파일럿 심벌을 이용하여 절대동기검파 복조를 행하는 방식을 사용하고 있다. L개의 타이밍에 있어서 각각의 역확산된 신호를 채널추정부(116)에 공급하고, 파일럿 심벌을 이용하여 채널을 추정하며, 이 추정치를 승산기(117)에 공급하여 정합필터(131)의 출력과 승산을 행하여 각 정보심벌의 채널변동을 보상한다. 한편, L개의 타이밍에 있어서의 각각의 평균 수신신호전력이, 평균 신호전력 측정부(134)에서 측정되어 평균 지연프로파일이 생성된다. 얻어진 프로파일의 최대 신호전력이 경로선택 타이밍 검출부(135)에서 검출되고, 그 최대신호전력과 문턱 값 결정이득을 사용하여 레이크 합성경로를 선택하기 위한 문턱 값을 결정한다. 합성경로 선택부(133)는, 이 문턱 값보다 높은 신호전력의 상위 W개의 레이크 합성 다중경로를 선택한다. 여기서, 수신전력이 큰 타이밍부터 다중경로를 선택하지만, 오버 샘플링에 의해 검출된 동일한 다중경로는 제외하고 다음의 다중경로를 선택한다. 선택된 신호가 레이크 합성부로서의 가산기(118)에 의해 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 다시 비터비 복호기(123)에 의해 복호화된다.
정합필터를 사용한 구성에서는, 1심벌주기마다 L개의 타이밍에대하여 역확산된 신호가 출력된다. 그렇기 때문에, 도l6a 및 도16의 구성과 같은 슬라이딩 상관기(119)를 이용한 서치 핑거에 의한 전력측정은 불필요하다. 또한, 레이크 합성을 위한 다중경로의 갱신을 고속으로 행할 수 있다.
그런데, 상기한 바와 같이 이동국이 기지국에 대하여 이동하면 지연프로파일의 형상이 변동하고, 다중경로의 수도 변화한다. 그러나, 도l7a 및 도17B에서는 수신신호전력이 큰 상위 W개의 다중경로를 합성하도록 구성하고 있기 때문에, 다중경로수가 W보다 많은 경우에 그 모두를 합성하여 간섭성분이나 열잡음에 대한 신호전력비를 향상시킬 수 없다. 더욱이, 다중경로수가 W보다 적은 경우에는, 신호전력이 낮은 다중경로 신호 및 잡음 성분이나 상호 간섭성분만의 신호나 수신전력이 매우 작은 다중경로를 합성함으로써 특성이 열화한다.
도18a 및 도l8B와 관련한 기술로서(종래기술이 아님) 일본국 특허출원 평성9-l44l67호(평성 9년(1997년) 6월 2일 출원)에 있어서 본 출원인이 제안하고, 또한 "Matched Filter-Based RAKE Combiner for Wideband DS-CDMA Mobile Radio"(IEICE TRANS. COMMUN., VOL. E 81-B. NO.7 JULY1998)에서 발표한 DS-CDMA 전송방식에 있어서의 정합필터를 사용한 수신기 구성의 다른 예를 도시한다. 도18a 및 도18B에 도시된 구성에서는, 수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, 회로(104, 105 및 106)에 의해 IF주파수로 주파수 변환된다. 그 IF신호를 AGC 증폭기(107)에 공급하고, 포락선 검파기(108)에 의해 상기 증폭기(107)를 제어하여 페이딩에 기인하는 진폭변동을 보상한다. 이어서, 그 증폭출력을 직교검파기(109)에 공급하여 직교검파한다. 직교검파기(109)의 출력 기저대역 신호는 저역통과 필터(110, 111)를 거쳐 A/D변환기(112, 113)에서 디지털신호로 변환된다.
디지털 값으로 변환된 신호는 탭 수 pg의 정합필터(131)에 의해 역확산된다. s를 칩당 오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 대한 역확산신호가 출력된다. L개의 타이밍으로부터 W개의 다중경로를 선택하여 지연검파 혹은 동기검파를 행하여 데이터복조를 행한다.
이 예에서는, 도19와 같이 송신프레임에 있어서 Ns개의 정보심벌마다 Np개의 파일럿 심벌을 삽입하고, 이 파일럿 심벌을 사용하여 절대 동기검파복조를 행하는 방식을 사용하고 있다. L개의 타이밍에 있어서 각각의 역확산된 신호를 채널추정부(116)에 공급하고, 파일럿 심벌을 이용하여 채널을 추정하며, 이 추정치를 승산기(117)에 공급하여 정합필터(131)의 출력과 승산을 행하여 각 정보심벌의 채널변동을 보상한다. 평균 신호전력 측정부(134)에서 L개의 타이밍의 각각에 있어서의 수신신호전력이 측정되어 평균 지연프로파일이 생성된다. 평균 신호전력측정은 예를 들면 파일럿 심벌을 이용하여 행한다. 평균 신호전력 측정부(134)에서 이상과 같이 하여 구한 L개의 타이밍의 평균 수신전력 가운데에서 최소 신호전력 및 최대 신호전력을 최소 전력 검출부(141) 및 최대 전력 검출부(142)에서, 각각 검출한다. 문턱값 A제어부(l44)에서는 검출된 최소신호전력을 사용하여 문턱값 A를 구한다. 문턱값 B제어부(145)에서는 검출된 최대신호전력을 이용하여 문턱값 B를 구한다. 이들 문턱값 A 및 B는 예를 들면 최소신호전력 및 최대신호전력에 각각 다른 이득을 승산하여 산출한다. 경로선택 타이밍 검출부(146)에서는, 먼저, L개의 타이밍에 있어서의 평균 신호전력 측정부 출력을 문턱값 A 및 문턱값 B와 비교하여, 평균신호전력이 문턱값 A 이상이고 문턱값B 이상인 타이밍을 검출한다. 그리고, 신호전력이 큰 타이밍부터 다중경로의 타이밍을 검출해 간다. 즉, 이미 선택된 다중경로의 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 있어서의 신호는 제외하고 다음의 다중경로의 타이밍을 차례로 검출한다. 이 검출부(l46)에서 검출된 타이밍출력 및 승산기(l17)의 출력을 합성경로 선택부(l33)에 공급하고, 검출된 다중경로의 타이밍에 있어서의 복조부 출력이 레이크 합성 경로 선택부(133)에서 선택되고, 선택된 신호가 레이크 합성부(118)에서 합성된다. 레이크 합성된 신호는, 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 또한 비터비 복호기(123)에 의해 복호화된다.
이 구성에서는, 2개의 문턱값에 의해 레이크 합성하는 다중경로를 선택하기 위해서, 잡음이나 상호 간섭만의 신호에 의한 영향을 저감시키고, 또한, 유효한 신호전력을 갖는 신호를 합성할 수 있다. 지연프로파일이 변동하여 유효한 다중경로의 수가 변화한 경우에도 문턱값을 만족시키는 다중경로를 합성할 수 있다. 이 구성에서는 문턱 값을 고정적으로 설정하기 때문에, 특정한 지연프로파일의 형상 및 지연프로파일의 변동에 대하여 효과적이다. 그러나, 실제의 이동통신환경에 있어서는 지연프로파일의 형상 및 변동이 다양하고, 지연프로파일의 변동에 추종하지 못하게 되면 유효한 신호를 레이크 합성할 수 없게 되거나, 반대로 잡음이나 간섭성분의 영향을 크게 받게 되어 특성이 열화한다.
발명의 개시
본 발명의 목적은 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 합성할 수 있도록 하는 레이크 수신기를 제공하는 데에 있다.
보다 상세하게는, 본 발명의 목적은, MSE(최소 2승 오차)가 최소(MMSE)가 되도록 가중계수를 적절하게 제어하여, 그 가중계수를 이용함으로써, 지연프로파일의 다이나믹한 변동에 추종하여, 항상 유효한 다중경로를 선택하여 효과적으로 레이크 합성할 수 있도록 하는 레이크 수신기를 제공하는 데에 있다.
본 발명의 다른 목적은, 가중계수의 초기 값을 결정함으로써, MMSE의 수렴시간을 줄이도록 하는 레이크 수신기를 제공하는 데에 있다.
본 발명의 또 다른 목적은, 특히 칩 레이트가 고속인, 즉 넓은 광대역 DS-CDMA에 대하여 레이크에 의한 시간 다이버시티 효과에 의한 수신품질 특성의 개선을 실현하도록 하는 레이크 수신기를 제공하는 데에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해서, 청구항1 기재의 발명은, 정보 데이터의 변조신호를 확산부호로 광대역 확산변조신호로 확산시켜 다중접속전송을 행하는 직접확산 CDMA 전송방식에서의 레이크수신기에 있어서, 상기 확산변조신호를 수신하기 위한 수단; 확산부호 레플리카를 생성하는 확산부호 레플리카 생성부; 복수의 출력 탭을 가지며, 상기 확산부호 레플리카 생성부로부터의 확산부호 레플리카 출력을 이용하여, 수신한 확산변조신호를 역확산시켜 복수의 역확산 신호를 얻는 정합필터; 오차신호를 생성하는 오차신호 생성부; 상기 정합필터로부터의 복수의 역확산 신호의 각각과 상기 오차신호에 기초하여 상기 복수의 역확산 신호의 각각에 해당하는 가중계수를 출력하고, 이 가중계수를, 상기 오차신호가 최소가 되도록 제어하는 가중계수 제어부; 및 상기 역확산 신호의 각각과 상기 가중계수 제어부로부터의 각 대응하는 가중계수를 승산하는 승산기; 상기 승산기로부터의 복수의 출력의 각각을 복조하는 복조부; 상기 복조부로부터의 복수의 복조신호를 합성하는 가산기; 및 상기 가산기로부터의 출력에 기초하여 참조신호를 생성하는 참조신호생성부를 구비하고, 상기 가산기로부터의 출력과 상기 참조신호와의 차이를 산출하여 상기 오차신호 생성부에 의해 오차신호를 생성하도록 한 것을 특징으로 한다.
청구항2 기재의 발명은, 정보 데이터의 변조신호를 확산부호로 광대역 확산변조 신호로 확산시켜 다중접속 전송을 행하는 직접확산 CDMA 전송방식에 있어서의 레이크 수신기에 있어서, 상기 확산변조 신호를 수신하기 위한 수단; 확산부호 레플리카를 생성하는 확산부호 레플리카 생성부; 복수의 출력 탭을 가지며, 상기 확산부호 레플리카 생성부로부터의 확산부호 레플리카 출력을 이용하여, 수신한 확산변조 신호를 역확산하여 복수의 역확산 신호를 얻는 정합필터; 상기 정합필터로부터의 복수의 역확산된 신호의 각각을 복조하는 복조부; 오차신호를 생성하는 오차신호 생성부; 상기 복조부로부터의 복수의 복조신호의 각각에 대응하는 가중계수를 출력하고, 이 가중계수를, 상기 오차신호가 최소가 되도록 제어하는 가중계수 제어부; 상기 복조부로부터의 복조신호의 각각과 상기 가중제어부로부터의 각 대응하는 가중계수를 승산하는 승산기; 상기 승산기로부터의 복수의 출력을 합성하는 가산기; 및 상기 가산기로부터의 출력에 기초하여 참조신호를 생성하는 참조 신호 생성부를 구비하고, 상기 가산기로부터의 출력과 상기 참조신호와의 차를 산출하여 상기 오차신호 생성부에 의해 오차신호를 생성하도록 한 것을 특징으로 한다.
청구항3 기재의 발명은, 제1항 또는 제2항에 있어서, 상기 정합필터로부터의 상기 복수의 역확산 신호의 각각의 평균 수신신호전력을 측정하는 평균 신호전력 측정부; 상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력으로부터 최소신호 전력을 검출하는 최소전력 검출부; 상기 최소전력 검출부로부터의 최소신호 전력으로부터, 상기 가산기에 공급되는 신호의 경로를 선택하기 위한 제1 문턱값을 구하여 출력하는 제1 문턱값 제어부; 상기 평균 수신신호 전력과 제1 문턱값을 비교하여, 평균 수신신호전력이 제1 문턱값 이상이 되는 경로를 선택하는 경로선택 검출부; 및 상기 정합필터로부터의 상기 역확산 신호 중, 상기 경로선택 검출부에서 검출한 경로에 대응하는 신호를 선택하는 합성경로 선택부를 구비한 것을 특징으로 한다.
청구항 4 의 발명은, 제3항에 있어서, 상기 가중계수 제어부에 있어서 상기 복수의 가중계수를 결정할 때, 상기 경로선택 검출부에서 검출된 경로에 대응하는 가중계수만을 제어하여 출력하는 것을 특징으로 한다.
청구항5 의 발명은, 제l항 또는 제2항에 있어서, 상기 정합필터 출력 각각의 평균 수신신호 전력을 측정하는 신호전력 측정부와, 상기 평균신호 전력 측정부 출력으로부터 최소 신호전력을 검출하는 최소전력 검출부와, 상기 평균 신호전력 측정부 출력으로부터 최대신호전력을 검출하는 최대 전력 검출부와, 상기 최소전력 검출부 출력으로부터 가중 제어부의 초기 값을 설정하기 위한 문턱값 A를 구하여 출력하는 문턱값 제어부 A와, 상기 최대전력 검출부 출력으로부터 가중 제어부의 초기값을 설정하기 위한 문턱값 B를 구하여 출력하는 문턱값 제어부 B와, 상기 평균 신호전력 측정부 출력과 상기 문턱값 제어부 A의 출력 및 상기 문턱값 제어부 B의 출력을 비교하여, 신호전력이 문턱값 A 이상이고 문턱값 B 이상이 되는 신호를 검출하는 유효경로 검출부와, 상기 유효경로 검출부 출력으로 검출한 신호에 대응하는 가중계수의 초기값을 α(l≥α〉0)로 하고, 다른 신호에 대응하는 가중계수의 초기값을 0으로 하는 초기 가중계수 설정부를 구비하는 것을 특징으로 한다.
청구항6의 발명은, 제3항 또는 제4항에 있어서, 상기 평균신호전력 측정부 출력으로부터 최대신호 전력을 검출하는 최대전력 검출부와, 상기최대전력 검출부 출력으로부터 가중 제어부의 초기 값을 설정하기 위한 문턱값 B를 구하여 출력하는 문턱값 제어부 B와, 상기 평균 신호전력 측정부 출력과 상기 문턱값 제어부 A의 출력 및 상기 문턱값 제어부 B의 출력을 비교하여, 신호전력이 문턱값 A 이상이고 문턱값 B 이상이 되는 신호를 검출하는 유효경로 검출부와, 상기 유효경로 검출부 출력으로 검출한 신호에 대응한 가중계수의 초기 값을 α(1≥α〉0)로 하고, 다른 신호에 대응하는 가중계수의 초기 값을 0으로 하는 초기 가중계수 설정부를 구비하는 것을 특징으로 한다.
청구항7의 발명은, 제5항 또는 제6항에 있어서, 상기 가중계수 제어부는, 상기 가중계수의 초기 값을 설정할 때, 각 경로에 대응하는 가중계수의 초기 값으로서 상기 초기 가중계수 설정부에서 결정된 값을 설정하는 것을 특징으로 한다.
청구항12의 발명은, 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 가중계수 제어부는, 가중계수를 제어할 때, 가장 가중계수가 큰 상기 정합필터 출력의 타이밍에 대하여 전후 ±k(k는 자연수)개의 타이밍에 있어서의 가중계수를 무조건 0으로 하고, 다음으로 큰 가중계수의 타이밍을 검출하도록 하며, 가중계수를 차례로 결정하도록 한 것을 특징으로 한다.
본 발명의 레이크 수신기에서는, 정합필터에 의해 역확산된 모든 타이밍에 있어서의 신호에 대하여, MMSE 제어된 가중 계수에 의해 가중한 후에 레이크 합성하도록 했기 때문에, 잡음이나 간섭성분만의 신호의 영향을 저감시킬 수 있다.
또한, 본 발명에 의하면, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 합성할 수 있다. 이에 따라, 지연프로파일의 변동에 추종하여 항상 유효한 다중경로를 효과적으로 레이크 합성할 수 있다.
또한, 본 발명에 의하면, 모든 타이밍에 있어서의 역확산 신호의 평균수신전력을 측정하고, 측정결과로부터 문턱값을 설정함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감시키는 것이 가능해지고, 또한 MMSE 제어에 의한 가중계수의 초기 값을 결정할 수 있기 때문에 MMSE의 수렴시간을 저감시킬 수 있다.
또한, 본 발명에 의하면, 특히 칩 레이트가 고속인, 즉 광대역 DS-CDMA에 대하여 레이크에 의한 시간 다이버시티 효과에 따른 수신품질 특성의 개선을 실현할 수 있다.
본 발명은 이동통신에서, 스펙트럼 확산을 사용하여 다중접속을 행하는 직접확산 CDMA(DS-CDMA) 전송방식에 있어서의 레이크(RAKE) 수신기에 관한 것이다.
도1은 본 발명의 실시예1의 구성을 도시한 블럭도이다.
도2는 본 발명의 실시예2의 구성을 도시한 블럭도이다.
도3은 본 발명의 실시예3의 구성을 도시한 블럭도이다.
도4는 본 발명의 실시예4의 구성을 도시한 블럭도이다.
도5는 본 발명의 실시예5의 구성을 도시한 블록도이다.
도6은 본 발명의 가중계수 제어의 예를 도시한 도면이다.
도7은 본 발명의 다른 가중 계수제어의 예를 도시한 도면이다.
도8a 및 도8B는 본 발명의 실시예1를 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도9a 및 도9B는 본 발명의 실시예2를 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도10a 및 도10B는 본 발명의 실시예1 및 3을 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도11a 및 도11B는 본 발명의 실시예2 및 3을 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도l2a 및 도12B는 본 발명의 실시예l 및 4를 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도l3a 및 도l3B는 본 발명의 실시예2 및 4를 이용한 DS-CDMA 수신기의 구성예를 도시한 블럭도이다.
도l4a 및 도14B는 본 발명의 실시예1 및 5를 이용한 DS-CDMA 수신기의 구성예를 도시한 블럭도이다.
도15a 및 도15B는 본 발명의 실시예2 및 5를 이용한 DS-CDMA 수신기의 구성예를 도시한 블록도이다.
도l6a 및 도16B는 종래의 슬라이딩 상관기를 이용한 DS-CDMA 수신기의 구성예를 도시한 블럭도이다.
도17a 및 도17B는 본 출원인이 앞서 출원한, 정합필터를 이용한 DS-CDMA 수신기의 구성예를 도시한 블럭도이다.
도18a 및 도18B는 본 출원인이 앞서 출원한, 정합필터를 이용한 DS-CDMA 수신기의 구성예를 도시한 블럭도이다.
도19는 프레임구성의 예를 구성예를 도시한 도면이다.
도면을 이용하여, 본 발명의 실시예를 설명한다.
(실시예1)
도1에 본 발명의 실시예(1)의 원리도를 나타낸다. 직교검파 및 A/D 변환된 기저대역의 확산변조신호(여기서는, I, Q성분을 총칭하여 1개의 라인으로 나타낸다)는, 탭수 pg의 정합필터(131)에 입력된다. 정합필터(l31)는 확산부호 레플리카 생성부(132)의 출력을 이용하여 확산변조신호를 역확산한다. s를 칩당 오버 샘플링 수라고 하면 정합필터(131)로부터 L(=pg×s)개의 타이밍에 대하여 역확산 신호가 출력된다. L개의 타이밍에 있어서 각각의 역확산된 신호 및 가중계수 제어부 출력의 각각의 타이밍에 대한 가중계수를 승산기(201)에 공급하여 양자를 승산한다. L개의 타이밍에 있어서 각각의 가중된 정합필터(131)의 출력, 즉 승산기(201)의 출력은 복조부(202)에서 복조되고, 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리버(122)에 공급되고, 동시에 데이터 판정부(203)에 공급되며, 데이터의 하드한 판단을 행하여, 참조신호를 형성한다. 이 판정부(203)에서는, 복수의 파일럿 심벌의 평균을 참조신호로서 출력해도 된다. 오차신호 생성부(204)에서는 레이크 합성된 신호와 데이터 판정신호(참조신호)의 차이를 산출하여, 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와 정합필터(131)로부터의 L개의 타이밍에 있어서 역확산 신호를 이용하여, 오차신호가 최소(MMSE)가 되도록 제어함으로써, L개의 타이밍에 대한 가중계수를 결정하고, 그 가중계수를 승산기(201)에 공급하여 정합필터(l31)로부터의 역확산신호에 선택적으로 가중한다.
본 발명의 실시예(1)에서는, 정합필터에 의해 역확산된 모든 타이밍에 있어서의 신호에 대하여, MMSE 제어된 가중계수에 의해 가중한 후에 레이크 합성한다. 이 실시예(1)를 이용함으로써, 잡음이나 간섭 성분만의 신호에 의한 영향을 저감시켜 다중경로 신호를 레이크 합성할 수 있다.
(실시예2)
도2에 본 발명의 실시예(2)의 원리도를 도시한다. 직교검파 및 A/D 변환된 기저대역의 확산변조신호는 탭수 pg의 정합필터(l31)에 입력된다. 정합필터(l31)는 확산부호 레플리카 생성부(132)로부터의 출력을 이용하여 확산변조신호를 역확산한다. s를 칩당 오버 샘플링 수라고 하면, 정합필터(131)로부터L(=pg×s)개의 타이밍에 대하여 역확산 신호가 출력된다. L개의 타이밍에 있어서 각각의 역확산된 신호는 복조부(202)에서 복조된다. L개의 타이밍에 있어서의 복조부(202) 출력의 신호와 가중계수 제어부(205)의 출력의 각각의 타이밍에 대한 가중계수를 승산기(201)에 공급하고, 양자의 승산을 행한다. 승산기(201)에서 얻은, L개의 타이밍에 있어서 각각의 가중된 복조부(202)의 출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호(참조신호)를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호의 차이를 산출하여, 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는 오차신호와 복조부(202)로부터의 L개의 타이밍에 있어서의 역확산 신호를 이용하여, 오차신호가 최소(MMSE)가 되도록 제어함으로써, L개의 타이밍에 대한 가중계수를 결정하고, 그 가중계수를 승산기(201)에 공급하여 복조부(202)로부터의 역확산 신호에 선택적으로 가중한다.
본 발명의 실시예(2)에서는, 실시예(1)와 마찬가지로, 정합필터에 의해 역확산된 모든 타이밍에 대한 신호에 대하여, MMSE 제어된 가중 계수에 의해 가중한 후에 레이크 합성한다. 이 실시예(2)에 따르면, 잡음이나 간섭성분만의 신호에 의한 영향을 저감시켜서 다중경로 신호를 레이크 합성할 수 있다.
(실시예3)
도3에 본 발명의 실시예(3)의 원리도를 도시한다. 직교검파 및 A/D 변환된 기저대역의 확산 변조신호는, 탭수 pg의 정합필터(131)에 입력된다. 정합필터(131)는 확산부호 레플리카 생성부 출력(132)을 이용하여 확산 변조신호를 역확산하여, L개의 타이밍에 대하여 역확산 신호가 출력된다. 평균 수신전력 측정부(134)에 정합필터(131)의 출력을 공급하여 L개의 타이밍에 있어서 각각의 평균 신호전력을 측정한다. 최소전력 검출부(141)에서는, L개의 타이밍에 있어서의 최소신호 전력이 검출된다. 문턱값 A 제어부(144)에서는 검출된 최소신호 전력을 이용하여 문턱값 A를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다.
경로선택 타이밍 검출부(146)에서는, 측정부(134)로부터의 L개의 타이밍에 있어서의 평균 신호전력과 문턱값 A를 비교하여, 평균 수신전력이 문턱값 A 이상인 타이밍을 검출한다. 검출된 타이밍을 합성경로 선택부(133)에 공급하고, 그 타이밍에 있어서의 정합필터(131)의 출력을 선택한다. 선택부(l33)에 의해 선택된 정합필터(131) 출력은, 가중계수 승산 및 복조부(2l0)에 공급되며, 가중계수 제어부(205)로부터의 출력에 의해 가중 및 복조된 후, 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호의 차이를 산출하여, 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, 경로선택 타이밍 검출부(l46)에 있어서 검출된 타이밍에 있어서의 가중계수 승산 및 복조부(2l0)로부터의 역확산 신호를 이용하여 MMSE 제어를 행함으로써, 검출된 타이밍에 대한 가중계수를 결정한다.
실시예(3)에 있어서는, 모든 타이밍에서의 역확산 신호의 평균수신전력을 측정하여, 측정결과로부터 문턱값을 설정하며, 문턱값 이상인 신호를 레이크 합성함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감시키는 것이 가능해진다.
(실시예4)
도4에 본 발명의 실시예(4)의 원리도를 도시한다. 직교검파 및 A/D 변환된 기저대역의 확산변조신호는, 탭수 pg의 정합필터(l31)에 입력된다. 정합필터(131)는 확산부호 레플리카 생성부(132)의 출력을 이용하여 확산변조신호를 역확산시키고, L개의 타이밍에 있어서의 역확산 신호가 출력된다. 평균 수신전력 측정부(134)에 정합필터(131)의 출력을 공급하여, L개의 타이밍에 있어서 각각의 평균 신호전력을 측정한다. 최소전력 검출부(l4l) 및 최대전력 검출부(142)에서는, L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱 A제어부에서는 검출된 최소신호 전력을 이용하여 문턱값 A를 구한다. 문턱값 B제어부에서는 검출된 최대신호 전력을 이용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이며, 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다.
유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균신호 전력과 문턱값 A 및 문턱값 B를 비교하여, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상인 타이밍을 검출한다. 초기 가중계수 설정부(224)에서는 유효경로 타이밍 검출부(222)에서 검출된 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 타이밍에 있어서의 가중 계수의 초기값을 0으로 결정한다.
L개의 타이밍에 있어서의 정합필터(131)의 출력은, 가중계수 승산 및 복조부(210)에 있어서 제어부(205)로부터의 가중계수에 의해 가중 및 복조된 후, 가산기(118)에서 레이크 합성된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는 레이크 합성된 신호와 데이터 판정신호의 차이를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, L개의 타이밍에 있어서의 가중계수 승산 및 복조부(2l0)로부터의 역확산 신호를 이용하여, 초기 가중계수 설정부(224)에서 결정된 설정 값에 대하여 MMSE 제어를 개시하여, L개의 타이밍에 대한 가중계수를 결정한다.
실시예(4)에 있어서는, 정합필터에 의해 역확산된 모든 타이밍에 있어서의 신호에 대하여, MMSE 제어된 가중계수에 의해 가중한 후에 레이크 합성한다. 잡음이나 간섭성분만의 신호에 의한 영향을 저감시키고, 다중경로 신호를 레이크 합성할 수 있다. 또한, MMSE 제어에 의한 가중계수의 초기값을 결정할 수 있기 때문에 MMSE의 수렴시간을 저감할 수 있다.
(실시예5)
도5에 본 발명의 실시예(5)의 원리도를 도시한다. 직교검파 및 A/D 변환된 기저대역의 확산변조 신호는, 탭수 pg의 정합필터(131)에 입력된다. 정합필터(131)는 확산부호 레플리카 생성부(132)의 출력을 이용하여 확산변조신호를 역확산시키고, L개의 타이밍에 있어서의 역확산 신호가 출력된다. 평균 수신전력 측정부(134)에 정합필터(131)의 출력을 공급하고, L개의 타이밍에 있어서의 각각의 평균 신호전력을 측정한다. 최소전력 검출부(141)및 최대 전력 검출부(142)에서는, L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(144)에서는 검출된 최소신호 전력을 이용하여 문턱값 A를 결정한다. 문턱값 B제어부(l45)에서는 검출된 최대신호 전력을 이용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이며, 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다.
유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균신호전력과 문턱값 A 및 문턱값 B를 비교하고, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상인 타이밍을 검출한다. 초기 가중계수 설정부(224)에서는, 유효경로 타이밍 검출부(222)에서 검출된 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 타이밍에 있어서의 가중 계수의 초기값을 0으로 결정한다. 경로선택 타이밍 검출부(146)에서는, 측정부(134)로부터의 L개의 타이밍에 있어서의 평균 신호전력과 문턱값 A 및 B를 비교하여, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상인 타이밍을 검출한다.
가중계수 승산 및 복조부(210)에 있어서는, 검출부(146)에서 검출된 타이밍에서 선택된 정합필터(131)의 역확산 출력과, 가중계수 제어부(205)의 출력의 각각의 타이밍에 대한 가중 계수가 승산된다. 가중계수 승산 및 복조부(210)에서 이와 같이 가중되고, 선택된 정합필터(131)의 출력은, 가산기(118)에서 레이크 합성된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호의 차이를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, 경로선택 타이밍 검출부(146)에 있어서 검출된 타이밍에 있어서의 가중계수 승산 및 복조부(210)로부터의 역확산 신호를 이용하고, 초기 가중계수 설정부(224)에 있어서 결정된 값에 대하여 MMSE 제어를 개시하며, L개의 타이밍에 대한 가중계수를 결정한다.
실시예5에 있어서는, 모든 타이밍에 있어서의 역확산 신호의 평균 수신전력을 측정하고, 측정결과로부터 문턱값을 설정함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감시키는 것이 가능해지고, 또한, MMSE 제어에 의한 가중계수의 초기값을 결정할 수 있기 때문에 MMSE의 수렴시간을 저감할 수 있다.
(실시예3 및 5에 있어서의 문턱값의 결정)
본 발명의 실시예3 및 5에 있어서의 문턱값 결정 및 문턱값 판정에 의한 합성경로 후보선택의 예를 설명한다.
먼저, n번째의 슬롯에 있어서의 m번째의 심벌에 있어서 L개의 타이밍에서의 각각의 평균 신호전력 측정부(134)의 출력 S(1)(n, m)으로부터, 최소신호전력Smin(n, m)을 검출한다. 단, 1은 (l≤1≤L), m은 (1≤m≤Np+NS)이다. Smin(n, m)에 대하여, 문턱값 A를 아래의 식과 같이 결정한다. 여기서, GA(GA≥1)는 문턱값 결정 이득이다.
A=Smin(n, m)×GA(1)
이어, 1번째의 타이밍의 수신전력을 S(1)을 구한 문턱값 A와 비교하고, S(1)(n, m)≥A를 만족시키는 X개의 타이밍을 검출하여, 레이크 합성 후보로 하고, L-X개의 열잡음 성분이나 간섭성분만인 신호를 후보에서 제외한다.
(가중계수 갱신)
본 발명의 실시예1(도1 참조)에서 실시예5(도5 참조)에 있어서의 가중계수 제어부(205)에서 행해지고 있는 가중계수 갱신의 예를, 도6을 참조하면서 설명한다. 여기서는, X=0으로 하고, 정합필터(131)의 출력 L개의 모든 타이밍에 있어서의 신호에 대한 가중계수를, 심벌주기마다 갱신하는 경우에 대해 설명한다.
도6에 도시한 바와 같이, n번째의 슬롯에 있어서의 m+l번째의 심벌의 가중계수 w(n, m+l)는, m번째의 심벌에 있어서의 가중계수 w(n, m), 입력신호 y(n, m)(복소량), 및 오차신호 e(n, m)(복소량)를 이용하여 갱신된다. w(n, m), y(n, m)는, 각각 L개의 요소로 이루어진 벡터이며
w(n, m)={w(1)(n, m), w(2)(n, m),…, w(L)(n, m)}T,
y(n, m)={y(1)(n, m), y(2)(n, m),…, y(L)(n, m)}T
이다. 여기서 T는 전치를 나타낸다. 또한, y(1)(n, m) (1≤1≤L)은, 실시예1(도1 참조)의 구성의 경우, y(1)(n, m)=r(1)(n, m)이며, 실시예2(도2)의 구성의 경우, y(1)(n, m)=r(1)(n, m)ξ(1)*(n, m)이다. 여기서, r(l)(n, m)은 정합필터 출력, ξ(1)*(n, m)은 채널 추정치이며, *는 복소공액을 나타낸다. 또한, e(n, m)는 레이크 합성 후의 신호(n, m)과 데이터 판정신호 dref(n, m)과의 차이로서
e (n, m)=dref(n, m)-(n, m)
이다. 이 때, dref(n, m)은 파일럿 심벌에 대해서는, 파일럿 심벌 레플리카를 이용하고, 데이터 심벌에 대해서는 하드한 판단 후(2값 판정 후)의 신호점으로 한다. 갱신 식은, w(l)(n, m)이 복소량인 경우에는 예를 들면, 다음과 같은 식으로 표현된다.
w(n, m+1)=w(n, m)+y(n, m)e*(n, m) (2)
한편, w(1)(n, m)가 스칼라 량인 경우에는 예를 들면 다음과 같은 2종류의 식으로 나타낸다.
w(n, m+1)=w(n, m)+Re{y(n, m)e*(n, m)} (3)
w(n, m+1)=w(n, m)+|y(n, m)|2|e(n, m)|2(4)
여기서, Re {. }는 실부를 나타낸다. 가중 후의 신호를 y'(m) 이라고 하면 y' (m)은 w(1)(m)이 복소량인 경우,
y'(n, m)=y(n, m)w*(n, m) (w(1)(n, m)이 복소량) (5)
으로 나타낸다. w(1)(n, m)가 스칼라 량인 경우, 가중계수의 발산을 방지하기 위해서 L개의 가중계수의 최대치를 이용하여 정규화한 가중계수를 승산한다. 따라서, y' (n, m)은 예를 들면 다음 3종류의 식을 이용하여 나타낸다.
(6)
(7)
(8)
(실시예4 및 5에 있어서의 문턱값의 결정)
본 발명의 실시예4 및 5에 있어서의 문턱값 결정 및 문턱값 판정에 의한 초기 가중계수 설정의 예를 나타낸다.
n번째의 슬롯에 있어서의 m번째의 심벌의 L개의 타이밍에 있어서의 평균 신호전력 측정부(134)의 출력 S(1)(n, m)부터 최소신호 전력 Smin(n, m) 및 최대신호 전력 Smax(n, m)을 검출한다. 단 1은(1≤l≤L)이다. Smin(n, m) 및 Smax(n, m)에 대해서 문턱값 A 및 문턱값 B를 아래의 식과 같이 결정한다. 여기서, GA(GA≥1) , GB(GB≤1)는 각각 문턱값 결정 이득이다.
A=Smin(n, m)×GA(9)
B=Smax(n, m)×GB(10)
이어, l번째의 타이밍의 수신전력을 S(1)(n, m)를 구한 문턱값 A 및 문턱값 B와 비교하여, S(1)(n, m)≥A의 타이밍을 검출하고, 먼저 열잡음 성분이나 간섭성분만의 타이밍을 검출한다. 그리고, S(1)(n, m)≥B의 타이밍을 검출하여, 수신전력이 충분한 타이밍을 검출한다. 따라서, S(1)(n, m)≥A와 S(1)(n, m)≥B를 채우는 Y개의 타이밍이 다중경로의 후보로서 검출된다. 이들의 타이밍에 대한 가중계수의 초기값을 1로 하고, 나머지 L-Y개의 타이밍에 대한 가중계수는 0으로 한다.
(가중계수의 제어)
본 발명에서 이용하고 있는 가중계수 제어의 예를 나타낸다. 먼저, 가장 가중계수가 큰 타이밍을 유효한 다중경로의 타이밍으로서 검출한다. 그리고, 검출된 타이밍에 대해서 ±k개의 타이밍에 있어서의 가중계수를 0으로하여 다음으로 큰 가중계수의 타이밍을 검출하여, 차례로 가중계수를 결정해 간다. 예를 들면, q번째의 다중경로의 타이밍을 uq이라고 하면, (uq-k)≤ 1≤(uq+k)에 있어서의 타이밍에 포함되는 가중계수는 모두 0으로 한다. 이와 같이, 어떤 다중 경로의 타이밍에 대해서 전후의 타이밍에 있어서의 가중계수를 0으로 하는 것은, 오버 샘플링에 의해, 동일한 다중 경로에 가중하여 합성하는 것을 방지하기 위해서 이다. k는 오버 샘플링 수를 s라고 하면 예를 들면 k=s/2가 된다.
이와 같이 하여 다중 경로에 대한 가중계수의 결정을 반복하여, 모든 다중 경로에 대해서 가중하여 레이크 합성을 행한다.
(가중계수의 결정)
도7을 이용하여, 가중계수결정의 예를 설명한다. 여기서는, 실시예1, 실시예2의 경우와는 달리, 가중계수 제어에 제약을 두지 않는 경우에 대해서 나타내고있다.
도7의 그래프에 도시한 바와 같이, L개의 타이밍에 있어서의 가중계수가 산출되었다고 하자. 이 때, 오버 샘플링 수 s=4, 이미 가중계수가 결정된 다중 경로에 대해서 가중계수를 0으로 하는 타이밍의 수 k=s/2=2로 한다.
도7 내의 p점에 있어서의 타이밍이 다중경로의 타이밍으로서 검출되었다고 하자. 이 때, 다음으로 가중계수가 큰 타이밍은 p-1이지만, 이 점은 p점에 대해서 ±k의 범위에 있는 p-2, p-l, p+1, p+2의 4점에 있어서의 가중계수는 모두 0이 된다. 그러면, 다음의 p+4점이 다음의 다중경로의 타이밍으로서 검출되어, ±k점에 있는 p+3, p+5, p+6점에 있어서의 가중계수가 새롭게 0이 된다. 이와 같이 하여, 검출된 다중경로의 전후의 타이밍에 있어서의 가중계수를 0으로 하여 레이크 합성하지 않도록 한다.
(실시예1을 이용한 수신장치의 구성)
도8a 및 도8B에 본 발명의 실시예1(도1 참조)을 이용한 수신부 구성의 실시예를 나타낸다.
도8a 및 도8B에 있어서, 안테나(101)로 수신한 확산 변조신호는 대역통과 필터(102)를 통해 저잡음 증폭기(103)에서 증폭된 후, 회로(104∼106)에 의해 IF주파수로 주파수 변환된다. 그리고 AGC 증폭기(107) 및 포락선 검파기(108)에 의해서 페이딩에 기인하는 진폭변동을 보상하여 선형증폭된 신호를 직교검파기(l09)에 공급하여 직교검파한다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터에(131)에 의해 역확산된다. s를 칩당 오버 샘플링 수라고 하면, L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다. L개의 타이밍에 있어서의 각각의 역확산된 신호는, 승산기(201)에 의해 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산된다. L개의 타이밍에 있어서 각각의 가중된 정합필터(131)의 출력은 회로(116 및 l17)에 의해 복조되어, 가산기(118)에서 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 이어서 비터비 복호기(l23)에 의해 복호화된다. 데이터 재생부 내지 데이터 판정부(124)에 있어서 비터비 복호기(123)로부터의 복호신호에 대해서 하드한 판단을 행하여 수신데이터가 재생된다. 또한, 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는 레이크 합성된 신호와 데이터 판정신호와의 차이를 산출하여 오차신호(MSE)를 생성한다.
가중계수 제어부(205)에서는, 오차신호와 정합필터(131)로부터의 L개의 타이밍에 있어서의 역확산 신호를 이용하여, 오차신호가 최소(MMSE)가 되도록 제어함으로써, L개의 타이밍에 대한 가중계수를 결정한다. 또한, L개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하여, 검출된 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고 다음으로 큰 가중계수의 타이밍을 순차적으로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
도8a 및 도8B에 도시한 레이크 수신기에서는, 정합필터를 이용하여 역확산된 모든 타이밍에 있어서의 신호에 대해서 MMSE 제어된 가중계수에 의해 가중한 후 레이크 합성한다. 그래서, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
(실시예2를 이용한 수신장치의 구성)
도9a 및 도9B에, 본 발명의 실시예2(도2 참조)를 이용한 수신부 구성의 실시예를 도시한다.
수신한 확산변조 신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고, AGC 증폭기(107) 및 포락선 검파기(l08)에 의해서 페이딩에 기인하는 진폭변동이 보상되고, 또한 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터(131)에 의해 역확산된다. s를 칩당 오버 샘플링 수라고 하면 L(= pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다. L개의 타이밍에 있어서 각각의 역확산된 신호에 대해서, 회로(116 및 117)에 의해 파일럿 심벌을 이용한 절대동기검파 복조가 행해진다. L개의 타이밍에 있어서 복조된 출력 신호는, 승산기(201)에 의해 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산된다. L개의 타이밍의 각각에 있어서 가중되어, 복조된 출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 비터비 복호기(l23)에 의해 복호화된 후, 데이터 재생부 내지 데이터 판정부(l24)에 공급되어 하드한 판단을 행하고 수신데이터가 재생된다.
또한, 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호와의 차이를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, 승산기(l17)로부터의 L개의 타이밍에 있어서의 역확산 신호를 이용하여, 오차신호가 최소(MMSE)가 되도록 승산기(201)를 제어함으로써, L개의 타이밍에 대한 가중계수를 결정한다. 또한, L개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하여, 검출된 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고 다음으로 큰 가중계수의 타이밍을 순차적으로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
도9a 및 도9B에 도시한 레이크 수신기에서는, 도8a 및 도8B에 도시한 수신기와 마찬가지로, 정합필터를 이용하여 역확산된 모든 타이밍에 있어서의 신호에 대해서 MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 그 때문에, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
(실시예1 및 3을 이용한 수신장치의 구성)
도10a 및 도10B에 본 발명의 실시예1 및 실시예3을 사용한 수신부 구성의 실시예를 나타낸다.
도10a 및 도l0B에 있어서, 수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고 AGC 증폭기(l 07) 및 포락선 검파기(l08)에 의해서 페이딩에 기인하는 진동변동이 보상된 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당 오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서 역확산 신호가 출력된다.
평균 수신전력 측정부(134)에 정합필터(131)의 출력을 공급하여 L개의 타이밍에 대하여 각각의 평균 신호전력을 측정한다. 최소전력 검출부(l41)에서는, 평균 신호전력의 측정출력에 기초하여 L개의 타이밍에 있어서의 최소신호 전력이 검출된다. 문턱값 A제어부(l44)에서는 검출된 최소신호 전력을 사용하여 문턱값 A를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다.
경로선택 타이밍 검출부(l46)에서는, L개의 타이밍에 있어서의 평균신호전력과 문턱값 A를 비교하여, 평균 수신전력이 문턱값 A 이상이 되는 X개의 타이밍을 검출한다. 검출된 X개의 타이밍에 있어서의 정합필터(131) 출력이 합성경로 선택부(133)에서 선택되고, 선택된 X개의 정합필터(131)의 출력은, 승산기(201)에 의해 가중계수 제어부(205)의 출력의 각각의 타이밍에 대한 가중계수와 승산된다. 정합필터(131)의 출력 중, 선택부(133)에 의해 선택되고, 승산기(201)에 의해 가중계수와 승산된 출력에 대해서, 채널추정부(116)에서, 파일럿 심벌을 이용한 절대동기검파 복조가 행해지고, 승산기(117)로부터의 출력이 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 비터비 복호기(l23)에 의해 복호화된 후, 데이터 재생부 내지 데이터 판정부(124)에 공급되어 하드한 판단을 행하여 수신데이터가 재생된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다.
오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호의 차를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, 경로선택 타이밍 검출부(l46)에 있어서 검출된 X개의 타이밍에 있어서 선택부(133)로부터의 역확산 신호를 이용하여 승산기(201)에 대해서 MMSE 제어를 행함으로써, 검출된 타이밍에 대한 가중계수를 결정한다. 또한, X개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고 다음으로 큰 가중계수의 타이밍을 순차적으로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
도10a 및 도10B에 나타낸 레이크 수신기에서는, 정합필터를 이용하여 역확산된 신호에 대해서, MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중 경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
또, 모든 타이밍에 있어서의 역확산 신호의 평균 수신전력을 측정하여, 측정결과로부터 문턱값을 설정하고, 문턱값 이상의 신호를 레이크 합성함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감하는 것이 가능해진다.
(실시예2 및 3을 사용한 수신장치의 구성)
도11a 및 도11B에, 본 발명의 실시예2 및 3을 사용한 수신부 구성의 실시예를 도시한다.
수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고 AGC 증폭기 (107) 및 포락선 검파기(l08)에 의해서 페이딩에 기인하는 진동변동을 보상한 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, l13)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당 오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다.
평균 수신전력 측정부(l34)에 정합필터(131)의 출력을 공급하여 L개의 타이밍에 있어서 각각의 평균 신호전력을 측정한다. 최소전력 검출부(141)에서는, 평균 수신전력의 측정출력에 기초하여 L개의 타이밍에 있어서의 최소신호전력이 검출된다. 문턱값 A제어부(144)에서는 검출된 최소신호 전력을 사용하여 문턱값 A를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다.
경로선택 타이밍 검출부(146)에서는, L개의 타이밍에 있어서 평균신호전력과 문턱값 A를 비교하여, 평균 수신전력이 문턱값 A 이상이 되는 X개의 타이밍을 검출한다. 검출된 X개의 타이밍에 있어서의 정합필터(131)의 출력이 합성경로 선택부(133)에서 선택된다. 선택된 정합필터(131)의 출력에 대해서 채널 추정부(116)에 있어서 파일럿 심벌을 사용한 절대동기검파 복조가 행해진다. 승산기(117)로부터의 복조출력을 승산기(201)에 공급하여, 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산한다.
이렇게 하여, 정합필터(131)의 출력에 대해서 선택, 복조 및 가중을 행하여 얻은 출력신호는, 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는, 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 비터비 복호기(l23)에 의해 복호화된 후, 데이터 판정부(124)에 공급되어 수신데이터가 재생된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호와의 차를 산출하여 오차신호(MSE)를 생성한다.
가중계수 제어부(205)에서는, 오차신호와, 경로선택 타이밍 검출부(146)에서 검출된 X개의 타이밍에 있어서의 승산기(1l7)로부터의 역확산 신호를 이용하여 MMSE 제어를 행함으로써, 검출된 타이밍에 대한 가중계수를 결정한다. 또한, X개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대해서 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고 다음으로 큰 가중계수의 타이밍을 순차적으로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
도11a 및 도11B에 도시된 레이크 수신기에서는, 도10a 및 도10B에 나타낸 레이크 수신기와 마찬가지로, 정합필터를 사용하여 역확산된 신호에 대해서, MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중 경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다. 또한, 모든 타이밍에 있어서의 역확산 신호의 평균 수신전력을 측정하여, 측정결과로부터 문턱값을 설정하고, 문턱값 이상의 신호를 레이크 합성함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감하는 것이 가능해진다.
(실시예1 및 4를 사용한 수신장치의 구성)
도12a 및 도12B에, 본 발명의 실시예1 및 실시예4를 이용한 수신부 구성의 실시예를 도시한다.
도12a 및 도l2B에 있어서, 수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고 AGC 증폭기(107) 및 포락선 검파기(108)에 의해서 페이딩에 기인하는 진동변동이 보상된 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는, 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다. L개의 타이밍에 있어서의 정합필터(131)의 출력은, 승산기(201)에 의해 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산된다. 복조부(1l6 및 1l7)에 있어서, 가중계수와 승산된 정합필터(131)의 출력에 대해서, 파일럿 심벌을 이용한 절대동기검파 복조가 행해진다. 그들 복조출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는, 디인터리브 회로(122)에 의해 오류가 랜덤화되고, 비터비 복호기(123)에 의해 복호화된 후에, 데이터 판정부(124)에 공급되어 수신데이터가 재생된다.
레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 판정 데이터와의 차를 산출하여, 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와, L개의 타이밍에 있어서의 정합필터(131)로부터의 역확산 신호를 이용하여, MMSE 제어에 의해 L개의 타이밍에 대한 가중계수를 결정한다. 또한, L개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대해서 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고, 다음으로 큰 가중계수의 타이밍을 차례로 검출하여, 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
여기서, MMSE 제어를 개시할 때의 가중계수의 초기값은, 다음과 같이 결정한다. 먼저, 평균 수신전력 측정부(134)에 정합필터(131)의 출력을 공급하여 L개의 타이밍에 있어서 각각의 평균 신호전력을 측정한다. 최소전력 검출부(141) 및 최대전력 검출부(l42)에서는, 각각 L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(l44)에서는 검출된 최소신호 전력을 이용하여 문턱값 A를 구한다. 또한, 문턱값 B 제어부(145)에서는 검출된 최대신호 전력을 이용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이며, 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다. 유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균 신호전력과 문턱값 A 및 B를 비교하여, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 Y개의 타이밍을 검출한다. 초기 가중계수 설정부(224)에서는, 유효경로 타이밍 검출부(222)에서 검출된 Y개의 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 L-Y개의 타이밍에 있어서의 가중계수의 초기값을 0으로 결정한다.
도12a 및 도l2B에 도시한 레이크 수신기에서는, 정합필터를 이용하여 역확산된 모든 타이밍에 있어서의 신호에 대하여 MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에, 유효한 경로를 효과적으로 합성할 수 있다.
또한, MMSE 제어에 의해 가중계수의 초기값을 결정하고 있기 때문에, MMSE의 수렴시간을 저감할 수 있다.
(실시예2 및 4를 사용한 수신장치의 구성)
도l3a 및 도13B에 본 발명의 실시예2 및 실시예4를 사용한 수신부 구성의 실시예를 나타낸다.
도l3a 및 도l3B에 있어서, 수신한 확산변조신호는 저잡음 증폭기 (103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고, AGC 증폭기(107) 및 포락선 검파기(108)에 의해서 페이딩에 기인하는 진동변동을 보상한 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다. L개의 정합필터(131)의 출력에 대해서 복조부(116 및 117)에서 파일럿 심벌을 이용한 절대동기검파 복조가 행해진다. 복조출력은 승산기(201)에 있어서 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산된다. 승산기(201)의 출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화되어 비터비 복호기(123)에 의해 복호화된 후, 데이터 판정부(124)에 공급되어 수신데이터가 재생된다. 레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호와의 차이를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는 오차신호와 L개의 타이밍에 있어서의 복조부(116 및 117)로부터의 역확산 신호를 이용하여 MMSE 제어에 의해 L개의 타이밍에 대한 가중계수를 결정한다.
또한, L개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대하여 ±k (k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고 다음으로 큰 가중계수의 타이밍을 차례로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다.
이렇게 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다. MMSE 제어를 개시할 때의 가중계수의 초기값은, 다음과 같이 결정한다. 먼저, 평균 신호전력 측정부(134)에 정합필터(131)의 출력을 공급하여 L개의 타이밍의 각각에 있어서의 평균 신호전력을 측정한다. 최소전력 검출부(141) 및 최대전력 검출부(142)에서는, L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(l44)에서는 검출된 최소신호 전력을 이용하여 문턱값 A를 구한다. 문턱값 B제어부(145)에서는 검출된 최대신호 전력을 이용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이며, 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다. 유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균 신호전력과 문턱값 A 및 B를 비교하여, 평균 신호전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 Y개의 타이밍을 검출한다.
초기 가중계수 설정부(224)에서는 유효경로 타이밍 검출부(222)에서 검출된 Y개의 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 L-Y개의 타이밍에 있어서의 가중계수의 초기값을 0으로 결정한다.
도l3a 및 도l3B에 나타낸 레이크 수신기에서는, 도12a 및 도l2B에 나타낸 레이크 수신기와 마찬가지로, 정합필터를 사용하여 역확산된 모든 타이밍에 있어서의 신호에 대해서, MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
또한, MMSE 제어에 의해 가중계수의 초기값을 결정하고 있기 때문에, MMSE의 수렴시간을 저감할 수 있다.
(실시예1 및 5를 사용한 수신장치의 구성)
도14a 및 도14B에 실시예1 및 5를 이용한 수신부 구성의 실시예를 도시한다.
도14a 및 도14B에 있어서, 수신한 확산변조신호는 저잡음 증폭기(103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고, AGC 증폭기(107) 및 포락선 검파기(108)에 의해서 페이딩에 기인하는 진동변동을 보상한 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는, 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당 오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다.
정합필터(131)의 출력을 평균 수신전력 측정부(134)에 공급하여 L개의 타이밍에 있어서의 각각의 평균신호전력을 측정한다. 최소전력 검출부 (141) 및 최대전력 검출부(142)에서는, 각각, L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(144)에서는 검출된 최소신호 전력을 사용하여 문턱값 A를 구한다. 문턱값 B제어부(145)에서는 검출된 최대신호 전력을 이용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다. 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다.
경로선택 타이밍 검출부(l46)에서는, L개의 타이밍에 있어서의 평균 신호전력과 문턱값 A 및 B를 비교하여, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 X개의 타이밍을 검출한다. 이와 같이 검출된 X개의 타이밍에 있어서의 정합필터(131)의 출력은, 승산기(201)에 의해서, 가중계수 제어부(205) 출력의 각각의 타이밍에 대한 가중계수와 승산된다. 선택된 정합필터(131)의 출력은 복조부(116 및 117)에 공급되어, 여기서 파일럿 심벌을 이용한 절대동기검파 복조가 행해진다. 그 복조출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화된 후, 비터비 복호기(123)에 의해 복호되고, 또한 데이터 판정부(124)에 있어서 수신데이터가 재생된다.
레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호와의 차를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는, 오차신호와 X개의 타이밍에 있어서의 초기 가중계수 설정부(224)로부터의 초기값 신호를 이용하여 MMSE 제어에 의해 X개의 타이밍에 대한 가중계수를 결정한다. 또한, X개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고, 다음으로 큰 가중계수의 타이밍을 차례로 검출하여, 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균 신호전력과 문턱값을 비교하여, 평균수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 Y개의 타이밍을 검출한다. 초기 가중계수 설정부(224)에서는 유효경로 타이밍 검출부(222)에서 검출된 Y개의 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 L-Y개의 타이밍에 있어서의 가중계수의 초기값을 0으로 결정한다.
도14a 및 도l4B에 도시된 수신장치에 있어서는, 정합필터를 사용하여 역확산된 신호에 대하여, MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
또한, 모든 타이밍에 있어서의 역확산 신호의 평균 수신전력을 측정하여, 측정결과로부터 문턱값을 설정하고, 문턱값 이상의 신호를 레이크 합성함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감할 수 있다.
또한, MMSE 제어에 의해 가중계수의 초기값을 결정하고 있기 때문에, MMSE의 수렴시간을 저감할 수 있다.
(실시예2 및 5를 사용한 수신장치의 구성)
도15a 및 도15B에, 본 발명의 실시예2 및 5를 사용한 수신부 구성의 실시예를 도시한다.
도15a 및 도l5B에 있어서, 수신한 확산변조신호는 저잡음 증폭기 (103)에서 증폭된 후, IF주파수로 주파수 변환된다. 그리고, AGC 증폭기(107) 및 포락선 검파기(108)에 의해서 페이딩에 기인하는 진동변동이 보상된 후에 직교검파기(109)에 의해 직교검파된다. 직교검파기(109)의 출력 기저대역 신호는 A/D 변환기(112, 113)에서 디지털 신호로 변환된다. 디지털 값으로 변환된 신호는 탭수 pg의 정합필터(131)에 의해 역변환된다. s를 칩당오버 샘플링 수라고 하면 L(=pg×s)개의 타이밍에 있어서의 역확산 신호가 출력된다.
평균 수신전력 측정부(134)에서 L개의 타이밍의 각각에 있어서의 평균 신호전력이 측정된다. 최소전력 검출부(141) 및 최대전력 검출부(142)에서는, 각각 L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(144)에서는, 검출된 최소신호 전력을 사용하여 문턱값 A를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다. 문턱값 B제어부(145)에서는 검출된 최대신호 전력을 사용하여 문턱값 B를 구한다. 여기서, 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다.
경로선택 타이밍 검출부(146)에서는, L개의 타이밍에 있어서의 평균신호전력과 문턱값 A 및 B를 비교하여, 평균수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 X개의 타이밍을 검출한다. 이와 같이 검출된 X개의 타이밍에 있어서의 정합필터(131)의 출력이 합성경로 선택부(133)에서 선택된다. 선택된 정합필터(131)의 출력은 복조부(116 및 117)에서 복조된 후, 승산기(201)에 의해서, 가중계수 제어부(205)의 출력의 각각의 타이밍에 대한 가중계수와 승산된다. 가중된 가중계수 제어부(205)의 출력은 복조부에 공급되고, 여기서 파일럿 심벌을 이용한 절대동기검파 복조가 행해진다. 그 복조출력은 가산기(118)에 의해 레이크 합성된다. 레이크 합성된 신호는 디인터리브 회로(122)에 의해 오류가 랜덤화된 후, 비터비 복호기(123)에 의해 복호되고, 또한 데이터 판정부(l24)에서 수신데이터가 재생된다.
레이크 합성된 신호에 기초하여 데이터 판정부(203)에 의해 데이터 판정신호를 형성한다. 오차신호 생성부(204)에서는, 레이크 합성된 신호와 데이터 판정신호와의 차를 산출하여 오차신호(MSE)를 생성한다. 가중계수 제어부(205)에서는 오차신호와 X개의 타이밍에 있어서의 초기 가중계수 설정부(224)로부터의 초기값 신호를 사용하여 MMSE 제어에 의해 X개의 타이밍에 대한 가중계수를 결정한다. 그리고, X개의 가중계수에 있어서 가장 큰 가중계수의 타이밍을 검출하고, 검출된 타이밍에 대하여 ±k(k는 자연수)개의 타이밍에 대한 가중계수는 0으로 하고, 다음으로 큰 가중계수의 타이밍을 차례로 검출하여 모든 타이밍에 있어서의 가중계수를 결정한다. 결정된 가중계수가 가중계수 제어부(205)의 출력이 된다.
MMSE 제어를 개시할 때의 가중계수의 초기값은, 다음과 같이 결정한다. 정합필터(131)의 출력을 평균 수신전력 측정부(134)에 공급하여 L개의 타이밍에 있어서의 각각의 평균 신호전력을 측정한다. 최소전력 검출부(141) 및 최대전력 검출부(142)에서는, 각각, L개의 타이밍에 있어서의 최소신호 전력 및 최대신호 전력이 검출된다. 문턱값 A제어부(144)에서는 검출된 최소신호 전력을 사용하여 문턱값 A를 구한다. 또한, 문턱값 B제어부(145)에서는 검출된 최대신호 전력을 사용하여 문턱값 B를 구한다. 여기서, 문턱값 A는 잡음이나 간섭성분만의 신호를 합성하는 것을 방지하기 위한 문턱값이다. 문턱값 B는 충분한 신호전력을 가지는 신호를 선택하기 위한 문턱값이다. 유효경로 타이밍 검출부(222)에서는, L개의 타이밍에 있어서의 평균신호 전력과 문턱값 A 및 B를 비교하여, 평균 수신전력이 문턱값 A 및 문턱값 B 중 큰 쪽의 값 이상이 되는 Y개의 타이밍을 검출한다. 초기 가중계수 설정부(224)에서는 유효경로 타이밍 검출부(222)에서 검출된 Y개의 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 그 이외의 L-Y개의 타이밍에 있어서의 가중계수의 초기값을 0으로 결정한다.
도15a 및 도15B에 도시된 수신장치에 있어서는, 도14a 및 도14B에 도시된 수신장치와 마찬가지로, 정합필터를 사용하여 역확산된 신호에 대하여, MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중 경로수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
또한, 모든 타이밍에 있어서의 역확산 신호의 평균 수신전력을 측정하여, 측정결과로부터 문턱값을 설정하고, 문턱값 이상의 신호를 레이크 합성함으로써, 잡음이나 간섭에 의한 영향을 더욱 저감할 수 있다.
또한, MMSE 제어에 의해 가중계수의 초기값을 결정하고 있기 때문에, MMSE의 수렴시간을 저감할 수 있다.
또한, 상술한 다양한 수신장치의 구성은 본 발명의 예시이며, 다양한 실시예의 조합 등이 실현 가능하다.
본 발명에 의한 레이크 수신기에서는, 정합필터를 사용하여 역확산된 모든 타이밍에 있어서의 신호에 대하여 MMSE 제어된 가중계수에 의해 가중을 한 후에 레이크 합성한다. 따라서, 지연프로파일의 변동에 의해 다중 경로의 수가 변화한 경우에도, 유효한 경로를 효과적으로 합성할 수 있다.
또한, 본 발명에 의하면, 모든 타이밍에 있어서의 역확산 신호의 평균수신전력을 측정하며, 그 최소값으로부터 문턱값을 결정하고, 문턱값 이상의 역확산 신호만을 레이크 합성의 후보로 하고있기 때문에, 잡음이나 간섭성분만의 신호를 합성하는 것에 따른 영향을 저감할 수 있다.
또한, 본 발명에 의하면, 모든 타이밍에 있어서의 평균 수신전력의 최소 값 및 최대 값으로부터 문턱값을 결정하고, 수신전력이 2개의 문턱값 이상인 타이밍에 대한 가중계수의 초기값을 1로 하고있기 때문에, MMSE의 수렴시간을 단축할 수 있다.
본 발명에 의하면, 특히 칩 레이트가 고속인, 즉 광대역 DS-CDMA 에 대해서 레이크에 의한 시간 다이버시티 효과에 의한 수신품질 특성의 개선을 실현할 수 있다.

Claims (12)

  1. 정보 데이터의 변조신호를 확산부호로 광대역 확산변조신호로 확산시켜 다중접속전송을 행하는 직접확산 CDMA 전송방식에서의 레이크수신기에 있어서,
    상기 확산변조신호를 수신하기 위한 수단;
    확산부호 레플리카를 생성하는 확산부호 레플리카 생성부;
    복수의 출력 탭을 가지며, 상기 확산부호 레플리카 생성부로부터의 확산부호 레플리카 출력을 이용하여, 수신한 확산변조신호를 역확산시켜 복수의 역확산 신호를 얻는 정합필터;
    오차신호를 생성하는 오차신호 생성부;
    상기 정합필터로부터의 복수의 역확산 신호의 각각과 상기 오차신호에 기초하여 상기 복수의 역확산 신호의 각각에 해당하는 가중계수를 출력하고, 이 가중계수를, 상기 오차신호가 최소가 되도록 제어하는 가중계수 제어부; 및
    상기 역확산 신호의 각각과 상기 가중계수 제어부로부터의 각 대응하는 가중계수를 승산하는 승산기;
    상기 승산기로부터의 복수의 출력의 각각을 복조하는 복조부;
    상기 복조부로부터의 복수의 복조신호를 합성하는 가산기; 및
    상기 가산기로부터의 출력에 기초하여 참조신호를 생성하는 참조신호생성부를 구비하고,
    상기 가산기로부터의 출력과 상기 참조신호와의 차이를 산출하여 상기 오차신호 생성부에 의해 오차신호를 생성하도록 한 것을 특징으로 하는 레이크 수신기.
  2. 정보 데이터의 변조신호를 확산부호로 광대역 확산변조 신호로 확산시켜 다중접속 전송을 행하는 직접확산 CDMA 전송방식에 있어서의 레이크 수신기에 있어서,
    상기 확산변조 신호를 수신하기 위한 수단;
    확산부호 레플리카를 생성하는 확산부호 레플리카 생성부;
    복수의 출력 탭을 가지며, 상기 확산부호 레플리카 생성부로부터의 확산부호 레플리카 출력을 이용하여, 수신한 확산변조 신호를 역확산하여 복수의 역확산 신호를 얻는 정합필터;
    상기 정합필터로부터의 복수의 역확산된 신호의 각각을 복조하는 복조부;
    오차신호를 생성하는 오차신호 생성부;
    상기 복조부로부터의 복수의 복조신호의 각각에 대응하는 가중계수를 출력하고, 이 가중계수를, 상기 오차신호가 최소가 되도록 제어하는 가중계수 제어부;
    상기 복조부로부터의 복조신호의 각각과 상기 가중제어부로부터의 각 대응하는 가중계수를 승산하는 승산기;
    상기 승산기로부터의 복수의 출력을 합성하는 가산기; 및
    상기 가산기로부터의 출력에 기초하여 참조신호를 생성하는 참조 신호 생성부를 구비하고,
    상기 가산기로부터의 출력과 상기 참조신호와의 차를 산출하여 상기 오차신호 생성부에 의해 오차신호를 생성하도록 한 것을 특징으로 하는 레이크 수신기.
  3. 제1항 또는 제2항에 있어서,
    상기 정합필터로부터의 상기 복수의 역확산 신호의 각각의 평균 수신신호전력을 측정하는 평균 신호전력 측정부;
    상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력으로부터 최소신호 전력을 검출하는 최소전력 검출부;
    상기 최소전력 검출부로부터의 최소신호 전력으로부터, 상기 가산기에 공급되는 신호의 경로를 선택하기 위한 제1 문턱값을 구하여 출력하는 제1 문턱값 제어부;
    상기 평균 수신신호 전력과 제1 문턱값을 비교하여, 평균 수신신호전력이 제1 문턱값 이상이 되는 경로를 선택하는 경로선택 검출부; 및
    상기 정합필터로부터의 상기 역확산 신호 중, 상기 경로선택 검출부에서 검출한 경로에 대응하는 신호를 선택하는 합성경로 선택부를 구비한 것을 특징으로 하는 레이크 수신기.
  4. 제3항에 있어서,
    상기 가중계수 제어부에 있어서 상기 복수의 가중계수를 결정할 때, 상기 경로선택 검출부에서 검출된 경로에 대응하는 가중계수만을 제어하여 출력하는 것을 특징으로 하는 레이크 수신기.
  5. 제1항 또는 제2항에 있어서,
    상기정합필터로부터의 상기 복수의 역확산 신호의 각각의 평균 수신신호 전력을 측정하는 평균 신호전력 측정부;
    상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력으로부터 최소신호 전력을 검출하는 최소전력 검출부;
    상기 평균 신호전력 측정부로부터의 최소신호 전력으로부터 최대신호 전력을 검출하는 최대전력 검출부;
    상기 최소전력 검출부로부터의 최소전력 검출 출력으로부터 상기 가중계수 제어부의 초기값을 설정하기 위한 제2 문턱값을 구하여 출력하는 제2 문턱값 제어부;
    상기 최대전력 검출부로부터의 최대전력 검출 출력으로부터 상기 가중계수 제어부의 초기값을 설정하기 위한 제3 문턱값을 구하여 출력하는 제3 문턱값 제어부;
    상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력과 상기 제2 문턱값 및 상기 제3문턱값을 비교하여, 상기 복수의 평균 수신신호전력 중 상기 제2 문턱값 및 상기 제3 문턱값 중 큰 쪽의 값 이상이 되는 출력의 경로를 검출하는 유효경로 검출부; 및
    상기 유효경로 검출부에서 검출한 경로에 대응하는 가중계수의 초기값을α(1≥α〉0)로 하고, 나머지의 경로에 대응하는 가중계수의 초기 값을 0으로 하는 초기 가중계수 설정부
    를 구비한 것을 특징으로 하는 레이크 수신기.
  6. 제3항 또는 제4항에 있어서,
    상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력 출력으로부터 최대신호 전력을 검출하는 최대전력 검출부;
    상기 최대전력 검출부로부터의 최대전력 검출출력으로부터 상기 가중계수 제어부의 초기 값을 설정하기 위한 제4 문턱값을 구하여 출력하는 제4 문턱값 제어부;
    상기 평균 신호전력 측정부로부터의 복수의 평균 수신신호 전력 출력과 상기 제1 문턱값 및 상기 제4 문턱값을 비교하여, 상기 복수의 평균수신신호 전력출력 중 상기 제1 문턱값 및 상기 제4 문턱값 중 큰 쪽의 값 이상이 되는 출력의 경로를 검출하는 유효 경로 검출부; 및
    상기 유효 경로 검출부에서 검출한 경로에 대응하는 가중계수의 초기 값을α(1≥α〉0)로 하고, 다른 경로에 대응하는 가중계수의 초기 값을 0으로 하는 초기 가중계수 설정부
    를 구비한 것을 특징으로 하는 레이크 수신기.
  7. 제5항 또는 제6항에 있어서,
    상기 가중계수 제어부는,
    상기 가중계수의 초기 값을 설정할 때, 각 경로에 대응하는 가중계수의 초기 값으로서 상기 초기 가중계수 설정부에서 결정된 값을 설정하는
    것을 특징으로 하는 레이크 수신기.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 정합필터의 탭의 수를 pg로 하고,
    칩당 오버 샘플링 수를 s로 할 때에, 상기 정합필터로부터의 pg개의 출력에 대한 pg×s개의 타이밍의 각각에 있어서의 가중계수를 상기 가중계수 제어부로부터 추출하도록 한 것을 특징으로 하는 레이크 수신기.
  9. 제3항 또는 제4항에 있어서,
    상기 정합필터의 탭의 수를 pg로 하고,
    칩당 오버 샘플링 수를 s로 할 때, 상기 정합필터로부터의 pg개의 출력에 대한 pg×s개의 타이밍의 각각에 있어서의 가중계수를 상기 가중계수 제어부로부터 추출하도록 하며,
    상기 평균 신호전력 측정부는 상기 정합필터 출력의 pg×s개의 타이밍에 있어서의 각각의 평균 수신신호 전력을 측정하고, 상기 최소전력 검출부는 상기 평균 수신신호 전력으로부터 pg×s개의 타이밍에 있어서의 최소신호 전력을 검출하고,
    상기 경로선택 검출부는 상기 평균 수신신호 전력이 상기 제1 문턱값 이상이 되는 경로의 타이밍을 검출하도록 한 것을 특징으로 하는 레이크 수신기.
  10. 제5항에 있어서,
    상기 정합필터의 탭의 수를 pg로 하고,
    칩당 오버 샘플링 수를 s로 할 때, 상기 정합필터로부터의 pg개의 출력에 대한 pg×s개의 타이밍의 각각에 있어서의 가중계수를 상기 가중계수 제어부로부터 추출하도록 하며,
    상기 평균 신호전력 측정부는 상기 정합필터 출력의 pg×s개의 타이밍에 있어서 각각의 평균 수신신호 전력을 측정하고, 상기 최소전력 검출부는 상기 평균 수신신호 전력으로부터 pg×s개의 타이밍에 있어서의 최소신호전력을 검출하며,
    상기 최대전력 검출부는 상기 평균 수신신호 전력으로부터 pg×s개의 타이밍에 있어서의 최대신호 전력을 검출하고,
    상기 경로선택 검출부는 상기 평균 수신신호 전력이 상기 제l 문턱값 이상이 되는 경로의 타이밍을 검출하며,
    상기 유효경로 검출부는 상기 복수의 평균 수신신호 전력 중 상기 제2 문턱값 및 상기 제3 문턱값 중 큰 쪽의 값 이상이 되는 신호의 타이밍을 검출하고,
    상기 초기 가중계수 설정부는 그 검출된 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 나머지의 타이밍에 있어서의 가중계수의 초기 값을 0으로 한 것을 특징으로 하는 레이크 수신기.
  11. 제6항에 있어서,
    상기 정합필터의 탭의 수를 pg로 하고,
    칩당 오버 샘플링 수를 s로 할 때에, 상기 정합필터로부터의 pg개의 출력에 대한 pg×s개의 타이밍의 각각에 있어서의 가중계수를 상기 가중계수 제어부로부터 추출하도록 하며,
    상기 평균 신호전력 측정부는 상기 정합필터 출력의 pg×s개의 타이밍에 있어서 각각의 평균 수신신호 전력을 측정하고, 상기 최소전력 검출부는 상기 평균 수신신호 전력으로부터 pg×s개의 타이밍에 있어서의 최소신호 전력을 검출하며,
    상기 최대전력 검출부는 상기 평균 수신신호 전력으로부터 pg×s개의 타이밍에 있어서의 최대신호 전력을 검출하고,
    상기 경로선택 검출부는 상기 평균수신신호 전력이 상기 제1 문턱값이상이 되는 경로의 타이밍을 검출하며,
    상기 유효경로 검출부는 상기 복수의 평균 수신신호 전력 중 상기 제1 문턱값 및 상기 제4 문턱값 중 큰 쪽의 값 이상이 되는 신호의 타이밍을 검출하고, 상기 초기 가중계수 설정부는 그 검출된 타이밍에 있어서의 가중계수의 초기값을 1로 하고, 나머지의 타이밍에 있어서의 가중계수의 초기 값을 0으로 한 것을 특징으로 하는 레이크 수신기.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 가중계수 제어부는, 상기 가중계수를 제어할 때, 가장 가중계수가 큰 상기 정합필터 출력의 타이밍에 대하여 전후 ±k(k는 자연수)개의 타이밍에 있어서의 가중계수를 무조건 0으로 하고, 다음으로 큰 가중계수의 타이밍을 검출하도록 하며, 가중계수를 차례로 결정하도록 한 것을 특징으로 하는 레이크 수신기.
KR1019997007682A 1997-12-24 1998-12-24 직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기 KR100338554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP355907/1997 1997-12-24
JP35590797A JP3305639B2 (ja) 1997-12-24 1997-12-24 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機

Publications (2)

Publication Number Publication Date
KR20000075619A true KR20000075619A (ko) 2000-12-26
KR100338554B1 KR100338554B1 (ko) 2002-05-27

Family

ID=18446348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997007682A KR100338554B1 (ko) 1997-12-24 1998-12-24 직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기

Country Status (8)

Country Link
US (1) US6507605B1 (ko)
EP (1) EP0984576B1 (ko)
JP (1) JP3305639B2 (ko)
KR (1) KR100338554B1 (ko)
CN (1) CN1136683C (ko)
CA (1) CA2281733C (ko)
DE (1) DE69840295D1 (ko)
WO (1) WO1999034546A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809995B1 (ko) * 2000-02-03 2008-03-07 아이피알 라이센싱, 인코포레이티드 무선 통신 시스템에서의 파일럿 심볼 보조 변조 및 복조
KR100944175B1 (ko) * 2002-11-22 2010-02-26 인터디지탈 테크날러지 코포레이션 복소 가중치 생성(ｃｗｇ) 알고리즘을 이용한 레이크 수신기에서의 채널 이득 추정

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470044B1 (en) * 1999-01-15 2002-10-22 Sharp Laboratories Of America, Inc. Computationally parsimonious forward link receiver for DS-CDMA systems and method for same
US6219344B1 (en) * 1999-04-21 2001-04-17 Infineon Technologies Ag Pilot aided traffic channel estimation for CDMA cellular systems
JP3322243B2 (ja) * 1999-06-30 2002-09-09 日本電気株式会社 直接拡散ｃｄｍａ受信機
JP2001024555A (ja) * 1999-07-02 2001-01-26 Nec Mobile Commun Ltd Ｃｄｍａ通信装置および送信電力制御方法
US6278726B1 (en) 1999-09-10 2001-08-21 Interdigital Technology Corporation Interference cancellation in a spread spectrum communication system
US6115406A (en) 1999-09-10 2000-09-05 Interdigital Technology Corporation Transmission using an antenna array in a CDMA communication system
JP3590310B2 (ja) 1999-12-07 2004-11-17 シャープ株式会社 連接畳込み符号復号器
JP3943305B2 (ja) * 2000-01-19 2007-07-11 三菱電機株式会社 スペクトル拡散受信装置、およびスペクトル拡散受信方法
US6801564B2 (en) * 2000-02-23 2004-10-05 Ipr Licensing, Inc. Reverse link correlation filter in wireless communication systems
JP3519338B2 (ja) * 2000-03-24 2004-04-12 松下電器産業株式会社 受信装置及び利得制御方法
JP2001320342A (ja) * 2000-05-11 2001-11-16 Nec Corp Ｆｄｍ−ｃｄｍａ送信方法、ｆｄｍ−ｃｄｍａ受信方法及びそれらの装置
JP3464645B2 (ja) 2000-08-30 2003-11-10 松下電器産業株式会社 無線受信装置
US6937592B1 (en) * 2000-09-01 2005-08-30 Intel Corporation Wireless communications system that supports multiple modes of operation
JP3419749B2 (ja) * 2000-10-10 2003-06-23 松下電器産業株式会社 受信装置および受信方法
DE60131824T2 (de) * 2000-11-01 2008-11-27 Ntt Docomo Inc. Rückgewinnung des Symboltaktes
US6567387B1 (en) * 2000-11-07 2003-05-20 Intel Corporation System and method for data transmission from multiple wireless base transceiver stations to a subscriber unit
SG104931A1 (en) * 2000-11-10 2004-07-30 Sony Electronics Singapore Pte Multiple-user cdma wireless communication system
US7769078B2 (en) * 2000-12-22 2010-08-03 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus, methods and computer program products for delay selection in a spread-spectrum receiver
US20020136287A1 (en) * 2001-03-20 2002-09-26 Heath Robert W. Method, system and apparatus for displaying the quality of data transmissions in a wireless communication system
US7161927B2 (en) * 2001-04-18 2007-01-09 Mediatek Inc. System and method for synchronizing multiuser signals for OFDM CDMA
US6745052B2 (en) * 2001-07-27 2004-06-01 Qualcomm, Incorporated Method and apparatus for signal equalization in a communication system with multiple receiver antennas
JP4092291B2 (ja) * 2001-08-02 2008-05-28 インフィネオン テヒノロジース アクチェンゲゼルシャフト 構成可能なターミナル・エンジン
US7149254B2 (en) * 2001-09-06 2006-12-12 Intel Corporation Transmit signal preprocessing based on transmit antennae correlations for multiple antennae systems
US7430191B2 (en) * 2001-09-10 2008-09-30 Qualcomm Incorporated Method and apparatus for performing frequency tracking based on diversity transmitted pilots in a CDMA communication system
CN1155189C (zh) * 2001-10-09 2004-06-23 华为技术有限公司 双层加权并行干扰对消方法的简化方法
US20030067890A1 (en) * 2001-10-10 2003-04-10 Sandesh Goel System and method for providing automatic re-transmission of wirelessly transmitted information
US7336719B2 (en) * 2001-11-28 2008-02-26 Intel Corporation System and method for transmit diversity base upon transmission channel delay spread
GB2384660B (en) * 2002-01-25 2004-11-17 Toshiba Res Europ Ltd Reciever processing systems
GB2384665B (en) 2002-01-25 2004-11-17 Toshiba Res Europ Ltd Reciever processing systems
US7463671B2 (en) * 2002-02-19 2008-12-09 Marvell World Trade Ltd. Rake receiver interface
US7012978B2 (en) * 2002-03-26 2006-03-14 Intel Corporation Robust multiple chain receiver
US20030235252A1 (en) * 2002-06-19 2003-12-25 Jose Tellado Method and system of biasing a timing phase estimate of data segments of a received signal
CN1711708B (zh) * 2002-11-12 2010-05-12 美国博通公司 根据信号与干扰及噪声比耙式合并的方法和设备
CN100338932C (zh) * 2002-12-06 2007-09-19 冯志强 一种压制和减少ds－cdma系统多用户干扰的信号处理装置
JP2004297307A (ja) * 2003-03-26 2004-10-21 Matsushita Electric Ind Co Ltd パス検出装置及びパス検出方法
JP4259964B2 (ja) * 2003-09-12 2009-04-30 富士通株式会社 ＭＩＸＲ機能を有するＲａｋｅ受信機
KR100934352B1 (ko) * 2005-01-18 2009-12-30 가부시키가이샤 엔티티 도코모 이동 통신 단말 및 이동 통신 단말에 탑재되는 복수의 수신장치를 제어하는 방법
US7924930B1 (en) * 2006-02-15 2011-04-12 Marvell International Ltd. Robust synchronization and detection mechanisms for OFDM WLAN systems
US8275323B1 (en) 2006-07-14 2012-09-25 Marvell International Ltd. Clear-channel assessment in 40 MHz wireless receivers
JP4769698B2 (ja) * 2006-11-30 2011-09-07 富士通株式会社 干渉電力推定装置及び干渉電力推定方法
US8982849B1 (en) 2011-12-15 2015-03-17 Marvell International Ltd. Coexistence mechanism for 802.11AC compliant 80 MHz WLAN receivers
US20130257667A1 (en) * 2012-03-30 2013-10-03 Broadcom Corporation Antenna Tuning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361276A (en) * 1993-09-13 1994-11-01 At&T Bell Laboratories All digital maximum likelihood based spread spectrum receiver
JP2807568B2 (ja) * 1994-02-10 1998-10-08 エヌ・ティ・ティ移動通信網株式会社 適応形スペクトラム拡散受信機
JPH08116303A (ja) 1994-10-18 1996-05-07 Toshiba Corp スペクトラム拡散無線通信システムおよびこのシステムで使用される基地局用無線通信装置並びに移動局用無線通信装置
JP2605648B2 (ja) 1994-12-22 1997-04-30 日本電気株式会社 Ｓｓ受信機における逆拡散符号位相検出装置
FI97581C (fi) * 1995-02-10 1997-01-10 Nokia Telecommunications Oy Vastaanotin ja menetelmä hajotuskoodien generoimiseksi vastaanottimessa
EP0806844B1 (en) * 1995-11-29 2006-08-23 NTT DoCoMo, Inc. Diversity receiver and control method therefor
JP2911105B2 (ja) * 1995-12-06 1999-06-23 エヌ・ティ・ティ移動通信網株式会社 適応形スペクトラム拡散受信機
JP3228405B2 (ja) 1996-12-25 2001-11-12 株式会社エヌ・ティ・ティ・ドコモ 直接拡散ｃｄｍａ伝送方式の受信機
US5956369A (en) * 1997-02-24 1999-09-21 Golden Bridge Technology, Inc. Spread spectrum multipath combining subsystem and method
JP3462364B2 (ja) 1997-06-02 2003-11-05 株式会社エヌ・ティ・ティ・ドコモ 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809995B1 (ko) * 2000-02-03 2008-03-07 아이피알 라이센싱, 인코포레이티드 무선 통신 시스템에서의 파일럿 심볼 보조 변조 및 복조
KR100944175B1 (ko) * 2002-11-22 2010-02-26 인터디지탈 테크날러지 코포레이션 복소 가중치 생성(ｃｗｇ) 알고리즘을 이용한 레이크 수신기에서의 채널 이득 추정
KR100979153B1 (ko) * 2002-11-22 2010-08-31 인터디지탈 테크날러지 코포레이션 복소 가중치 생성(ｃｗｇ) 알고리즘을 이용한 레이크 수신기에서의 채널 이득 추정
KR100979151B1 (ko) * 2002-11-22 2010-08-31 인터디지탈 테크날러지 코포레이션 복소 가중치 생성(ｃｗｇ) 알고리즘을 이용한 레이크 수신기에서의 채널 이득 추정

Also Published As

Publication number Publication date
CN1248362A (zh) 2000-03-22
US6507605B1 (en) 2003-01-14
EP0984576A4 (en) 2004-06-23
KR100338554B1 (ko) 2002-05-27
JPH11186991A (ja) 1999-07-09
CN1136683C (zh) 2004-01-28
EP0984576B1 (en) 2008-12-03
CA2281733A1 (en) 1999-07-08
CA2281733C (en) 2004-04-13
EP0984576A1 (en) 2000-03-08
JP3305639B2 (ja) 2002-07-24
WO1999034546A1 (fr) 1999-07-08
DE69840295D1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
KR100338554B1 (ko) 직접확산 씨디엠에이 전송방식에 있어서의 레이크 수신기
JP4076202B2 (ja) スペクトラム拡散信号受信機及び受信方法
US9525455B2 (en) Simple and robust digital code tracking loop for wireless communication systems
JP3228405B2 (ja) 直接拡散ｃｄｍａ伝送方式の受信機
JP3159378B2 (ja) スペクトル拡散通信方式
JP3462364B2 (ja) 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機
EP1605601A1 (en) Interference eliminating apparatus and method
EP1563621A1 (en) Method and apparatus for rake combining based upon signal to interference noise ratio
KR100958596B1 (ko) 심볼레이트와 칩레이트를 혼용하여 웨이팅하는 핑거와,그를 이용한 복조 장치 및 방법
JPH08335898A (ja) Ｃｄｍａ信号受信機
JP2855170B2 (ja) Ｃｄｍａ復調回路および復調方法
Hettiarachchi et al. Interference cancellation technique based on discovery of spreading codes of interference signals and maximum correlation detection for DS-CDMA system
JP2002353857A (ja) Ｒａｋｅ受信機およびｒａｋｅ受信方法
JP2003324367A (ja) 無線受信装置及び方法
JP2002237765A (ja) 受信回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee