KR20000053428A - 박막 반도체 소자 제조 방법 및 레이저 조사 장치 - Google Patents

박막 반도체 소자 제조 방법 및 레이저 조사 장치 Download PDF

Info

Publication number
KR20000053428A
KR20000053428A KR1020000000776A KR20000000776A KR20000053428A KR 20000053428 A KR20000053428 A KR 20000053428A KR 1020000000776 A KR1020000000776 A KR 1020000000776A KR 20000000776 A KR20000000776 A KR 20000000776A KR 20000053428 A KR20000053428 A KR 20000053428A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
semiconductor thin
laser light
irradiation
Prior art date
Application number
KR1020000000776A
Other languages
English (en)
Inventor
스가노유키야스
후지노마사히로
마노미치오
아사노아키히코
이노마스미쓰
우라조노다케노부
다카토쿠마코토
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11002384A external-priority patent/JP2000208414A/ja
Priority claimed from JP11002385A external-priority patent/JP2000208769A/ja
Priority claimed from JP11012498A external-priority patent/JP2000216087A/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000053428A publication Critical patent/KR20000053428A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 레이저 광을 사용하여 반도체 박막의 결정화 공정을 개선하여 양질의 다결정 박막을 얻는 것에 관한 것이다. 기판의 표면 상에 비단결정(非單結晶) 반도체 박막을 형성하는 막 형성 단계를 수행한 후에, 비단결정 반도체 박막을 다결정 물질로 변환하기 위해 레이저 광을 조사하는 어닐링 단계가 수행된다. 어닐링 단계는 레이저 광의 단면적 모양을 소정 영역으로 바꾸고 조정함으로 수행된다. 반도체 박막은 상승에서 하강까지 50 ns 이상의 발광시간 폭을 갖고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 조사(照射)됨으로써, 상기 단면적 영역에 해당하는 조사영역에 포함되는 반도체 박막이 동시에 다결정 실리콘 물질로 변환된다. 이때 적절한 값이 공급되도록 상승에서 하강까지의 레이저 광의 에너지 강도는 제어된다. 상기 공정에 따라서 더 큰 입자 구경을 갖는 다결정 물질 또는 균일한 입자 구경을 갖는 다결정 물질을 얻을 수 있다. 몇몇 경우에, 레이저 광 조사중에 기판은 비산화 분위기 내에 있을 수 있고, 또는 가열되거나 냉각될 수 있다.

Description

박막 반도체 소자 제조 방법 및 레이저 조사 장치 {PROCESS FOR PRODUCING THIN FILM SEMICONDUCTOR DEVICE AND LASER IRRADIATION APPARATUS}
본 발명은 박막 반도체 소자 제조 방법 및 레이저 조사 장치(laser irradiation apparatus)에 관한 것이다. 레이저 조사 장치는 박막 반도체 소자의 제조 방법에서 엑시머 레이저 광(excimer laser light)을 사용하여 반도체 박막을 결정화하는데 사용된다.
액티브 매트릭스형 액정 표시 장치의 화소 스위칭용 박막 트랜지스터, 스위칭 트랜지스터를 구동하는 주변 회로에 형성되는 박막 트랜지스터, 및 부하 소자형(load device type) RAM에 사용되는 박막 트랜지스터는 비정질 실리콘 또는 다결정 실리콘을 포함하는 활성층을 채용한다. 다결정 실리콘은 비정질 실리콘에 비해 이동도(mobility)가 높기 때문에 고성능의 박막 트랜지스터를 얻을 수 있다. 그러나, 다결정 실리콘이 단결정 실리콘에 비해 고밀도에서 실리콘 원자의 미결합쌍(non-bonding pair)을 포함하기 때문에, 이 미결합쌍으로 인해 채널 오프(off)시 누설 전류가 발생된다. 이것은 결과적으로, 스위치 온(on)시의 동작 속도를 저하시키는 원인이 된다. 따라서, 박막 트랜지스터의 특성을 개선시키기 위해 결정 결함이 적고 균일성이 우수한 다결정 실리콘의 반도체 박막을 형성하는 것이 요구된다. 이러한 다결정 실리콘 박막 형성 방법으로는 화학 기상 성장법 및 고상 성장법이 제안된다. 누설 전류의 원인이 되는 미결합쌍을 감소시키기 위한 수단으로는 다결정 실리콘 박막 내에 수소를 도핑하여 미결합쌍을 종단화(終端化)시키는 수소화 기술(hydrogenation technique)이 사용된다. 그러나, 입자 크기가 큰 결정이 화학 기상 성장법에 의해 성장되어 다결정 실리콘 박막이 형성되는 경우에는 박막의 두께가 불균일해진다. 따라서, 다결정 실리콘 박막을 사용하여 균일한 소자 특성을 가지는 트랜지스터를 형성하는 것은 어렵다.
상기한 문제를 고려하여 다결정 반도체 박막을 형성하는 공정으로 엑시머 레이저 광을 사용하는 어닐링 처리가 제안된다. 이 방법에서, 절연 기판 상에 형성된 비정질 실리콘 및 비교적 입경(particle diameter; 粒徑)이 작은 다결정 실리콘과 같은 비단결정 반도체 박막이 레이저 광에 의해 조사되어 국부적으로 가열된 후에 냉각 과정 중에 비교적 큰 입경을 가지는 다결정으로 변환(결정화)된다. 박막 트랜지스터는 상기 반도체 박막을 사용하여 집적 형성됨으로써 활성층(채널 영역)로 결정화된다. 레이저 어닐링을 사용함으로써 박막 반도체 소자는 저온 공정에 의해 제조될 수 있고, 내열성이 우수한 값비싼 석영 기판 대신에 값싼 유리기판이 사용될 수 있다. 또한, 엑시머 레이저 광은 자외선 영역에 있어서 실리콘에 대한 흡수 계수(absorption coefficient)가 크기 때문에, 실리콘 기판에는 열적으로 손상을 입히지 않고 실리콘 표면만을 국부적으로 가열하는 장점이 있다. 레이저 어닐링 방법에는 비정질 실리콘 박막에 엑시머 레이저 광을 직접 조사하여 다결정으로 변환시키는 제1방법, 및 고상 성장에 의해 형성된 다결정 실리콘 박막에 막 전체가 용해되지 않는 에너지 수준으로 엑시머 레이저 광을 조사하여 어닐링을 수행하는 제2방법이 있다.
비정질 실리콘 박막을 직접 어닐링하는 제1방법은 제2방법에 비해 공정이 간단하므로 장래의 LSI 양산에 유리하다. 또한, 대면적이 1회의 엑시머 레이저 광 조사에 의해 일괄 어닐링 처리될 수 있는 경우에도 양산에 유리하다. 그러나, 비정질 실리콘 박막을 직접 어닐링하는데 종래의 레이저 조사 장치가 사용되는 경우, 1회 조사로 결정성이 양호하고 입계(grain boundary; 粒界) 트랩(trap)의 밀도가 적은 다결정 실리콘 박막을 얻기에 충분한 에너지가 대면적의 단면에 균일하게 분포되는 엑시머 레이저 광을 얻는 것은 어렵다. 상기 문제를 해결하기 위해, 대면적이 1회 조사로 동시에 일괄 어닐링 처리될 수 있는 그러한 고출력 에너지를 가지는 엑시머 레이저 조사 장치가 개발되고 있다. 또한, 엑시머 레이저 광을 사용하는 어닐링 효과를 개선하기 위해, 기판을 미리 섭씨 수백도로 가열한 후 비정질 실리콘을 직접 어닐링하는 방법이 제안된다. 그러나, 고출력 에너지의 엑시머 레이저 조사 장치를 사용하는 경우에도, 결정성이 양호하고 입계 트랩 밀도가 적은 다결정 실리콘 박막을 얻기 위한 공정 조건이 아직 확립되어 있지 않다. 또한, 종래의 비정질 실리콘의 직접 어닐링 방법에서는 얻어지는 다결정 실리콘의 결정립경이 평균적으로 50 nm 이하이므로 결정립 크기의 증가가 요구된다. 발광시간이 50 ns 이상인 고출력의 레이저 조사 장치를 사용하는 레이저 어닐링 공정의 경우, 종래에는 결정화 공정이 대기 중에서 수행된다. 그러나, 이 경우 결정 결함(crystal defect)은 대기 중의 산소 및 실리콘의 결합에 의해 형성되므로 박막 트랜지스터의 이동도는 다결정 실리콘의 입경(결정립 크기)으로부터 기대되는 정도로 개선되지 않는다는 점에서 문제가 있다.
엑시머 레이저 광을 발생하는 레이저 조사 장치로서는, 종래 장치의 레이저 광의 출력 에너지(약 0.5 J)가 적기 때문에 조사 면적이 200 mm x 0.6 내지 0.7 mm인 선형 빔(linear beam)을 90 내지 95% 정도로 중첩(overlap)시켜 조사하는 일반적인 방법이 사용된다. 그러나, 이러한 방법에서는 레이저의 출력 안정성(현재 상태에서는 약 ±10%)이 열악하고, 출력 에너지가 돌발적으로 커지거나 작아지는 부분에서 결정의 불균일성이 발생된다. 이러한 부분에 회로가 집적 형성되는 경우 동작 불량의 원인이 된다. 또한 출력을 가능한 한 분산시키기 위해 레이저 빔의 중첩을 약 99% 정도까지 사용하는 것도 고려된다. 그러나, 이러한 방법에서는 스루풋(throughput)이 극도로 열악해져 제조 비용이 증가되는 문제가 있다. 결정화가 종래의 선형 레이저 빔에서 예를 들어 95%의 중첩을 사용하여 수행되는 경우, 400 mm x 500 mm의 기판을 처리하는데 약 6분이 요구된다. 상기 기판이 99%의 선형 레이저 빔 중첩으로 처리되는 경우 30분이 요구된다. 또한, 레이저 어닐링은 일반적으로 진공 분위기 하에서 수행되므로 기판의 로딩 및 언로딩에 약 5분이 요구된다.
최근에는, 1회 조사로 대면적을 동시에 어닐링 처리할 수 있는 고출력 에너지를 갖는 엑시머 레이저 조사 장치가 전술한 바와 같이 개발되고 있다. 예를 들면, 10 J의 출력을 가지는 엑시머 레이저 광원을 사용하여 약 27 mm x 67 mm의 면적이 동시에 조사될 수 있다. 그러나, 대형 표시장치에 필요한 약 20 인치(약 120 mm x 160 mm)의 대각 치수를 가지는 대화면 LCD 패널을 제조하기 위해, 레이저 조사의 "경계 부분"은 어떤 방법에서든지 반드시 형성된다. "경계 부분"이외의 기타 다른 부분이 최적의 에너지로 조사되는 경우 이 "경계 부분"은 과다 조사되고, 반도체 박막은 미(微)결정화되어 박막 트랜지스터의 성능이 악화되는 문제가 있다.
도 1a 내지 도 1c는 유리 기판 상에 형성된 비정질 실리콘을 다결정 실리콘으로 변환하는 종래의 레이저 조사 처리를 개략적으로 도시하는 도면이다. 레이저 광의 단면적보다 큰 면적을 가지는 절연 기판(0) 상에 형성된 반도체 박막이 조사되는 경우, 레이저 광의 주사(scanning)는 절연 기판(0)에 대해 상대적으로 행해져야 한다. 이 경우, 유리 기판의 표면 내에는 1회 조사 영역(도 1a 참조), 2회 조사 영역(도 1b 참조), 및 4회 조사 영역(도 1c 참조)이 형성되어 다결정 실리콘의 입경에 불균일이 생긴다. 도 1c에 도시되는 바와 같이, 2회 조사 영역 및 4회 조사 영역은 소위 "경계 부분"으로 각각의 결정입경이 1회 조사 영역의 결정입경과 다르다.
전술한 바와 같이 고출력의 레이저 조사 장치를 사용하여 비교적 큰 면적(예를 들면, 약 2.7 cm x 6.7 cm)이 동시에 결정화되는 방법이 예를 들면 일본 특개평 제7-235490호에 기술된다. 극도의 고출력을 가지는 레이저 조사 장치가 사용될 수 있는 경우, 기판의 전체 면 상에 형성된 반도체 박막은 동시에 결정화될 수 있다. 이러한 방법을 사용함으로써, 레이저 어닐링의 스루풋이 1분보다 약간 더 걸리므로 선형 레이저 빔에 의한 주사가 행해지는 방법에 비해 생산성이 약 5배 정도 개선된다. 또한, 비교적 큰 영역이 동시에 결정화되기 때문에 균일성이 양호해지고, 결정화 후의 표면 호모로지(homology)가 개선되는 것이 알려져 있다. 그러나, 실제의 공정에서, 기판은 반도체 박막 형성 후 레이저 어닐링을 행할 때까지 대기 중에 노출되어 대기로부터의 오염 물질 및 먼지가 기판 표면에 부착되기 때문에 이들을 제거하는 공정이 필요하다. 따라서, 일괄 어닐링을 행함으로써 스루풋이 증가되는 장점이 반감되는 문제가 발생된다. 또한, 반도체 박막이 형성된 후에 레이저 광 조사에 의해 결정화가 되는 종래의 단순한 방법을 사용함으로써 반도체 박막의 질을 개선하는데에는 한계가 있다는 점이 문제가 된다. 또한, 현실적으로는 전체 출력 에너지가 10 J을 초과하는 레이저 조사 장치를 개발하는 것이 곤란하다. 따라서, 대형 기판(예를 들면, 30 cm x 30 cm 이상) 상에 형성된 반도체 박막을 동시에 결정화하는 것이 불가능하다. 이러한 이유로, 결정화는 도 1a 내지 도 1c에 도시된 바와 같이 어떤 영역(약 2.7 cm x 6.7 cm)을 나눠서 행해지므로 레이저 조사 부분 사이의 경계 부분에서 불균일성이 발생되기 쉽다는 문제가 있다. 또한, 각 레이저 조사 간의 에너지 분산에 기인하여 트랜지스터의 불균일성이 발생한다. 그 결과, 박막 트랜지스터를 집적 형성하여 액티브 매트릭스 표시 장치가 형성되는 경우, 화소 어레이부(pixel array part)에서는 불균일한 표시가 발생되고 주변 구동 회로부에서는 동작 마진(operation margin)이 감소된다. 일괄 조사에 의한 결정화에 사용되는 고출력의 레이저 조사 장치의 발진 주파수가 1 hz 이하이기 때문에, 그 생산성은 발진 주파수가 수백 hz에 달하는 저출력의 레이저 어닐링 조사 장치에 비해 그다지 양호하지 않은 경향이 있다. 또한, 전술한 바와 같이 다결정 실리콘과 같은 다결정 반도체 박막을 얻기 위해 레이저 광 조사에 의해 반도체 박막이 비정질로부터 다결정으로 변환되는 한편, 반도체 박막이 형성된 기판은 레이저 광 조사가 행해지는 때에 실온 상태로 유지되거나 가열된다. 그러나, 이 방법에 의하면 결정립의 크기는 증가되지만, 다결정 반도체 박막을 활성층으로 사용하는 TFT의 임계치 전압 및 온(on) 전류와 같은 특성이 크게 분산되어 버리는 경향이 있다는 문제가 있다.
상기한 종래 기술의 문제를 해결하기 위한 본 발명의 목적은 절연 기판 상에 결정성이 우수한 다결정 실리콘을 포함하는 반도체 박막을 형성하고, 또한 이들을 구현하는 레이저 조사 장치를 제공하는 것이다. 상기 목적을 달성하기 위해 이하의 수단을 포함하는 본 발명에는 제1태양 및 제2태양이 포함된다. 제1태양은 기판 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계; 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 변환하도록 상기 반도체 박막을 에너지 빔으로 조사하는 조사 단계; 및 다결정 물질로 변환된 반도체 박막을 활성층으로 사용하여 소정 영역에 박막 트랜지스터를 집적 형성하는 형성 단계를 포함하는 박막 반도체 소자 제조 방법에 관한 것으로, 상기 조사 단계는 박막 트랜지스터의 특성이 균일해지도록 상기 영역을 1회 조사로 동시에 결정화하기 위해 상기 영역에 대해 에너지 빔의 단면 형상이 조절되는 방식으로 행해지는 일괄 조사이다. 예를 들면, 상기 형성 단계는 화소 어레이 및 스캐너 회로가 구비된 표시 패널용 박막 반도체 소자를 형성하기 위해 박막 트랜지스터를 집적하는 단계를 포함하고, 상기 조사 단계는 스캐너 회로가 집적 형성되는 영역을 동시에 조사하는 단계를 포함한다. 상기 조사 단계는 일괄 조사에 의해 상기 영역에 포함된 박막 트랜지스터의 임계치 특성을 균일화하는 단계를 포함한다. 이 경우, 상기 형성 단계는 연산 증폭기 회로, 아날로그-디지털 변환 회로, 디지털-아날로그 변환 회로, 레벨 시프터(level shifter) 회로, 메모리 회로, 및 마이크로프로세서 회로로부터 선택되는 적어도 한가지 회로를 상기 영역에 형성하는 단계를 포함한다. 본 발명의 제1태양은 또한 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치를 포함한다. 레이저 조사 장치는 소정의 단면 형상을 가지는 레이저 광을 발생하는 레이저 광원; 소정 영역에 맞도록 상기 레이저 광의 단면 형상을 정형하는 정형 수단(shaping means); 및 상기 영역 내에서 균일하게 결정화되도록 상기 정형된 레이저 광으로 반도체 박막을 조사하는 조사 수단을 포함한다. 처리를 위해 정보를 가질 수 있는 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치에 있어서 정보를 판독함으로써 레이저 광의 단면 형상, 조사 위치, 에너지 양, 에너지 분포 및 이동 방향으로부터 선택되는 적어도 한가지 조건이 조절될 수 있다. 예를 들면, 상기 정보는 기판 표면 상에 형성된 패턴을 인식함으로써 판독된다. 대안적으로, 상기 정보는 기판 내에 기록된 코드(code)를 검출함으로써 판독된다.
본 발명의 제2태양은 복수의 구획이 형성되는 기판 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계; 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 변환하도록 기판에 대해 이동되는 에너지 빔으로 반도체 박막을 간헐적으로 조사하는 조사 단계; 및 개별 구획 내에 박막 반도체 소자를 형성하도록 다결정 물질로 변환된 반도체 박막을 활성층으로 사용하여 박막 트랜지스터를 집적 형성하는 형성 단계를 포함하는 박막 반도체 소자의 제조 방법에 관한 것으로, 상기 조사 단계는 1회 조사에 의해 하나 또는 둘 이상의 구획을 동시에 조사하도록 에너지 빔의 단면 형상이 상기 구획에 대해 조절되는 방식으로 행해지는 일괄 조사이다. 소정 구획이 형성되는 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막이 비교적 입경이 큰 다결정 물질로 변환되도록 반도체 박막에 대해 이동되는 레이저 광을 간헐적으로 조사하는 레이저 조사 장치는 레이저 광을 간헐적으로 발생하는 레이저 광원; 구획에 맞춰서 레이저 광의 단면 형상을 확대하거나 축소시키는 광학계; 및 레이저 광으로부터 상기 구획 이외의 다른 부분을 차폐시키는 차폐 수단을 포함하고, 조사는 1회 조사에 의해 하나 또는 둘 이상의 구획을 동시에 조사하는 일괄 조사에 의해 행해진다. 레이저 조사 장치는 구획 모두를 레이저 광으로 조사할 수 있도록 레이저 광에 대해 기판을 이동시키는 이동 수단을 포함하는 것이 바람직하다. 또한, 레이저 조사 장치는 기판 상에 제공되는 위치지정 마크를 광학적으로 판독하는 검출 수단, 및 상기 판독된 마크에 대응하여 이동 수단을 제어하는 제어 수단을 포함할 수 있다.
본 발명의 제1태양에 따르면, 소정 면적 이상을 가지는 영역을 동시에 결정화할 수 있는 출력을 가지는 레이저 조사 장치를 사용함으로써, 레이저 광의 단면 형상이 소자 특성의 균일성이 요구되는 영역(회로 영역 등)으로 가변 조절될 수 있다. 레이저 광의 단면 형상은 여러 가지의 박막 반도체 소자의 각 제품에 대해 최적의 형상으로 가변 설정될 수 있다. 이러한 레이저 조사 장치를 사용하여 반도체 박막의 결정화를 행함으로써 균일한 다결정이 소정 영역 상에 형성될 수 있다. 이것에 박막 트랜지스터를 집적 형성함으로써 균일한 소자 특성이 구현되고, 고성능 회로가 소정 영역에 안정적으로 제조될 수 있다. 본 발명의 제2태양에 따르면, 박막 반도체 소자가 형성되는 각 구획을 1회 조사에 의해 동시에 레이저 광을 조사함으로써 결정화가 행해지므로 레이저 광의 "경계 부분"이 구획 내에서 실제적으로 존재하지 않게 되어 균일화(uniformity)가 구현될 수 있다. 이 방식에 따르면, 결정입경이 1,500 nm(약 ±100 nm의 분산을 가짐)에 달하고 입계 및 입자 내의 전자 트랩 밀도가 적은 다결정 반도체 박막이 20인치 클래스(class)의 액티브 매트릭스형 표시 장치에서도 균일하게 형성될 수 있다.
본 발명의 다른 목적은 레이저 어닐링의 생산성을 증가시키고 결정화된 반도체 박막의 질을 개선하는 것이다. 이러한 목적을 달성하기 위해 제3태양으로 이하의 수단이 행해진다. 즉, 본 발명은 기판 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계; 및 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 변환시키도록 소정의 단면적을 가지는 레이저 광으로 반도체 박막의 소정 영역을 동시에 조사하는 레이저 어닐링 단계를 포함하는 반도체 박막 제조 방법에 관한 것으로, 반도체 박막을 적층하기 위해 상기 기판을 대기 중으로 노출시키지 않으면서 상기 막 형성 단계 및 레이저 어닐링 단계가 교대로 반복된다. 형성된 반도체 박막의 두께를 d(nm), 레이저 광의 총 에너지를 TE(J), 및 동시에 레이저 광으로 조사되는 영역의 면적을 S(cm2)로 표시하는 경우, 레이저 어닐링 단계에서는 TE/(d·S)가 0.01 내지 1인 조건에서 레이저 광을 조사하는 것이 바람직하다. 레이저 어닐링 단계에서는 단계가 반복될 때마다 레이저 광의 에너지를 증가시키는 것이 바람직하다. 대안적으로, 막 형성 단계에서는 상기 단계가 반복됨에 따라 반도체 박막의 두께를 감소시켜 형성하는 것이 바람직하다. 본 발명은 또한 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막이 기판 상에 형성되는 막 형성 챔버(chamber); 및 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 변환시키도록 반도체 박막의 소정 영역이 소정 단면적을 가지는 레이저 광으로 동시에 조사되는 레이저 어닐링 챔버를 포함하는 반도체 박막 제조 장치에 관한 것으로, 상기 장치는 막 형성 단계 및 레이저 어닐링 단계를 교대로 반복하여 반도체 박막을 적층하기 위해 기판을 대기 중으로 노출시키지 않고 막 형성 챔버와 레이저 어닐링 챔버 사이에 기판을 왕복 이송하는 수단을 추가로 포함한다. 형성된 반도체 박막의 두께를 d(nm), 레이저 광의 총 에너지를 TE(J), 및 동시에 레이저 광으로 조사되는 영역의 면적을 S(cm2)로 표시하는 경우, TE/(d·S)가 0.01 내지 1인 조건에서 레이저 어닐링 챔버에서 레이저 광의 조사가 행해지는 것이 바람직하다. 레이저 어닐링 챔버에서 레이저 광의 조사는 단계가 반복될 때마다 레이저 광의 에너지가 증가되는 것이 바람직하다. 대안적으로, 막 형성 챔버에서 막 형성은 단계가 반복됨에 따라 반도체 박막의 두께가 감소되어 형성되는 것이 바람직하다.
본 발명의 제3태양에 따르면, 반도체 박막의 소정 면적이 소정 단면적을 가지는 레이저 광에 의해 조사되어 비정질 물질 또는 비교적 입경이 작은 다결정 물질이 비교적 입경이 큰 다결정 물질로 변환되는 경우, 대기 중에 기판을 노출함이 없이 막 형성 단계 및 레이저 어닐링 단계가 교대로 반복되어 반도체 박막이 적층된다. 대기 중에 노출됨이 없이 기판 상에 형성된 반도체 박막이 직접 레이저 어닐링되므로, 생산성이 개선되고, 대기로 인한 반도체 박막 표면의 오염을 피할 수가 있다. 또한, 막 형성 단계 및 레이저 어닐링 단계를 교대로 반복하여 반도체 박막을 적층함으로써 결정성이 매우 양호한 반도체 박막이 최종적으로 얻어질 수 있다.
본 발명의 목적을 달성하기 위해, 이하의 수단이 제4태양으로 행해진다. 즉, 본 발명의 제4태양은 기판의 표면 상에 비단결정 반도체 박막을 형성하는 막 형성 단계; 및 다결정 물질로 변환시키기 위해 비단결정 반도체 박막을 레이저 광으로 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 관한 것으로, 상기 어닐링 단계가 반도체 박막이 일정 단면적 및 상승(upstand)으로부터 하강(downfall)까지 50 ns 이상의 발광시간 폭을 가지는 레이저 광의 펄스로 1회 이상 조사되는 방식으로 행해져서, 단면적에 대응하는 조사 영역에 포함되는 반도체 박막이 다결정 물질로 동시에 변환되고, 상승으로부터 하강까지의 레이저 광의 에너지 강도가 제어되어 요구된 변화가 부여된다. 상기 어닐링 단계는 상승 시의 에너지 강도보다 하강 시의 에너지 강도가 더 작도록 경사진 변화를 가지는 것이 바람직하다. 대안적으로, 상기 어닐링 단계는 상승 시의 에너지 강도보다 하강 시의 에너지 강도가 더 크도록 경사진 변화를 가진다. 레이저 광의 에너지 밀도를 제어하여 요구된 변화가 부여되는 경우, 그 변화폭이 300 mJ/cm2이하인 것이 또한 바람직하다. 상기 어닐링 단계가 100 cm2이상의 단면적을 가지는 레이저 광의 직각 형상을 정형하는 단계를 포함하는 것이 또한 바람직하다. 본 발명의 제4태양은 또한 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치에 관한 것으로, 이 레이저 조사 장치는 상승으로부터 하강까지 50 ns 이상의 발광시간폭을 가지는 레이저 광의 펄스를 발생하는 레이저 광원; 레이저 광의 단면적을 소정 형상으로 정형하는 정형 수단; 단면적에 대응하는 조사 영역에 포함되는 반도체 박막을 다결정 물질로 동시에 변환시키도록 반도체 박막을 정형된 레이저 광의 펄스로 적어도 1회 조사하는 조사 수단; 및 요구된 변화를 부여하도록 상승으로부터 하강까지의 레이저 광의 에너지 강도를 제어하는 제어 수단을 포함한다. 상기 제어 수단은 상승 시의 에너지 강도보다 하강 시의 에너지 강도가 더 작도록 경사진 변화를 인가하는 것이 바람직하다. 대안적으로, 상기 제어 수단은 상승 시의 에너지 강도보다 하강 시의 에너지 강도가 더 크도록 경사진 변화를 인가할 수 있다. 레이저 광의 에너지 밀도를 제어하여 요구된 변화가 부여되는 경우에는 그 변화폭이 300 mJ/cm2이하인 것이 또한 바람직하다. 상기 정형 수단이 100 cm2이상의 단면적을 가지는 레이저 광을 직각 형상으로 정형하는 것을 포함하는 것이 또한 바람직하다.
본 발명의 제5태양은 기판의 표면 상에 비단결정 반도체 박막을 형성하는 막 형성 단계; 및 비단결정 반도체 박막을 다결정 물질로 변환시키기 위해 비단결정 반도체 박막에 레이저 광을 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 관한 것으로, 상기 어닐링 단계는 기판을 비산화(non-oxidative) 분위기 하에서 유지한 상태로 기판이 50 ns 이상의 발광시간폭 및 일정 단면적을 가지는 레이저 광의 펄스로 1회 이상 조사되는 방식으로 행해져서, 단면적에 대응하는 조사 영역에 포함되는 반도체 박막이 다결정 물질로 동시에 변환된다. 상기 어닐링 단계는 기판이 진공을 포함하는 비산화 분위기 하에서 유지되는 상태로 레이저 광에 의해 조사되는 방식으로 행해지는 것이 바람직하다. 대안적으로, 상기 어닐링 단계는 기판이 불활성 가스로 채워진 비산화 분위기 하에서 유지되는 상태로 레이저 광에 의해 조사되는 방식으로 행해진다. 이 경우, 기판은 대기압에서의 불활성 가스 또는 가압된 불활성 가스로 채워진 비산화 분위기에서 유지된 상태에서 레이저 광에 의해 조사된다. 상기 어닐링 단계는 5 cm2이상의 단면적을 가지는 레이저 광의 펄스로 기판을 조사하는 단계를 포함하는 것이 바람직하다. 상기 어닐링 단계는 에너지 강도가 400 내지 600 mJ/cm2의 범위로 제어되는 레이저 광으로 기판을 조사하는 단계를 포함하는 것이 또한 바람직하다. 본 발명의 제5태양은 또한 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치에 관한 것으로, 이 레이저 조사 장치는 50 ns 이상의 발광시간폭을 가지는 레이저 광의 펄스를 발생하는 레이저 광원; 레이저 광의 단면적을 소정 형상으로 정형하는 정형 수단; 미리 반도체 박막을 가지는 기판을 비산화 분위기로 유지하는 유지 수단; 및 단면적에 대응하는 조사 영역에 포함되는 반도체 박막을 다결정 물질로 동시에 변환시키도록 비산화 분위기로 유지되는 기판을 정형된 레이저 광의 펄스로 1회 이상 조사하는 조사 수단을 포함한다. 상기 유지 수단은 불활성 가스로 채워진 비산화 분위기에서 기판을 유지하는 것이 바람직하다. 상기 유지 수단은 대기압에서의 불활성 가스 또는 가압된 불활성 가스로 채워진 비산화 분위기에서 기판을 유지하는 것이 또한 바람직하다. 상기 정형 수단은 레이저 광의 펄스를 5 cm2이상의 단면적을 가지는 직각 형상으로 정형하는 것이 바람직하다. 상기 조사 단계는 에너지 강도가 400 내지 600 mJ/cm2의 범위로 제어되는 레이저 광으로 기판을 조사하는 단계를 포함하는 것이 또한 바람직하다.
본 발명의 제6태양은 기판의 표면 상에 비단결정 반도체 박막을 형성하는 막 형성 단계; 및 비단결정 반도체 박막을 다결정 물질로 변환시키기 위해 비단결정 반도체 박막에 레이저 광을 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 관한 것으로, 상기 어닐링 단계는 기판이 균일하게 가열된 상태에서 50 ns 이상의 발광시간폭 및 일정 단면적을 가지는 레이저 광의 펄스로 1회 이상 조사되는 방식으로 행해져서, 단면적에 대응하는 조사 영역에 포함되는 반도체 박막이 다결정 물질로 동시에 변환된다. 상기 어닐링 단계는 기판이 균일하게 가열된 상태로 진공 분위기에서 유지되는 상태로 레이저 광에 의해 조사되는 단계를 포함하는 것이 바람직하다. 대안적으로, 상기 어닐링 단계는 기판이 균일하게 가열된 상태에서 불활성 가스 분위기에서 유지되는 상태로 레이저 광에 의해 조사되는 단계를 포함할 수 있다. 본 발명의 제6태양은 또한 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치에 관한 것으로, 이 레이저 조사 장치는 50 ns 이상의 발광시간폭을 가지는 레이저 광의 펄스를 발생하는 레이저 광원; 레이저 광의 단면적을 소정 형상으로 정형하는 정형 수단; 미리 반도체 박막을 가지는 기판을 균일하게 가열하는 가열 수단; 및 단면적에 대응하는 조사 영역에 포함되는 반도체 박막을 다결정 물질로 동시에 변환시키도록 가열된 기판을 정형된 레이저 광의 펄스로 1회 이상 조사하는 조사 수단을 포함한다. 상기 가열 수단은 유리를 포함하는 기판을 300 내지 450℃ 범위로 균일하게 가열하는 것을 포함하는 것이 바람직하다. 상기 가열 수단은 기판이 놓여지는 스테이지(stage)에 내장되는 열원을 포함하는 것이 또한 바람직하다. 상기 가열 수단은 진공 분위기에서 기판을 유지한 상태로 가열하는 것이 또한 바람직하다. 대안적으로, 상기 가열 수단은 기판을 불활성 가스 분위기로 유지한 상태에서 가열할 수 있다.
본 발명의 제7태양은 기판의 표면 상에 비단결정 반도체 박막을 형성하는 막 형성 단계; 및 비단결정 반도체 박막을 다결정 물질로 변환시키기 위해 비단결정 반도체 박막에 레이저 광을 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 관한 것으로, 상기 어닐링 단계는 기판이 실온보다 낮은 온도에서 냉각된 상태에서 50 ns 이상의 발광시간폭 및 일정 단면적을 가지는 레이저 광의 펄스로 1회 이상 조사되는 방식으로 행해져서, 단면적에 대응하는 조사 영역에 포함되는 반도체 박막이 다결정 물질로 동시에 변환된다. 상기 어닐링 단계에서 레이저 광 조사에 의해 증가되는 기판 온도보다 50℃ 이상 낮은 기판 온도에서 냉각이 행해지는 것이 바람직하다. 상기 어닐링 단계에서 레이저 광 조사에 의해 증가되는 기판 온도보다 100℃ 이상 낮은 기판 온도에서 냉각이 행해지는 것이 더욱 바람직하다. 상기 어닐링 단계는 10 내지 100 cm2의 단면적을 가지는 레이저 광의 펄스로 반도체 박막을 조사하는 단계를 포함한다. 본 발명의 제7태양은 또한 기판 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 레이저 광으로 조사하여 비교적 입경이 큰 다결정 물질로 변환시키는 레이저 조사 장치에 관한 것으로, 이 레이저 조사 장치는 50 ns 이상의 발광시간폭을 가지는 레이저 광의 펄스를 발생하는 레이저 광원; 레이저 광의 단면적을 일정 단면적으로 정형하는 정형 수단; 미리 반도체 박막을 가지는 기판을 실온보다 더 낮은 온도로 냉각시키는 냉각 수단; 및 단면적에 대응하는 조사 영역에 포함되는 반도체 박막을 다결정 물질로 동시에 변환시키도록 냉각된 기판을 정형된 레이저 광의 펄스로 1회 이상 조사하는 조사 수단을 포함한다. 상기 냉각 수단은 레이저 광 조사에 의해 증가되는 기판 온도보다 50℃ 이상 낮은 온도로 기판을 냉각시키는 것이 바람직하다. 상기 냉각 수단은 레이저 광 조사에 의해 증가되는 기판 온도보다 100℃ 이상 낮은 온도로 기판을 냉각시키는 것이 더욱 바람직하다.
본 발명의 제4태양에 따르면, 예를 들어 투명 유리를 포함하는 절연 기판 상의 다결정 실리콘을 포함하는 다결정 반도체 박막을 제조하는 레이저 조사 장치에서, 다결정 반도체 박막의 개질(reformation)은 레이저 광의 조사 개시로부터 조사 종료까지의 시간 중에 그 에너지 강도를 변화시킴으로써 행해진다. 본 발명의 제5태양에 따르면, 예를 들어 박막 트랜지스터의 활성층으로 되는 다결정 실리콘을 포함하는 반도체 박막의 결정화 단계에서, 레이저 광의 조사는 진공 분위기 또는 불활성 가스 분위기 하에서 행해진다. 이 때, 50 ns 이상의 발광시간 및 5 cm2이상의 조사 면적을 가지는 고출력인 엑시머 레이저 광을 사용하여 동일 부분 상에 1회 이상 조사가 행해져서 다결정 실리콘 박막의 결정 성장이 행해진다. 고출력의 레이저 광의 일괄 조사가 산소로부터 차폐된 비산화 분위기 하에서 행해지므로 결정 결함의 형성이 미리 방지된다. 본 발명의 제6태양에 따르면, 일정 면적 이상의 조사 영역을 동시에 결정화할 수 있는 레이저 조사 장치에서, 특성의 균일성 및 생산성을 개선하기 위해 기판 가열 메커니즘이 부착된다. 또한, 이 기판 가열 메커니즘은 진공 또는 불활성 가스 분위기 하에서 유지된다. 기판이 고출력 레이저 광 조사에 의해 가열되는 경우, 결정의 균일성이 개선되고, 또한 생산성이 개선된다. 본 발명의 제7태양에 따르면, 다결정 반도체 박막이 제조되는 경우, 고출력 레이저 광을 예를 들어 10 내지 100 cm2의 조사 영역에 조사하여 동시에 결정화할 때 기판 온도는 10℃ 이하로 냉각된다. 이와 같이 기판 온도를 제어함으로써 결정입경은 증가되지 않지만 분산이 억제되는 균일한 다결정 반도체 박막을 얻을 수 있다.
본 발명은 각 태양의 효과들 각각으로 한정되지는 않지만, 레이저 광의 빔 프로파일(profile)이 공간 및 시간에 대해 가변 조절되는 경우에 효과적이다. 이 때, 레이저 광 조사는 대기 중에 노출됨이 없이 행해질 수 있다.
도 1a 내지 도 1c는 종래의 레이저 조사 처리를 개략적으로 도시하는 도면.
도 2는 종래의 선형 레이저 빔의 주사를 개략적으로 도시하는 도면.
도 3a 및 도 3b는 본 발명에 따른 박막 반도체 소자 제조 방법 및 이를 위해 사용되는 레이저 조사 장치를 개략적으로 도시하는 도면.
도 4는 도 3a 및 도 3b에 도시된 레이저 조사 장치의 사용 중인 상태를 도시하는 도면.
도 5는 4개의 박막 반도체 소자가 비교적 큰 절연 기판 상에 형성되는 일례를 도시하는 도면.
도 6은 정보 코드가 기록된 기판 상에 박막 반도체 소자가 형성되는 일례를 도시하는 도면.
도 7a 내지 도 7d는 본 발명에 따른 레이저 조사 장치를 사용하여 박막 트랜지스터를 제조하는 방법을 도시하는 공정도.
도 8은 본 발명에 따라 제조되는 박막 반도체 소자를 사용하는 액티브 매트릭스형 표시 장치의 일례를 도시하는 개략적인 사시도.
도 9는 본 발명의 제2태양에 따른 레이저 조사 장치의 기본 구조를 도시하는 블록도.
도 10은 도 9에 도시된 레이저 조사 장치 내의 특징부를 도시하는 블록도.
도 11은 도 9 및 도 10에 도시된 레이저 조사 장치의 사용 방법을 도시하는 평면도.
도 12는 본 발명에 따른 레이저 조사 장치의 다른 사용 방법을 도시하는 개략도.
도 13a 및 도 13b는 도 9 및 도 10에 도시된 레이저 조사 장치를 사용하는 반도체 박막의 결정화 방법의 특정 예를 개략적으로 도시하는 단면도.
도 14는 본 발명에 따른 반도체 박막 제조 방법을 도시하는 개략적인 순서도.
도 15는 본 발명에 따른 반도체 박막 제조 장치의 기본 구성을 도시하는 블록도.
도 16은 본 발명에 따른 반도체 박막 제조 장치의 다른 실시예를 도시하는 개략도.
도 17은 본 발명에 따른 반도체 박막 제조 장치 내에 설치되는 필름 형성 챔버의 일 실시예를 도시하는 개략도.
도 18은 본 발명에 따른 반도체 박막 제조 장치 내에 설치되는 레이저 어닐링 챔버의 특정 구성을 도시하는 개략도.
도 19a 내지 도 19f는 본 발명에 따른 박막 트랜지스터 제조 방법을 도시하는 공정도.
도 20은 본 발명에 따라 제조된 박막 반도체 소자를 사용하는 액티브 매트릭스형 표시 장치의 일례를 도시하는 개략적인 사시도.
도 21a 내지 도 21c는 본 발명의 제4태양의 실시예를 도시하는 개략도.
도 22a 내지 도 22c는 반도체 박막 제조 방법의 참조 예를 도시하는 개략도.
도 23a 내지 도 23c는 본 발명의 제4태양의 다른 실시예를 도시하는 개략도.
도 24는 본 발명에 따라 제조된 반도체 박막을 활성층으로 사용하는 박막 트랜지스터의 특정 구성을 도시하는 도면.
도 25는 본 발명에 따라 제조된 반도체 박막을 활성층으로 사용하는 박막 트랜지스터의 다른 실시예를 도시하는 도면.
도 26은 도 24 또는 도 25에 도시된 박막 트랜지스터를 사용하여 제조된 액티브 매트릭스 표시 장치의 실시예를 도시하는 개략적인 사시도.
도 27은 본 발명의 제4태양에 따른 반도체 박막 제조 방법에서 사용되는 레이저 조사 장치를 도시하는 개략적인 블록도.
도 28은 본 발명의 제5태양에 따른 반도체 박막 제조 방법의 주요부를 도시하는 개략도.
도 29는 본 발명의 제6태양에 따른 반도체 박막 제조 방법에서 사용되는 레이저 조사 장치를 도시하는 개략적인 블록도.
도 30은 기판의 가열에 의존하는 결정성에서의 분산을 조사한 결과를 도시하는 그래프.
도 31a 내지 도 31c는 본 발명의 제6태양에 따른 반도체 박막 제조 방법에 의해 제조된 반도체 박막을 활성층으로 사용하는 박막 트랜지스터 제조 방법을 도시하는 공정도.
도 32a 내지 도 32d는 본 발명의 제4태양에 따른 반도체 박막 제조 방법을 사용하는 박막 트랜지스터 제조 방법을 도시하는 공정도.
도 33은 도 32a 내지 도 32d에 도시된 박막 트랜지스터 제조 방법의 수정 실시예를 도시하는 개략도.
도 34a 및 도 34b는 박막 트랜지스터 제조 방법의 다른 실시예를 도시하는 공정도.
도 35a 내지 도 35c는 박막 트랜지스터 제조 방법의 또 다른 실시예를 도시하는 공정도.
본 발명은 도면을 참조하여 상세하게 기술될 것이다. 도 3a 및 도 3b는 본 발명에 따른 박막 반도체 소자 제조 방법 및 이를 사용하는 레이저 조사 장치를 도시하는 개략도이다. 도 3a는 레이저 조사 장치를 도시하고, 도 3b는 박막 반도체 소자를 도시한다. 레이저 조사 장치는 소정 단면 형상(SCT1)을 가지는 레이저 광(50)을 간헐적으로 방사하는 레이저 발진기(51)를 포함한다. 레이저 광(50)의 에너지 분포는 호모지나이저부(homogenizer part; 53)에서 균일해지고, 그 후에 그 단면 형상은 가변 조리개(57)에 의해(SCT2)로 조절될 수 있다. 가변 조리개(57)는 기계적 셔터 또는 광학적 라이트 밸브(optical light valve)를 포함할 수 있다. 광학적 라이트 밸브가 사용되는 경우, 레이저 광(50)의 단면 형상(SCT2) 뿐만아니라 그 에너지 분포도 조절될 수 있다. 가변 조리개(57)를 통과한 후에 레이저 광(50)은 반사경(54)에 의해 오른쪽으로 반사되어 처리 대상인 기판(0)의 소정 영역(RGN) 상에 동시에 조사된다. 이러한 일괄 조사는 적어도 한 번 행해지고, 경우에 따라서는 동일 부분 상에 여러 번 행해질 수 있다. 레이저 발진기(51) 자체의 출력 레벨은 저항 및 정전 용량을 변경시킴으로써 시간에 대해 변경될 수 있다.
도 3b에 도시된 바와 같이, 박막 반도체 소자(100)는 완성된 상태에서 화소 어레이부(104), 수직 스캐너(105), 및 수평 스캐너(106a 내지 106c)가 상부에 형성된 절연 기판(0)을 포함한다. 따라서, 본 실시예에서, 박막 반도체 소자(100)는 액티브 매트릭스형 표시 장치의 구동 기판으로 사용된다. 그러나, 본 발명은 이러한 실시예에 한정되는 것이 아니고, 박막 트랜지스터가 소정 영역에 집적 형성되어 회로를 형성하는 임의의 장치가 일반적으로 박막 반도체 소자(100)로 불린다.
도 3a에 도시된 레이저 조사 장치 등을 사용하여 도 3b에 도시된 박막 반도체 소자(100)를 제조하기 위해, 이하의 단계가 행해진다. 우선 막 형성 단계가 수행되어 절연 기판(0) 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막이 형성된다. 그 후, 조사 단계가 수행되어 반도체 박막을 레이저 광(50)으로 조사하여 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 변환시킨다. 이러한 실시예에서, 레이저 광(50)은 에너지 빔으로 사용되지만, 예를 들어 전자 빔이 레이저 빔 대신에 사용될 수 있다. 그 후, 형성 단계가 수행되어 다결정화된 반도체 박막을 활성층으로 사용하여 소정 영역에 박막 트랜지스터가 집적 형성된다. 이 실시예에서, 박막 트랜지스터는 화소 어레이부(104), 수직 스캐너(105) 및 수평 스캐너(106a 내지 106c)와 같은 영역에 집적 형성된다. 조사 단계에서, 레이저 광(50)의 단면 형상(SCT2)이 조사 대상이 되는 영역(RGN)에 대해 가변 조리개(57)에 의해 가변 조절되고, 영역(RGN)은 박막 트랜지스터의 특성을 균일하도록 하기 위해 1회 이상 동시에 조사되는 점에 유의하여야 한다. 도면에 도시된 상태 하에서, 수직 스캐너(105)가 집적 형성되는 영역(RGN)에 대응되는 단면 형상(SCT2)으로 조절되는 레이저 광(50)이 조사된다. 이 단계에 따르면, 영역(RGN)을 가지는 반도체 박막이 균일하게 다결정화되어 반도체 박막을 활성층으로 사용하는 박막 트랜지스터를 형성함으로써 소자 특성이 균일해지고, 결과적으로 고성능의 수직 스캐너(105)가 형성될 수 있다. 수평 스캐너(106a, 106b, 106c)에 대해서도 동일하게 적용될 수 있다. 본 실시예에서 수평 스캐너는 세 개의 부분으로 분할되고, 수평 스캐너 각각은 스평 스캐너의 각 부분에 맞춰진 단면 형상을 가지는 레이저 광(50)에 의해 조사된다. 그러나, 본 발명은 본 실시예에 한정되지 않고, 수평 스캐너가 하나의 부분으로 구성되는 경우, 레이저 광(50)의 단면 형상이 그 영역으로 조절되고, 일괄 조사가 동시에 행해진다. 소정 영역에 형성된 박막 트랜지스터의 임계치 특성을 균일하도록 하기 위해 상기 영역에 대한 일괄 조사가 행해진다. 상기 과정에 따르면, 종래에는 형성되기 곤란하였던 연산 증폭기 회로, 아날로그/디지털 변환 회로, 디지털/아날로그 변환 회로, 레벨 시프터 회로, 메모리 회로, 및 마이크로프로세서 회로 등이 절연 기판(0) 상에 집적 형성될 수 있다.
도 4는 도 3a 및 3b에 예시된 레이저 조사 장치의 사용 상태를 나타내며, 여기서는 레이저 광(50)의 원래의 단면 형상(SCT1)을 가변 조리개(57)에 의해(SCT2)와 동일하게 조절하고, 도 3b에 예시된 수평 스캐너(106a)에 따라 영역(RGN)을 중첩시킨다. 나머지 수평 스캐너(106a, 106c)의 영역에도 동일한 방법으로 일괄 조사를 동시에 수행할 수 있다. 전술한 바와 같이, 본 발명에 따른 레이저 조사 장치는 기판(0) 상에 형성된 비정질 또는 비교적 입경이 작은 다결정 물질의 반도체 박막에 레이저 광(50)을 조사하여 비교적 입경이 큰 다결정 물질로 변환하기 위해 사용된다. 레이저 조사 장치는 소정의 단면 형상(SCT1)을 가지는 레이저 광(50)을 방사하는 레이저 광원(레이저 발진기; 51), 레이저 광(50)의 단면 형상(SCT1)을 소정의 영역(RGN)에 맞게 가변 형성하는 정형 수단(가변 조리개(57)), 및 단면 형상이(SCT2)로 정형된 레이저 광(50)을 반도체 박막에 조사하여 영역(RGN) 내의 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 비교적 입경이 큰 다결정 물질로 균일하게 변환하는 조사 수단(반사경(54)등)을 포함한다.
실제의 다결정 실리콘 박막 트랜지스터를 집적 형성한 액티브 매트릭스 형의 표시 장치에 있어서, 현실적으로 고도의 균일성이 요구되는 영역은 도 3b에 예시된 화소 어레이부(104) 주변의 구동 회로부(수직 스캐너(105) 및 수평 스캐너(106a 내지 106c)이다. 따라서 레이저 광(50)의 단면 형상을 구동 회로부의 형상에 맞게 정형하고 이러한 부분을 동시에 결정화함으로써, 총 출력 에너지가 작은 레이저 조사 장치를 사용하는 경우에도 균일성이 높은 소자를 제조할 수 있다. 예를 들어 총 출력 에너지가 10 J인 레이저 조사 장치의 경우, 수직 스캐너(105)의 균일성이 요구되는 영역(20 ㎝ × 1 ㎝)에서는 도 3a에 예시된 바와 같이 레이저 광(50)의 단면 형상을 제어하고, 수평 스캐너(106a 내지 106c)의 균일성이 요구되는 영역((2 ㎝ × 10 ㎝)에서는 도 4에 예시된 바와 같이 레이저 광(50)의 단면 형상을 정형하는 것이 바람직하다. 또한 화소 어레이부(104)와 같이 고도의 균일성이 요구되지 않는 영역에서는, 도 2에 예시된 바와 같이 종래의 20 ㎝ × 0.06 ㎝의 선형 레이저 빔을 주사하는 방법도 가능하다.
도 5는 비교적 큰 절연 기판(0) 상에 4개의 박막 반도체 소자(100)를 집적 형성하는 예를 예시한다. 이 예에서, 하나의 대형 기판으로부터 4개의 장치를 얻을 수 있다. 일반적으로 고도의 균일성이 요구되는 영역은 도 5에 예시되어 있는 바와 같이, 제품 사이즈 및 명세서에 따라 달라지기 때문에 각각의 제품에 맞게 레이저 광의 단면 형상을 가변 조절하는 것이 바람직하다.
제품 사이즈 및 상세에 따라 달라지는 레이저 광의 단면 형상을 제어하기 위해, 레이저 조사 장치가 정보 코드(130)를 판독하는 메커니즘을 포함하는 것이 바람직하다. 정보 코드(130)는 절연 기판(0)의 일부 상에 미리 기록된다. 경우에 따라 정보 코드(130)를 판독하는 대신에 절연 기판(0) 내에 패턴을 인식하기 위한 메커니즘을 제공할 수 있다. 본 발명에 따른 레이저 조사 장치는 처리를 위해 정보를 가질 수 있는 기판(0) 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질의 반도체 박막에 레이저 광을 조사하여, 비교적 입경이 큰 다결정 물질로 변환한다. 이 때 정보를 판독하여 레이저 광의 단면 형상, 조사 위치, 에너지 양, 에너지 분포 및 이동 방향 중에서 선택되는 적어도 하나의 조건을 조절할 수 있다. 구체적으로는 기판(0)에 기록된 정보 코드(130)를 검출하여 전술한 처리 정보를 판독한다. 또는 기판(0)의 표면에 형성된 패턴을 인식하여 처리 정보를 판독할 수 있다. 이러한 패턴은 구체적으로는 수직 스캐너(105), 수평 스캐너(106), 및 화소 어레이부(104)의 형상을 포함한다.
도 7a 내지 도 7d는 본 발명에 따른 레이저 조사 장치를 사용하는 박막 트랜지스터의 제조 방법을 예시하는 공정도이다. 이 실시예에서는, 하부 게이트(bottom gate) 구조를 가지는 박막 트랜지스터를 제조한다. 도 7a에 도시되어 있는 바와 같이, 100 내지 200 ㎚의 두께를 가지는 Al, Ta, Mo, W, Cr, Cu 막 또는 이들의 합금을 유리와 같은 절연 기판(0) 상에 형성하고, 이를 패턴화하여 게이트 전극(1)을 형성한다.
다음으로, 도 7b에 도시되어 있는 바와 같이, 게이트 전극(1) 상에 게이트 절연막을 형성한다. 이 예에서 게이트 절연막은 예를 들어 게이트 질화막(2; SiNx) 및 게이트 산화막(3; SiO2)을 포함하는 2층 구조를 사용한다. 게이트 질화막(2)은 예를 들어 SiH4가스와 NH3가스의 혼합물을 원료 기체로 하여, 예를 들어 플라즈마 CVD법(PCVD법)을 사용하여 형성된다. 또한 플라즈마 CVD법 대신에, 상압 CVD법 및 감압 CVD법을 사용할 수 있다. 이 실시예에서 게이트 질화막(2)은 50 ㎚의 두께를 가지도록 퇴적된다. 게이트 질화막(2)을 형성한 후, 게이트 산화막(3)을 예를 들어 200 ㎚의 두께로 형성한다. 그 후에 예를 들어 약 30 내지 80 ㎚의 두께를 가지며 비정질 실리콘으로 구성되는 반도체 박막(4)을 게이트 산화막(3) 상에 형성한다. 막 형성 챔버의 진공계를 파손하지 않고 2층 구조의 게이트 절연막과 비정질 반도체 박막(4)을 연속적으로 형성한다. 플라즈마 CVD법을 사용하여 전술한 막을 형성하는 경우, 400 내지 450 ℃의 질소 분위기에서 약 1시간동안 열처리를 수행하여, 비정질 물질의 반도체 박막(4)에 함유되어 있는 수소를 방출한다. 즉 탈수소 어닐링이 수행된다. 다음으로, 레이저 광(50)을 조사하고, 비정질 반도체 박막(4)을 결정화한다. 엑시머 레이저 빔을 레이저 광(50)으로 사용할 수 있다. 본 발명의 제1태양에 따라, 레이저 광(50)의 단면 형상은 소정의 회로 영역에 따라 변형 조절되며, 해당 영역을 적어도 1회 이상 동시에 일괄 조사하여 결정화함으로써, 박막 트랜지스터 특성의 균일화를 구현할 수 있다.
도 7c에 예시되어 있는 바와 같이, 이전 단계에서 결정화된 다결정 반도체 박막(5) 상에 예를 들어 플라즈마 CVD법으로 예를 들어 약 100 ㎚ 내지 300 ㎚의 두께를 가지는 SiO2막을 형성한다. SiO2막을 소정의 형상으로 패턴화하여 스토퍼 막(stopper film; 6)을 형성한다. 이 경우, 예를 들어 이면 노광 기술(back surface exposure technique)을 사용하여 게이트 전극(1)과 정합하도록 스토퍼 막(6)을 패턴화한다. 스토퍼 막(6)의 바로 아래에 위치하는 다결정 반도체 박막(5)의 일부는 채널 영역(Ch)으로 보호된다. 그 후, 스토퍼 막(6)을 마스크로 사용하여 예를 들어 이온 도핑에 의해 불순물(예를 들어 P+이온)을 반도체 박막(5)에 주입하여, 그 결과 LDD 영역을 형성한다. 이 때의 도즈(dose) 양은 예를 들어 6×1012내지 5×1013/cm2가 된다. 또한 스토퍼 막(6) 및 이러한 스토퍼 막(6)의 양측의 LDD 영역을 피복하기 위해 포토레지스트 막을 형성하고 패턴화한 후, 이를 마스크로 사용하여 불순물(예를 들어 P+이온)을 고 농도로 주입하여, 소스 영역(S) 및 드레인 영역(D)을 형성한다. 예를 들어 이온 도핑을 사용하여 불순물을 주입할 수 있다. 이온 도핑 시에, 질량 분리 없이 전계 가속(acceleration of an electric field)으로 불순물을 주입하며, 본 실시예에서는 예를 들어 1×1015/cm2정도의 도즈 양으로 불순물을 주입하여, 소스 영역(S) 및 드레인 영역(D)을 형성한다. 또한 도시되지 않았지만, P 채널형의 박막 트랜지스터를 형성하는 경우에는, N 채널형 박막 트랜지스터의 영역을 포토레지스트로 피복한 후 불순물을 P+이온으로부터 B+이온으로 변환하여 예를 들어 1×1015/cm2정도로 이온 도핑한다. 그후 다결정 반도체 박막(5)에 주입된 불순물을 활성화한다. 예를 들어 엑시머 레이저 광원을 사용하는 레이저 활성화 어닐링이 수행된다. 즉 엑시머 레이저 펄스의 주사에 의해 유리 기판(0)을 조사하여, 다결정 반도체 박막(5)에 주입된 불순물을 활성화한다.
최종적으로 도 7d에 예시되어 있듯이, 예를 들어 약 200 ㎚의 두께를 가지는 SiO2막을 형성하여, 층간 절연막(7)이 형성되도록 한다. 층간 절연막(7)을 형성한 후, 예를 들어 SiNx를 플라즈마 CVD법으로 예를 들어 약 200 내지 400 ㎚의 두께를 가지는 막을 형성하여, 패시베이션 막(passivation film; 8) 또는 캡막(cap film)을 형성한다. 이 단계에서 질소 가스 또는 막 형성 가스(forming gas) 또는 진공 분위기 하에서 350 ℃ 정도의 가열 처리를 1시간 수행하여, 층간 절연막(7)에 포함되어 있는 수소 원자를 반도체 박막(5)으로 확산시킨다. 그후 콘택(contact) 홀을 형성하고, 예를 들어 스퍼터링에 의해 200 내지 400 ㎚의 두께를 가지는 Mo, Al를 형성한 후, 소정의 형상으로 막을 패턴화하여 배선 전극(9)을 형성한다. 또한 예를 들어 아크릴 수지를 포함하는 평탄화 층(10)을 1 ㎛ 정도의 두께로 도포한 후, 콘택 홀을 형성한다. 평탄화 층(10) 상에 예를 들어 ITO 및 IXO를 포함하는 투명 도전막을 스퍼터링한 후, 소정의 형상으로 패턴화하여 화소 전극(11)을 형성한다.
다음으로 도 8을 참조하여, 본 발명에 따라 제조된 박막 반도체 소자를 구동 기판으로 사용하는 액티브 매트릭스형 표시 장치의 일례를 설명한다. 도시되어 있는 바와 같이, 본 표시 장치는 한 쌍의 절연 기판(101, 102) 및 이들 사이에 보존된 전기광학 물질(electrooptical substance; 103)을 포함하는 패널 구조를 가진다. 예를 들어 액정 재료를 전기광학 물질(103)로 사용한다. 하측 절연 기판(101)에는 화소 어레이부(104)와 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 스캐너(105)와 수평 스캐너(106)로 구분된다. 또한 절연 기판(101)의 주변부 상단에는 외부 접속용 단자부(107)가 형성되어 있다. 단자부(107)는 배선(108)을 통해 수직 스캐너(105) 및 수평 스캐너(106)와 접속된다. 화소 어레이부(104) 상에는 행형(line shape) 게이트 배선(109) 및 열형(column shape) 신호 배선(110)이 형성되어 있다. 게이트 배선 및 신호 배선의 교차부에는 화소 전극(111) 및 이를 구동하는 박막 트랜지스터(112)가 형성되어 있다. 박막 트랜지스터(112)의 게이트 전극은 대응하는 게이트 배선(109)과 접속되고, 드레인 영역은 대응하는 화소 전극(111)과 접속되며, 소스 영역은 대응하는 신호 배선(110)과 접속된다. 게이트 배선(109)은 수직 스캐너(105)에 접속하는 한편, 신호 배선(110)은 수평 스캐너(106)와 접속한다. 수직 스캐너(105)의 영역은 미리 레이저 광의 일괄 조사에 의해 균일화된 다결정 반도체 박막 상에 집적 형성된 박막 트랜지스터를 포함한다. 수평 스캐너(106)도 이와 마찬가지이다.
도 9는 본 발명의 제2태양에 따른 레이저 조사 장치의 기본적인 구성을 예시하는 블록도이다. 본 레이저 조사 장치에서, 레이저 발진기(51)로부터 방사된 308 ㎚의 파장을 가지는 레이저 광(50)은 한 쌍의 레이저 반사경(51a, 51b)에 의해 증폭된 후, 플라이 아이 렌즈(fly-eye lens; 52)를 포함하는 호모지나이저부(53)에 의해 균일화된다. 그후 레이저 광(50)은 반사경(54)에 의해 직각으로 반사되어, 처리 대상인 절연 기판(0)으로 조사된다. 도시되어 있는 바와 같이, 절연 기판(0)은 X방향 및 Y방향으로 스텝 이동이 가능한 스테이지(56) 상에 탑재되어, 레이저 광(50)의 펄스 조사로 동기되어, 소정의 거리만큼 이동할 수 있다. 또한 레이저 광(50)의 에너지 레벨은 에너지 측정 프로브(55)를 통해 제어된다.
도 10은 도 9에 구체적으로 도시되지 않았지만 도 9에 도시된 레이저 조사 장치의 특징 부분을 도시하는 블록도이다. 특히 반사경(54)에 비해 하류에 위치하는 구성을 예시하고 있다. 도시되어 있는 바와 같이, 반사경(54)에 의해 직각으로 반사된 레이저 광(50)의 단면 형상은 광학계(58)에 의해 자유로이 확대되거나 축소될 수 있다. 즉 처리 대상인 기판(0)의 바로 상에 설치되어 있는 차광판(light shielding plate; 59)에 의해 직사각형(rectangular)의 조사 영역을 1 ㎛ 이하의 정확도로 형성할 수 있다. 확대 및 축소를 위해 광학계(58)를 반사경(54)의 상부에 설치하더라도 근본적인 문제는 발생하지 않는다. 또한 마크(MRK)를 정확하게 판독하기 위한 검출기(63)가 별도로 설치된 기판(0) 상에 배치되고, 스테이지(56)에 탑재된 절연 기판(0)의 위치는 1 ㎛ 이하의 정확도로 측정된다. 또한 마크(MRK)는 핼프 미러(half mirror; 62)를 통해 조명 광원(61)으로부터 방사되는 조명광에 의해 조사된다. 검출기(63)에 의해 얻어진 절연 기판(0)의 위치 데이터를 스테이지 제어계(64)로 피드백함으로써, 절연 기판(0) 상에 형성된 반도체 박막(4)의 조사 영역의 위치를 정확하게 결정할 수 있다.
도 11은 도 9 및 도 10에 도시된 레이저 조사 장치의 사용 방법을 예시한다. 이 예에서는 절연 기판(0) 상에 4개의 박막 반도체 소자(100)가 형성된다. 우선 막 형성 단계를 수행하여, 복수의 구획 UNT(이 예에서는 4개)이 지정된 기판(0) 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질의 반도체 박막을 형성한다. 다음으로 조사 단계를 수행하여, 기판(0)에 대하여 상대적으로 이동하는 레이저 광을 간헐적으로 반도체 박막에 조사하여, 비정질 물질 또는 비교적 입경이 작은 다결정 물질에서부터 비교적 입경이 큰 다결정 물질로 변환시킨다. 그후 다결정화된 반도체 박막을 활성층으로 사용하여 박막 트랜지스터를 집적 형성하고, 구획 UNT마다 박막 반도체 소자(100)를 형성한다. 본 예에서 각 박막 반도체 소자는 화소 어레이부(104), 수직 스캐너(105), 및 수평 스캐너(106)를 포함한다. 특징적인 사항으로 조사 단계에서는 레이저 광의 단면 형상을 구획 UNT에 대하여 가변 조절하고, 하나 또는 둘 이상의 구획 UNT를 동시에 조사한다.
도 12는 본 발명에 따른 레이저 조사 장치의 다른 사용 방법을 예시하는 개략적인 도면이다. 도 11의 예에서는 1개의 구획에 대하여 개별적으로 레이저 광을 조사하지만, 도 12에 도시된 실시예에서는 4개의 구획을 동시에 조사한다. 전술한 바와 같이, 본 발명의 레이저 조사 장치를 사용함으로써 박막 반도체 소자의 단위 또는 규모가 작은 경우에는 복수의 박막 반도체 소자 단위에 대하여 레이저 조사 영역을 정확하게 설정할 수 있으며, 따라서 균일성이 우수한 결정화를 실현할 수 있다. 또한 조사 에너지의 문제 때문에, 동시 어닐링이 불가능한 대형 사이즈의 패널에서 개별적인 조사를 수행할 필요가 있는 경우에도, 정확하게 위치를 결정함으로써 실질적으로 입계(boundary)가 없는 결정화 어닐링을 실현할 수 있다.
다시 도 9 및 도 10을 참조하여, 본 발명에 따른 레이저 조사 장치의 구성에 대하여 설명한다. 본 레이저 조사 장치에서는 미리 소정의 구획이 지정된 기판(0) 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질의 반도체 박막(4)을 기판에 대하여 상대적으로 이동하는 레이저 광(50)으로 간헐적으로 조사하여, 비교적 입경이 큰 다결정 물질로 변환한다. 레이저 조사 장치는 레이저 광(50)을 간헐적으로 방사하는 레이저 광원(레이저 발진기; 51), 레이저 광(50)의 단면 형상을 구획 UNT에 따라 확대 또는 축소하는 광학계(58), 및 대상이 되는 구획 UNT 이외의 부분을 레이저 광(50)으로부터 차폐하는 차폐 수단(차광판; 59)을 구비하는데, 1회 조사에 의해 하나 또는 둘 이상의 구획을 동시에 조사한다. 본 레이저 조사 장치는 기판(0)을 레이저 광(50)에 대하여 상대적으로 이동시키고 따라서 레이저 광(50)에 의해 전체 구획 UNT를 하나씩 조사하도록 하는 이동 수단(스테이지(56) 및 구동계(65))을 구비한다. 또한 기판(0) 상에 설계된 위치 정합용 마크(MRK)를 광학적으로 판독하는 검출 수단(검출기; 63), 및 판독된 마크에 따라 이동 수단을 제어하는 제어 수단(스테이지 제어계; 64)을 구비한다.
도 13a 및 13b를 참조하여 도 9 및 도 10에 도시된 레이저 조사 장치를 사용하는 반도체 박막 결정화 방법에 대하여 구체적으로 설명한다. 도 13a에 예시되어 있는 바와 같이, 막 형성 단계를 수행하여 소정의 구획이 지정된 기판(0) 상에 비정질 물질의 반도체 박막(4)을 형성한다. 경우에 따라서는 비정질 물질 대신에 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막(4)을 형성할 수 있다. 또한 반도체 박막(4)의 형성에 앞서, 기판(0)의 표면에 지하막(underlayer film; 20)을 형성하여, 기판(0)의 불순물 때문에 반도체 박막(4)이 오염되는 것을 방지한다. 다음으로 도 13b에 도시되어 있는 바와 같이, 반도체 박막을 기판(0)에 대하여 상대적으로 이동하는 레이저 광(50)으로 간헐적으로 조사하는 조사 단계를 수행하여, 비정질 물질 또는 비교적 입경이 작은 다결정 물질로부터 비교적 입경이 큰 다결정 물질로 변환시킨다. 또한 경우에 따라서는 레이저 광(5) 대신에 전자 빔 등 다른 에너지 빔을 사용하여 다결정 물질의 반도체 박막(5)을 형성할 수 있다. 본 발명의 특징 사항으로, 조사 단계에서 레이저 광(50)의 단면 형상을 구획에 따라 가변 조절하고, 구획을 동시에 일괄 조사할 수 있다.
도 13a 및 도 13b를 참조하여 반도체 박막 결정화 방법에 대하여 설명한다. 도 13에 도시되어 있는 바와 같이, 기판(0)의 상층에 지하막(20)을 형성한다. 기판(0)을 구체적으로 제한하지는 않지만, 예를 들어 유리 기판 등을 사용할 수 있다. 지하막(20)을 구체적으로 제한하지는 않지만, 예를 들어 산화 실리콘 등의 절연물을 사용할 수 있다. 다음으로 막 형성 단계에 있어서, 예를 들어 화학 기상 성장법(CVD)에 의해 지하막(20) 상에 비정질 실리콘을 포함하는 반도체 박막(4)을 집적한다. 이러한 비정질 반도체 박막(4)은 예를 들어 40 ㎚의 두께로 집적된다. 비정질 반도체 박막(4)은 예를 들어 모노시레인(monosilane; SiH4)을 사용하는 저압(low pressure; LP) 플라즈마 CVD법에 의해 형성되며, 이때 집적 온도 조건을 예를 들어 500 ℃ 이하로 설정하는 것이 바람직하다. 비정질 실리콘의 막 형성 조건은 예를 들어 막 형성 가스 SiH4의 유량이 140 sccm, 플라즈마 생성을 위한 RF 전력이 100 W, 압력이 53.3 ㎩, 막 형성 온도가 420 ℃이다. 그후 비정질 반도체 박막(4)을 기판(0)과 함께 가열한다. 이러한 기판 가열은 예를 들어 저항선(resistance wire)을 사용하여 수행되며, 기판 가열 온도는 예를 들어 400 ℃로 설정된다.
도 13b에 도시되어 있는 바와 같이, 비정질 실리콘을 엑시머 레이저 광(50)으로 조사하여 비정질 실리콘을 직접 어닐링하고, 용융된 영역을 냉각 단계에서 재결정화하여, 다결정 반도체 박막(5)을 형성한다. 예를 들어 308 ㎚의 파장을 가지는 염화 크세논(XeCl) 엑시머 레이저 광을 엑시머 레이저 광(50)으로 사용한다. 이 경우, 예를 들어 엑시머 레이저 광(50)의 전체 에너지가 10 J 이상인 조사 장치를 사용함으로써, 에너지 밀도는 예를 들어 300 mJ/cm2로 설정되며, 펄스 발진기에 종속적인 엑시머 레이저 광의 펄스 폭은 예를 들어 150 ns로 설정된다. 엑시머 레이저 조사 장치는 예를 들어 10 J의 출력을 가지며, 예를 들어 60 ㎜ × 50 ㎜의 영역을 일괄 조사할 수 있다.
전술한 바와 같이, 본 발명의 제1태양에 따라, 레이저 조사 장치로부터 출력되는 레이저 광의 단면 형상을 소정의 영역에 따라 가변 조절하고, 해당 영역을 레이저 광으로 동시에 조사하여, 박막 트랜지스터의 균일화 특성을 구현한다. 이와 같이, 레이저 광의 출력을 집중적으로 활용함으로써, 비교적 출력이 낮은 레이저 조사 장치를 사용하는 경우에도 소자의 균일화 특성을 향상시킬 수 있으며 따라서 수율을 향상시키며, 신뢰성을 높이고 경비를 낮출 수 있다. 값이 싼 레이저 조사 장치를 사용할 수 있으며, 따라서 초기 경비를 억제할 수 있다. 조사 대상 영역에 따라 레이저 광의 단면 형상을 가변 조절함으로써, 다양한 여러 가지 품종의 제품에 용이하게 대응할 수 있으며, 고품질의 제품을 공급할 수 있다. 또한 레이저 조사 장치 본체에 기판의 정보를 판독하는 메커니즘을 제공함으로써, 작업 실수를 방지하는 것이 가능하며, 수율을 향상시킬 수 있다. 또한 본 발명의 제2태양에 따라, 레이저 광의 단면 형상을 박막 반도체 소자의 구획 (소자 규모)에 따라 가변 조절하고, 하나 또는 둘 이상의 구획을 동시에 조사한다. 이러한 단계에 따라, 레이저 조사의 입계에서 불균일성이 없는 결정화가 가능하다. 이와 같이 얻어진 다결정 실리콘을 박막 트랜지스터의 활성층으로 사용하여, 20 인치 클래스의 대형 액티브 매트릭스형 표시 장치를 제조하는 경우, 높은 균일성 및 고성능을 가지는 LCD 패널을 양산할 수 있다.
도면을 참조하여 본 발명의 제3태양에 따른 실시예에 대하여 상세하게 설명한다. 도 14는 본 발명에 의한 반도체 박막 제조 방법을 예시하는 개략적인 공정도이다. 본 반도체 박막 제조 과정은 박막 반도체 소자의 제조 과정의 일부분으로 수행되며, 소정의 전공정(preceding step)과 후공정(succeeding step) 사이에 수행된다. 기본적으로는 기판 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계, 소정의 단면적을 가지는 레이저 광을 반도체 박막의 소정의 영역에 조사하여 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 일괄하여 비교적 입경이 큰 다결정 물질로 변환하는 레이저 어닐링 단계를 포함한다. 특징 사항으로, 기판을 대기에 노출시키지 않고 막 형성 단계 및 레이저 어닐링 단계를 교대로 반복하여 반도체 박막을 적층한다. 진공 내에서 이들 단계를 연속적으로 반복함으로써, 대기로부터 오염 물질 및 먼지 등을 제거하는 단계가 생략할 수 있으며, 따라서 스루풋을 많이 향상시킬 수 있다. 또한 막 형성 단계와 레이저 어닐링 단계를 교대로 반복함으로써, 고품질의 결정을 형성할 수 있다. 바람직하게는, 기판 상에 형성된 반도체 박막의 두께를 d(㎚)라 하고, 레이저 광의 총 에너지를 TE(J)라 하고, 동시에 조사되는 영역의 면적을 S(㎠)라 하면, TE/(d·S)가 0.01 내지 1의 범위가 되는 조건에서 레이저 광을 조사한다. 다시 말해 반도체 박막의 단위 체적당 레이저 광의 에너지 밀도를 0.01 내지 1의 범위로 설정함으로써 고품질의 결정화 반도체 박막을 얻을 수 있다. 에너지 밀도가 0.01 이하인 경우에는, 반도체 박막의 가열이 불충분하며, 에너지 밀도가 1을 초과하는 경우에는 과도한 열 에너지 공급에 의해 반대로 결정이 미세화된다. 막 형성 단계와 레이저 어닐링 단계를 교대로 반복하는 경우, 회를 거듭할 때마다 레이저 광의 에너지를 증가하는 것이 바람직하다. 또한 회를 거듭할 때마다 막을 형성하는 반도체 박막의 두께를 감소시키는 것이 바람직하다.
도 15는 본 발명에 따른 반도체 박막 제조 장치의 기본적인 구성을 예시하는 블록도이다. 도시되어 있는 바와 같이, 본 반도체 박막 제조 장치는 기판 상에 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 챔버(10a), 및 소정의 단면적을 가지는 레이저 광을 반도체 박막의 소정의 영역에 조사하여 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 동시에 비교적 입경이 큰 다결정 물질로 변환하는 레이저 어닐링 챔버(50a)를 포함한다. 특징 사항으로 막 형성 챔버(10a)와 레이저 어닐링 챔버(50a)의 사이에 진공 이송 챔버(90a)가 제공되며, 기판을 대기에 노출하지 않고 막 형성 단계와 레이저 어닐링 단계를 원하는 회수만큼 교대로 반복할 수 있다. 또한 진공 이송 챔버(90a)에는 로딩/언로딩 챔버(loading/unloading chamber; 70a)가 접속된다.
도 16은 본 발명에 따른 반도체 박막 제조 장치의 다른 예를 예시하는 개략적인 도면이다. 도 15에 예시되어 있는 예에서는 챔버가 진공 이송 챔버를 중심으로 하여 방사형으로 배열되어 있는 것에 비해, 본 예에서는 로딩 챔버(71a)와 언로딩 챔버(72a)의 사이에 막 형성 챔버(10a)와 레이저 어닐링 챔버(50a)가 직렬로 접속된다. 기판은 막 형성 챔버(10a)와 레이저 어닐링 챔버(50a)의 사이를 왕복하여 막 형성 단계와 레이저 어닐링 단계를 반복하여 교대로 수행할 수 있다.
본 발명에 따른 반도체 제조 장치는 막 형성 챔버(10a)와 레이저 어닐링 챔버(50a)의 조합이다. 여기서 스루풋이 양호하지 않은 종래의 레이저 장치를 레이저 어닐링 챔버(50a)에 설치된 레이저 장치로 사용하는 경우, 이는 막 형성 단계의 속도를 결정하는 단계가 된다. 본 발명에서는 종래의 저 출력 주사 방식의 레이저 장치 대신에 고 출력의 일괄 레이저 장치를 사용하며, 따라서 스루풋을 크게 개선할 수 있다. 본 발명에 의해, 막 형성 단계와 레이저 어닐링 단계의 총 처리 시간은 1어셈블리당 5분이 될 수 있다. 이 경우, 막 형성에 걸리는 시간(약 2분)과 레이저 어닐링에 걸리는 시간(약 1.5분)을 동일하게 하기 위해, 택트 타임(tact time)은 1어셈블리당 2분이 될 수 있으며, 진공 접속된 효과가 크게 나타난다. 즉 택트 타임은 긴 처리 시간을 요구하는 막 형성 단계에 의해 결정된다. 한편 종래의 선형 빔을 주사하는 레이저 장치를 설치한 경우, 처리 시간은 1어셈블리당 10분이 되며, 따라서 본 발명에 의한 제조 방법에서는 처리 시간이 2배로 증가한다. 이 경우 막 형성에 걸리는 시간(약 2분)과 레이저 어닐링에 걸리는 시간(약 6분)이 서로 다르기 때문에, 택트 타임은 레이저 어닐링 단계에 의해 결정되어 1어셈블리당 6분이 되며, 진공 접속된 효과가 매우 작아진다. 여기서는 선형 레이저 광의 오버랩 율(overlap ratio)을 95 %로 계산하지만, 신뢰성을 얻기 위해서는 99%의 오버랩이 필요하다. 이 경우, 택트 타임은 1어셈블리당 15분이 되며, 따라서 진공 접속의 효과는 완전히 없어진다. 또한 진공 내 처리를 수행하지 않는 종래의 방식에서는 레이저 어닐링 단계 이전에 반도체 박막 표면의 청정 처리가 필요하므로 택트 시간이 1어셈블리당 2시간이 되며, 본 발명에 의하면 택트 타임을 20배 이상으로 증가시킨다고 하는 계산이 나온다.
도 17은 본 발명에 따른 반도체 박막 장치에 설치된 막 형성 챔버(10a)의 일례를 예시하는 개략적인 도면이다. 막 형성 챔버(10a)는 소위 플라즈마 CVD라 장치라 불리며, 진공 배기가 가능한 반응실(12a)을 포함하며, 반응실 내부에는 고주파를 인가하는 전극(13a) 및 처리 대상이 되는 절연 기판(1a)을 이송하는 스테이지(14a)가 제공되어 있다. 그러나 본 발명은 이에 한정되지 않으며, 다른 방식의 막 형성 챔버를 사용할 수도 있다. 노즐형(nozzle form)의 전극(13a)의 상부에는 도입관(14a)이 접속되며, 밸브를 통해 원하는 반응 가스가 도입된다. 도입관(14a)에는 고주파 전원(19a)이 접속되며, 전극(13a)에는 고주파를 인가한다. 한편 스테이지(14a)는 접지 전위로 유지되며, 이러한 내부에는 절연 기판(1a)을 가열하기 위한 가열기(15a)가 제공된다. 처리 대상인 절연 기판(1a)은 게이트 밸브(16a)를 통해 진공 이송 챔버(도시하지 않음)로부터 반응실(12a)로 이송된다. 처리가 끝난 후, 절연 기판(1a)은 게이트 밸브(16a)를 통해 회수되며, 진공 이송 챔버에 의해 레이저 어닐링 챔버로 전송된다. 절연 기판(1a)이 반응실(12a)에 설치된 스테이지(14) 상에서 이송되고 절연 기판(1a)과 대향하는 노즐형의 전극(13a)으로부터 반응실(12a) 내로 원하는 반응 가스를 공급하면서 고주파 전원(19a)을 사용하여 고주파수를 상부 평판 전극(13a)에 인가하면, 플라즈마가 발생되어 절연 기판(1a) 상에 형성된 원하는 반도체 박막을 형성한다. 이 때 스테이지(14a)는 가열기(15a)에 의해 가열되어, 절연 기판(1a)을 소정의 온도로 유지한다.
도 18은 본 발명에 따른 반도체 박막 제조 장치 내에 설치된 레이저 어닐링 챔버(50a)의 구체적인 구성을 예시하는 개략적인 도면이다. 레이저 어닐링 챔버(50a)는 고 출력의 레이저 발진기(51a), 감쇠기(attenuator; 52a), 호모지나이저를 포함하는 광학계(53a), 처리실(54a), 스테이지(55a)를 포함한다. 레이저 발진기(51a)는 엑시머 레이저 광원을 포함하며, 50 ㎱ 이상의 펄스 폭을 가지는 레이저 광을 간헐적으로 방사할 수 있다. 호모지나이저를 포함하는 광학계(53a)는 레이저 발진기(51a)로부터 방사된 레이저 광을 감쇠기(52a)를 통해 수신하여, 레이저 광을 예를 들어 10 ㎜ 이상의 에지를 가지는 직사각형 단면이 되도록 정형하여 반도체 박막(2a)에 조사한다. 비 단결정성(non-single crystal semiconductor)의 반도체 박막(2a)이 미리 형성된 절연 기판(1a)이 처리실(54a) 내의 스테이지(55a)에 탑재된다. 스테이지(55a)는 XY 방향으로 이동할 수 있다. 본 예에서는 스테이지(55a)를 구동시킴으로써, 직사각형 단면을 가지는 레이저 광을 반도체 박막(2)에 대하여 상대적으로 스텝 이동하고, 반도체 박막(2a)의 표면을 레이저 광으로 조사한다. 또한 감쇠기(52a)는 레이저 발진기(51a)로부터 방출된 레이저 광의 에너지를 조절하기 위해 사용된다. 광학계(53a)는 레이저 광을 직사각형 단면으로 정형하고, 직사각형 단면 내에서 에너지가 균일하게 분포되도록 조정한다. 처리실(54a)의 내부는 진공 또는 질소 가스 등 불활성 분위기를 유지한다.
도 19a 내지 19f는 본 발명에 따른 박막 트랜지스터의 제조 방법을 예시하는 공정도이다. 박막 트랜지스터는 반도체 박막(2a), 반도체 박막(2a)의 한쪽 면에 적층된 게이트 절연막(3a), 및 게이트 절연막(3a)을 통해 반도체 박막(2) 상에 중첩된 게이트 전극(5a)을 포함하는 적층 구조를 가지며, 절연 기판(1) 상에 형성된다. 도 19a에 도시된 단계에서, 비정질성의 반도체 박막(2) 또는 비교적 입경이 작은 결정 입자로 구성되는 다결정성의 반도체 박막(2)을 원하는 두께로 절연 기판(1) 상에 집적한다. 예를 들어 LPCVD법을 사용하여 다결정 실리콘으로 구성되는 반도체 박막(2)을 예를 들어 20 ㎚의 두께로 형성한다. 그 후 전계 가속된 Si+이온을 반도체 박막(2a)에 주입하여, 이를 일단 비정질화한다. 연이어 도 19b에 예시되어 있는 바와 같이, 반도체 박막(2a)에 엑시머 레이저 광을 조사하여 반도체 박막(2a)을 결정화한다. 소위 엑시머 레이저 어닐링(excimer laser annealing; ELA)을 수행한다. 이 때 도 19a에 도시되어 있는 바와 같이, 막 형성 챔버에 투입된 절연 기판(1)은 전술한 바와 같이 대기에 노출되지 않고 도 19b에 도시된 단계의 레이저 어닐링 챔버로 이송된다. ELA를 완료한 후에, 절연 기판(1a)은 다시 막 형성 챔버로 이송되며, 도 19c에 도시되어 있는 단계에서 결정화된 반도체 박막 상에 다시 결정화되지 않은 반도체 박막(2a)을 도 19에 도시되어 있는 바와 같이 적층한다. 그후 도 19d에 도시된 단계에서, 절연 기판(1a)은 진공 상태를 파손하지 않고 막 형성 챔버에서 레이저 어닐링 챔버로 이송되며, ELA가 수행된다. 이들 단계에 따라, 2층으로 중첩된 반도체 박막(2a) 전체가 결정화된다. 이상의 막 형성 단계와 레이저 어닐링 단계를 필요한 회수만큼 교대로 반복함으로써, 반도체 박막(2a)을 필요한 막 두께를 가지도록 적층할 수 있다. 그후 도 19e에 도시된 단계에서 반도체 박막(2a)은 소자 영역의 형상에 맞게 패턴화된다. 섬 형태로 패턴화된 반도체 박막(2a)을 게이트 절연막(3)에 의해 피복한다. 최종적으로 도 19f에 도시된 단계에서, 게이트 전극(5a)은 게이트 절연막(3a) 상에 형성된다. 게이트 전극(5)을 마스크로 사용하여 불순물을 셀프 얼라인먼트(self-alignment)에 의해 반도체 박막(2)으로 주입함으로써, 상부 게이트 구조(top gate structure)의 박막 트랜지스터를 구성한다. 또한 본 발명은 상부 게이트 구조의 박막 트랜지스터뿐만이 아니라, 하부 게이트 구조(bottom gate structure)의 트랜지스터에도 사용할 수 있다.
본 발명에서는 막 형성 단계와 레이저 어닐링 단계를 교대로 반복하여 수행함으로써, 결정성이 매우 양호한 반도체 박막을 얻을 수 있다. 예를 들어 1 ㎚의 두께를 가지는 비정질 실리콘을 형성한 후, 총 에너지가 15 J이고 에너지 밀도가 15 mJ/㎠인 레이저 광을 30 ㎝ × 35 ㎝인 영역에 조사하면, 따라서 1 ㎚의 두께를 가지는 반도체 박막이 결정화된다. 그 후에, 동일한 막 형성 단계 및 레이저 어닐링 단계를 40회 반복하면, 40 ㎚의 두께를 가지는 결정성이 매우 양호한 반도체 박막이 얻어진다. 이러한 반도체 박막을 사용하여 상부 게이트형의 박막 트랜지스터를 제조하면, N 채널형의 이동도(mobility)가 400 ㎠/Vs에 도달한다.
또한 10 ㎚의 두께를 가지는 비정질 실리콘 막을 형성한 후, 총 에너지가 15 J인 레이저 조사 장치를 사용하여, 10 ㎝ × 15 ㎝의 직사각형 영역에 100 mJ/㎠의 에너지 밀도로 조사하는 경우, 반도체 박막이 결정화된다. 그 후 동일한 막 형성 단계와 레이저 어닐링 단계를 교대로 4회 반복하면 40 ㎚의 두께를 가지는 결정성이 매우 양호한 반도체 박막이 얻어진다. 이러한 반도체 박막을 사용하여 박막 트랜지스터를 제조하는 경우, N채널형의 이동도가 350 ㎠/Vs에 도달한다. 이 때의 처리 시간은 1어셈블리당 8분이며, 제조 과정은 실제 사용에 따라 충분히 달라질 수 있다.
또한 발명자가 수행한 실험의 결과, 막 형성 단계에 있어서 1회마다 형성되는 막의 두께를 d(㎚)라 하고, 레이저 어닐링 공정에 있어서의 총 에너지를 TE(J)라 하고, 레이저 광으로 동시에 조사되는 영역의 면적을 S(㎠)이라 하면, TE/(d·S)의 값(즉 단위 체적당 레이저 에너지의 밀도)이 0.01 내지 1인 범위에서 반도체 박막을 결정화함으로써 얻어진 박막 트랜지스터의 이동도는 200 ㎠/Vs를 초과한다. 또한 제1단계에서 형성된 반도체 박막의 두께를 비교적 박막(예를 들어 5 ㎚)으로 설정함으로써 결정의 발생 확률을 억제하고, 제2막 형성 단계에서 35 ㎚의 두께로 설정함으로써 전체적으로 큰 결정이 얻어지며, 박막 트랜지스터의 이동도는 250 ㎠/Vs 이상이 된다. 또한 막 형성 공정과 레이저 어닐링 공정을 교대로 반복하는 방법을 사용하여, 막 형성을 반복함에 따라 막에 조사되는 유효 에너지를 증가시킴으로써 결정성을 개선하는 효과를 얻을 수 있다. 이 경우 박막 트랜지스터의 이동도는 400 ㎠/Vs 이상이 된다. 구체적으로는 처리가 중복됨에 따라 반도체 박막의 두께를 감소시킬 수 있으며, 레이저 광의 출력 에너지를 증대시킬 수 있다. 이 경우에 레이저 광을 조사하는 즉시, 도 18의 감쇠기(52a) 및 도 18의 광학계(53a)를 변화시키면서 조사를 수행할 수 있다.
도 20을 참조하여, 본 발명에 따라 제조된 박막 트랜지스터를 구동 기판으로 사용하는 액티브 매트릭스형 표시 장치의 일례를 설명한다. 도시되어 있는 바와 같이, 본 표시 장치는 한 쌍의 절연 기판(101a, 102a), 및 이들 절연 기판 사이에 제공된 전기광학 물질(103a)을 구비하는 패널 구조를 가진다. 전기광학 물질(103a)로서는 예를 들어 액정 재료를 사용한다. 하측의 절연 기판(101a)에는 화소 어레이부(104a) 및 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 스캐너(105a)와 수평 스캐너(106a)로 구분된다. 또한 절연 기판(101a)의 주변 상단부에는 외부 연결용 단자부(107a)가 형성된다. 단자부(107a)는 배선(108a)을 통해 수직 스캐너(105a) 및 수평 스캐너(106a)와 접속된다. 화소 어레이부(104)에는 행형 게이트 배선(109a) 및 열형 신호 배선(110a)이 형성된다. 게이트 배선 및 신호 배선의 교차부에는 화소 전극(111a) 및 이를 구동시키는 박막 트랜지스터(112a)가 형성된다. 박막 트랜지스터(112a)의 게이트 전극은 대응 게이트 배선(109a)에 접속되며, 드레인 영역은 대응 화소 전극(111a)에 접속되고, 소스 영역은 대응 신호 배선(110a)에 접속된다. 게이트 배선(109)이 수직 스캐너(105a)에 접속되는 한편, 신호 배선(110a)은 수평 스캐너(106a)에 접속된다. 화소 전극(111a)을 구동하는 박막 트랜지스터(112a) 및 수직 스캐너(105a)와 수평 스캐너(106a)에 포함되어 있는 박막 트랜지스터는 본 발명에 따라 제조된다. 또한 수직 스캐너 및 수평 스캐너에 더하여 비디오 구동기 및 타이밍 발생기를 절연 기판(101a) 내에 집적 형성할 수 있다.
전술한 바와 같이, 본 발명에 따르면 막 형성 단계와 일괄 조사의 레이저 어닐링 단계를 진공 내에서 연속적으로 수행함으로써, 스루풋을 향상시킬 수 있다. 막 형성 공정과 레이저 어닐링 공정을 진공 내에서 교대로 반복함으로써, 고품질의 반도체 박막을 높은 스루풋으로 형성할 수 있다. 본 발명에 의해 제조된 반도체 박막을 활성층으로 하는 트랜지스터를 사용하여, 액티브 매트릭스형 표시 장치를 제조하는 경우, 수율이 매우 양호하며 결함이 작으며 신뢰성이 높은 패널을 얻을 수 있다.
도면을 참조하여 본 발명의 제4태양 내지 제7태양에 대하여 상세하게 설명한다. 도 21a 내지 21c는 본 발명의 제4태양의 실시예를 예시하는 개략적인 도면이다. 본 반도체 박막 제조 방법은 기본적으로 기판의 표면에 비정질 실리콘 물질 또는 비교적 입경이 작은 다결정 실리콘 물질로 구성되는 비 단결정 반도체 박막을 형성하는 막 형성 단계, 및 레이저 광을 조사하여 비 단결정 반도체 박막을 다결정 물질로 변화하는 어닐링 단계를 포함한다. 도 21a에 도시되어 있는 바와 같이, 어닐링 단계에서 반도체 박막을 상승에서부터 하강까지 50 ㎱ 이상의 발광시간 폭을 가지고 일정한 단면적을 가지는 레이저 광의 펄스로 1회 이상 조사하여, 레이저 광의 단면적에 대응하는 조사 영역에 포함되어 있는 반도체 박막을 동시에 다결정 물질로 변환한다. 이 때 상승에서부터 하강까지 사이에 레이저 광의 에너지 강도를 제어하여 원하는 변화를 부여하는 것을 특징으로 한다. 본 예에서는 21a에 도시되어 있는 바와 같이, 상승 시의 에너지 강도(예를 들어 450 mJ/㎠)에 비해 하강 시의 에너지 강도(450 mJ/㎠)가 작아지도록 경사 변화를 부여한다. 이러한 어닐링 단계에서는, 예를 들어 100 ㎠ 이상의 단면적을 가지는 레이저 광의 펄스를 조사할 수 있다.
도 21(b)는 레이저 광 펄스의 상승이 완료된 후의 반도체 박막의 상태를 개략적으로 표시한다. 예를 들어 유리 등으로 구성되는 절연 기판(0b) 상에는 예를 들어 비정질 실리콘으로 구성되는 반도체 박막(4b)이 미리 형성되어 있다. 비정질 실리콘 반도체 박막(4b)은 결정화의 시드(seed)가 되는 마이크로 핵(micro-nuclei) K를 포함한다. 레이저 광 펄스의 상승이 완료된 시점에서, 반도체 박막(4b)은 거의 용융되지만, 핵 K는 그대로 잔존한다. 도 21c는 레이저 광 펄스가 하강되고 난 후의 상태를 개략적으로 도시한다. 레이저 광 펄스의 하강이 완료되는 것과 동시에 절연 기판(0b)이 냉각 과정에 들어가기 때문에, 용융된 실리콘이 결정화되며, 비정질 반도체 박막(4b)이 다결정 반도체 박막(5b)으로 변환된다. 이 때 다결정 반도체 박막(5b)에 포함되어 있는 결정립 T는 핵 K를 시드로 하여 성장한다. 본 실시예에서는, 레이저 광의 조사 개시 시점에서의 에너지 강도를 완료 시점에 비해 높게 설정한다. 이러한 공정에 의해, 기판 온도는 처음에는 상승하고 이후에 하강한다. 에너지 강도에 하강 구배(decreasing inclination)를 부여함으로써, 결정의 배향성을 유지하면서 핵 K를 중심으로 하여 점차적으로 결정 성장시킬 수 있다. 결정화에 중요한 냉각 과정을 점차적으로 수행할 수 있기 때문에, 결정화를 충분히 수행할 수 있으며, 인접한 결정립 사이에 비결정 영역이 남아 있지 않게 된다.
도 22a 내지 22c는 반도체 박막 제조 방법의 참고예를 도시하는 개략도이며, 도 22a는 어닐링 공정에 사용되는 레이저 광 펄스의 시간 변화를 개략적으로 도시한다. 이 참고예에서는 레이저 광 펄스의 상승과 하강 사이의 레이저 광 강도를 일정하게 유지한다. 이 경우 22b에 예시되어 있는 바와 같이, 레이저 광 펄스의 상승이 완료된 시점에서 비정질 실리콘으로 구성되는 반도체 박막(4b)은 용융되고, 결정 성장의 시드가 되는 핵 K를 일정 비율로 포함한다. 그후 22c에 예시되어 있는 바와 같이, 일정 강도를 유지하는 레이저 광 펄스의 상승이 완료된 후 반도체 박막은 갑자기 냉각 단계로 진입하고, 비정질 반도체 박막(4b)은 다결정 반도체 박막(5b)으로 변환된다. 그러나 냉각 단계가 갑자기 수행되기 때문에, 결정화되지 않은 비결정 영역 H가 다결정 반도체 박막(5b)에 포함되어 있는 결정립 T 사이에 남게 된다.
도 23a 내지 23c는 본 발명의 제4태양에 따른 반도체 박막 제조 방법의 다른 예를 예시하는 개략적인 도면이다. 이해를 돕기 위해, 도 21a에 도시되어 있는 이전 실시예에 해당하는 부분에 해당 도면 번호를 부여한다. 본 실시예에서는 하강 시간의 에너지 강도(450mJ/㎠)기 상승 시간의 에너지 강도(150mJ/㎠)보다 큰 구배 증가를 가지는 레이저 광 펄스로 반도체 박막을 조사한다. 이 경우, 레이저 광의 에너지 강도를 제어하고 원하는 변화를 부여할 때, 이러한 변화 폭은 300mJ/㎠ 이하로 된다. 도 23b는 레이저 광 펄스가 하강되기 직전의 반도체 박막(4b)의 상태를 개략적으로 도시한다. 절연 기판(0b)에 미리 형성된 비정질 반도체 박막(4b)은 레이저 광 펄스에 의해 조사되어 용융된다. 이 때 레이저 광 펄스의 에너지 강도에 구배 증가가 부여되기 때문에, 반도체 박막(4b)이 서서히 가열되며, 이러한 이유로 남아 있는 핵 K의 수가 작아진다. 그후 도 23c에 예시되어 있는 바와 같이, 남아 있는 핵 K의 수가 작아진 상태에서 냉각 단계에 들어가기 때문에, 얻어진 다결정 반도체 박막에 포함되어 있는 결정립 T의 수가 작아지며, 이 때문에 개개의 결정립 T의 치수는 50 ㎚ 이상의 큰 입경이 된다. 레이저 광의 강도가 서서히 증가되기 때문에, 기판에서 발생하는 결정 핵의 수는 감소한다. 결정 성장이 이러한 결정 핵의 수에 의해 결정되기 때문에, 결정 핵의 간격이 큰 경우에 큰 결정을 얻을 수 있다. 또한 일반적으로 레이저 광 펄스의 상승 시점의 레이저 광의 강도와 하강 시점의 레이저 광의 강도 차를 300 mJ/㎠로 하는 것이 필요하다. 이는 실리콘의 고체상(solid phase) 전이, 즉 실리콘 원자와 실리콘 원자의 결합이 절단되어 액체상(liquid phase) 상태로부터의 전이가 발생하기 때문에 적어도 150 mJ/㎠의 에너지 강도가 필요하며, 또한 에너지 밀도가 450 mJ/㎠를 초과하는 경우 반대로 결정 성장이 저해되어 미세결정(microcrystalline) 상태가 되기 때문이다. 또한 본 실시예에서 사용되는 레이저 광 펄스는 50 ㎱ 이상의 발광시간 폭(구간 시간)을 가지도록 고 출력되며, 바람직하게는 100 ㎱ 이상의 레이저 광 펄스를 사용한다. 경우에 따라서는 동일 부분을 2회 이상 중첩하여 조사함으로써 결정화한다.
도 24는 본 발명에 따라 제조된 반도체 박막을 활성층으로 사용하는 박막 트랜지스터의 구체적인 구성을 도시한다. 박막 트랜지스터 TFT는 하부 게이트 구조를 가지며, 절연 기판(0b) 상에서 패턴화되어 형성된 게이트 전극(1b), 이를 피복하는 게이트 절연막(3b), 이 위에 형성된 반도체 박막(5b)을 포함한다. 반도체 박막(5b)은 본 발명에 따라 결정화된 다결정 실리콘으로 구성된다. 반도체 박막(5b)에는 채널 영역(Ch)과, 드레인(D) 및 소스(S)로 구성되는 고농도 불순물 영역(16b)이 형성된다. 본 예에서 이러한 박막 트랜지스터 TFT는 n채널형이며, 고농도 불순물 영역(16b)은 N+형이 된다. 채널 영역(Ch)은 이온 도핑 시에 마스크의 기능을 겸하는 보호막(6b)에 의해 피복된다. 또한 박막 트랜지스터 TFT의 전체가 층간 절연막(7b)에 의해 피복된다. 이러한 층간 절연막(7b) 상에는 금속 배선(9b)이 패턴화되어 형성되어 있으며, 콘택 홀을 통해 드레인(D) 및 소스(S)에 전기 접속된다. 박막 트랜지스터 TFT는 드레인(D)측의 고농도 불순물 영역(16b)과 채널 영역(Ch; 5b)의 사이에 저 농도 불순물 영역(17b)이 제공된다. 소스(S)측의 고농도 불순물 영역(16b)과 채널 영역(Ch)의 사이에도 저 농도 불순물 영역(17b)이 제공된다. 이러한 저 농도 불순물 영역(17b)은 드레인 단의 전계 집중을 완화하고 누설 전류를 억제하기 위해 제공된다.
도 25는 본 발명의 제4태양에 따라 제조된 반도체 박막을 활성층으로 사용하는 박막 트랜지스터의 다른 예를 도시한다. 이해를 돕기 위해 도 24에 도시되어 있는 실시예에 해당하는 부분에 해당 도면 번호를 부여한다. 본 박막 트랜지스터 TFT는 상부 게이트 구조를 가진다. 유리 등으로 구성되는 투명한 절연 기판(0b) 상에는 본 발명에 따라 결정화된 다결정 실리콘 등으로 구성되는 반도체 박막(5b)이 형성되어 있다. 박막 트랜지스터 TFT는 이러한 반도체 박막(5b)을 활성층으로 사용하여 집적 형성된다. 박막 트랜지스터 TFT는 게이트 절연막(3b)을 통해 반도체 박막(5b) 상에 패턴화되어 형성된 게이트 전극(1b)을 포함한다. 게이트 전극(1b)의 양측에 위치하는 반도체 박막(5b)의 부분에는 n형의 불순물이 고농도로 주입되어, 박막 트랜지스터 TFT의 소스 영역(S) 및 드레인 영역(D)을 형성한다. 이에 의해, N채널형의 박막 트랜지스터가 얻어진다. P채널형의 박막 트랜지스터를 형성하는 경우에는 p형의 불순물을 반도체 박막(5b) 주입할 수 있다. 이러한 구성을 가지는 박막 트랜지스터 TFT는 PSG등으로 구성되는 층간 절연막(7b)에 의해 피복된다. 이러한 층간절연막(7b) 상에는 금속 배선(9b)이 패턴화되어 형성된다. 금속 배선(9b)은 스퍼터링에 의해 알루미늄 막을 형성하고 이를 원하는 형태로 패턴화함으로써 얻어진다. 알루미늄 대신에 실리콘을 1% 정도 함유한 알루미늄/실리콘 합금을 사용할 수 있다. 또는 알루미늄 대신에 몰리브덴(molybdenum), 티타늄, 금, 은, 팔라듐, 탄탈륨, 텅스텐, 니켈, 및 크롬과 같은 금속 물질을 사용할 수 있다. 또한 순수 금속 대신에 실리콘 및 이들 금속 원소의 화합물인 규소 화합물을 사용할 수 있다. 층간 절연막(7b)에는 미리 콘택 홀이 형성되어 있으며, 이를 통해 금속 배선(9b)은 박막 트랜지스터 TFT의 소스 영역(S) 및 드레인 영역(D)에 전기 접속된다.
도 26은 도 24 또는 도 25에 도시된 박막 트랜지스터를 사용하여 제조된 액티브 매트릭스형 표시 장치의 일례를 예시하는 개략적인 사시도이다. 도시되어 있는 바와 같이, 표시 장치는 한 쌍의 절연 기판(101b), 투명 기판(102b), 및 이들 기판 사이에 제공되는 전기광학 물질(103b)을 포함하는 평면 패널 구조를 가진다. 예를 들어 액정 물질을 전기광학 물질(103b)로 사용한다. 하측의 절연 기판(101b)에는 화소 어레이부(104b) 및 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 구동 회로(105b)와 수평 구동 회로(106b)로 구분된다. 절연 기판(101b)의 주변부 상단에는 외부 접속용 단자부(107b)가 형성되어 있다. 단자부(107b)는 배선(108b)을 통해 수직 구동 회로(105b) 및 수평 구동 회로(106b)에 접속된다. 화소 어레이부(104b)에는 행형 게이트 배선(109b) 및 열행 신호 배선(110b)이 형성되어 있다. 게이트 배선과 신호 배선의 교차부에는 화소 전극(111b) 및 이를 구동시키는 박막 트랜지스터(112b)가 형성되어 있다. 박막 트랜지스터(112b)의 게이트 전극은 대응 게이트 배선(109b)에 접속되며, 드레인 영역은 대응 화소 전극(111b)에 접속되며, 소스 영역은 대응 신호 배선(110b)에 접속된다. 게이트 배선(109b)은 수직 구동 회로(105b)에 접속되는 한편, 신호 배선(110b)은 수평 구동 회로(106b)에 접속된다. 수직 구동 회로(105b) 및 수평 구동 회로(106b)는 박막 트랜지스터로 구성된다. 이들 박막 트랜지스터는 본 발명에 따라 제조되며, 이러한 활성층이 되는 반도체 박막은 기판(101b) 상에 비 단결정 실리콘 막을 형성한 후, 상승으로부터 하강까지 50 ㎱ 이상의 발광시간 폭을 가지고 일정한 단면적을 가지는 레이저 광의 펄스를 적어도 1회 조사하여, 레이저 광의 단면적에 해당하는 조사 영역에 포함되어 있는 비 단결정 실리콘을 동시에 다결정 실리콘으로 변환하는 방식으로 얻어지며, 여기서 다결정 실리콘은 펄스의 상승에서부터 하강까지의 사이에 레이저 광의 에너지 강도에 원하는 변화를 부여함으로써 개선된다.
도 27은 도 21a 내지 21c에 예시된 제4태양에 따른 반도체 박막 제조 방법에 사용되는 레이저 조사 장치를 도시하는 개략적인 블록도이다. 본 레이저 조사 장치는 절연 기판(0b) 상에 형성된 비정질 물질 또는 비교적 입경이 작은 다결정 물질을 포함하는 반도체 박막(4b)에 레이저 광(50b)을 조사하여 비교적 입경이 큰 다결정 물질로 변환하기 위한 것이며, 상승에서부터 하강까지 50 ㎱ 이상의 발광시간 폭을 가지는 레이저 광의 펄스를 방사하는 레이저 발진기(51b)(레이저 광원), 레이저 광(50b)의 단면적을 일정한 형태로 형성하는 호모지나이저 등의 광학계(정형 수단), 정형된 레이저 광(50b)의 펄스를 적어도 1회 이상 조사하여 레이저 광(50b)의 단면적에 해당하는 조사 영역에 포함되어 있는 반도체 박막(4b)을 동시에 다결정 물질로 변환하는 조사 수단(챔버(54b) 및 스테이지(55b)), 및 상승에서부터 하강까지의 사이에 레이저 광의 에너지 강도를 제어하고 원하는 변화를 부여하는 제어 수단을 포함한다. 이러한 제어 수단은 예를 들어 레이저 발진기(51b)를 구성하는 발진 회로의 RC 시정수를 제어함으로써, 레이저 광(50b)의 에너지 강도에 원하는 변화를 부여한다. 이 경우에 레이저 광(50b)의 프로필은 광학계(53b)에 의해 공간적으로 변할 수 있다.
도 28은 본 발명의 제5태양에 따른 반도체 박막 제조 방법의 중요 부분을 예시하는 개략적인 도면이다. 본 반도체 박막 제조 방법은 기본적으로 절연 기판(0b)의 표면에 비 단결정 반도체 박막(4b)을 형성하는 막 형성 단계, 및 비 단결정 반도체 박막(4b)에 레이저 광(50b)을 조사하여 비 단결정 물질의 반도체 박막(4b)을 다결정으로 변환하는 어닐링 단계를 포함한다. 도 28은 특히 어닐링 단계에서 사용되는 레이저 조사 장치의 챔버 구성을 개략적으로 도시한다. 어닐링 단계에서는 이러한 챔버(54b)를 사용하여, 기판(0b)을 비산화 분위기로 유지한 상태에서 50 ㎱ 이상의 발광시간 폭을 가지며 일정한 단면적을 가지는 레이저 광(50b)의 펄스를 적어도 1회 이상 기판(0b)에 조사하여, 레이저 광(50b)의 단면적에 해당하는 조사 영역에 포함되어 있는 반도체 박막(4b)을 동시에 다결정 물질로 변환한다. 이러한 어닐링 단계에서 사용되는 챔버(54b)는 미리 형성된 절연 기판(0b)을 가지는 반도체 박막(4b)을 포함할 수 있으며, 천장부에는 엑시머 레이저 광(50b)을 투과시킬 수 있는 석영창(quartz window; 541b)이 제공된다. 또한 챔버(54b)의 측벽에는 불활성 가스의 도입구(543b)가 제공되며, 하부 벽에는 진공 펌프(도시되지 않음)와 접속된 배기구(542b)가 제공된다. 이와 같은 구성을 가지는 챔버(54b)를 사용하여 어닐링 공정을 수행하기 때문에 진공을 포함하여 비산화 분위기로 유지한 상태에서 기판(0b)을 레이저 광(50b)으로 조사할 수 있다. 그렇지 않은 경우에는, He, N2, Ar 등의 불활성 가스로 채운 비산화 분위기를 유지한 상태에서 기판(0b)을 레이저 광(50b)으로 조사할 수 있다. 이 경우에, 대기압(atmospheric pressure) 하의 불활성 가스 또는 가압된(pressurized) 불활성 가스로 채워진 비산화 분위기를 유지하는 상태에서 기판(0b)을 레이저 광(50b)으로 조사할 수 있다. 어떠한 경우에도 비산화 분위기에서 레이저 광(50b)을 조사함으로써 대기 중에 포함되어 있는 산소와 실리콘의 결합을 방지하고, 결정 결함 중심의 발생을 억제한다. 또한 이러한 어닐링 단계에서 기판(0b)을 적어도 5 ㎠ 이상의 단면적을 가지는 레이저 광(50b)의 펄스로 조사한다. 또한 레이저 광(50b)의 에너지 강도를 400 mJ/㎠에서부터 600 mJ/㎠까지의 범위에서 조절하여 절연 기판(0b)에 조사한다.
본 발명의 제5태양에 따른 반도체 박막 제조 방법을 사용하는 레이저 조사 장치는 도 28에 도시된 챔버(54b)를 구비하며, 전체적 구성은 도 27에 예시되어 있는 것과 동일하다. 즉 제 5 태양에 따른 레이저 조사 장치는 50 ㎱ 이상의 발광시간 폭을 가지는 레이저 광의 펄스를 방사하는 레이저 발진기(51b), 레이저 광(50b)의 단면적을 일정하게 정형하는 호모지나이저 등의 광학계(53b), 미리 형성된 반도체 박막(4b)을 가지는 기판(0b)을 비산화 분위기로 유지하는 챔버(54b), 정형된 레이저 광(50b)의 펄스를 비산화 분위기로 유지되는 기판(0b)에 적어도 1회 이상 조사하여 레이저 광(5b)의 단면적에 해당하는 조사 영역에 포함되어 있는 반도체 박막(4b)을 동시에 다결정 물질로 변환하는 광학계를 포함한다.
도 29는 본 발명의 제6태양에 따른 반도체 박막 제조 방법에서 사용되는 레이저 조사 장치를 도시하는 개략적인 블록도이다. 도면에 도시된 바와 같이, 레이저 조사 장치는 소정의 단면 형상(SCT1)을 가지는 레이저 광(50b)을 펄스 형상으로 조사하는 레이저 발진기(51b)를 포함한다. 레이저 광(50b)은 호모지나이저부(53b)를 통과하는 동안에 그 단면적이 (SCT2)로 정형되고, 그 단면적의 균일성이 개선된다. 그 후, 레이저 광(50b)은 반사경(56b)에 의해 반사되어 XY 스테이지(55b) 상에 탑재된 기판(0b) 상에 조사된다. 기판(0b)의 표면 상에는 비정질 실리콘 또는 비교적 입경이 작은 다결정 실리콘을 포함하는 반도체 박막이 미리 형성된다. XY 스테이지(55b)는 레이저 광(50b)의 샷마다 균일한 결정성이 얻어지는 방식으로 적당한 오버랩 양만큼 기판(0b)을 스텝 이동시킨다. 이 때, 레이저 광(50b)의 펄스 샷의 에너지 값의 분산은 레이저 발진기(51b)의 정밀도에 의해 결정된다. 5 내지 10%의 분산이 실제적으로 펄스 사이에 형성되므로, 어떠한 측정도 사용되지 않는 경우 박막 트랜지스터의 동작 특성에 분산이 발생된다. 따라서, 본 발명에서는 가열기(57b)를 포함하는 기판 가열 메커니즘이 스테이지(55b) 내에 제공되어, 기판(0b) 전체 면의 온도 분포가 20℃ 이하로 제어되는 상태에서 균일하게 가열된다. 가열기(57b)는 단일 계통 또는 복수 계통으로 이루어질 수 있다. 이 시스템은 독립적으로 온도 제어될 수 있으므로 그 메커니즘은 기판(0b) 전체 면의 온도 분포를 최소한으로 제어할 수 있다. 자기 손실에 의해 가열하는 메커니즘 및 램프와 같은 외부 복사 열 메커니즘이 가열기(57b) 대신에 가열 수단으로서 사용될 수 있다. 또한, 기판(0b) 가열 수단이 가동 스테이지(55b)에 내장될 필요는 없고, 광학계가 가동 레이저 조사 장치인 경우에는 기판 가열 메커니즘이 고정형 스테이지에 내장될 수 있다.
도 29에 도시된 광 조사 장치를 사용함으로써 본 발명의 제6태양에 따른 반도체 박막 제조 방법이 실시될 수 있다. 즉, 상기 반도체 박막 제조 방법은 기본적으로 기판(0b) 면 상에 비단결정 반도체 박막을 형성하는 막 형성 단계, 및 비단결정 반도체 박막을 다결정 물질로 변환하기 위해 레이저 광(50b)을 조사하는 어닐링 단계를 포함한다. 상기 어닐링 단계에서, 기판(0b)은 50 ns 이상의 발광시간 폭 및 일정한 단면적(SCT2)을 가지는 레이저 광(50b)의 펄스로 1회 이상 조사되므로써, 레이저 광(50b)의 단면적(SCT2)에 대응하는 조사 영역(RGN)에 포함되는 반도체 박막이 동시에 다결정 물질로 변환된다. 이 경우, 레이저 광(50b)의 조사는 기판(0b)이 진공 분위기 하에서 가열되고 유지되는 상태에서 행해지는 것이 바람직하다. 대안적으로, 레이저 광(50b)의 조사는 기판(0b)이 불활성 가스 분위기 하에서 가열되고 유지되는 상태에서 행해질 수 있다. 또한, 기판(0b)이 예를 들어 유리를 포함하는 경우, 기판(0b)은 가열기(57b)를 사용하여 300 내지 450℃의 온도로 균일하게 가열되는 것이 바람직하다. 300℃ 이하로 가열되는 경우에는 가열 효과가 현저하지 않고, 450℃를 초과하는 경우에는 기판(0b)이 수축 변형된다.
도 30은 기판가열에 의한 결정성의 분산을 연구한 결과를 도시하는 그래프이다. 그래프의 횡좌표는 레이저 광의 에너지 밀도를 나타내고, 종좌표는 결정성의 상대치를 나타낸다. 결정성은 반도체 박막의 표면을 광학적으로 측정하여 얻은 결과를 수치화 한 것인데, 결정성의 정도를 정량적으로 나타낸다. 가열하지 않은 경우, 결정성의 분산 폭이 크지만, 가열할 경우는 분산 폭이 1/2 또는 그 이하로 개선된다. 레이저 어닐링을 이용한 결정 공정에서, 결정성을 결정하는 요인으로, 레이저 어닐링에 의해 용융된 실리콘의 냉각과정이 점진적으로 진행될 때 대구경의 결정입자를 얻을 수 있다는 것이 알려져 있다. 상기 실시예에서, 기판가열기구를 부가함으로 냉각시간이 연장되고, 그 결과 결정성이 개선된다. 가열할 경우, 추가로, 최대의 결정성을 제공하는 레이저 광의 에너지 밀도는 가열하지 않은 경우와 비교하여 100 mJ/cm2 정도 낮은 쪽으로 이동하며, 따라서 더 낮은 레이저 에너지에서 양호한 결정성을 얻을 수 있다. 그것은 레이저 발진기의 에너지가 일정할 경우, 기판을 가열함으로써 보다 대면적의 일괄조사영역을 얻을 수 있으며, 그 결과 택트타임(tact time)이 감소되므로 높은 생산성을 나타내는 레이저 조사 장치를 제공할 수 있다. 추가로, 레이저 조사 장치의 기판가열기구가 진공 챔버 내에 포함되어 있는 경우, 가열 중에 발생하는 실리콘의 산화 및 대기중의 미립자에 의한 오염을 방지할 수 있다. 대안으로, 레이저 조사 장치의 기판가열기구가 불활성 가스 분위기 내에 포함되어 있는 경우, 가열 중에 발생하는 실리콘의 산화 및 대기중의 미립자에 의한 오염을 방지할 수 있고, 생산성 또한 개선된다.
도 31a 내지 도 31c는 본 발명의 제6태양에 따라 반도체 박막을 활성층으로 제조하기 위한 공정에 의해 제조되는 반도체 박막을 사용하는 박막 트랜지스터의 제조 방법을 도시하는 공정도이다. 특히 상부 게이트(top gate) 구조를 갖는 박막 트랜지스터에 반도체 박막 제조 공정을 적용하여 원하는 효과를 얻을 수 있다. 즉 상부 게이트 구조의 경우에, 하부 게이트(bottom gate) 구조와는 다르게, 게이트 전극이 반도체 박막 아래에 있지 않으므로 레이저 광 조사에 의한 열 분포는 기판 전면에 걸쳐 균일하고, 따라서 반도체 박막은 균일하게 결정화될 수 있다. 도 31a에 도시되는 바와 같이, 버퍼층으로 두 개의 하층 막(6a 및 6b; 하부 절연층)이 먼저 절연기판 상에 형성되고, 연속해서 촉매 CVD법으로 형성된다. 몇몇 경우에, 플라즈마 CVD법이 채용될 수 있다. 제1하층막(6a)은 SiNx로 이루어지고 100 nm 내지 200 nm의 두께를 갖는다. 제2하층막(6b)은 SiO2로 이루어지고 100 nm 내지 200 nm의 두께를 갖는다. SiO2로 이루어지는 하층막(6b) 상에, 비정질 실리콘으로 구성되는 반도체 박막(4B)이 플라즈마 CVD법 또는 LPCVD법으로 형성되며, 약 30 nm 내지 80 nm의 두께를 갖는다. 비정질 실리콘으로 구성되는 반도체 박막(4B)의 형성에 플라즈마 CVD법이 사용되는 경우, 막에 포함되어 있는 수소를 제거하기 위해 질소 분위기에서 약 1시간 동안 400 내지 450℃로 어닐링한다. 비정질 반도체 박막(4B)은 그 후 엑시머 레이저 어닐링으로 결정화된다. 상기 어닐링 단계에서, 기판(0B) 상에 비단결정(非單結晶) 실리콘 막이 형성된 후, 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 반도체 박막을 1회 이상 조사하는 조건에서, 기판(0B)은 균일하게 가열되며, 따라서 레이저 광의 단면적 영역에 대응하는 조사영역에 포함된 비단결정 실리콘은 다결정 실리콘으로 변환된다.
이어서 도 31b에 도시된 바와 같이, 다결정 반도체 박막(5B)이 식각에 의해 섬 모양으로 형성된다. 게이트 산화막(3B)이 그 위에 CVD법으로 성장되고, 두께는 10 내지 400 nm이다. 필요에 따라 Vth 이온 주입이 행해지고, B+ 이온이 반도체 박막(5B) 안으로 예를 들면 0.5×1012에서 4×1012 아톰/cm2의 도즈양으로 주입된다. 이때 가속된 전압은 80keV이다. Vth 이온 주입은 게이트 절연막(3B)이 형성되기 전에 행해진다. 620 nm 폭을 가진 라인 빔(line beam)이 Vth 이온 주입에서 사용된다. Al, Ti, Mo, W, Ta, 도핑된 다결정 실리콘 또는 상기 물질들의 합금을 200 nm 내지 800 nm 두께로 게이트 절연막(3B)위에 형성한 후, 게이트 전극(1B)을 형성하기 위해 소정의 모양으로 패턴이 형성된다. 그 후 질량분리를 사용하는 이온 주입법에 의해 P+ 이온을 반도체 박막(5B)에 주입하므로 LDD 영역을 제공한다. 이 이온 주입은 게이트 전극(1B)을 마스크로 사용하여 절연기판(0B)의 전표면상에 행해진다. 도즈양은 6×1012에서 5×1013 아톰/cm2이다. 게이트 전극(1B) 아래 위치한 채널 영역(Ch)은 보호되고, Vth 이온 주입에 의해 주입된 B+이온은 그대로 유지된다. LDD 영역에 이온 주입 후, 게이트 전극(1B)과 그 주변을 덮기 위해 레지스트 패턴이 형성되고, P+ 이온이 질량 비분리형 이온 샤워 도핑법에 의해 고농도로 주입되어 소스 영역(S)과 드레인 영역(D)을 형성한다. 이 경우 도즈양은 예를 들면 약 1×1015 아톰/cm2이다. 도핑 가스로 수소로 희석한 20% PH3 가스가 사용된다. CMOS 회로가 형성되는 경우, p 채널 박막 트랜지스터용 레지스트 패턴을 형성한 후, 도핑 가스는 5 내지 20 %의 B2H6/H2 가스계로 바뀌고, 이온 주입은 1×1015에서 3×1015 아톰/cm2의 도즈양으로 수행된다. 소스 영역(S) 및 드레인 영역(D)의 형성은 질량분리형 이온 주입 장치를 사용하여 수행될 수 있다. 그 후 반도체 박막(5B)에 주입된 불순물은 활성화 처리된다.
최종적으로 도 31c에 도시된 바와 같이, 예를 들면 PSG로 구성되는 층간 절연막(7B)이 게이트 전극(1B)을 덮도록 형성된다. 층간 절연막(7B)을 형성한 후, SiNx는 패시베이션 막(캡 막; 8B)을 형성하기 위해 플라즈마 CVD법을 사용하여 200 내지 400 nm의 두께로 축적된다. 이 단계에서, 층간 절연막(7B)에 함유된 수소를 반도체 박막(5B) 안으로 확산시키기 위해 350℃의 질소가스 내에서 1시간 동안 어닐링이 수행된다. 그 후 콘택 홀(contact hole)이 형성된다. 더욱이 스퍼터링에 의해서 예를 들면 AlSi 막이 패시베이션막(8B) 상에 형성되고, 그후 소정 형상으로 패턴이 형성되어 배선전극(9B)을 형성한다. 아크릴 수지로 구성되는 약 1 μm 두께의 평탄화층(10B)으로 덮고, 그 후 콘택 홀을 형성한다. ITO 또는 IXO로 구성되는 투명도전막이 평탄화층(10B) 상에 스퍼터링에 의해서 형성되고, 그 후 화소전극(11B)을 형성하기 위해 소정 형상으로 패턴이 형성된다.
도 32a 내지 도 32d는 본 발명의 제4태양에 따른 반도체 박막 제조 방법을 사용하여 박막 트랜지스터를 제조하는 방법을 도시하는 공정도이다. 먼저 도 32a에 도시된 바와 같이 Mo, Ta, 또는 Cr로 구성되는 막을 스퍼터링에 의해 절연 기판(0B) 상에 형성하고, 그 후 게이트 전극(1B)을 형성하기 위해 소정 형상으로 패턴을 형성한다. 액정표시장치를 생산하기 위해, 유리, 석영 유리 및 석영 같은 투명물질이 절연기판(0B)으로 사용된다. 그러나 본 발명은 상기 것들로 제한되지 않으며, 고저항의 실리콘 기판도 사용될 수 있다. 더욱이, 본 실시예에서는 단지 n 채널형 박막 트랜지스터만이 생성되었지만, 당연히 p 채널형 박막 트랜지스터도 유사한 방법으로 생성될 수 있다. 본 실시예에서 하부 게이트 구조의 박막 트랜지스터가 생성되었다. 전술한 바와 같이 Mo, Ta, W 또는 Cr 막이 스퍼터링에 의해 형성된 후, 게이트를 형성하기 위해 레지스트가 포토리소그래피에 의해 패턴을 형성하고, 마스크로 패턴이 형성된 레지스트를 사용하여 게이트 전극(1B)을 형성하도록 금속막이 식각된다.
이어서 도 32b에 도시된 바와 같이, 게이트 질화막(2B) 및 게이트 산화막(3B)이 게이트 전극 상에 연속해서 형성되는데, 예를 들면 플라즈마 CVD법을 사용한다. 본 실시예에서 게이트 질화막(SiNx; 2B)은 100 nm 두께까지 축적되고, 게이트 산화막(SiO2; 3B)도 100 nm 두께까지 축적된다. 박막 트랜지스터의 활성층이될 비정질 반도체 박막(4B)은 CVD법에 의해 형성된다. 본 실시예에서 비정질 실리콘은 플라즈마 CVD법에 의해 5 내지 95 nm 두께까지 축적된다. 상기 비정질 반도체 박막(4B)은 엑시머 레이저 광 같은 광에너지의 조사로 일단 용융된 후 냉각 단계를 통하여 다결정 반도체 박막(5B)으로 변환된다. 이 어닐링 단계에서, 냉각 수단(58B)으로 실온보다 낮은 온도(예를 들면, 10℃)에서 기판(0B)이 냉각되는 조건 아래서, 기판(0B)은 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 조사되므로, 펄스의 단면적 영역에 대응하는 조사영역에 포함된 반도체 박막(4B)은 동시에 다결정 물질로 변환된다. 상기 어닐링 단계에서, 냉각은 레이저 광 조사에 의해 증가된 기판온도보다 50℃ 이상 낮은 온도에서 수행된다. 더 바람직하게, 냉각은 레이저 광 조사에 의해 증가된 기판온도보다 100℃ 이상 낮은 온도에서 수행된다. 어닐링 단계에서, 상기 기판은 단면적이 10 내지 100 cm2인 레이저 광 펄스로 조사된다. 결정화시 기판(0B)을 냉각하면, 반도체 박막에 광조사가 종료되고, 따라서 결정핵의 발생 확률이 증가한다. 그 결과 결정립의 개수가 증가하고, 균일한 결정립 직경을 갖는 다결정 반도체 박막(5B)을 얻을 수 있다. 반도체 박막을 활성층으로 사용함으로써 박막 트랜지스터의 특성이 균일해질 수 있다.
도 32c에 도시된 단계에서, SiO2 막을 다결정 반도체 박막(5B) 상에 형성하고, 채널 영역 부분을 포토레지스트로 막고 SiO2 막을 식각함으로써 채널 영역을 보호하기 위한 스토퍼막(6B)이 형성된다. 그 후 P 및 As 같은 불순물이 다결정 반도체 박막(5B)의 소스 영역과 드레인 영역이 되는 부분에 주입된다. 주입된 불순물을 활성화시키기 위해 레이저 광이 다시 조사된다. 이때의 에너지 밀도는 반도체 박막의 결정화에 사용될 때보다 더 작다. 불순물의 활성화를 위해, 레이저 어닐링 대신에 예를 들면 자외선 램프같은 RTA를 사용할 수 있다.
최종적으로, 도 32d에 도시된 공정에서 반도체 박막(5B) 및 스토퍼막(6B)을 동시에 패턴을 형성하여 각각의 박막트랜지스터로 분리한다. 활성층을 패시베이션하기 위해 300 nm의 두께를 가진 SiO2막을 형성하여 층간 절연막(7B)이 되게한다. 층간 절연막(7B)에 콘택 홀이 형성되고, 배선 전극(9B)을 형성하기 위해 Al, Mo, W 및 Ti 같은 금속막이 형성되고 신호선의 형상에 따라 패턴이 형성된다. 패시베이션막(8B)을 형성하기 위해 배선 전극(9B) 상에 200 nm의 두께를 가진 SiNx 막이 형성된다. 이렇게 생산된 하부 게이트 구조를 갖는 박막 트랜지스터가 예를 들면 액티브 매트릭스형 표시장치의 주변 구동 회로에 채용될 수 있다.
도 33은 도 32a 내지 도 32d에 도시된 박막 트랜지스터를 제조하기 위한 공정의 변형 실시예를 도시하는 개략도이다. 본 실시예에서 SiO2가 스토퍼막으로 사용되지 않고, 포토리소그래피에 의해서 레지스터(6r)가 채널 영역 상에 마스크로 직접 형성된다. 더욱이 다결정 반도체 박막(5B)이 예를 들면 촉매를 사용하는 CVD 법으로 게이트 산화막(3B) 상에 직접 형성된다. 막 형성 조건을 제어함으로써 비정질 반도체 박막이 아니라 다결정 반도체 박막(5B)을 형성할 수도 있다. 그 후 다결정 반도체 박막(5B)이 레이저 어닐링 처리되어 재결정화 되거나 입자의 구경을 증가시킨다.
도 34a 및 도 34b는 박막 트랜지스터를 제조하는 공정의 다른 실시예를 도시하는 공정도이다. 기본적으로 도 32a 내지 도 32c에 도시된 단계를 완료한 후에, 도 34a에 도시된 상태를 얻고, 그 후 소위 더블게이트(양면 게이트)형 박막 트랜지스터가 생성된다. 도 34a에 도시된 바와 같이, 다결정 반도체 박막(5B) 및 스토퍼막(6B)을 동시에 패턴을 형성하여 각각의 박막트랜지스터로 분리한다. 그 후 활성층을 패시베이션하기 위해 300 nm의 두께를 가진 SiO2막을 형성하여 층간 절연막(7B)이 되게한다. 소스 영역 및 드레인 영역에 도달하는 콘택 홀이 층간 절연막(7B)에 형성되고, 배선 전극(9B)을 형성하기 위해 Al, Mo, W 또는 Ti 같은 금속막이 형성되고 신호선의 형상에 따라 패턴이 형성된다. 이때 윗면의 게이트 전극(1b)이 동시에 형성된다. 최종적으로 도 34b에 도시된 바와 같이, 200 nm의 두께를 가진 SiNx 막이 형성되어 윗면 게이트 전극(1b) 및 배선 전극(9B)을 보호하도록 패시베이션막(8B)이 형성된다.
도 35a 내지 도 35c는 박막 트랜지스터 제조공정의 다른 실시예를 도시하는 공정도이다. 도 35a에 도시된 바와 같이, 예를 들면 유리 같은 절연 기판(0B) 상에 10 내지 1,000 nm의 두께를 갖는 SiNx 막(6a) 및 SiOx(6b) 막이 플라즈마 CVD법, 상압 CVD법, 저압 CVD법, 촉매 CVD법 또는 스퍼터링법에 의해서 형성되어, 기판(0B)으로부터 불순물이 확산되는 것을 막는다. 본 실시예에서, SiNx 막(6a) 및 SiOx(6b) 막 각각이 50 nm의 두께를 가지고 플라즈마 CVD법으로 형성된다. 그 후 활성층이 되는 비단결정 실리콘 반도체 박막(4B)이 플라즈마 CVD법, 상압 CVD법, 저압 CVD법, 촉매 CVD법 또는 스퍼터링법에 의해서 형성된다. 플라즈마 CVD법이 채용되는 경우에 있어서, 막의 수소 함량의 원자 백분율이 10 이하로 감소되도록 300℃ 이상의 온도에서 10 내지 360분 동안 어닐링을 수행한다. 비단결정 실리콘으로 구성되는 반도체 박막은 5 내지 95 nm이 두께를 갖는다. 비단결정 실리콘의 결정립 구경을 증가시키기 위해, 레이저 광이 조사된다. 레이저 광원으로 KrF 및 XeCl 같은 엑시머 레이저 광원이 사용되고, 10 내지 100 cm2의 영역에 동시에 조사된다. 조사시 에너지 밀도는 150 내지 900 mJ/cm2 이다. 이때 기판(0B)은 냉각수단(58B)을 사용하여 10℃ 이하의 온도에서 냉각된다. 냉각수단(58B)은 절연 기판(0B)을 이송하는 스테이지(55B)에 매설된 냉각관(60B), 냉각관(60B)에 연결된 냉각기(59B) 및 펌프(M)를 포함한다.
그 후 도 35b에 도시된 바와 같이, 결정화된 반도체 박막(5B)은 식각에 의해 소자영역의 형상에 대응하는 섬으로 분리된다. 그 후 SiNx, SiOx 또는 SiO2 막이 플라즈마 CVD법, 상압 CVD법, 저압 CVD법, 촉매 CVD법 또는 스퍼터링법에 의해서 게이트 절연막(3B)으로 형성된다. 게이트 절연막(3B)은 위에 언급한 종류의 막들로 이루어지는 단층 구조 또는 다층 구조이다. 이 실시예에서, 100 nm의 두께를 갖는 SiNx 막 및 100 nm의 두께를 갖는 SiOx 막이 형성된다. Mo, MoTa, W 또는 Crdm 막이 스퍼터링 또는 기상 증착으로 형성되고, 게이트 전극(1B)과 같은 게이트 형상으로 패턴이 형성된다. P 및 As와 같은 불순물이 셀프 얼라인 방법으로 소스와 드레인 부분에 주입된다. LDD 영역이 박막 트랜지스터에 형성되는 경우에 있어서, 게이트 전극(1B)을 마스크로 사용하여 저농도로 불순물을 주입한 후, 게이트 전극(1B) 외부에 포토레지스트가 형성되고, 불순물이 다시 고농도로 주입되어 소스 영역과 드레인 영역을 형성한다. 주입된 불순물을 활성화시키기 위해서, 다시 레이저 광이 조사된다. 레이저 조사의 에너지 밀도는 전공정에서 결정화에 사용되는 레이저 광 보다 더 낮은 값으로 설정된다. 불순물의 활성화를 위해서는 레이저 광 대신에 자외선 램프 또는 적외선 램프를 사용한 RTA나 고온 오븐을 채용할 수 있다.
도 35c에 도시된 바와 같이, 두께 300 nm를 갖는 SiO2막이 패시베이션을 위해서 형성되고, 소스 영역 및 드레인 영역에 대응하는 소정 위치에 콘택 홀이 형성된다. 그 후 신호선(9B)으로 Al, Mo, W, Ti, Nd 또는 Cu의 단일 금속 또는 상기 금속들의 화합물로된 단층 또는 다층막이 형성되고, 소정의 형상으로 패턴이 형성된다. SiO2막(8a), SiNx막(8b) 및 유기막(10B) 각각이 예를 들면 200 nm의 두께를 가지고 형성되어 신호선(9B)을 덮는다.
이상 설명한 것으로써, 본 발명의 제4태양에 따라, 반도체 박막의 결정화를 위한 어닐링 단계에서, 반도체 박막은 상승에서 하강까지 50 ns 이상의 발광시간 폭을 갖고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 조사됨으로써, 레이저 광의 상기 단면적 영역에 해당하는 조사영역에 포함되는 반도체 박막은 즉시 다결정 실리콘 물질로 변환되고, 상승에서 하강까지 레이저 광의 에너지 강도는 원하는 변환을 하도록 제어된다. 상기 방법에 따라, 결정립 구경이 큰 다결정 반도체 박막이 기판 상에 형성된다. 큰 이동도를 갖는 박막 트랜지스터는 반도체 박막을 활성층으로 사용함으로 제조될 수 있다. 레이저 광의 조사가 일괄 실시되기 때문에 대형기판 상에 형성된 반도체 박막의 레이저 재결정화가 신속히 수행될 수 있다. 레이저 광의 에너지 강도는 그 자체가 균일하기 때문에 균일한 결정립 직경을 얻을 수 있다. 본 발명의 제5태양에 따르면, 어닐링 단계에서, 기판을 비산화 분위기 아래 유지하면서 50 ns 이상의 발광시간 폭을 갖고 일정한 단면적을 갖는 레이저 광 펄스로 반도체 박막을 1회 이상 조사함으로써, 레이저 광의 상기 단면적 영역에 해당하는 조사영역에 포함되는 반도체 박막은 즉시 다결정 물질로 변환된다. 따라서 더 작은 결정 결함을 갖는 다결정 반도체 박막이 기판 상에 형성되고, 반도체 막을 활성층으로 사용함으로 고이동도를 갖는 박막 트랜지스터를 얻을 수 있다. 특히 주변회로를 패널 내에 내장시켜 부가가치를 높인 액티브 매트릭스 형 표시장치를 제조할 수 있다. 본 발명의 제6태양에 따르면, 어닐링 단계에서, 기판을 균일하게 가열한 상태에서 50 ns 이상의 발광시간 폭을 갖고 일정한 단면적을 갖는 레이저 광 펄스로 반도체 박막을 1회 이상 조사함으로써, 레이저 광의 상기 단면적 영역에 해당하는 조사영역에 포함되는 반도체 박막은 즉시 다결정 물질로 변환된다. 펄스의 에너지가 큰 분산을 나타내는 레이저 조사장치를 채용한다 하더라도, 기판 가열기구를 사용함으로써 균일한 결정성을 얻을 수 있고, 따라서 소자 특성의 분산은 상당히 감소될 수 있다. 특히 기판이 진공 중에서 또는 불활성 가스 분위기 중에서 가열될 경우, 레이저 조사에 의해 결정화 시 대기로부터의 오염이나 산화를 방지할 수 있으므로, 반도체 박막은 균일하고 양호한 소자 특성을 얻도록 안정화될 수 있다. 가열기구를 제공함으로, 레이저 어닐링에 필요한 에너지 밀도는 낮아지고, 조사 영역은 확대될 수 있다. 그 결과 택트타임이 감소함으로 생산성이 향상될 수 있다. 본 발명의 제7태양에 따라, 어닐링 단계에서, 기판이 실온 이하의 온도로 냉각된 상태에서 50 ns 이상의 발광시간 폭을 갖고 일정한 단면적을 갖는 레이저 광 펄스로 반도체 박막을 1회 이상 조사함으로써, 레이저 광의 상기 단면적 영역에 해당하는 조사영역에 포함되는 반도체 박막은 즉시 다결정 물질로 변환된다. 결정화시 급냉하면, 결정핵의 발생 확률이 증가한다. 그 결과 반도체 박막에 포함된 결정립의 개수가 증가하고, 균일한 결정립 직경을 갖는 다결정 반도체 박막을 얻을 수 있다. 반도체 박막을 활성층으로 사용함으로써 박막 트랜지스터의 특성이 균일해질 수 있다.
본 발명은 본 발명이 각 태양과 실시예의 효과들로 제한되지 않으며, 각 태양들과 실시예들의 조합이 이루어질 수 있고, 본 발명에 포함된다.
본 발명의 기술을 사용함으로 절연 기판 상에 결정성이 우수하고 두께가 균일한 다결정 실리콘을 포함하는 반도체 박막을 형성할 수 있다.

Claims (74)

  1. 박막 반도체 소자의 제조 방법에 있어서,
    a) 기판 상에 비정질 물질 또는 비교적 입경(particle diameter; 粒徑)이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계;
    b) 상기 기판 상에 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 에너지 빔을 상기 반도체 박막에 조사(照射)하는 조사 단계; 및
    c) 상기 다결정 물질을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터를 집적하고 형성하는 형성 단계
    를 포함하고,
    여기서 상기 조사 단계는 시간과 면적을 원하는 대로 조절하여 공급하는 상기 에너지 빔으로 상기 영역에 1회 이상 조사하는 것을 포함하며,
    상기 막 형성 단계 와 상기 조사 단계, 및 둘 사이의 이송 중에 상기 기판이 대기에 노출되지 않는
    박막 반도체 소자의 제조 방법.
  2. 박막 반도체 소자의 제조 방법에 있어서,
    a) 기판 상에 비정질 물질 또는 입경(particle diameter; 粒徑)이 비교적 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계;
    b) 상기 기판 상에 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 상승에서 하강까지의 발광시간 폭이 50 ns인 에너지 빔을 상기 반도체 박막에 조사(照射)하는 조사 단계; 및
    c) 상기 다결정 물질을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터를 집적하고 형성하는 형성 단계
    를 포함하고,
    여기서 상기 조사 단계는 상기 영역을 상기 에너지 빔―여기서 에너지 빔의 단면 형상은 상기 영역에 맞게 가변 조절되며, 상승에서 하강까지 상기 에너지 빔의 강도는 원하는 값으로 공급되도록 제어됨―으로 1회 이상 조사하는 것을 포함하며,
    상기 반도체 박막이 축적되도록 대기에 노출되는 일없이 상기 막 형성 단계 및 상기 조사 단계가 교대로 반복되는
    박막 반도체 소자의 제조 방법.
  3. 박막 반도체 소자의 제조 방법에 있어서,
    a) 기판 상에 비정질 물질 또는 입경(particle diameter; 粒徑)이 비교적 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계;
    b) 상기 기판 상에 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 상승에서 하강까지의 발광시간 폭이 50 ns인 에너지 빔을 상기 반도체 박막에 조사(照射)하는 조사 단계; 및
    c) 상기 다결정 물질을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터를 집적하고 형성하는 형성 단계
    를 포함하고,
    여기서 상기 조사 단계는 상기 에너지 빔의 단면 모양이 단일 조사에 의해 동시에 결정화될 상기 영역에 맞게 조절되고 동시에 조사되어, 상기 박막 트랜지스터의 특성이 균일하게 되는
    박막 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 형성 단계는 화소 어레이 및 스캐너 회로를 포함하는 디스플레이 패널용 박막 반도체 소자를 제조하기 위해 박막 트랜지스터의 집적 및 형성을 포함하고,
    상기 조사 단계는 상기 스캐너 회로가 동시에 집적되고 형성되는 조사영역을 포함하는
    박막 반도체 소자의 제조 방법.
  5. 제3항에 있어서,
    상기 조사 단계에서, 상기 영역을 포함하는 박막 트랜지스터의 임계치 특성이 상기 일괄 조사에 의해 균일화되는 박막 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 형성 단계가 상기 영역에 있는 연산증폭기 회로, 아날로그/디지털 변환 회로, 디지털/아날로그 변환 회로, 레벨 시프터(level shifter) 회로, 메모리 회로 및 마이크로프로세서 회로 중에서 선택한 적어도 하나의 회로를 형성하는 단계를 포함하는 박막 반도체 소자의 제조 방법.
  7. 기판 상에 비정질 물질 또는 형성되는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 상기 다결정 물질이 비교적 큰 입경을 갖는 다결정 물질로 변환되기 위해 레이저 광에 조사(照射)되게 만드는 레이저 조사 장치에 있어서,
    a) 소정의 단면 모양을 갖는 레이저 광을 발광하는 레이저 광원;
    b) 상기 레이저 광의 상기 단면 모양을 소정 영역에 맞게 정형하는 정형수단; 및
    c) 상기 영역에서 반도체 박막이 균일하게 결정화 되도록 상기 정형된 레이저 광으로 반도체 박막을 조사하는 조사 수단
    을 포함하는 레이저 조사 장치.
  8. 공정 정보를 운송할 수 있는 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 상기 다결정 물질이 비교적 큰 입경을 갖는 다결정 물질로 변환되기 위해 레이저 광에 조사(照射)되게 만드는 레이저 조사 장치에 있어서,
    단면 모양, 조사 위치, 에너지 양, 에너지 분포 및 상기 레이저 광의 이동 방향에서 선택되는 적어도 하나의 조건이 상기 정보 판독에 의해 조절될 수 있는 레이저 조사 장치.
  9. 제8항에 있어서,
    상기 정보가 상기 기판의 표면에 형성된 패턴 인식에 의해 판독되는 레이저 조사 장치.
  10. 제8항에 있어서,
    상기 정보가 상기 기판에 기록된 코드 검출에 의해 판독되는 레이저 조사 장치.
  11. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연 박막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 박막 반도체 소자에 있어서,
    기판 상에 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘의 형성과, 상기 기판을 비교적 큰 입경을 갖는 다결정 실리콘으로 변환하기 위해 에너지빔을 조사(照射)하는 것에 의해 상기 반도체 박막이 형성되고,
    상기 다결정 실리콘을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터가 집적되고 형성되며,
    여기서 상기 에너지 빔의 단면 모양이 단일 조사에 의해 동시에 상기 영역에 조사되도록 상기 영역에 맞게 조절되어, 상기 박막 트랜지스터의 특성이 균일하게 되는
    박막 반도체 소자.
  12. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 상기 기판 중 하나는 반대 전극, 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 반도체 박막이 상기 다른 기판 상에 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘의 형성과, 상기 다른 기판을 비교적 큰 입경을 갖는 다결정 실리콘으로 변환하기 위한 에너지빔의 조사(照射)에 의해 형성되고,
    다결정 실리콘을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터가 집적되고 형성되며,
    여기서 상기 에너지 빔의 단면 모양이 단일 조사에 의해 동시에 상기 영역에 조사되도록 상기 영역에 맞게 조절되어, 상기 박막 트랜지스터의 특성이 균일하게 되는
    표시장치.
  13. 박막 반도체 소자의 제조 방법에 있어서,
    a) 복수의 구획이 형성된 기판 상에 비정질 물질 또는 비교적 입경(particle diameter; 粒徑)이 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계;
    b) 상기 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 상기 기판에 대하여 이동하는 에너지 빔을 상기 반도체 박막에 간헐적으로 조사(照射)하는 조사 단계; 및
    c) 상기 각 구획에 박막 반도체 소자를 형성하기 위해, 상기 다결정 물질을 활성층으로 변환시키도록 상기 반도체 박막을 사용하여 소정의 영역에 박막 트랜지스터를 집적하고 형성하는 형성 단계
    를 포함하고,
    여기서 상기 조사 단계는 단일 조사에 의해 동시에 하나 또는 둘 또는 그 이상의 구획에 조사되도록 상기 구획에 대하여 상기 에너지 빔의 단면 모양이 조절되는 방법으로 일괄 조사되는
    박막 반도체 소자의 제조 방법.
  14. 소정의 구획이 형성된 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질이 비교적 큰 입경을 갖는 다결정 물질로 변환되기 위해 상기 반도체 박막에 대해 이동하는 레이저 광에 간헐적으로 조사(照射)되게 만드는 레이저 조사 장치에 있어서,
    a) 간헐적으로 레이저 광을 발광하는 레이저 광원;
    b) 상기 레이저 광의 단면 모양을 상기 구획에 맞게 확대 또는 축소하는 광학시스템; 및
    c) 상기 구획의 다른 부분을 레이저 광에서 차폐하는 차폐수단
    을 포함하고,
    단일 조사에 의해 동시에 하나 또는 둘 또는 그 이상의 구획에 일괄 조사하는
    레이저 조사 장치.
  15. 제14항에 있어서,
    상기 장치가 추가로 상기 레이저 광으로 상기 모든 구획에 조사할 수 있도록 만들기 위해 상기 레이저 광에 대해 상기 기판을 움직일 수 있는 이동 수단을 포함하는 레이저 조사 장치.
  16. 제15항에 있어서,
    상기 장치가 추가로 상기 기판에 제공된 위치 표식을 광학적으로 판독하기 위한 검출 수단, 및 상기 표식에 대응하여 판독하도록 상기 이동 수단을 제어하는 제어수단을 포함하는 레이저 조사 장치.
  17. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연 박막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 박막 반도체 소자에 있어서,
    상기 반도체 박막이 복수의 구획이 형성되는 기판 상에 형성되는 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘 형성과, 상기 기판을 비교적 큰 입경을 갖는 다결정 실리콘으로 변환하기 위해 상기 기판에 대해 이동하는 에너지빔을 상기 기판에 간헐적으로 조사(照射)하고,
    단일 조사에 의해 동시에 하나 또는 둘 또는 그 이상의 구획에 조사되도록 상기 에너지 빔의 단면 모양이 상기 구획에 대하여 조절되고,
    상기 구획들이 동시에 조사되어 박막 트랜지스터가 집적되고 형성되는
    박막 반도체 소자.
  18. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 상기 기판 중 하나는 반대 전극, 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 반도체 박막이 복수의 구획이 형성된 기판 상에 형성되는 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘과, 상기 기판을 비교적 큰 입경을 갖는 다결정 실리콘으로 변환하기 위해 상기 기판에 대해 이동하는 에너지빔을 상기 기판에 간헐적으로 조사(照射)하는 것에 의해 형성되고,
    단일 조사에 의해 동시에 하나 또는 둘 또는 그 이상의 구획에 조사되도록 상기 에너지 빔의 단면 모양이 상기 구획에 대하여 조절되고,
    상기 구획들이 동시에 조사되어 박막 트랜지스터가 집적되고 형성되는
    표시장치.
  19. 박막 반도체 소자의 제조 방법에 있어서,
    a) 기판 상에 비정질 물질 또는 입경(particle diameter; 粒徑)이 비교적 작은 다결정 물질을 포함하는 반도체 박막을 형성하는 막 형성 단계; 및
    b) 상기 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 소정의 단면적을 갖는 레이저 광을 동시에 상기 반도체 박막의 소정 영역에 조사(照射)하는 레이저 어닐링 단계
    를 포함하고
    상기 반도체 박막이 축적되도록 상기 기판이 대기에 노출되는 일없이 상기 막 형성 단계 및 상기 레이저 어닐링 단계가 교대로 반복되는
    박막 반도체 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 레이저 어닐링 단계는 TE/(d·s)―여기서 d(nm)는 형성된 상기 반도체 박막의 두께를 나타내고, TE(J)는 상기 레이저 광의 총에너지를 나타내며, S(cm2)는 상기 레이저 광으로 동시에 조사하는 영역을 나타냄―가 0.01 내지 1인 조건에서 레이저 광 조사를 포함하는 박막 반도체 소자의 제조 방법.
  21. 제19항에 있어서,
    상기 레이저 어닐링 단계는 상기 단계들의 경과와 함께 증가하는 에너지를 갖는 상기 레이저 광으로 반복되는 박막 반도체 소자의 제조 방법.
  22. 제19항에 있어서,
    상기 막 형성 단계는 상기 단계들의 경과와 함께 감소되는 두께를 갖는 반도체 박막 형성으로 반복되는 박막 반도체 소자의 제조 방법.
  23. a) 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질이 기판 상에 형성되는 막 형성 챔버; 및
    b) 상기 비정질 물질 또는 비교적 작은 입경을 갖는 상기 다결정 물질을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 소정의 단면적을 갖는 레이저 광을 동시에 상기 반도체 박막의 소정 영역에 조사(照射)하는 레이저 어닐링 챔버
    를 포함하고,
    상기 장치가 상기 막 형성 단계 및 상기 레이저 어닐링 단계를 교대로 반복하여 상기 반도체 박막을 축적하도록 상기 기판을 대기에 노출하는 일없이 상기 막 형성 챔버 및 상기 레이저 어닐링 챔버 전후로 이송하는 수단을 추가로 포함하는
    반도체 박막 제조 장치.
  24. 제23항에 있어서,
    상기 레이저 어닐링 챔버는 TE/(d·s)―여기서 d(nm)는 형성된 상기 반도체 박막의 두께를 나타내고, TE(J)는 상기 레이저 광의 총에너지를 나타내며, S(cm2)는 상기 레이저 광으로 동시에 조사하는 영역을 나타냄―가 0.01 내지 1인 조건에서 레이저 광 조사를 포함하는 박막 반도체 박막 제조 장치.
  25. 제23항에 있어서,
    상기 레이저 어닐링 챔버는 상기 단계들의 경과와 함께 증가되는 에너지를 갖는 상기 레이저 광으로 반복되는 박막 반도체 제조 장치.
  26. 제23항에 있어서,
    상기 막 형성 챔버는 상기 단계들의 경과와 함께 감소되는 두께를 갖는 반도체 박막 형성으로 반복되는 박막 반도체 제조 장치.
  27. 반도체 박막, 상기 박막의 한쪽 표면 상에 축적되는 게이트 절연막 및 상기 게이트 절연 박막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 갖는 박막 트랜지스터에 있어서,
    기판 상에 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘을 형성하고, 동시에 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 소정의 단면적을 갖는 레이저 광을 상기 반도체 박막의 소정 영역에 조사(照射)하여 상기 반도체 박막이 형성되고,
    상기 기판이 대기에 노출되는 일없이 상기 막 형성 단계 및 상기 조사 단계를 교대로 반복함으로써 상기 반도체 박막이 축적되는
    박막 트랜지스터.
  28. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 상기 기판 중 하나는 반대 전극, 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 반도체 박막은 기판 상에 비정질 실리콘 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 실리콘이 형성되고, 비교적 큰 입경을 갖는 다결정 실리콘으로 변환하기 위해 소정의 단면적 모양을 갖는 레이저 광이 상기 기판의 소정 영역에 조사(照射)되며,
    상기 기판이 대기에 노출되는 일없이 상기 막 형성 단계 및 상기 조사 단계를 교대로 반복함으로써 상기 반도체 박막이 축적되는
    표시장치.
  29. 기판의 표면 상에 비단결정(非單結晶) 반도체 박막을 형성하는 막 형성 단계 및 다결정 물질로 변환시키기 위해 레이저 광으로 상기 비단결정 반도체 박막에 조사(照射)하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 있어서,
    상기 어닐링 단계는 반도체 박막이 상승에서 하강까지의 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 조사됨으로써, 상기 단면적에 대응하는 조사영역에 포함된 상기 반도체 박막이 동시에 다결정 물질로 변환되는 방법으로 수행되고,
    상기 레이저 광의 상승에서 하강까지의 에너지 강도가 바람직한 값을 공급하도록 제어 가능한
    반도체 박막 제조 방법.
  30. 제29항에 있어서,
    상기 어닐링 단계에 있어서 하강에서의 에너지 강도 변화의 경사도가 상승에서의 에너지 강도 변화의 경사도보다 작은 반도체 박막 제조 방법.
  31. 제29항에 있어서,
    상기 어닐링 단계에 있어서 하강에서의 에너지 강도 변화의 경사도가 상승에서의 에너지 강도 변화의 경사도보다 큰 반도체 박막 제조 방법.
  32. 제29항에 있어서,
    상기 어닐링 단계에 있어서 바람직한 값을 공급하도록 300 mJ/cm2 이하의 변화폭에서 상기 레이저 광의 에너지 밀도가 제어되는 반도체 박막 제조 방법.
  33. 제29항에 있어서,
    상기 어닐링 단계가 100 cm2 이상의 단면적을 갖는 레이저 광 펄스 조사를 포함하는 반도체 박막 제조 방법.
  34. 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질을 포함하는 반도체 박막을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 레이저 광으로 조사(照射)하는 레이저 조사 장치에 있어서,
    a) 상승에서 하강까지의 발광시간 폭이 50 ns 이상인 레이저 광 펄스를 발광하는 레이저 광원;
    b) 상기 레이저 광의 단면 모양을 소정 형태로 정형하는 정형수단;
    c) 상기 반도체 박막을 적어도 한번 상기 정형된 레이저 광 펄스로 조사하여 상기 단면 영역에 해당하는 조사영역에 포함되는 상기 반도체 박막을 동시에 다결정 물질로 변환시키도록 하는 조사 수단; 및
    바람직한 값을 공급하도록 상기 레이저 광의 상승에서 하강까지의 에너지 강도를 제어할 수 있는
    레이저 조사 장치.
  35. 제34항에 있어서,
    상기 제어 수단은 상승에서의 에너지 강도 변화의 경사도보다 작은 하강에서의 에너지 강도 변화의 경사도를 갖는 레이저 조사 장치.
  36. 제34항에 있어서,
    상기 제어 수단은 상승에서의 에너지 강도 변화의 경사도보다 큰 하강에서의 에너지 강도 변화의 경사도를 갖는 레이저 조사 장치.
  37. 제34항에 있어서,
    상기 제어 수단에 있어서 바람직한 값을 공급하도록 300 mJ/cm2 이하의 변화폭에서 상기 레이저 광의 에너지 밀도가 제어되는 레이저 조사 장치.
  38. 제34항에 있어서,
    상기 정형 수단이 100 cm2 이상의 단면적을 갖고 직사각형인 상기레이저 광의 조사를 포함하는 레이저 조사 장치.
  39. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 갖는 박막 반도체 트랜지스터에 있어서,
    상기 반도체 박막은 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상승에서 하강까지의 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사함으로써, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되고,
    상기 펄스의 상승에서 하강까지의 레이저 광의 상기 에너지 강도를 원하는 값으로 공급함으로써 상기 다결정 실리콘이 변환되는
    박막 트랜지스터.
  40. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 반대 전극을 포함하는 상기 기판 중 한 기판 , 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 반도체 박막은 상기 다른 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상승에서 하강까지의 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되고,
    상기 펄스의 상승에서 하강까지의 레이저 광의 상기 에너지 강도를 원하는 값으로 공급함으로써 상기 다결정 실리콘이 변환되는
    표시장치.
  41. 기판의 표면 상에 비단결정(非單結晶) 반도체 박막을 형성하는 막 형성 단계 및 상기 비단결정 반도체 박막을 다결정 물질로 변환하기 위해 레이저 광을 상기 비단결정 반도체 박막에 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 있어서,
    상기 어닐링 단계는 상기 기판을 비산화(非酸化) 분위기로 유지하면서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 상기 기판을 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 반도체 박막이 동시에 다결정 물질로 변환되게 하는 방법으로 수행되는
    반도체 박막 제조 방법.
  42. 제41항에 있어서,
    진공을 포함하는 상기 비산화 분위기아래에 상기 기판을 유지하면서 상기 레이저 광으로 상기 기판을 조사하는 것과 같은 방법으로 상기 어닐링 단계가 수행되는 반도체 박막 제조 방법.
  43. 제41항에 있어서,
    불활성 기체로 채워진 상기 비산화 분위기아래에 상기 기판을 유지하면서 상기 레이저 광으로 상기 기판을 조사하는 것과 같은 방법으로 상기 어닐링 단계가 수행되는 반도체 박막 제조 방법.
  44. 제41항에 있어서,
    불활성 기체로 채워진 상기 비산화 분위기아래에 상기 기판을 유지하면서 상기 레이저 광으로 상기 기판을 조사하는 것과 같은 방법으로 상기 어닐링 단계가 수행되는 반도체 박막 제조 방법.
  45. 제41항에 있어서,
    상기 어닐링 단계가 상기 기판을 5 cm2 이상의 단면적을 갖는 레이저 광 펄스로 조사하는 것을 포함하는 반도체 박막 제조 방법.
  46. 제34항에 있어서,
    상기 어닐링 단계가 상기 기판을 400 내지 600 mJ/cm2 의 범위에서 제어되는 에너지 강도를 갖는 상기 레이저 광으로 조사하는 것을 포함하는 반도체 박막 제조 방법.
  47. 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질을 포함하는 반도체 박막을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 레이저 광으로 조사(照射)하는 레이저 조사 장치에 있어서,
    a) 발광시간 폭이 50 ns 이상인 레이저 광 펄스를 발광하는 레이저 광원;
    b) 상기 레이저 광의 단면 모양을 소정 형태로 정형하는 정형수단;
    c) 반도체 박막을 갖기 전에 상기 기판을 비산화 분위기 내에 유지시키기 위한 유지 수단; 및
    d) 상기 비산화 분위기 내에 유지되는 반도체 박막을 상기 정형된 레이저 광 펄스로 조사하여 상기 단면 영역에 해당하는 조사영역에 포함되는 상기 반도체 박막을 동시에 다결정 물질로 변환시키도록 하는 조사 수단
    을 포함하는 레이저 조사 장치.
  48. 제47항에 있어서,
    상기 유지 수단이 진공을 포함하는 상기 비산화 분위기 내에 상기 기판을 유지하는 레이저 조사 장치.
  49. 제47항에 있어서,
    상기 유지 수단이 불활성 기체로 채워진 상기 비산화 분위기 내에 상기 기판을 유지하는 레이저 조사 장치.
  50. 제49항에 있어서,
    상기 유지 수단이 대기압에서 일정 기압의 불활성 기체로 채워진 상기 비산화 분위기 내에 또는 가압된 불활성기체 내에 상기 기판을 유지하는 레이저 조사 장치.
  51. 제47항에 있어서,
    상기 정형 수단이 상기 레이저 광 펄스를 5 cm2 이상의 단면적을 갖는 직사각형으로 정형하는 레이저 조사 장치.
  52. 제47항에 있어서,
    상기 조사 수단이 상기 기판을 400 내지 600 mJ/cm2 의 범위에서 제어되는 에너지 강도를 갖는 상기 레이저 광으로 조사하는 레이저 조사 장치.
  53. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 갖는 박막 트랜지스터에 있어서,
    상기 반도체 박막은 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사함으로써, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되는
    박막 트랜지스터.
  54. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 반대 전극을 포함하는 상기 기판 중 한 기판 , 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 반도체 박막은 상기 다른 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상기 다른 기판을 비산화 분위기 내에 유지하면서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되는
    표시장치.
  55. 기판의 표면 상에 비단결정(非單結晶) 반도체 박막을 형성하는 막 형성 단계 및 상기 비단결정 반도체 박막을 다결정 물질로 변환하기 위해 레이저 광을 상기 비단결정 반도체 박막에 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 있어서,
    상기 기판이 균일하게 가열된 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 상기 기판을 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 반도체 박막이 동시에 다결정 물질로 변환되게 하는 방법으로 상기 어닐링 단계가 수행되는
    반도체 박막 제조 방법.
  56. 제55항에 있어서,
    상기 어닐링 단계가 상기 기판이 균일하게 가열된 조건에서 진공 분위기에 상기 기판을 유지하면서 레이저 광으로 상기 기판을 조사하는 것을 포함하는 반도체 박막 제조 방법.
  57. 제55항에 있어서,
    상기 어닐링 단계가 상기 기판이 균일하게 가열된 조건에서 불활성 가스 분위기에 상기 기판을 유지하면서 레이저 광으로 상기 기판을 조사하는 것을 포함하는 반도체 박막 제조 방법.
  58. 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질을 포함하는 반도체 박막을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 레이저 광으로 조사(照射)하는 레이저 조사 장치에 있어서,
    a) 발광시간 폭이 50 ns 이상인 레이저 광 펄스를 발광하는 레이저 광원;
    b) 상기 레이저 광의 단면 모양을 소정 형태로 정형하는 정형수단;
    c) 반도체 박막을 갖기 전에 상기 기판을 균일하게 가열하기 위한 가열 수단; 및
    d) 상기 가열된 기판을 상기 정형된 레이저 광 펄스로 1회 이상 조사하여 상기 단면 영역에 해당하는 조사영역에 포함되는 상기 반도체 박막을 동시에 다결정 물질로 변환시키도록 하는 조사 수단
    을 포함하는 레이저 조사 장치.
  59. 제58항에 있어서,
    상기 가열 수단이 유리를 포함하는 상기 기판을 300 내지 450℃의 범위에서 균일하게 가열하는 레이저 조사 장치.
  60. 제58항에 있어서,
    상기 가열 수단이 상기 기판을 이송하는 스테이지 내에 조립되는 레이저 조사 장치.
  61. 제58항에 있어서,
    상기 기판을 진공 분위기 내에 유지하면서 상기 가열 수단이 상기 기판을 가열하는 레이저 조사 장치.
  62. 제58항에 있어서,
    상기 기판을 불활성 가스 분위기 내에 유지하면서 상기 가열 수단이 상기 기판을 가열하는 레이저 조사 장치.
  63. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 갖는 박막 트랜지스터에 있어서,
    상기 반도체 박막은 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상기 기판을 균일하게 가열한 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되는
    박막 트랜지스터.
  64. 제63항에 있어서,
    상기 박막 트랜지스터가 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 포함하는 박막 트랜지스터.
  65. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 반대 전극을 포함하는 상기 기판 중 한 기판 , 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 다른 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상기 다른 기판을 균일하게 가열한 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 상기 반도체 박막이 형성되는
    표시장치.
  66. 기판의 표면 상에 비단결정(非單結晶) 반도체 박막을 형성하는 막 형성 단계 및 상기 비단결정 반도체 박막을 다결정 물질로 변환하기 위해 레이저 광을 상기 비단결정 반도체 박막에 조사하는 어닐링 단계를 포함하는 반도체 박막 제조 방법에 있어서,
    상기 기판이 실온보다 낮은 온도로 냉각된 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 1회 이상 상기 기판을 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 반도체 박막이 동시에 다결정 물질로 변환되게 하는 방법으로 상기 어닐링 단계가 수행되는
    반도체 박막 제조 방법.
  67. 제66항에 있어서,
    상기 어닐링 단계에 있어서 레이저 광 조사에 의해 증가되는 기판 온도보다 50℃ 이상 낮은 온도로 상기 기판을 냉각하는 반도체 박막 제조 방법.
  68. 제66항에 있어서,
    상기 어닐링 단계에 있어서 레이저 광 조사에 의해 증가되는 기판 온도보다 100℃ 이상 낮은 온도로 상기 기판을 냉각하는 반도체 박막 제조 방법.
  69. 제66항에 있어서,
    상기 어닐링 단계가 10 내지 100 cm2의 단면적을 갖는 레이저 광 펄스 조사를 포함하는 반도체 박막 제조 방법.
  70. 기판 상에 형성되는 비정질 물질 또는 비교적 작은 입경(particle diameter; 粒徑)을 갖는 다결정 물질을 포함하는 반도체 박막을 비교적 큰 입경을 갖는 다결정 물질로 변환시키기 위해 레이저 광으로 조사(照射)하는 레이저 조사 장치에 있어서,
    a) 발광시간 폭이 50 ns 이상인 레이저 광 펄스를 발광하는 레이저 광원;
    b) 상기 레이저 광의 단면 모양을 소정 형태로 정형하는 정형수단;
    c) 반도체 박막을 갖기 전에 상기 기판을 실온 보다 낮게 냉각하기 위한 냉각 수단; 및
    d) 상기 냉각된 기판을 상기 정형된 레이저 광 펄스로 1회 이상 조사하여 상기 단면 영역에 해당하는 조사영역에 포함되는 상기 반도체 박막을 동시에 다결정 물질로 변환시키도록 하는 조사 수단
    을 포함하는 레이저 조사 장치.
  71. 제70항에 있어서,
    상기 냉각 수단이 레이저 광 조사에 의해 증가되는 기판 온도보다 50℃ 이상 낮은 온도로 상기 기판을 냉각하는 레이저 조사 장치.
  72. 제70항에 있어서,
    상기 냉각 수단이 레이저 광 조사에 의해 증가되는 기판 온도보다 100℃ 이상 낮은 온도로 상기 기판을 냉각하는 레이저 조사 장치.
  73. 반도체 박막, 상기 박막의 한 표면에 축적되는 게이트 절연막 및 상기 게이트 절연막을 통하여 상기 반도체 박막 상에 축적되는 게이트 전극을 포함하는 적층 구조를 갖는 박막 트랜지스터에 있어서,
    상기 반도체 박막은 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상기 기판을 실온보다 낮은 온도로 냉각한 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 형성되는
    박막 트랜지스터.
  74. 소정 간극(gap)사이에 전기광학 물질을 가지고 서로 접착된 한 쌍의 기판, 반대 전극을 포함하는 상기 기판 중 한 기판 , 화소 전극 및 상기 화소 전극을 구동하는 박막 트랜지스터를 포함하는 다른 기판, 및 반도체 박막과 게이트 절연막을 통하여 상기 반도체 박막의 한 표면 상에 축적되는 게이트 전극을 포함하는 상기 박막 트랜지스터를 포함하는 표시장치에 있어서,
    상기 다른 기판 상에 비단결정(非單結晶) 실리콘을 형성하고, 상기 다른 기판을 실온보다 낮은 온도로 냉각한 조건에서 발광시간 폭이 50 ns 이상이고 일정한 단면적을 갖는 레이저 광 펄스로 상기 기판의 소정 영역을 1회 이상 조사하여, 상기 단면적에 대응하는 조사영역에 포함된 상기 비단결정 실리콘이 동시에 다결정 실리콘으로 변환되도록 함으로써 상기 반도체 박막이 형성되는
    표시장치.
KR1020000000776A 1999-01-08 2000-01-08 박막 반도체 소자 제조 방법 및 레이저 조사 장치 KR20000053428A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP99-2385 1999-01-08
JP11002384A JP2000208414A (ja) 1999-01-08 1999-01-08 半導体薄膜製造方法及び半導体薄膜製造装置
JP99-2384 1999-01-08
JP11002385A JP2000208769A (ja) 1999-01-08 1999-01-08 薄膜半導体装置の製造方法及びレ―ザ照射装置
JP99-12498 1999-01-20
JP11012498A JP2000216087A (ja) 1999-01-20 1999-01-20 半導体薄膜製造方法及びレ―ザ照射装置

Publications (1)

Publication Number Publication Date
KR20000053428A true KR20000053428A (ko) 2000-08-25

Family

ID=27275324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000776A KR20000053428A (ko) 1999-01-08 2000-01-08 박막 반도체 소자 제조 방법 및 레이저 조사 장치

Country Status (3)

Country Link
US (2) US6632711B2 (ko)
KR (1) KR20000053428A (ko)
TW (1) TW457553B (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426210B1 (ko) * 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR100432854B1 (ko) * 2001-07-31 2004-05-24 주식회사 한택 레이저를 이용한 반도체 소자의 세정 방법
KR100672628B1 (ko) * 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
KR100711155B1 (ko) * 2004-01-30 2007-04-24 가부시키가이샤 히타치 디스프레이즈 평면 표시 장치의 제조 장치
KR100913211B1 (ko) * 2001-12-28 2009-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치 제조장치
US7902052B2 (en) 2003-02-19 2011-03-08 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7906414B2 (en) 2002-08-19 2011-03-15 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
US8278659B2 (en) 1996-05-28 2012-10-02 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
US8411713B2 (en) 2002-08-19 2013-04-02 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR101353537B1 (ko) * 2007-05-11 2014-01-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
US8663387B2 (en) 2003-09-16 2014-03-04 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US8796159B2 (en) 2003-09-16 2014-08-05 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
KR20200055079A (ko) * 2017-09-29 2020-05-20 캐논 가부시끼가이샤 임프린트 장치 및 물품의 제조 방법

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
KR100293524B1 (ko) * 1999-05-28 2001-06-15 구본준 비진공 공정을 이용한 결정화장치 및 방법
JP3564366B2 (ja) * 1999-08-13 2004-09-08 三菱重工業株式会社 除塵装置
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
TW494444B (en) 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
KR100795323B1 (ko) * 2000-04-11 2008-01-21 소니 가부시끼 가이샤 플랫 패널 디스플레이의 제조 방법
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
TWI267145B (en) * 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6860939B2 (en) * 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
KR100689315B1 (ko) 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
JP5085902B2 (ja) * 2006-08-24 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
WO2009111326A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash light annealing for thin films
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
WO2009157373A1 (ja) * 2008-06-26 2009-12-30 株式会社Ihi レーザアニール方法及び装置
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
CN102160157B (zh) * 2008-09-17 2015-11-25 应用材料公司 管理基板退火的热预算
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
JP2010249935A (ja) * 2009-04-13 2010-11-04 Sony Corp 表示装置
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101636008B1 (ko) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101655879B1 (ko) 2010-06-02 2016-09-08 엔씨씨 나노, 엘엘씨 저온 기판들 상의 박막들의 측방향 열적 프로세싱을 제공하기 위한 방법
US9196497B2 (en) * 2010-06-08 2015-11-24 Amethyst Research, Inc. Photolytic processing of materials with hydrogen
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
KR101569415B1 (ko) * 2014-06-09 2015-11-16 엘지전자 주식회사 태양 전지의 제조 방법
TWI810132B (zh) * 2023-01-04 2023-07-21 鴻揚半導體股份有限公司 晶圓背面研磨方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
CA1239706A (en) 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
US4719123A (en) * 1985-08-05 1988-01-12 Sanyo Electric Co., Ltd. Method for fabricating periodically multilayered film
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US5424244A (en) 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3227980B2 (ja) 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
TW406861U (en) * 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
JP3715996B2 (ja) 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JPH08148430A (ja) 1994-11-24 1996-06-07 Sony Corp 多結晶半導体薄膜の作成方法
JPH10229201A (ja) * 1997-02-14 1998-08-25 Sony Corp 薄膜半導体装置の製造方法
US5856858A (en) 1997-12-01 1999-01-05 The Regents Of The University Of California Plastic substrates for active matrix liquid crystal display incapable of withstanding processing temperature of over 200° C and method of fabrication

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278659B2 (en) 1996-05-28 2012-10-02 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
US8859436B2 (en) 1996-05-28 2014-10-14 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
US8680427B2 (en) 1996-05-28 2014-03-25 The Trustees Of Columbia University In The City Of New York Uniform large-grained and gain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
KR100426210B1 (ko) * 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR100672628B1 (ko) * 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
KR100432854B1 (ko) * 2001-07-31 2004-05-24 주식회사 한택 레이저를 이용한 반도체 소자의 세정 방법
US7652286B2 (en) 2001-12-28 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
KR100913211B1 (ko) * 2001-12-28 2009-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치 제조장치
US8479681B2 (en) 2002-08-19 2013-07-09 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
US8411713B2 (en) 2002-08-19 2013-04-02 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
US7906414B2 (en) 2002-08-19 2011-03-15 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
US8883656B2 (en) 2002-08-19 2014-11-11 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
US7902052B2 (en) 2003-02-19 2011-03-08 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US8663387B2 (en) 2003-09-16 2014-03-04 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US8796159B2 (en) 2003-09-16 2014-08-05 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US9466402B2 (en) 2003-09-16 2016-10-11 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
KR100711155B1 (ko) * 2004-01-30 2007-04-24 가부시키가이샤 히타치 디스프레이즈 평면 표시 장치의 제조 장치
KR101353537B1 (ko) * 2007-05-11 2014-01-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
KR20200055079A (ko) * 2017-09-29 2020-05-20 캐논 가부시끼가이샤 임프린트 장치 및 물품의 제조 방법
US11904522B2 (en) 2017-09-29 2024-02-20 Canon Kabushiki Kaisha Imprint apparatus and method for manufacturing article

Also Published As

Publication number Publication date
US6693258B2 (en) 2004-02-17
US20010000243A1 (en) 2001-04-12
TW457553B (en) 2001-10-01
US20020096680A1 (en) 2002-07-25
US6632711B2 (en) 2003-10-14

Similar Documents

Publication Publication Date Title
US6632711B2 (en) Process for producing thin film semiconductor device and laser irradiation apparatus
US5956581A (en) Method of manufacturing a semiconductor device
US8377805B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
US6919533B2 (en) Method for manufacturing a display device including irradiating overlapping regions
US5851860A (en) Semiconductor device and method for producing the same
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US7419861B2 (en) Laser irradiation apparatus, laser irradiation method, semiconductor device, and method of manufacturing a semiconductor device
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US7569440B2 (en) Method of manufacturing a semiconductor device and manufacturing system thereof
US7410850B2 (en) Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6569720B2 (en) Method for fabricating thin-film transistor
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
KR20020094062A (ko) 박막 처리 방법 및 박막 처리 장치
KR100795323B1 (ko) 플랫 패널 디스플레이의 제조 방법
KR20020026631A (ko) 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
US6396560B1 (en) Method of producing liquid crystal display panel
JP2522470B2 (ja) 薄膜集積回路の製造方法
JP2000216087A (ja) 半導体薄膜製造方法及びレ―ザ照射装置
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
WO2001001464A1 (fr) Substrat a couche mince en semi-conducteur polysilicium, son procede de production, dispositif a semi-conducteur et dispositif electronique
JP2001051301A (ja) 液晶表示パネルの製造方法
JP2000208769A (ja) 薄膜半導体装置の製造方法及びレ―ザ照射装置
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application