KR20000027533A - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20000027533A KR20000027533A KR1019980045485A KR19980045485A KR20000027533A KR 20000027533 A KR20000027533 A KR 20000027533A KR 1019980045485 A KR1019980045485 A KR 1019980045485A KR 19980045485 A KR19980045485 A KR 19980045485A KR 20000027533 A KR20000027533 A KR 20000027533A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- forming
- drain
- polysilicon film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
제 1 폴리실리콘막과 소자 분리막과의 마진 및 소오스 영역과 드레인 영역간의 활성 영역의 디자인 마진을 충분히 확보할 수 있도록 하여 셀의 특성을 향상시킨다.
3. 발명의 해결 방법의 요지
제 1 폴리실리콘막을 식각하여 소오스 및 드레인 영역이 형성될 부분의 소자 분리막을 노출시키고, 셀 소오스/드레인 마스크를 사용한 자기 정렬 소오스 식각 공정으로 소오스 및 드레인 영역의 소자 분리막을 함께 제거한다.
Description
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 제 1 폴리실리콘막을 식각하여 소오스 및 드레인 영역이 형성될 부분의 소자 분리막을 노출시키고, 셀 소오스/드레인 마스크를 사용한 자기 정렬 소오스 식각 공정으로 소오스 및 드레인 영역의 소자 분리막을 함께 제거한 후 불순물 이온 주입 공정을 실시하므로써 디자인 마진을 충분히 확보할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
종래의 플래쉬 메모리 소자의 레이아웃인 도 1을 이용하여 그 제조 방법을 설명하면 다음과 같다.
반도체 기판 상부의 선택된 영역에 소자 분리막(11)을 형성하고, 전체 구조 상부에 제 1 폴리실리콘막(12)을 형성한다. 소자 분리막(11) 상부에 형성된 제 1 폴리실리콘막(12)의 선택된 영역을 식각하여 소자 분리막 노출 영역(13)을 형성하므로써 플로팅 게이트를 형성한다. 플로팅 게이트 상부에 유전체막을 형성한 후 전체 구조 상부에 제 2 폴리실리콘막(14)을 형성한다. 제 2 폴리실리콘막(14)을 소자 분리막(11)과 교차되도록 패터닝하여 콘트롤 게이트를 형성한다. 자기 정렬 소오스 마스크를 이용한 식각 공정을 실시하여 소오스 영역의 소자 분리막(11)을 식각한다. 셀 소오스/드레인 마스크를 이용한 이온 주입 공정으로 소오스 영역(15) 및 드레인 영역(16)을 형성한다.
그런데, 이러한 공정으로 제조되는 플래쉬 메모리 소자는 제 1 폴리실리콘막과 소자 분리막의 마진이 부족(A)하게 된다. 이 상태에서 오정렬이 발생하게 되면 제 2 폴리실리콘막을 패터닝하기 위해 제 2 폴리실리콘막과 그 하부의 제 1 폴리실리콘막을 동시에 식각하게 되면 셀간 브리지(B) 발생으로 인하여 셀 특성이 저하되는 문제점이 있다.
따라서, 본 발명은 제 1 폴리실리콘막과 소자 분리막과의 마진 및 소오스 영역과 드레인 영역간의 활성 영역의 디자인 마진을 충분히 확보할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부의 선택된 영역에 소자 분리막을 형성하고, 전체 구조 상부에 제 1 폴리실리콘막을 형성하는 단계와, 소오스 및 드레인 영역이 형성될 부분의 상기 소자 분리막이 노출되도록 상기 제 1 폴리실리콘막을 패터닝하여 플로팅 게이트를 형성하는 단계와, 상기 플로팅 게이트 상부에 유전체막을 형성한 후 전체 구조 상부에 제 2 폴리실리콘막을 형성하는 단계와, 상기 제 2 폴리실리콘막을 상기 소자 분리막과 교차되도록 패터닝하여 콘트롤 게이트를 형성하는 단계와, 상기 콘크롤 게이트와 오버랩되도록 셀 소오스/드레인 마스크를 형성하는 단계와, 상기 셀 소오스/드레인 마스크를 이용한 자기 정렬 소오스 식각 공정을 실시하여 소오스 및 드레인 영역의 소자 분리막을 제거한 후 불순물 이온 주입 공정을 실시하여 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 레이아웃도.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 레이아웃도.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 소자 분리막 12 및 22 : 제 1 폴리실리콘막
13 및 23 : 소자 분리막 노출 영역
14 및 24 : 제 2 폴리실리콘막 15 및 26 : 소오스 영역
16 및 27 : 드레인 영역 25 : 셀 소오스/드레인 마스크
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 레이아웃도이다.
반도체 기판 상부의 선택된 영역에 소자 분리막(21)을 형성하고, 전체 구조 상부에 제 1 폴리실리콘막(22)을 형성한다. 소자 분리막(21) 상부에 형성된 제 1 폴리실리콘막(22)의 선택된 영역을 식각하여 소오스 및 드레인 영역이 형성될 부분의 소자 분리막(21)도 노출되도록(23) 하므로써 플로팅 게이트를 형성한다. 플로팅 게이트 상부에 유전체막을 형성한 후 전체 구조 상부에 제 2 폴리실리콘막(24)을 형성한다. 제 2 폴리실리콘막(24)을 소자 분리막(21)과 교차되도록 패터닝하여 콘트롤 게이트를 형성한다. 셀 소오스/드레인 마스크(25)를 이용한 자기 정렬 소오스 식각 공정을 실시하여 소오스 영역 및 드레인 영역의 소자 분리막(21)을 제거한 후 불순물 이온 주입 공정을 실시하여 소오스 영역(26) 및 드레인 영역(27)을 형성한다. 셀 소오스/드레인 마스크(25)는 콘트롤 게이트와 오버랩되도록 형성한다.
상술한 바와 같이 본 발명에 의하면 소오스 및 드레인 영역이 형성될 부분의 제 1 폴리실리콘막도 식각하여 소자 분리막을 노출시켜 이후 제 1 및 제 2 폴리실리콘막 패터닝 공정의 마진을 확보할 수 있으며, 셀 소오스/드레인 마스크를 사용한 자기 정렬 소오스 식각 공정으로 소오스 및 드레인 영역의 소자 분리막을 함께 제거하므로써 소오스 영역과 드레인 영역간의 활성 영역에 대한 디자인 마진을 확보할 수 있다.
Claims (1)
- 반도체 기판 상부의 선택된 영역에 소자 분리막을 형성하고, 전체 구조 상부에 제 1 폴리실리콘막을 형성하는 단계와,소오스 및 드레인 영역이 형성될 부분의 상기 소자 분리막이 노출되도록 상기 제 1 폴리실리콘막을 패터닝하여 플로팅 게이트를 형성하는 단계와,상기 플로팅 게이트 상부에 유전체막을 형성한 후 전체 구조 상부에 제 2 폴리실리콘막을 형성하는 단계와,상기 제 2 폴리실리콘막을 상기 소자 분리막과 교차되도록 패터닝하여 콘트롤 게이트를 형성하는 단계와,상기 콘크롤 게이트와 오버랩되도록 셀 소오스/드레인 마스크를 형성하는 단계와,상기 셀 소오스/드레인 마스크를 이용한 자기 정렬 소오스 식각 공정을 실시하여 소오스 및 드레인 영역의 소자 분리막을 제거한 후 불순물 이온 주입 공정을 실시하여 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045485A KR20000027533A (ko) | 1998-10-28 | 1998-10-28 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045485A KR20000027533A (ko) | 1998-10-28 | 1998-10-28 | 플래쉬 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027533A true KR20000027533A (ko) | 2000-05-15 |
Family
ID=19555867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045485A KR20000027533A (ko) | 1998-10-28 | 1998-10-28 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027533A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323872B1 (ko) * | 1999-12-27 | 2002-02-16 | 박종섭 | 플래쉬 이이피롬의 제조 방법 |
-
1998
- 1998-10-28 KR KR1019980045485A patent/KR20000027533A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323872B1 (ko) * | 1999-12-27 | 2002-02-16 | 박종섭 | 플래쉬 이이피롬의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040097188A (ko) | 집적 회로 소자 및 그 형성 방법 | |
| KR100192521B1 (ko) | 반도체장치의 제조방법 | |
| KR20000027533A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100275334B1 (ko) | 반도체소자의제조방법 | |
| KR100751687B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100470992B1 (ko) | 비활성메모리장치의저항형성방법 | |
| KR100807075B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100558540B1 (ko) | 반도체 소자 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100519163B1 (ko) | 플래쉬 메모리 소자의 제조 방법_ | |
| KR100326259B1 (ko) | 반도체장치제조방법 | |
| KR100342823B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100190027B1 (ko) | 반도체 장치의 디램의 배선층 패턴 제조방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
| KR100376270B1 (ko) | 스플리트 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR100568424B1 (ko) | 반도체 소자의 선택적 실리사이드 형성 방법 | |
| KR100325460B1 (ko) | 비트 라인과 게이트용 도전막의 쇼트를 방지하기 위한반도체 소자의 제조방법 | |
| KR100316527B1 (ko) | 플래시 메모리 제조방법 | |
| KR19980017256A (ko) | 반도체 소자의 제조 방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030056607A (ko) | 반도체 소자의 제조 방법 | |
| KR20020056347A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |