KR20000015598A - 반도체 패키지 제조방법 - Google Patents
반도체 패키지 제조방법 Download PDFInfo
- Publication number
- KR20000015598A KR20000015598A KR1019980035624A KR19980035624A KR20000015598A KR 20000015598 A KR20000015598 A KR 20000015598A KR 1019980035624 A KR1019980035624 A KR 1019980035624A KR 19980035624 A KR19980035624 A KR 19980035624A KR 20000015598 A KR20000015598 A KR 20000015598A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- circuit
- circuit tape
- tape
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 제조하도록 된 반도체 패키지의 제조공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하고, 이 인식된 자료를 이용하여 써킷테이프에 그대로 맵핑(Mapping) 함으로써, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있도록 된 반도체 패키지 제조방법이다.
Description
본 발명은 반도체 패키지 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하고, 이 인식된 자료를 이용하여 써킷테이프(Circuit Tape)에 그대로 맵핑(Mapping) 함으로써, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있도록 된 반도체 패키지 제조방법에 관한 것이다.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화 하고자 하는 새로운 형태의 반도체 패키지(예를 들면, 반도체칩의 크기와 동일한 크기로 형성되는 칩 사이즈 패키지)가 개발되어 있다.
이러한 반도체 패키지는, 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 완성하는 방법에 의해 제조되는 것이 일반적이다.
그러나, 종래에는 회로패턴이 형성된 써킷테이프를 웨이퍼상에 접착시키고 나면, 상기한 웨이퍼에 표시되어 있는 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것)을 확인할 수 없음으로써, 제조공정 상에 많은 애로점이 있었다.
즉, 다수의 반도체칩이 형성되어 있는 웨이퍼상에는 웨이퍼의 제조공정시에 양호한 반도체칩과 불량인 반도체칩이 각각 존재하게 되는 데, 불량인 반도체칩은 반도체 패키지로 제조할 필요가 없음은 당연하다.
따라서, 이러한 불량의 반도체칩을 구별하여 패키지화 하여야 함에도 불구하고, 웨이퍼 전체를 패키지화 함으로써, 반도체 패키지를 제조한 후에 별도의 테스트공정을 거쳐 불량의 반도체칩이 패키지화 된 것을 추려내는 등의 공정이 추가되는 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체 패키지의 제조 공정 전에 미리 웨이퍼의 맵을 인식하고, 이 인식된 자료를 다시 회로패턴이 형성된 써킷테이프에 표시함으로서, 웨이퍼 전체를 패키지화 하여 반도체 패키지를 제조한 후에 별도의 테스트고정을 거치지 않고도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있도록 된 반도체 패키지 제조방법을 제공함에 있다.
도 1은 종래의 반도체 패키지 제조공정을 나타낸 블럭도
도 2는 본 발명의 제1 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지의 제조공정을 도시한 블럭도
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도
도 5는 본 발명의 제4 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 제1 실시예에 따른 반도체 패키지의 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와, 상기한 카메라로 인식한 자료를 상기한 웨이퍼에 표시된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.
여기서, 상기한 써킷테이프에 카메라로 인식한 자료를 불량표시를 하기 위한 방법으로써, 펀치 또는 레이저를 이용하여 상기한 써킷테이프에 구멍을 뚫거나, 또는 잉크를 이용하여 상기한 써킷테이프에 표시 할 수 있다. 또한, 써킷테이프에 카메라로 인식한 자료를 불량표시하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.
이와 같이 본 발명의 제1 실시예에서는, 웨이퍼 맵(Wafer Map)을 상기한 웨이퍼에 부착되는 써킷테이프에 미리 표시한 상태에서 웨이퍼에 부착시킴으로써, 웨이퍼 전체를 패키지화 하여도 반도체 패키지를 제조한 후에 불량의 반도체칩이 패키지화 된 것을 육안으로 손쉽게 추려낼 수 있는 장점이 있다.
본 발명의 제2 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼에 접착된 써킷테이프에 상기한 카메라로 인식한 자료를 불량의 반도체칩에 대응하여 부착된 위치에 불량표시를 하는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.
여기서, 상기한 웨이퍼에 접착된 써킷테이프에 카메라로 인식한 자료를 불량표시는 방법으로써, 잉크 또는 레이저를 이용하여 상기한 써킷테이프에 표시를 할 수 있다. 또한, 써킷테이프에 카메라로 인식한 자료를 불량표시하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.
이와 같이 본 발명의 제2 실시예에서는, 상기한 웨이퍼와 써킷테이프가 부착된 상태에서 상기한 써킷테이프에 웨이퍼 맵(Wafer Map)을 표시함으로써, 웨이퍼 전체를 패키지화 하여도 반도체 패키지를 제조한 후에 불량의 반도체칩이 패키지화 된 것을 육안으로 손쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있는 장점이 있다.
본 발명의 제3 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.
여기서, 상기한 써킷테이프에 불량표시를 하기 위한 방법으로써, 펀치 또는 레이저를 이용하여 상기한 써킷테이프에 구멍을 뚫거나, 또는 잉크를 이용하여 상기한 써킷테이프에 표시할 수 있다. 또한, 상기한 써킷테이프에 불량표시를 하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.
이와 같이 본 발명의 제3 실시예에서는, 웨이퍼상의 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것) 데이터를 이용함으로써, 본 발명의 제1,2 실시예에서 웨이퍼상에서 불량의 반도체칩이 표시되어 있는 잉크도트를 카메라로 인식할 필요가 없어 공정을 줄일 수 있는 장점이 있다.
본 발명의 제4 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착된 위치의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.
여기서, 상기한 써킷테이프에 불량표시를 하기 위한 방법으로써, 잉크 또는 레이저를 이용하여 상기한 써킷테이프에 표시를 할 수 있다. 또한, 상기한 써킷테이프에 불량표시를 하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.
이와 같이 본 발명의 제4 실시예에서는, 웨이퍼상의 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것) 데이터를 이용함으로써, 본 발명의 제3 실시예와 동일한 효과를 얻을 수 있다.
상기와 같이 본 발명의 각 실시예에 따른 방법으로 제조되는 반도체 패키지는, 고다핀을 실현하면서 경박단소화 한 것으로서, 반도체칩의 크기와 동일한 크기로 반도체 패키지가 형성된다.
또한, 본 발명에서의 각 실시예에 따른 반도체 패키지 제조방법은, 반도체 패키지의 제조 공정이 웨이퍼상에서 이루어진 후에 낱개의 반도체칩을 분리하는 절단공정을 추후에 진행하도록 된 반도체 패키지 제조공정에서는 모두 적용 가능하다.
이상의 설명에서 알 수 있듯이 본 발명의 반도체 패키지 제조방법에 의하면, 반도체 패키지의 제조 공정 전에 미리 회로패턴이 형성된 써킷테이프에 웨이퍼 맵을 표시함으로서, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있는 효과가 있다.
Claims (12)
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와,상기한 카메라로 인식한 자료를 상기한 웨이퍼에 표시된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와,상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 1 항에 있어서,상기한 써킷테이프에 불량을 표시하는 단계는, 펀치나 레이저를 이용하여 써킷테이프에 구멍을 뚫거나, 잉크를 이용하여 써킷테이프에 표시하는 방법 중에서 선택하여서 써킷테이프에 불량을 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기한 써킷테이프에 불량을 표시하는 위치는, 후 공정에서의 써킷테이프를 인식할 수 있는 기준점에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와,상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와,상기한 웨이퍼에 접착된 써킷테이프에 상기한 카메라로 인식한 자료를 불량의 반도체칩에 대응하여 부착된 위치에 불량표시를 하는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 4 항에 있어서,상기한 웨이퍼에 접착된 써킷테이프에 불량을 표시하는 단계는, 잉크나 레이저를 이용하여 써킷테이프에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 4 항 또는 제 5 항에 있어서,상기한 웨이퍼에 접착된 써킷테이프에 불량을 표시하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와,상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 7 항에 있어서,상기한 써킷테이프에 불량을 표시하는 단계는, 펀치나 레이저를 이용하여 써킷테이프에 구멍을 뚫거나, 잉크를 이용하여 써킷테이프에 표시하는 방법 중에서 선택하여서 써킷테이프에 불량을 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 7 항 또는 제 8 항에 있어서,상기한 써킷테이프에 불량을 표시하는 위치는, 후 공정에서의 써킷테이프를 인식할 수 있는 기준점에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착된 위치의 써킷테이프에 불량표시를 하는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 10 항에 있어서,상기한 웨이퍼에 접착된 써킷테이프에 불량을 표시하는 단계는, 잉크나 레이저를 이용하여 써킷테이프에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제 10 항 또는 제 11 항에 있어서,상기한 써킷테이프에 불량을 표시하는 위치는, 후 공정에서의 써킷테이프를 인식할 수 있는 기준점에 표시하는 것을 특징으로 하는 반도체 패키지 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조방법 |
| JP11200832A JP3055104B2 (ja) | 1998-08-31 | 1999-07-14 | 半導体パッケ―ジの製造方法 |
| US09/385,694 US6589801B1 (en) | 1998-08-31 | 1999-08-30 | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015598A true KR20000015598A (ko) | 2000-03-15 |
| KR100379084B1 KR100379084B1 (ko) | 2003-07-07 |
Family
ID=19548975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379084B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764537B1 (ko) * | 2005-10-12 | 2007-10-09 | 알프스 덴키 가부시키가이샤 | 집적 회로 |
| CN109065474A (zh) * | 2018-07-17 | 2018-12-21 | 武汉新芯集成电路制造有限公司 | 一种针对晶圆缺陷的自动打墨方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752741B2 (ja) * | 1989-11-21 | 1998-05-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2736153B2 (ja) * | 1990-03-26 | 1998-04-02 | 株式会社東芝 | 半導体部品の製造方法及び半導体部品のマーキング装置 |
| JPH04315452A (ja) * | 1991-04-15 | 1992-11-06 | Fuji Electric Co Ltd | 半導体装置チップの標識賦与方法 |
| JPH0837210A (ja) * | 1994-07-22 | 1996-02-06 | Nec Kyushu Ltd | 半導体ウエハのマッピングデータの保存方法 |
| JPH10233350A (ja) * | 1997-02-20 | 1998-09-02 | Toshiba Corp | 半導体チップおよびそれを用いた半導体装置の製造システム |
| KR100274206B1 (ko) * | 1998-10-21 | 2000-12-15 | 한효용 | 칩사이즈패키지의 마킹방법 및 장치 |
-
1998
- 1998-08-31 KR KR10-1998-0035624A patent/KR100379084B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764537B1 (ko) * | 2005-10-12 | 2007-10-09 | 알프스 덴키 가부시키가이샤 | 집적 회로 |
| CN109065474A (zh) * | 2018-07-17 | 2018-12-21 | 武汉新芯集成电路制造有限公司 | 一种针对晶圆缺陷的自动打墨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379084B1 (ko) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45931E1 (en) | Method of manufacturing a semiconductor device | |
| US4721995A (en) | Integrated circuit semiconductor device formed on a wafer | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| US7626278B2 (en) | Chip package | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| CN106601635B (zh) | 芯片封装工艺以及芯片封装结构 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| JP4408636B2 (ja) | 回路装置およびその製造方法 | |
| KR100300497B1 (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| KR100370844B1 (ko) | 반도체패키지제조를위한마킹방법 | |
| KR100379087B1 (ko) | 반도체패키지제조방법 | |
| CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
| JP2002329813A (ja) | 半導体装置の製造方法 | |
| JP2006303517A (ja) | 半導体装置の製造方法 | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| JP5308464B2 (ja) | 半導体装置の製造方法 | |
| KR100379093B1 (ko) | 반도체패키지의마킹방법 | |
| JP3602052B2 (ja) | 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 | |
| KR100694425B1 (ko) | 반도체패키지 제조 방법 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| JP4977344B2 (ja) | 半導体装置の製造方法 | |
| JP2013138263A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5444382B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |