JP2752741B2

JP2752741B2 - 半導体装置の製造方法

Info

Publication number: JP2752741B2
Application number: JP30256389A
Authority: JP
Inventors: 肇井上; 義之中込; 伸一山田; 泰彦池田; 功中村; 紀代一宮坂; 深河野
Original assignee: Hitachi Tokyo Electronics Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Renesas Eastern Japan Semiconductor Inc
Priority date: 1989-11-21
Filing date: 1989-11-21
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18
Also published as: JPH03161942A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製造技術に関し、特に、半導
体装置の後工程において、電気的特性の揃った半導体ペ
レット（以下、単にペレットという）を選別する技術に
適用して有効な技術に関するものである。

〔従来の技術〕

例えば電子チューナ用の可変容量ダイオード（以下、
バリキャップダイオードという）は、チューナ調整の容
易性を考慮する観点から電気的特性の揃ったバリキャッ
プダイオードで複数のペアを作ることが要求されてい
る。そこで、バリキャップダイオードは、電気的特性を
揃えるため、後述するようにリードフレームから切断さ
れた後、電気的特性を検査してカテゴリ毎に分類されて
いる。カテゴリは、例えば第15図に示すように、電圧V₁
において容量C₂〜C₅、電圧V₂において容量C₁〜C₃の範囲
に入るバリキャップダイオードをカテゴリＡ、電圧V₁に
おいてC₅〜C₆、電圧V₂においてC₃〜C₅の範囲に入るバリ
キャップダイオードをカテゴリＢというように、ある逆
方向電圧における所定容量範囲等に分類される。

ところで、本発明者は、バリキャップダイオードの電
気的特性を揃えるといった観点から従来のバリキャップ
ダイオードを形成する際のペレット付け方向およびその
後の組立工程について検討した。以下は公知とされた技
術ではないが、本発明者によって検討された技術であ
り、その概要は、次のとおりである。

すなわち、まず、ダイシング処理前に、プローバ検査
により不良ペレットを検出するとともに、半導体ウエハ
（以下、単にウエハという）における所定箇所のペレッ
ト群の電気的特性をサンプリングしてウエハ上のペレッ
トの大まかな電気的特性を調査する。そして、その測定
データに基づいて不良ペレットに不良マークを付けると
ともに、ウエハマップを作成する。

次いで、ウエハのダイシング処理および引き伸ばし処
理の後、そのウエハをペレット付け装置のXYテーブルに
載置する。続いて、ウエハマップに基づいてウエハ上で
必要と思われるペレットの大まかなピックアップエリヤ
を作業者が設定し、ピックアップエリヤ内の良品ペレッ
トのみをウエハをピッチ送りしながら一筆書きで取り上
げる。この際、ペレット取り上げ位置は、その前の取り
上げペレットの位置を基準にピッチ送りして決めてい
る。

このようにして取り上げられたペレットをリードフレ
ームにペレット付けした後、封止、メッキ、マーク、切
断等の処理を順に行う。ところで、ペレット付け以降の
処理は、通常、リードフレームを数百枚単位でバッチ処
理するため、リードフレームの順番等がバラバラになっ
てしまう。そこで、従来は、ペレットがリードフレーム
から切断された後、多区分選別処理により、各ペレット
の電気的特性を検査し、個々のペレットの電気的特性が
揃うように各ペレットをカテゴリ毎に分類していた。

なお、ペレット付け方法およびペレット付け装置につ
いては、例えば特開昭60−235431号公報に記載がある。

〔発明が解決しようとする課題〕

ところが、上記従来の技術においては、以下の問題が
あることを本発明者は見い出した。

すなわち、第１に、従来は、ウエハからペレットを取
り出す段階において、各ペレットの電気的特性を揃える
ことについて充分な考慮がなされておらず、ペアになら
ないペレットもペレット付け以降の工程を経ることにな
り、製造工数や選別工数が必要以上にかかる、製造
時間や選別時間が必要以上にかかる、電気的特性の揃
ったペレットがペア数に満たない場合、良品でも捨てね
ばならず、多区分選別処理に到るまでの工程や材料が無
駄となる。ペア製品の歩留りが低下する、等の問題が
あった。

第２に、ウエハからペレットを取り上げる際、取り上
げペレットの位置は、その前の取り上げペレットの位置
を基準にピッチ送りして決めるため、取り上げペレッ
トが点在している場合、取り上げペレットの位置まで到
着するのに、不良マークの付いた数個のペレットを介し
て何度もピッチ送りするようになり、要求するペレット
に到着するまでに時間を要する上、要求するペレットに
到達する信頼性が低い、既にペレットが取り上げられ
ている場合、ガイドとなるペレットがないため次に取り
上げるペレットの位置確認が困難である、等の問題があ
った。

第３に、従来は、ウエハ上のペレットを直線的に一筆
書きで取り上げペレット付けしているため、第16図に示
すように、例えばペアリングにｎ個のペレットを必要と
する場合、一番初めのペレット50aとｎ番目のペレット5
0nとでは、その間の距離が長いため、電気的特性の違い
が大きくなり、ペア製品の歩留りが低下する問題があっ
た。

第４に、例えばｎ個のペア製品の要求があった際、ペ
レット付け以降の工程で数個の抜けが生じた場合、電気
的特性の揃ったペレットが確保できなくなり、ペア製品
の歩留りが低下する問題があった。

本発明は上記課題に着目してなされたものであり、そ
の目的は、ペアにすることを必要とする半導体装置の製
造歩留りを向上させることのできる技術を提供すること
にある。

本発明の他の目的は、半導体装置の製造工数を低減す
ることのできる技術を提供することにある。

本発明のさらに他の目的は、半導体装置の製造時間を
短縮することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
明細書の記述および添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。

すなわち、請求項１記載の発明は、半導体素子が形成
されているペレットを複数個備えてなるウエハのそれぞ
れのペレットの位置データおよび電気的特性データを検
出する工程と、前記検出された電気的特性データに基づいて、前記複
数のペレットを電気的特性の近似するペレット毎にカテ
ゴリ分けを行い、そのカテゴリの中で前記電気的特性が
連続するように順序データを作成する工程と、前記作成された順序データおよび位置データに基づい
て、前記ウエハから各ペレットを電気的特性が連続する
順序で取り出す工程と、前記取り出された各ペレットを、前記電気的特性が連
続する順序を保ったままで所定のリードフレームにマウ
ントし、前記リードフレームのリードと前記マウントさ
れたペレットの電極とをワイヤにより接続し、前記リー
ドフレームの一部と前記ペレットとを樹脂で封止する工
程と、前記電気的特性が連続する順序を保ったままで前記ペ
レットがマウントされたリードフレームを所定形状に切
断し、テーピングする工程とを有する半導体装置の製造
方法とするものである。

また、請求項３記載の発明は、前記位置データは前記
ウエハの任意のペレットを原点ペレットとし、前記原点
ペレットに対する各ペレットの相対位置を測定して得ら
れたデータである半導体装置の製造方法とするものであ
る。

〔作用〕

上記した請求項１記載の発明によれば、半導体装置の
組立工程の初期段階であるウエハからのペレット取り出
し工程の際に、複数のペレットを電気的特性に基づいて
カテゴリ分けし、各カテゴリ内でのペレットの電気的特
性の連続性が確保されるように順序決めして取り出すこ
とができ、ペレットのペアリングの管理が可能となる。
このため、例えばペアにできないペレットに対してはワ
イヤボンディング処理、封止処理、メッキ処理および選
別処理等の処理を施さないで済み、ペアを実現可能な有
効な製品を効率的に製造することが可能となる。したが
って、ペアにする必要のある半導体装置の製造歩留りを
向上させることが可能となる。また、無駄な工数および
材料を大幅に低減させることが可能となる。さらに、半
導体装置の製造時間を大幅に短縮させることが可能とな
る。

また、請求項３記載の発明によれば、原点ペレットに
対する相対位置として検出された各ペレットの位置デー
タに基づいて指定されたペレットをペレット取り出し位
置に直接移動させることがきる。このため、例えば取り
上げペレットが点在していても指定されたペレットを素
早く、しかも高い信頼性で、ペレット取り出し位置に移
動させることができる。また、既にペレットが取り上げ
られていても次に取り上げるペレットの位置確認が困難
となることもない。これらにより、ペア製品の歩留りを
向上させることができるとともに、半導体装置の製造時
間を大幅に短縮させることが可能となる。

〔実施例１〕第１図は本発明の一実施例である半導体装置の製造装
置におけるペレット付け装置を示す平面図、第２図は第
１図に示したウエハの拡大平面図、第３図は第１図に示
した刻印機構の側面図、第４図はペレットが実装された
リードフレームの平面図、第５図はこの半導体装置の製
造装置におけるリードフレームの整列装置を示す斜視
図、第６図はこの半導体装置の製造方法の構成図であ
る。

第６図に示すように、本実施例１の半導体装置の製造
装置１は、ペレット付け装置２と、ワイヤボンディング
装置３と、封止装置４と、メッキ処理装置５と、マーク
装置19と、フレーム整列装置（整列機構）６とから構成
されている。なお、第６図の矢印は処理順序を示してい
る。

ペレット付け装置２は、第１図に示すように、ダイシ
ング処理および引き伸ばし処理後のウエハＷを載置し、
かつウエハＷをペレット付けする位置へ移動させるXY方
向駆動テーブル７と、XY方向駆動テーブル７をX,Y方向
に各々移動させるＸ方向駆動モータ（移動機構）8aおよ
びＹ方向駆動モータ（移動機構）8bと、リードフレーム
９を供給搬送するための搬送レール10と、後述するペレ
ットをウエハＷから取り上げリードフレーム９にペレッ
ト付けするボンディングヘッド11と、搬送レール10の終
端側に設けられ、ペレット付け工程後のリードフレーム
９の一部に、例えばペレット付け番号やロット番号を刻
印する刻印器（刻印機構）12と、ウエハＷ上のペレット
の電気的特性や実際の位置の情報等を記録したフロッピ
ィディスクを収容するフロッピィディスクドライバ13
と、図示はしないが各ペレットの実際の位置を検出する
ための位置検出機構とから構成されている。Ｓは、後述
する原点ペレットを示す。

ウエハＷは、第２図に示すように、引き伸ばされた状
態となっており、各ペレット14は互いに所定の間隔をお
いてXY方向駆動テーブル７（第１図）上に載置されてい
る。各ペレット14には、例えばバリキャップダイオード
が形成されている。ペレットサイズは、例えば0.3mm×
0.3mm程度である。原点ペレットＳは、各ペレットの実
際の位置を認識するための基準となるペレットであり、
本実施例１においては、例えばマスク等の位置合わせに
用いるターゲットを原点ペレットＳとしている。

刻印器12は、第３図に示すように、リードフレーム９
に所定の刻印を付けるための下型12aおよび上型12bと、
上型12bの上下動をガイドする上型スライド軸12cと、上
型12bを上下動させるエアシリンダ12dと、エアシリンダ
12dを固定するエアシリンダ固定板12eと、刻印に際して
リードフレーム９を固定するストリッパ12fとから構成
されている。

このような刻印器12によって刻印されたリードフレー
ム９を第４図に示す。リードフレーム９は、例えば厚さ
0.1mm程度の42アロイからなる。リードフレーム９を構
成するフレーム本体9aの中央には、ペレット14のペレッ
ト付けされたマウント部9bが、フレーム本体9aの長手方
向に沿って複数形成されている。フレーム本体9aの長辺
側近傍には、リードフレーム９を搬送するための送り孔
9cが、フレーム本体9aの長手方向に沿って形成されてい
る。そして、フレーム本体9aの長辺の端部には、切り欠
き部9dが刻印されている。本実施例１のリードフレーム
９は、フレーム本体9aに形成された切り欠き部9dによっ
て与えられるビット情報を後述する検出部で読み取るこ
とにより、ペレット付けの順番やロット番号等を認識す
ることができ、リードフレーム９にペレット付けされた
ペレット14の電気的特性を認識することができるように
なっている。

一方、上記したフレーム整列装置６は、第５図に示す
ように、リードフレーム９（第４図）に形成された刻印
情報を読み取る検出部6aと、刻印情報を識別したリード
フレーム９を搬送ステージ（整列機構）6bへ押し出す搬
送プッシャ（整列機構）6cと、搬送ステージ6bに送られ
たリードフレーム９を検出部6aによって検出された刻印
情報に基づいてマガジン（整列機構）6dの所定の位置へ
移動させるためのＹ方向駆動モータ（整列機構）6eおよ
びＺ方向駆動モータ（整列機構）6fと、所定マガジン6d
の位置に移動されたリードフレーム９をマガジン6d内へ
収納するための収納プッシャ（整列機構）6gとから構成
されている。なお、検出部6aは、例えば発光部と受光部
とを備える光ファイバセンサによって構成されている。

次に、本実施例１の半導体装置の製造方法を第１図〜
第６図により説明する。

まず、ウエハ・ダイシング処理の前に各ペレット形成
領域の電極にプローブを当接して不良ペレットを検出す
るとともに、良品ペレットの電気的特性（逆方向電圧に
対する静電容量の変化量）を測定し、その測定データに
基づいて各ペレット14をカテゴリ毎に分類し、そのカテ
ゴリに基づいて各ペレット14のペレット付け順（選択
順）を設定する。そして、各ペレット14のカテゴリおよ
びペレット付け順のデータをフロッピィディスクの所定
ファイルに記憶する。ペレット付け順は、例えば容量範
囲の小さいカテゴリから容量範囲の大きいカテゴリとな
るようにする。そして、このフロッピィディスクをペレ
ット付け装置２のフロッピィディスクドライバ13にセッ
トする。

次いで、ダイシング処理および引き伸ばし処理を施し
たウエハＷをXY方向駆動テーブル７に載置する。そし
て、Ｘ方向駆動モータ8aおよびＹ方向駆動モータ8bによ
りXY方向駆動テーブル７を移動させて図示しない位置検
出機構により所定位置におけるペレット14間の拡張率を
サンプリングし、そのサンプリングデータに基づいて各
ペレット14の実際の位置を原点ペレットＳに対する相対
位置として求め、それを上記したフロッピィディスクの
所定ファイルに記憶する。この際、各ペレット14の実際
の位置のデータと、上記した各ペレット14のカテゴリや
ペレット付け順の設定されたデータとの対応がとられ
る。

続いて、上記したペレット付け順のデータに基づいて
ウエハＷからペレット14を順に取り出して、リードフレ
ーム９のマウント部9bにペレット付けする。したがっ
て、本実施例１においては、ウエハＷから取り出したペ
レット14をリードフレーム９にペレット付けする段階
で、ペレット14のカテゴリを揃えることが可能となる。

ペレット14を取り出すには、上記フロッピィディスク
に記憶されたペレット付け順のデータと、ペレット付け
するペレット14の実際の位置のデータとに基づいて、XY
方向駆動テーブル７を移動して該当するペレット14をペ
レット取り上げ位置に直接移動し、そのペレット14をボ
ンティングヘッド11により取り出す。したがって、従来
と異なり、指定されたペレット14が点在していても取り
上げ時間を要することがない。また、指定されたペレッ
ト14に到達する間に数個のペレットを介して何度もピッ
チ送りすることもない。さらに、既に、数カ所のペレッ
トが取り上げられている場合でも次に取り上げるペレッ
ト14の位置確認が不可能となることもない。

次いで、リードフレーム９を刻印器12に搬送する。刻
印器12は、刻印信号を受けるとエアシリンダ12dを駆動
して上型12bを上型スライド軸12cをガイドにして押し下
げ、リードフレーム９のストリッパ12fにより下側12aに
押し付けて固定し、この状態で上型12bと下型12aとを噛
み合わせ、リードフレーム９のフレーム本体9aにペレッ
ト付け番号やロット番号等を認識するための切り欠き部
9dを刻印する。

次に、刻印情報が付けられたリードフレーム９をワイ
ヤボンディング装置３において、リードフレーム９のリ
ードとペレット14の電極とをワイヤにより接続する。次
に、リードフレーム９を封止装置４において、ペレット
14を樹脂等により封止する。次に、リードフレーム９を
メッキ処理装置５において、半田等のメッキ処理を施
す。その後、リードフレーム９をマーク装置19に送り、
樹脂部にカソードバンド等のマークを施す。これらワイ
ヤボンディング処理、封止処理、メッキ処理、マーク処
理に際して、リードフレーム９の順番等は、従来と同
様、バラバラになる。

その後、マーク処理の施されたリードフレーム９をフ
レーム整列装置６における搬送プッシャ6cの後段に載置
する。フレーム整列装置６は、リードフレーム９に刻印
された刻印情報を検出部6aにより検出した後、そのリー
ドフレーム９を搬出プッシャ6cにより搬送ステージ6b上
に搬送する。続いて、搬送ステージ6bにリードフレーム
９を載置したまま、搬送ステージ6bを検出された刻印情
報に基づいてY,Z方向駆動モータ6e,6fにより所定のマガ
ジン6dの所定番地へ移送する。そして、搬送ステージ6b
上のリードフレーム９を収納プッシャ6gによりマガジン
6dの所定番地に収納する。したがって、本実施例１の半
導体装置の製造方法によれば、リードフレーム９に刻印
された情報は、封止処理、メッキ処理等が施されても消
えることがないので、ペレット付け以降の工程でバッチ
処理を行いリードフレーム９の順番等がバラバラとなっ
ても、リードフレーム９に形成された刻印情報を読み取
ることにより、最終的にはリードフレーム９をペレット
付けした順に再整列させることができる。

次いで、リードフレーム９のリードを切断して個々の
ペレットを取り出し、電気的特性を検査した後、成形、
テーピングする。

このように本実施例１によれば、以下の効果を得るこ
とが可能となる。

（１）．ダイシング処理および引き伸ばし処理後、ウエ
ハＷからペレット14をペレット付けする段階で、ペアリ
ングの管理ができるので、例えばペアにできない不要な
製品に対してワイヤボンディング処理、封止処理、メッ
キ処理、マーク処理、さらには多区分選別処理等の処理
を施さないで済む。

（２）．原点ペレットＳに対する相対位置として検出さ
れた各ペレット14の位置データに基づいて指定されたペ
レット14をペレット取り出し位置に直接移動させること
ができるので、例えば取り上げペレット14が点在して
いても指定されたペレット14を素早くペレット取り出し
位置に移動できる上、指定されたペレット14をペレット
取り出し位置に移動させる信頼性も高い、既にペレッ
ト14が取り上げられていても次に取り上げるペレット14
の位置確認が困難となることもない。

（３）．ペレット14は電気的特性が揃うようにリードフ
レーム９上にペレット付けした後、ペレット14の電気的
特性を認識するための刻印情報をリードフレーム９に付
け、その刻印情報に基づいてペレット付け以降のバッチ
処理でバラバラとなったリードフレーム９を再び整列さ
せることにより、ペレット付けの段階で揃えたペレット
14の電気的特性を崩すことなくそのまま利用できるの
で、従来の多区分選別処理が不要となる。

（４）．上記（１）〜（３）により、バリキャップダイ
オードにおけるペア製品の製造歩留りを向上させること
が可能となる。

（５）．上記（１），（３）により、無駄な製造工数や
材料を低減することができるため、バリキャップダイオ
ードの製造コストを大幅に低減することが可能となる。

（６）．上記（１）〜（３）により、バリキャップダイ
オードの製造時間を大幅に短縮することが可能となる。

（７）．ウエハＷの段階でペアリングの管理が行えるの
で、例えば多区分選別処理では困難であったバリキャッ
プダイオードのＣ−Ｖ曲線の平行度に対する管理も行え
る等、より高度なペアリング管理を行うことが可能とな
る。

（８）．電気的特性の揃った製品を製造できるので、バ
リキャップダイオードにおけるペア製品のチューナ調整
を容易にすることが可能となる。

〔実施例２〕第７図はバリキャップダイオードのＣ−Ｖ特性を示す
グラフ図である。

前記実施例１においては、良品ペレットの電気的特性
データに基づいて、各ペレット14をカテゴリ毎に分類
し、さらにそのカテゴリ分類に基づいて各ペレット14の
ペレット付け順を作成した。

ところで、各ペレット14をカテゴリ毎に分類すると、
第７図に示すように、同一カテゴリＡ内に容量曲線の傾
きの異なるペレットも含まれる。例えば容量曲線が交差
するペレット14も含まれる。しかし、このように容量曲
線の交差するペレット14をペアにするとチューナ調整が
困難となる。

そこで、本実施例２においては、カテゴリ毎にペレッ
ト付け順を設定するのではなく、良品ペレットを電気的
特性の近似するペレット14毎に分類し、さらに分類され
た電気的特性の近似するペレット14毎に、電気的特性が
連続するように、すなわち容量曲線の平行性を保つよう
に容量値の低いペレット14から容量値の高いペレット14
へと連続するようにペレット付け順を作成した。このペ
レット付け順は、容量特性の平行性を保つことができる
ものであれば良いため、容量値の高いものから低いもの
へと連続するようにしても良い。

したがって、本実施例２のペレット付け順のデータに
よりペレット付けを行えば、容量曲線の交差するペレッ
ト14を連続してペレット付けすることがなく、かつ電気
的特性の近似したペレット14を連続的にペレット付けで
きるので、ペア性を良好にすることができ、ペア製品の
チューナ調整をさらに容易にすることが可能となる。

〔実施例３〕第８図は本発明の他の実施例である半導体装置の製造
方法を説明するウエハ上のペレットの平面図である。

ところで、ペアリングに必要とするペレット14の個数
分だけカテゴリを揃えたり、または電気的特性を連続的
にしても、例えばペレット付け以降の処理工程において
ペレット14が不良となると、カテゴリ分類や電気的特性
の連続性がとぎれ、ペアが組めなくなる場合がある。

そこで、本実施例３においては、プローバで測定した
各ペレット14の電気的特性データに基づいて、第８図に
示すように、ペアリングに必要とするペレット14の個数
ｎにペレット付け以降の工程で生じる不良ペレットの抜
け数ｍを加えたペアリング数Ｎ内においてカテゴリ分類
または電気的特性の連続性を保証したペレット付け順の
データを作成した。

したがって、本実施例３のペレット付け順のデータに
よりペレット付けを行えば、ペレット付け以降の工程で
不良ペレットが発生しても、ペレット14のカテゴリ分類
や電気的特性の連続性がとぎれることがないので、最終
的にペア数に満たない製品が生じることがなく、ペア製
品の歩留りを向上させることが可能となる。

また、ペアリングが保証できないペレット14をペレッ
ト付け順のデータ作成の段階で検出し廃棄できるので、
ペレット付け以降の処理の工数や材料の無駄を大幅に低
減することが可能となる。

〔実施例４〕第９図は本発明の他の実施例である半導体装置の製造
方法を説明するウエハの一領域におけるペレットの平面
図である。

本実施例４においては、第９図に示すように、電気的
特性を揃えることを必要とするペレット14の個数、すな
わちペアリングに必要とするペレット14の個数ｎの略二
分の一乗を一辺とする四角形状の選択領域15を設定し、
その選択領域15内において、例えばつづら折り状の線上
に沿ってペレット付け順のデータを作成した。また、こ
の際、図の二点鎖線で示すように、選択領域15をペレッ
ト14が配列する行毎にずらしてペレット付け順のデータ
を作成しても良い。

したがって、本実施例４のペレット付け順のデータに
よりペレット付けを行えば、ペレットの選択順を作成す
る際のペレット間の距離が最長でも以内になるため、すなわちペレット14間の距離の近いペ
レット14をペレット付けできるため、従来と異なり一番
目のペレットとｎ番目のペレットとの電気的特性が大き
く異なるということがないので、ペアリングが要求され
るペレット14の電気的特性のバラツキを非常に少なくす
ることができ、ペア製品の歩留りを向上させることが可
能となる。

また、ペレット付けされるのは常にペレット14間の距
離の近いペレット14となるので、ペアリングに必要とす
るペレット14の個数を従来よりも多く設定することが可
能となる。

〔実施例５〕第10図は本発明の他の実施例である半導体装置の製造
方法を説明するダイシング処理および引き伸ばし処理後
のウエハの平面図である。

ところで、本発明者の検討によれば、ウエハＷの中心
から略等距離にあるペレット14の電気的特性は近似して
いることが見い出された。

そこで、本実施例５においては、電気的特性データに
基づいて、第10図に示すように、ウエハＷの内包から外
方に向かって旋回する螺線16に沿ってペレット付け順の
データを作成した。

したがって、本実施例５のペレット付け順のデータに
よりペレット付けを行えば、ペレットの電気的特性のバ
ラツキを非常に少なくすることができ、ペア製品の歩留
りを向上させることが可能となる。

〔実施例６〕第11図は本発明の他の実施例である半導体装置の製造
方法を説明するダイシング処理および引き伸ばし処理後
のウエハの平面図、第12図はウエハ上の不良ペレット領
域によりペレットの電気的特性の連続性がとぎれてしま
うことを説明するウエハの平面図である。

前記実施例５においては、ウエハＷの内方から外方に
向かって旋回する螺線16に沿ってペレット付け順のデー
タを作成した。しかし、本発明者の検討によれば、第12
図に示すように、螺線16の途中に、例えば２〜3mm程度
の不良ペレット領域17が存在すると、不良ペレット領域
17を境に電気的特性の連続性がとぎれてしまうことが見
い出された。なお、第12図において実線と破線とでは電
気的特性がとぎれたものを示している。

そこで、本実施例６においては、電気的特性データに
基づいて、第11図に示すように、ウエハＷの内方から外
方に向かって旋回する螺線16に沿ってペレット付け順の
データを作成する際、螺線16の途中で不良ペレット領域
17が存在し、例えばそのまま前方へ３〜10個程、電気的
特性を調査しても電気的特性の連続性が保証されない場
合には、不良ペレット領域17を境として一つ外側の螺線
16上を反対方向に旋回することにより、ペレット付け順
のデータを作成した。

このように、本実施例６のペレット付け順のデータに
よりペレット付けを行えば、通常、ある螺線16上のペレ
ット14の電気的特性と、その螺線16の近傍の一つ外側の
螺線16上のペレット14の電気的特性とは近似しているの
で、螺線16上に不良ペレット領域17が存在してもペレッ
ト14の電気的特性の連続性がとぎれることがない。この
ため、単純に螺旋16上に沿ってペレット沿ってペレット
付け順のデータを作成する前記実施例５の場合よりも、
ペレット14の電気的特性のバラツキを少なくすることが
でき、かつペア製品の歩留りを大幅に向上させることが
可能となる。

〔実施例７〕第13図は本発明の他の実施例である半導体装置の製造
方法を説明するダイシング処理および引き伸ばし処理後
のウエハの平面図、第14図はウエハ上の電気的特性の近
似するペレットの実際の配置状態を示すウエハの平面図
である。

前記実施例５においては、ウエハＷの内方から外方に
向かって旋回する螺線16に沿ってペレット付け順のデー
タを作成した。しかし、本発明者の検討によれば、電気
的特性の近似するペレット14は、必ずしもきれいな螺線
16上に沿って配列しているとは言えないことが見い出さ
れた。すなわち、電気的特性データに基づいて電気的特
性の近似するペレット14間を結線してみると、その線は
第14図に示すようにウネリを有する曲線（以下、螺高線
という）18となっている。このため、単純に螺線16に沿
ってペレット付け順のデータを作成してもペレット14の
電気的特性があまり揃わない場合が生じる。

そこで、本実施例７においては、第13図に示すよう
に、電気的特性データに基づいて電気的特性の近似する
ペレット14間を結ぶ等高線18を作成し、その等高線18に
沿ってペレット付け順のデータを作成した。等高線18
は、微細なペレット14を結線して作成するため、そのま
までは非常に微細な凹凸を有する線となるので、特性フ
ィルタにより平均化すると良い。

このように本実施例７においては、電気的特性の近似
するペレット14間を結線する等高線18に沿ってペレット
14のペレット付け順のデータを作成するので、このペレ
ット付け順のデータによりペレット付けを行えば、単純
に螺旋16上に沿ってペレット付け順のデータを作成する
前記実施例５の場合よりも、ペレット14の電気的特性の
バラツキを少なくすることができ、ペア製品の歩留りを
大幅に向上させることが可能となる。

以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

例えば、前記実施例１〜７においては、ペレットにバ
リキャップダイオードが形成された場合について説明し
たが、これに限定されるものではなく種々の変更可能で
あり、例えばペレットにオペアンプ用のトランジスタや
光変換素子等が形成された場合でも適用することが可能
である。

また、前記実施例４においては、選択領域内におい
て、つづら折り状の線上に沿ってペレット付け順のデー
タを作成した場合について説明したが、これに限定され
るものではなく、例えば螺線に沿ってペレット付け順の
データを作成しても良い。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるペレット付け装置
に適用した場合について説明したが、これに限定されず
種々適用可能であり、例えばペレット治具詰め装置等、
他の半導体装置の製造方法および装置に適用することが
可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。

すなわち、請求項１記載の発明によれば、半導体装置
の組立工程の初期段階であるウエハからのペレット取り
出し工程の際に、複数のペレットを電気的特性に基づい
てカテゴリ分けし、各カテゴリ内でのペレットの電気的
特性の連続性が確保されるように順序決めして取り出す
ことができ、ペレットのペアリングの管理が可能とな
る。このため、例えばペアにできないペレットに対して
はワイヤボンディング処理、封止処理、メッキ処理およ
び選別処理等の処理を施さないで済み、ペアを実現可能
な有効な製品を効率的に製造することが可能となる。し
たがって、ペアにする必要のある半導体装置の製造歩留
りを向上させることが可能となる。また、無駄な工数お
よび材料を大幅に低減させることができ、製品コストを
下げることが可能となる。さらに、半導体装置の製造時
間を大幅に短縮させることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置の製造装置
におけるペレット付け装置を示す平面図、第２図は第１図に示したウエハの拡大平面図、第３図は第１図に示した刻印機構の側面図、第４図はペレットが実装されたリードフレームの平面
図、第５図はこの半導体装置の製造方法におけるリードフレ
ームの整列装置を示す斜視図、第６図はこの半導体装置の製造装置の構成図、第７図はバリキャップダイオードのＣ−Ｖ特性を示すグ
ラフ図、第８図は本発明の他の実施例である半導体装置の製造方
法を説明するウエハ上のペレットの平面図、第９図は本発明の他の実施例である半導体装置の製造方
法を説明するウエハの一領域におけるペレットの平面
図、第10図は本発明の他の実施例である半導体装置の製造方
法を説明するダイシング処理および引き伸ばし処理後の
ウエハの平面図、第11図は本発明の他の実施例である半導体装置の製造方
法を説明するダイシング処理および引き伸ばし処理後の
ウエハの平面図、第12図はウエハ上の不良ペレット領域によりペレットの
電気的特性の連続性がとぎれてしまうことを説明するウ
エハの平面図、第13図は本発明の他の実施例である半導体装置の製造方
法を説明するダイシング処理および引き伸ばし処理後の
ウエハの平面図、第14図はウエハ上の電気的特性の近似するペレットの実
際の配置状態を示すウエハの平面図、第15図はバリキャップダイオードのカテゴリ分類を説明
するＣ−Ｖ特性を示すグラフ図、第16図は従来のペレット付け順を説明するペレットの平
面図である。１……半導体装置の製造装置、２……ペレット付け装
置、３……ワイヤボンディング装置、４……封止装置、
５……メッキ処理装置、６……フレーム整列装置、6a…
…検出部、6b……搬送ステージ（整列機構）、6c……搬
出プッシャ（整列機構）、6d……マガジン（整列機
構）、6e……Ｙ方向駆動モータ（整列機構）、6f……Ｚ
方向駆動モータ（整列機構）、6g……収納プッシャ（整
列機構）、７……XY方向駆動テーブル、8a……Ｘ方向駆
動モータ（移動機構）、8b……Ｙ方向駆動モータ（移動
機構）、９……リードフレーム、9a……フレーム本体、
9b……マウント部、9c……送り孔、9d……切り欠き部、
10……搬送レール、11……ボンディングヘッド、12……
刻印器（刻印機構）、12a……下型、12b……上型、12c
……上型スライド軸、12d……エアシリンダ、12e……エ
アシリンダ固定板、12f……ストリッパ、13……フロッ
ピディスクドライバ（記憶部）、14……ペレット、15…
…選択領域、16……螺線、17……不良ペレット領域、18
……等高線、19……マーク装置、A,B……カテゴリ、C₁
〜C₆……容量、Ｓ……原点ペレット、V₁,V₂……電圧、
Ｗ……ウエハ、50a,50n……ペレット。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山田伸一山梨県中巨摩郡竜王町西八幡（番地なし）株式会社日立製作所武蔵工場甲府分工場内 (72)発明者池田泰彦山梨県中巨摩郡竜王町西八幡（番地なし）株式会社日立製作所武蔵工場甲府分工場内 (72)発明者中村功山梨県中巨摩郡竜王町西八幡（番地なし）株式会社日立製作所武蔵工場甲府分工場内 (72)発明者宮坂紀代一東京都青梅市藤橋３丁目３番地２日立東京エレクトロニクス株式会社内 (72)発明者河野深東京都青梅市藤橋３丁目３番地２日立東京エレクトロニクス株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】半導体素子が形成されている半導体ペレッ
トを複数個備えてなる半導体ウエハのそれぞれの半導体
ペレットの位置データおよび電気的特性データを検出す
る工程と、前記検出された電気的特性データに基づいて、前記複数
の半導体ペレットを電気的特性の近似する半導体ペレッ
ト毎にカテゴリ分けを行い、そのカテゴリの中で前記電
気的特性が連続するように順序データを作成する工程
と、前記作成された順序データおよび位置データに基づい
て、前記半導体ウエハから各半導体ペレットを電気的特
性が連続する順序で取り出す工程と、前記取り出された各半導体ペレットを、前記電気的特性
が連続する順序を保ったままで所定のリードフレームに
マウントし、前記リードフレームのリードと前記マウン
トされた半導体ペレットの電極とをワイヤにより接続
し、前記リードフレームの一部と前記半導体ペレットと
を樹脂で封止する工程と、前記電気的特性が連続する順序を保ったままで前記半導
体ペレットがマウントされたリードフレームを所定形状
に切断し、テーピングする工具とを有することを特徴と
する半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法にお
いて、前記電気的特性データは前記それぞれの半導体ペ
レットの半導体素子形成領域の電極にプローブを当接
し、逆電圧に対する静電容量の変化量を測定したデータ
であることを特徴とする半導体装置の製造方法。
【請求項３】請求項１または２記載の半導体装置の製造
方法において、前記位置データは前記半導体ウエハの任
意の半導体ペレットを原点ペレットとし、前記原点ペレ
ットに対する各半導体ペレットの相対位置を測定して得
られたデータであることを特徴とする半導体装置の製造
方法。
【請求項４】請求項１、２または３記載の半導体装置の
製造方法において、前記電気的特性が連続する順序は前
記それぞれの半導体ペレットにおける半導体素子の容量
値の低いものから容量値の高いものへと連続するように
した順序であることを特徴とする半導体装置の製造方
法。
【請求項５】請求項１、２または３記載の半導体装置の
製造方法において、前記電気的特性が連続する順序は前
記それぞれの半導体ペレットにおける半導体素子の容量
値の高いものから容量値の低いものへと連続するように
した順序であることを特徴とする半導体装置の製造方
法。