KR20000007429A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20000007429A
KR20000007429A KR1019980026771A KR19980026771A KR20000007429A KR 20000007429 A KR20000007429 A KR 20000007429A KR 1019980026771 A KR1019980026771 A KR 1019980026771A KR 19980026771 A KR19980026771 A KR 19980026771A KR 20000007429 A KR20000007429 A KR 20000007429A
Authority
KR
South Korea
Prior art keywords
line
cell
word
word line
memory device
Prior art date
Application number
KR1019980026771A
Other languages
English (en)
Other versions
KR100289813B1 (ko
Inventor
이운경
이윤호
김의도
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026771A priority Critical patent/KR100289813B1/ko
Priority to JP10302859A priority patent/JP2000022001A/ja
Priority to US09/345,581 priority patent/US6346733B1/en
Publication of KR20000007429A publication Critical patent/KR20000007429A/ko
Application granted granted Critical
Publication of KR100289813B1 publication Critical patent/KR100289813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Semiconductor Memories (AREA)

Abstract

셀의 균일성을 개선할 수 있는 비휘발성 메모리 장치가 개시되어 있다. 상기 장치는 반도체 기판의 상부에 메모리 셀 어레이를 구성하는 서브 비트라인과 셀 트랜지스터의 소오스/드레인으로서 반복적으로 신장되는 다수의 매몰형 N+확산층; 상기 반도체 기판의 상부에 게이트 유전막을 개재하여 형성되며, 상기 매몰형 N+확산층과 직교하면서 반복적으로 신장되는 다수의 워드라인; 상기 서브 비트라인에 평행하게 신장되는 메인 비트라인을 통해 외부의 전기적 신호를 상기 서브 비트라인에 선택적으로 전달하기 위해 상기 워드라인에 대해 평행하게 신장되는 선택라인; 및 상기 선택라인과 인접한 워드라인 사이의 이격 영역에 상기 워드라인에 평행하게 신장하여 배치된 더미라인을 구비한다. 상기 더미라인에 의해 로딩 효과가 감소됨으로써 셀의 균일성을 확보할 수 있다.

Description

비휘발성 메모리 장치
본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 NOR형 플랫-셀(flat-cell) 마스크 롬(Mask ROM)에 있어서, 워드라인과 선택라인이 소정 거리만큼 이격됨으로써 나타나는 셀 균일성의 저하를 방지할 수 있는 마스크 롬에 관한 것이다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수 있는 ROM(read only memory) 제품으로 크게 구분할 수 있다.
이러한 ROM 제품 중에서, 마스크 롬의 셀 구조는 크게 NOR형과 NAND형으로 분류되는데, 종래의 NOR형 셀은 높은 셀 전류에 따른 고속화가 용이하지만 셀 면적이 커지는 단점이 있고, NAND형 셀은 셀 전류는 작지만 셀 면적이 작아 높은 집적도를 구현할 수 있다는 큰 장점을 갖는다. 이에 따라, 종래에는 고집적화에 유리한 NAND형 셀 구조를 주로 채택하고 있다.
그러나, 최근에는 상기 NOR형 셀의 장점을 유지하면서 NAND형 셀처럼 작게 만들 수 있는 NOR형 플랫-셀 (셀 어레이 내에 소자 분리를 위한 필드 산화막이 없는 구조의 셀)이 개발되었다. 이러한 NOR형 플랫-셀은 높은 셀 전류와 셀 균일성(uniformity)으로 인한 고속화 및 저전압화가 가능할 뿐만 아니라, 하나의 셀에 여러 개의 정보를 저장하는 멀티-비트 셀(multi-bit cell; MBC) 또는 멀티-레벨 셀(multi-level cell; MLC)의 개발을 용이하게 한다.
도 1은 대한민국 특허출원 제97-20507호에 개시되어 있는 NOR형 플랫-셀 마스크 롬의 평면도이고, 도 2는 상기 셀의 등가 회로도이다. 상기 NOR형 플랫-셀은 셀 독출(read-out) 경로에 있어서 채널 저항을 감소시키고 선택라인(select line)의 수를 감소시킬 수 있는 구조를 갖는다.
도 1 및 도 2를 참조하면, 종래의 NOR형 플랫-셀 마스크 롬은 반도체 기판의 표면에 셀 트랜지스터의 소오스/드레인 및 서브 비트라인(sub bit-line)으로 제공되는 다수의 매몰형 N+확산층(12)이 열 방향으로 신장하면서 행 방향으로 반복되고, 셀 트랜지스터의 게이트 전극으로 제공되는 다수의 워드라인(W/L1, …, W/Ln)이 상기 매몰형 N+확산층(12)에 직교 및 중첩하면서 반복적으로 신장하는 매트릭스 구조를 갖는다. 또한, 상기 매몰형 N+확산층(12)과 평행하게 다수의 금속라인(B/L1, B/L2, …)이 배치되며, 하나의 금속라인은 매몰형 N+확산층(12)으로 구성된 서브 비트라인 두 개의 피치(pitch)에 대응된다. 상기 금속라인들은 메인 비트라인(main bit-line)과 접지라인(ground line)으로서 번갈아가며 엇갈리게 배치된다.
상술한 구조를 갖는 NOR형 플랫-셀 마스크 롬에서의 셀 동작을 살펴보면, 선택된 비트라인에 0∼3.3V의 전압이 인가되고 인접한 접지라인에 0V가 인가되며 선택라인(S/L1, S/L2, S/L3, S/L4)의 조합에 따라 첫 번째 열(column), 두 번째 열, 세 번째 열 또는 네 번째 열이 각각 선택되어진다. 예를 들어, 도 2의 등가 회로도에 있어서 첫 번째 열의 메모리 셀 어레이를 선택하고자 할 경우, 첫 번째 비트라인(B/L1)에 일정 전압이 가해지고 두 번째 비트라인(B/L2)에 0V가 인가되며 첫 번째 및 세 번째 선택라인(S/L1, S/L3)은 하이(high)가 되고 두 번째 및 네 번째 선택라인(S/L2, S/L4)은 로우(low)가 된다. 이에 따라, 첫 번째 열에 있는 메모리 셀 어레이의 워드라인들(W/L1, W/L2, …, W/Ln-1, W/Ln)을 읽을 수 있는 상태로 열 선택이 완료되며, 행(raw) 선택은 선택된 워드라인에 하이 전압을 인가하고 비선택된 나머지 워드라인에 0V의 전압을 인가함으로써 완료된다.
이때, 선택 워드라인의 전압보다 셀 트랜지스터의 문턱 전압(threshold voltage; Vth)이 낮을 경우에는 선택 셀이 턴-온(turn-on)되어 비트라인에서 접지라인으로의 방전 경로가 감지됨으로써 "ON"으로 판독하게 된다. 이와 반대로, 선택 워드라인의 전압보다 셀 트랜지스터의 문턱 전압이 높은 경우에는 선택 셀이 턴-오프(turn-off)되어 비트라인의 전압이 유지됨으로써 "OFF"로 판독하게 된다.
상술한 구조를 갖는 종래의 NOR형 플랫-셀 마스크 롬에 있어서, 메모리 셀 어레이의 워드라인과 선택라인은 소정 거리만큼 이격되는데 이것은 메인 비트라인에서 선택라인을 거쳐 메모리 셀 어레이의 서브 비트라인(매몰형 N+확산층)으로의 안정적인 전기적 연결을 위한 최소 필요조건이기 때문이다. 즉, 워드라인과 선택라인이 소정 거리만큼 이격되어야만 소자분리 및 최소 디자인-룰에 어긋나지 않게 된다. 그러나, 이러한 워드라인과 선택라인의 이격은 디자인-룰의 감소와 더불어 셀 균일성의 측면에서 부정적인 요소로 작용한다. 즉, 선택라인과 이격되어 인접한 첫 번째 워드라인(W/L1)과 n번째 워드라인(W/Ln)은 메모리 셀 어레이 내에서 반복되는 워드라인(W/L2, …, W/Ln-1)과 비교할 때 임계 치수(critical dimension; CD) 측면에서 차이를 보인다. 이러한 현상은 로딩 효과(loading effect)에 의한 것으로 설명할 수 있는데, 로딩 효과를 유발하는 요인으로는 워드라인 패터닝을 위한 사진 공정 및 건식 식각 공정을 들 수 있다.
먼저, 사진 공정시 최소 디자인-룰로써 반복되는 패턴들을 패터닝하기 위해서는 해상도(resolution) 한계에 따른 문제를 피하기 위하여 과도 노광을 실시하게 된다. 이 경우, 최소 디자인-룰을 사용하지 않는 큰 패턴(loose pattern)들은 임계 치수의 편차(skew deviation)가 커지게 된다. 즉, 두 번째 선택라인(S/L2)과 첫 번째 워드라인(W/L1) 사이의 간격이나 세 번째 선택라인(S/L3)과 n번째 워드라인(W/Ln) 사이의 간격이 크기 때문에, 반복되는 워드라인들(W/L2, …, W/n-1) 사이의 간격을 기준으로 노광 공정을 진행할 경우, 첫 번째 및 n번째 워드라인(W/L1, W/Ln)은 기준 노광량보다 많은 양으로 노광되게 된다. 이에 따라, 첫 번째 및 n번째 워드라인(W/L1, W/Ln)의 임계 치수가 반복 워드라인들(W/L2, …, W/n-1)의 임계 치수와 틀려지게 된다. 이러한 임계 치수의 차이는 건식 식각 공정에 의해서도 나타나는데, 밀집된 패턴 부위와 덜 밀집된 패턴 부위에서 건식 식각을 행할 경우 플라즈마 상태의 에천트(etchant)와 식각될 부위의 반응 생성물의 증기압이 밀집된 패턴 부위에서 현저하게 떨어짐으로써 식각 균일성을 악화시키게 된다. 이에 따라, 첫 번째 및 n번째 워드라인(W/L1, W/Ln)에서 임계 치수의 비대칭 편차가 커지게 된다.
통상적으로, NOR형 플랫-셀의 제조 공정은 메모리 셀 어레이 내의 P-기판 표면에 서브 비트라인으로 제공되는 매몰형 N+확산층의 형성단계, 게이트 유전막 및 게이트 전극(워드라인)의 형성단계, 주변 회로부의 LDD(lightly doped drain) 구조를 위한 N_소오스/드레인 이온주입 단계, 측벽 스페이서의 형성단계, 및 주변 회로부의 N+소오스/드레인 이온주입 단계로 이루어지는데, 선택라인과 워드라인이 소정 거리만큼 이격됨에 따라 매몰형 N+확산층과 P_기판의 접합 경계가 노출되게 된다. 따라서, 상기 측벽 스페이서를 형성하기 위한 전면 에치백(etch-back) 공정시 노출된 표면이 과도하게 식각됨으로써 매몰형 N+확산층과 P_기판의 접합 경계가 손상되어 접합 항복 전압(junction breakdown voltage)이 열화된다.
또한, 워드라인을 형성한 후 셀 트랜지스터의 채널에 불순물을 이온주입하여 문턱 전압을 선별적으로 이동(shift)시키는 프로그래밍 공정을 실시할 때, 선택라인과 워드라인의 이격은 문턱 전압의 균일성을 저하시키는 요인으로 작용한다. 더욱이, 상기한 프로그래밍 공정을 콘택 공정 이후에 실시하는 ACP(after contact programming) 공정을 적용할 경우, BPSG막을 리플로우(reflow)시켜 평탄화층을 형성할 때 선택라인과 워드라인이 이격된 부위에 BPSG막이 흘러들어가 첫 번째 및 n번째 워드라인(W/L1, W/Ln)의 상부에서 BPSG막의 두께가 다른 부위보다 얇아지게 된다. 이것은 BPSG막을 평탄화시킨 후 프로그래밍 공정을 실시할 때 프로그램 균일성을 저하시키는 요소로 작용하게 된다.
따라서, 본 발명은 상술한 문제점들을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 워드라인과 선택라인이 소정 거리만큼 이격됨으로써 나타나는 셀 균일성의 저하를 방지할 수 있는 비휘발성 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판의 상부에 메모리 셀 어레이를 구성하는 서브 비트라인과 셀 트랜지스터의 소오스/드레인으로서 반복적으로 신장되는 다수의 매몰형 N+확산층; 상기 반도체 기판의 상부에 게이트 유전막을 개재하여 형성되며, 상기 매몰형 N+확산층과 직교하면서 반복적으로 신장되는 다수의 워드라인; 상기 서브 비트라인에 평행하게 신장되는 메인 비트라인을 통해 외부의 전기적 신호를 상기 서브 비트라인에 선택적으로 전달하기 위해 상기 워드라인에 대해 평행하게 신장되는 선택라인; 및 상기 선택라인과 인접한 워드라인 사이의 이격 영역에 상기 워드라인에 평행하게 신장하여 배치된 더미라인을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치를 제공한다.
바람직하게는, 셀의 구동시 상기 더미라인에는 항상 일정전압이 인가되며, 상기 일정전압은 접지전압이다.
바람직하게는, 상기 더미라인은 상기 워드라인과 동일한 피치로써 상기 선택라인과 인접한 워드라인의 바깥쪽에 배치된다.
바람직하게는, 상기 더미라인은 상기 워드라인과 동일한 물질로 형성된다.
바람직하게는, 상기 선택라인과 인접한 워드라인과의 이격 거리가 0.1∼1.5 μm이다.
상술한 바와 같이 본 발명의 비휘발성 메모리 장치에 의하면, 워드라인의 반복 단위와 동일하게 워드라인과 선택라인과의 이격 영역에 더미라인을 형성한다. 상기 더미라인에 의해 로딩 효과가 감소됨으로써 셀의 균일성을 개선할 수 있다.
도 1은 종래의 NOR형 플랫-셀 마스크 롬의 평면도이다.
도 2는 도 1에 도시한 셀의 등가 회로도이다.
도 3은 본 발명에 의한 NOR형 플랫-셀 마스크 롬의 평면도이다.
도 4는 도 3에 도시한 셀의 등가 회로도이다.
도 5는 도 3의 마스크 롬에 있어서 단위 셀의 구조를 개략적으로 도시한 평면도이다.
도 6 내지 도 10은 도 5의 단위 셀을 각각 A, B, C, D 및 E 선으로 절단한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 매몰형 N+확산층
103 : 게이트 유전막 104 : 워드라인
105 : 더미라인 106 : 스페이서
114 : 금속 콘택
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3은 본 발명에 의한 NOR형 플랫-셀 마스크 롬의 평면도이고, 도 4는 상기 셀의 등가 회로도이다.
도 3 및 도 4를 참조하면, 본 발명의 NOR형 플랫-셀 마스크 롬은 반도체 기판의 표면에 셀 트랜지스터의 소오스/드레인 및 서브 비트라인으로 제공되는 다수의 매몰형 N+확산층(102)이 열 방향으로 신장하면서 행 방향으로 반복되고, 셀 트랜지스터의 게이트 전극으로 제공되는 다수의 워드라인(W/L1, …, W/Ln)이 상기 매몰형 N+확산층(102)에 직교 및 중첩하면서 반복적으로 신장하는 매트릭스 구조를 갖는다. 또한, 상기 매몰형 N+확산층(102)과 평행하게 다수의 금속라인(B/L1, B/L2, …)이 배치되며, 하나의 금속라인은 매몰형 N+확산층(102)으로 구성된 서브 비트라인 두 개의 피치에 대응된다. 상기 금속라인들은 메인 비트라인과 접지라인으로서 번갈아가며 엇갈리게 배치된다.
또한, 본 발명의 NOR형 플랫-셀 마스크 롬에 의하면, 상기 메인 비트라인을 통해 외부의 전기적 신호를 서브 비트라인에 선택적으로 전달하기 위한 선택라인(S/L1, S/L2, …)이 상기 워드라인에 대해 평행하게 신장된다. 상기 선택라인은 인접한 워드라인, 즉 첫 번째 워드라인(W/L1)이나 n번째 워드라인(W/Ln)으로부터 소정 거리, 바람직하게는 0.1∼1.5 μm의 거리만큼 이격되어 배치된다.
상기 선택라인과 인접한 워드라인 사이의 이격 영역에는 상기 워드라인과 동일하게 형성되는 더미라인(D/L)이 배치된다. 상기 더미라인(D/L)은 레이아웃 면적의 증가없이 워드라인의 반복 단위와 동일하게 선택라인과 워드라인의 사이에 배치된다. 즉, 상기 더미라인(D/L)은 반복 패턴을 갖는 워드라인(W/L1, …, W/Ln)과 동일한 피치로써 첫 번째 워드라인(W/L1) 및 n번째 워드라인(W/Ln)의 바깥쪽에 배치된다. 바람직하게는, 상기 더미라인(D/L)은 워드라인의 형성 단계와 동일한 단계에서 형성되며, 셀 구동시 항상 일정전압, 즉 접지전압이 인가된다. 상기 더미라인(D/L)은 도 4에 도시한 바와 같이 매몰형 N+확산층(102)과 중첩되어 기생 트랜지스터를 생성하는데, 상기 기생 트랜지스터의 게이트 전극이 되는 더미라인(D/L)에는 접지전압이 인가되므로 기생 트랜지스터는 충분히 턴-오프된다. 따라서, 본 발명의 NOR형 플랫-셀 마스크 롬의 셀 동작은 상기 더미라인(D/L)이 형성되지 않는 종래의 마스크 롬의 셀 동작과 동일하게 유지된다. 또한, 상기 더미라인의 삽입으로 인하여 첫 번째 및 n번째 워드라인(W/L1, W/Ln)은 나머지 반복 워드라인들(W/L2, …, W/n-1)과 유사한 인접 패턴을 갖게 되므로, 워드라인을 패터닝하기 위한 사진 공정 및 식각 공정시 로딩 효과가 감소하여 워드라인 임계 치수의 균일성이 개선된다.
도 5는 본 발명의 NOR형 플랫-셀 마스크 롬에 있어서 단위 셀의 구조를 개략적으로 도시한 평면도이고, 도 6 내지 도 10은 도 5의 단위 셀을 각각 A, B, C, D 및 E 선으로 절단한 단면도들이다.
이하, 도 5 내지 도 10을 참조하여 본 발명의 NOR형 플랫-셀 마스크 롬의 제조 방법을 설명하고자 한다.
먼저, 사진 공정 및 이온주입 공정을 통해 P-반도체 기판(100)의 소정 부위에 주변 회로부의 P-채널 MOS 트랜지스터가 형성되어질 N형 웰(도시하지 않음)과, 주변 회로부의 N-채널 MOS 트랜지스터 및 셀 트랜지스터가 형성되어질 P형 웰을 형성한다. 이어서, 통상의 소자분리 공정을 통해 상기 기판(100)의 주변 회로부에 필드 산화막(도시하지 않음)을 형성하여 액티브 영역과 필드 영역을 정의한다. 이때, 메모리 셀 어레이의 전역은 액티브 영역으로만 구성된다.
다음에, 메모리 셀 어레이의 소정 부위를 선택적으로 오픈시킨 후 N형 불순물을 이온주입하여 셀 트랜지스터의 소오스/드레인 및 서브 비트라인으로 제공되는 매몰형 N+확산층(102)을 형성한다. 이어서, 상기 매몰형 N+확산층(102)이 형성된 결과물의 상부에 게이트 유전막(103)을 형성한 후, 그 상부에 도전층을 증착하고 이를 사진식각 공정으로 패터닝함으로써 워드라인으로 제공되는 셀 트랜지스터의 게이트 전극(104) 및 주변 회로 트랜지스터의 게이트 전극을 형성한다. 이때, n개의 워드라인들이 반복되는 블록 내에 더미라인(105)이 함께 형성된다. 바람직하게는, 상기 워드라인(104) 및 더미라인(105)은 그 저항을 감소시키기 위하여 불순물이 도핑된 폴리실리콘층과 금속 실리사이드층이 적층된 폴리사이드(polycide) 구조로 형성한다.
이어서, 사진 공정으로 주변 회로부를 오픈시킨 후, N형 불순물을 이온주입하여 주변 회로부의 기판 표면에 N_소오스/드레인 영역(도시하지 않음)을 형성한다. 다음에, 결과물의 상부에 절연막을 증착하고 이를 전면 에치백하여 상기 게이트 전극(104) 및 더미라인(106)의 측벽에 절연막 스페이서(106)를 형성한 후, 주변 회로부에 N형 불순물을 이온주입하여 N+소오스/드레인 영역(도시하지 않음)을 형성한다. 여기서, 상기 N_및 N+소오스/드레인용 불순물이 메모리 셀 어레이에 주입되면, 메모리 셀 어레이 내의 접합 구조가 N+/P-에서 N+/N-또는 N+/N+로 변화되어 소자분리가 이루어지지 않게 된다. 따라서, 메모리 셀 어레이 전역을 가린 후 N_및 N+소오스/드레인 이온주입을 실시하여야 한다. 본 발명의 NOR형 플랫-셀 마스크 롬에서는 선택라인과 워드라인(104)의 이격 영역에 더미라인(105)이 형성되므로, 상기 측벽 스페이서(106)를 형성하기 위한 전면 에치백 공정시 매몰형 N+확산층(102)과 P_기판(100) 간의 접합 항복 전압이 열화되지 않는다.
이어서, 주변 회로부에만 P+소오스/드레인 이온주입을 실시한 후, 셀 트랜지스터의 채널에 불순물을 이온주입하여 문턱 전압을 선별적으로 이동시키기 위한 프로그래밍 공정을 수행한다. 이때, 선택라인과 워드라인의 사이에 삽입된 더미라인으로 인하여 셀 트랜지스터의 문턱 전압을 균일하게 유지할 수 있다.
이어서, 결과물의 상부에 BPSG막을 증착하고 이를 리플로우시켜 평탄화층(도시하지 않음)을 형성한 후, 사진식각 공정을 통해 금속 콘택(도시하지 않음)을 형성한다. 본 발명에서는 선택라인과 워드라인의 이격 영역에 더미라인이 삽입되므로, 상기 선택라인에 인접한 첫 번째 및 n번째 워드라인의 상부에서 BPSG막의 두께가 얇아지지 않는다. 따라서, 콘택 공정 후에 프로그래밍 공정을 실시하는 ACP 공정을 적용하더라도 프로그램 균일성이 저하되지 않는다.
이어서, 금속 배선 공정, 보호막 형성 공정 및 본딩 패드 형성 공정을 순차적으로 실시함으로써 본 발명의 NOR형 플랫-셀 마스크 롬을 완성한다.
상술한 바와 같이 본 발명의 비휘발성 메모리 장치에 의하면, 워드라인의 반복 단위와 동일하게 워드라인과 선택라인과의 이격 영역에 더미라인을 형성한다. 상기 더미라인에 의해 로딩 효과가 감소됨으로써 셀의 균일성을 개선할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 반도체 기판의 상부에 메모리 셀 어레이를 구성하는 서브 비트라인과 셀 트랜지스터의 소오스/드레인으로서 반복적으로 신장되는 다수의 매몰형 N+확산층;
    상기 반도체 기판의 상부에 게이트 유전막을 개재하여 형성되며, 상기 매몰형 N+확산층과 직교하면서 반복적으로 신장되는 다수의 워드라인;
    상기 서브 비트라인에 평행하게 신장되는 메인 비트라인을 통해 외부의 전기적 신호를 상기 서브 비트라인에 선택적으로 전달하기 위해 상기 워드라인에 대해 평행하게 신장되는 선택라인; 및
    상기 선택라인과 인접한 워드라인 사이의 이격 영역에 상기 워드라인에 평행하게 신장하여 배치된 더미라인을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  2. 제1항에 있어서, 셀의 구동시 상기 더미라인에는 항상 일정전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제2항에 있어서, 상기 일정전압은 접지전압인 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 더미라인은 상기 워드라인과 동일한 피치로써 상기 선택라인과 인접한 워드라인의 바깥쪽에 배치된 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 더미라인은 상기 워드라인과 동일한 물질로 형성된 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 선택라인과 인접한 워드라인과의 이격 거리가 0.1∼1.5 μm인 것을 특징으로 하는 비휘발성 메모리 장치.
KR1019980026771A 1998-07-03 1998-07-03 노아형플렛-셀마스크롬장치 KR100289813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980026771A KR100289813B1 (ko) 1998-07-03 1998-07-03 노아형플렛-셀마스크롬장치
JP10302859A JP2000022001A (ja) 1998-07-03 1998-10-23 不揮発性メモリ装置
US09/345,581 US6346733B1 (en) 1998-07-03 1999-06-30 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026771A KR100289813B1 (ko) 1998-07-03 1998-07-03 노아형플렛-셀마스크롬장치

Publications (2)

Publication Number Publication Date
KR20000007429A true KR20000007429A (ko) 2000-02-07
KR100289813B1 KR100289813B1 (ko) 2001-10-26

Family

ID=19542957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026771A KR100289813B1 (ko) 1998-07-03 1998-07-03 노아형플렛-셀마스크롬장치

Country Status (3)

Country Link
US (1) US6346733B1 (ko)
JP (1) JP2000022001A (ko)
KR (1) KR100289813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272049B2 (en) 2005-09-09 2007-09-18 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device having uniform operational characteristics for memory cells

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478231B1 (en) * 2001-06-29 2002-11-12 Hewlett Packard Company Methods for reducing the number of interconnects to the PIRM memory module
KR100456579B1 (ko) * 2002-01-23 2004-11-09 삼성전자주식회사 마스크 롬 장치 및 그 제조 방법
US7589019B2 (en) * 2006-05-31 2009-09-15 Infineon Technologies, Ag Memory cell array and method of forming a memory cell array
KR200450246Y1 (ko) * 2008-05-30 2010-09-14 유달하 림락과 힌지기능을 가진 안경테 고정수단

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223394A (en) * 1979-02-13 1980-09-16 Intel Corporation Sensing amplifier for floating gate memory devices
JPS5693363A (en) * 1979-12-04 1981-07-28 Fujitsu Ltd Semiconductor memory
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
US4760290A (en) * 1987-05-21 1988-07-26 Vlsi Technology, Inc. Synchronous logic array circuit with dummy signal lines for controlling "AND" array output
JPH02196462A (ja) * 1989-01-24 1990-08-03 Mitsubishi Electric Corp 半導体装置
JPH0775248B2 (ja) * 1990-06-07 1995-08-09 株式会社東芝 ダイナミック型半導体メモリ
JPH05291521A (ja) * 1992-04-13 1993-11-05 Hitachi Ltd 半導体装置の製造方法
JP3397427B2 (ja) * 1994-02-02 2003-04-14 株式会社東芝 半導体記憶装置
US5753953A (en) * 1995-09-11 1998-05-19 Matsushita Electronics Corporation Semiconductor storage device and method of driving the same
US5899706A (en) * 1997-06-30 1999-05-04 Siemens Aktiengesellschaft Method of reducing loading variation during etch processing
US6040605A (en) * 1998-01-28 2000-03-21 Hitachi, Ltd. Semiconductor memory device
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272049B2 (en) 2005-09-09 2007-09-18 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device having uniform operational characteristics for memory cells

Also Published As

Publication number Publication date
JP2000022001A (ja) 2000-01-21
US6346733B1 (en) 2002-02-12
KR100289813B1 (ko) 2001-10-26

Similar Documents

Publication Publication Date Title
US10741570B2 (en) Nonvolatile memory devices having single-layered gates and methods of fabricating the same
US7821058B2 (en) Nonvolatile semiconductor memory and method for manufacturing the same
US5943262A (en) Non-volatile memory device and method for operating and fabricating the same
JP2006186378A (ja) ツインビットセル構造のｎｏｒ型フラッシュメモリ素子及びその製造方法
US5895241A (en) Method for fabricating a cell structure for mask ROM
US5379254A (en) Asymmetrical alternate metal virtual ground EPROM array
KR940027178A (ko) 반도체 기억장치 및 그 제조방법
KR970024197A (ko) 반도체 메모리 장치 및 제조방법
US6130839A (en) Methods of programming, erasing and reading a flash memory
US7072210B2 (en) Memory array
KR100275735B1 (ko) 노아형 플래쉬 메모리장치의 제조방법
KR100289813B1 (ko) 노아형플렛-셀마스크롬장치
KR20010084242A (ko) 노어형 마스크 롬 소자의 셀 어레이 영역 및 그 제조방법
US7157333B1 (en) Non-volatile memory and fabricating method thereof
KR940008222B1 (ko) 고전압 mos 트랜지스터 및 그 제조방법과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법
KR100471510B1 (ko) 비휘발성 반도체 기억 장치
US5936889A (en) Array of nonvolatile memory device and method for fabricating the same
US20010050442A1 (en) Three-dimensional flash memory structure and fabrication method thereof
KR100475092B1 (ko) 제조 공정이 간단한 이이피롬(ｅｅｐｒｏｍ) 소자 및 그제조 방법
KR100289814B1 (ko) 비휘발성메모리장치및그제조방법
KR100224713B1 (ko) 플래쉬 메모리 장치
JP3393911B2 (ja) 不揮発性半導体記憶装置の製造方法
KR19990031224A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR19990016850A (ko) 불휘발성 메모리 장치의 제조 방법
KR19990009327A (ko) 불휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee