KR20000003884A - 트렌치 격리 형성 방법 - Google Patents
트렌치 격리 형성 방법 Download PDFInfo
- Publication number
- KR20000003884A KR20000003884A KR1019980025184A KR19980025184A KR20000003884A KR 20000003884 A KR20000003884 A KR 20000003884A KR 1019980025184 A KR1019980025184 A KR 1019980025184A KR 19980025184 A KR19980025184 A KR 19980025184A KR 20000003884 A KR20000003884 A KR 20000003884A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- trench
- forming
- insulating layer
- insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 title claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
여기에 개시된 트렌치 격리 형성 방법에 있어서, 트렌치 형성 영역을 정의하기 위한 마스크를 사용하여 제 2 절연막이 패터닝된다. 제 2 절연막의 양측벽에 제 2 절연막과 식각 선택비가 서로 다른 물질로 스페이서가 형성된다. 제 2 절연막과 스페이서를 마스크로 사용하여 제 1 절연막과 반도체 기판을 차례로 식각함으로써 트렌치가 형성된다. 상기 트렌치의 양측벽 및 하부면에 제 3 절연막이 형성되고, 제 2 절연막 및 스페이서의 상부와 제 3 절연막 상에 제 4 절연막이 얇게 형성된다. 이와 같은 트렌치 격리 형성 방법에 의해서, 트렌치 형성용 마스크 패턴에 스페이서를 형성하고, 산화 방지막을 얇게 형성함으로써, 라인어-덴트를 방지할 수 있고, 후속 게이트 전극 형성 공정시에 숏 페일(short fail)을 방지할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 더 구체적으로는 트렌치 격리 형성 방법에 관한 것이다.
반도체 제조 공정에서 일반적인 소자들간의 격리는 종래의 LOCOS(local oxidation of silicon) 공정으로 수행되어 왔다. 그러나, 최근 반도체 장치의 고집적화로 인하여 기존의 LOCOS 공정을 기본으로 하여 보완된 격리 공정은 한계에 이르게 되고, 새로운 소자 분리를 위한 격리 공정으로 STI(shallow trench isolation) 공정이 적용되고 있다.
상기 STI 공정은 실리콘 기판을 식각하여 트렌치를 형성하고, 상기 트렌치에 절연 물질을 채워서 소자들을 전기적으로 격리시키는 공정이다. 트렌치 격리를 이용함에 있어서 가장 큰 문제는 트렌치 측벽의 손상에 의한 스트레스로 야기되는 실리콘의 디스로케이션(dislocation)이다.
도 1a내지 도 1e는 종래의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 1a를 참조하면, 먼저 반도체 기판(10)상에 제 1 절연막(12) 및 제 2 절연막(14)이 형성된다. 상기 제 1 절연막(12)은 산화막이고, 상기 제 2 절연막(14)은 실리콘 질화막이다. 상기 제 2 절연막(14) 상에 트렌치 형성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시)
상기 포토레지스트막 패턴을 마스크로 사용하여 반도체 기판(10)의 표면이 노출될 때까지 상기 제 2 절연막(14)과 제 1 절연막(12)이 차례로 식각된다. 그런 다음, 상기 제 2 절연막(14)을 트렌치 형성용 마스크로 사용하여 상기 반도체 기판(10)을 식각함으로써 트렌치(15)가 형성된다.
상기 트렌치(15) 양측벽을 포함하여 하부면에 상기 트렌치 형성을 위한 반도체 기판(10)의 식각시 발생되는 손상을 보상하기 위한 제 3 절연막(16)이 도 1b와 같이 형성된다. 상기 제 3 절연막(16)은 열산화막(thermal oxidation)이다.
도 1c에 있어서, 상기 제 1 절연막(12) 및 제 2 절연막(14)의 표면과 상기 제 3 절연막(16) 상에 제 4 절연막(18)이 형성된다. 상기 제 4 절연막(18)은 실리콘 질화막이다. 상기 제 4 절연막(18)은 후속 공정으로 트렌치(15)의 측벽과 내부를 산화 물질로 채울 때, 산소가 상기 산화 물질을 통해 트렌치 양측벽으로 이동하는 것을 방지하기 위한 막으로 사용된다.
다시 말해서, 상기 실리콘 질화막은 트렌치 내부를 산화 물질로 채운 후에 산화(oxidation) 공정으로 인해 트렌치 측벽이 산화함에 따라 부피가 증가되어 발생되는 실리콘 디스로케이션(dislocation)과 같은 실리콘 격자 손상을 막기 위한 막이다.
이와 같은 산화 물질의 부피 팽창에 의한 기판의 스트레스를 감소시키기 위해 상기 제 4 절연막(18) 즉, 실리콘 질화막과 같은 라인어(liner)가 형성된다. 상기 SiN 라인어로 인해 트렌치 형성후, 산화 공정시 트렌치 내부의 산화 물질을 통해 산소가 트렌치 측벽으로 도달하지 못하게 된다. 상기 제 4 절연막(18)은 100Å의 두께로 형성된다.
그런 다음, 상기 제 4 절연막(18) 상에 상기 트렌치(15)를 채우도록 제 5 절연막(20)이 두껍게 형성된다. 상기 제 5 절연막(20)은 산화막이다.
상기 제 5 절연막(20), 제 4 절연막(18) 그리고, 제 2 절연막(14)의 일부분이 도 1d와 같이 CMP(chemical mechanical polishing) 공정으로 평탄하게 식각된다.
도 1e를 참조하면, 상기 제 2 절연막(14)이 등방성 습식 식각 공정으로 제거되고, 상기 제 4 절연막(18)이 평탄하게 식각되어 트렌치 격리가 형성된다.
그러나, 상술한 바와 같은 트렌치 격리 형성에서 상기 제 2 절연막(14)과 제 4 절연막(18)이 실리콘 질화막으로 동일한 막질이다. 따라서, 트렌치 격리 형성을 위한 상기 실리콘 질화막(14) 제거를 위한 습식 식각시 상기 실리콘 질화막(18)의 일부가 함께 식각되어 도 1e에 나타낸 바와 같이 라인어 덴트(liner dent)(22)가 생기게 된다.
상기 라인어 덴트와 같은 손상은 트렌치 격리 형성된 후의 후속 게이트 전극 형성시 게이트 전극층의 식각이 어려워져 게이트 전극 물질이 상기 손상 부분에 일부 남아있게 된다. 그로 인해 게이트 전극 형성 공정시 숏 페일(short fail)이 발생하게 된다.
따라서, 본 발명의 목적은 실리콘질화막-덴트의 발생을 방지하는 트렌치 격리 형성 방법을 제공함에 있다.
도 1a 내지 도 1e는 종래에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도;
도 2a 내지 도 2e는 본 발명의 실시예에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
*도면의 주요부분에 대한 부호 설명
10, 100 : 반도체 기판 12, 102 : 제 1 절연막
14, 104 : 제 2 절연막 15, 107 : 트렌치
106 : 스페이서 16, 108 : 제 3 절연막
18, 110 : 제 4 절연막 20, 112 : 제 5 절연막
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 트렌치 격리 형성 방법은, 반도체 기판 상에 제 1 절연막 및 제 2 절연막을 차례로 형성하는 단계와; 트렌치 형성 영역을 정의하기 위한 마스크를 사용하여 상기 제 2 절연막을 패터닝하는 단계와; 상기 제 2 절연막의 양측벽에 상기 제 2 절연막과 식각 선택비가 서로 다른 물질로 스페이서를 형성하는 단계와; 상기 제 2 절연막과 스페이서를 마스크로 사용하여 상기 제 1 절연막과 반도체 기판을 차례로 식각하여 트렌치를 형성하는 단계와; 상기 트렌치의 양측벽 및 하부면에 제 3 절연막을 형성하는 단계와; 상기 제 2 절연막 및 스페이서의 상부와 상기 제 3 절연막 상에 제 4 절연막을 얇게 형성하는 단계와; 상기 제 4 절연막 상에 상기 트렌치를 채우도록 제 5 절연막을 형성하는 단계와; 상기 제 5 절연막, 제 4 절연막 그리고, 제 2 절연막을 상기 제 2 절연막의 표면이 노출될 때까지 평탄하게 식각하는 단계와; 상기 제 2 절연막을 습식 식각으로 제거하는 단계와; 상기 제 1 절연막과 스페이서 그리고, 제 5 절연막의 일부를 식각하여 트렌치 격리를 형성하는 단계를 포함한다.
(작용)
도 2a 및 도 2c를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리는, 트렌치 형성 영역을 정의하기 위한 마스크를 사용하여 제 2 절연막이 패터닝된다. 제 2 절연막의 양측벽에 제 2 절연막과 식각 선택비가 서로 다른 물질로 스페이서가 형성된다. 제 2 절연막과 스페이서를 마스크로 사용하여 제 1 절연막과 반도체 기판을 차례로 식각함으로써 트렌치가 형성된다. 상기 트렌치의 양측벽 및 하부면에 제 3 절연막이 형성되고, 제 2 절연막 및 스페이서의 상부와 제 3 절연막 상에 제 4 절연막이 얇게 형성된다. 이와 같은 트렌치 격리 형성 방법에 의해서, 트렌치 형성용 마스크 패턴에 스페이서를 형성하고, 산화 방지막을 얇게 형성함으로써, 라인어-덴트를 방지할 수 있고, 후속 게이트 전극 형성 공정시에 숏 페일(short fail)을 방지할 수 있다.
(실시예)
이하 본 발명에 따른 참조도면 도 2a 내지 도 2e에 의거하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 2a를 참조하면, 반도체 기판(100)상에 제 1 절연막(102)과 제 2 절연막(104)이 차례로 형성된다. 상기 제 1 절연막(102)은 열산화막(thermal oxidation)이고, 160Å의 두께로 형성된다. 상기 제 2 절연막(104)은 실리콘 질화막(SiN)이고, 1500Å의 두께로 형성된다.
상기 제 2 절연막(104) 상에 활성 영역과 비활성 영역을 정의하기 위한 포토레지스트막 패턴이 형성된다.(도면에 미도시) 상기 포토레지스트막 패턴을 마스크로 사용하여 상기 제 2 절연막(104)이 식각되어 패터닝된다. 상기 포토레지스트막 패턴이 제거된다.
상기 패터닝된 제 2 절연막(104) 상에 스페이서 형성용 절연 물질(106)이 형성된다.(도면에 미도시) 상기 절연 물질(106)을 전면 식각함으로써 상기 제 2 절연막(104)의 양측벽에 스페이서(106)가 형성된다. 상기 스페이서(106)는 상기 제 2 절연막(104)과 식각 선택비가 다른 산화 물질로 형성된다.
상기 제 2 절연막(104)과 스페이서(106)를 마스크로 사용하여 상기 제 1 절연막(102)과 반도체 기판(100)을 차례로 식각된 결과 트렌치(107)가 형성된다.
상기 트렌치(107)의 양측벽과 하부면에 제 3 절연막(108)이 형성된다. 상기 제 3 절연막(108)은 열산화 공정으로 형성된 열산화막(thermal oxidation)이고, 200Å의 두께를 갖는다. 상기 열산화막은 트렌치(107) 식각 공정시 기판에 발생되는 손상을 보상하기 위한 막이다. 상기 열산화막이 형성되는 동안 상기 트렌치(107)의 양측벽과 하부면이 산화되어 부피가 증가하고, 열산화 공정으로 인해 트렌치 양측벽과 하부면이 만나는 하부 에지 부위에는 상기 열산화막이 도 2b에 도시된 바와 같이 날카롭게 형성된다.
다음으로 도 2c를 참조하면, 상기 제 2 절연막(104) 및 스페이서(106)의 상부와 상기 제 3 절연막(108) 상에 제 4 절연막(110)이 얇게 형성된다. 상기 제 4 절연막(110)은 실리콘 질화막인 라인어(liner)이고, 70Å-100Å의 두께 범위 내로 형성된다.
상기 실리콘 질화막은 트렌치 격리 형성 후 산화(oxidation) 공정에서 산소(O2)가 트렌치의 내부를 채우는 산화막질을 통해 트렌치 측벽을 산화시키는 것을 방지하기 위한 막이다. 트렌치 측벽에 산화가 발생되면 이에 따른 트렌치 측벽의 부피 증가로 트렌치 측벽이 스트레스(stress)를 받게 되어 실리콘의 디스로케이션(dislocation)을 유발할 수 있다.
종래에는 상기 제 4 절연막(110)의 두께를 100Å 이상으로 두껍게 형성함으로써 트렌치 격리 상부에 홀(hole)이 생기는 문제점이 발생되었다.
하지만 본 발명에서 상기 제 4 절연막(110)은 70Å-100Å의 두께 범위 내로 얇게 형성함으로써 종래에 발생되는 홀을 방지하고, 식각 용액이 들어갈 수 있는 면적이 좁아짐에 따라 식각 속도가 종래에 비해 현저히 감소하게 되어 라인어 덴트(liner dent)가 방지된다. 상기 제 4 절연막(110)은 상기 제 2 절연막(104)과 상기 스페이서(106)에 의해 서로 격리된다
상기 제 4 절연막(110) 상에 상기 트렌치(107)를 채우도록 제 5 절연막(112)이 형성된다. 상기 제 5 절연막(112)은 산화막이며 5000Å의 두께로 두껍게 형성된다.
상기 제 5 절연막(112), 제 4 절연막(110) 그리고, 제 2 절연막(104)의 일부 두께가 도 1c와 같이 CMP(chemical mechanical polishing) 공정으로 평탄하게 식각된다. 상기 제 5 절연막(112), 제 4 절연막(110) 그리고, 제 2 절연막(104)의 일부 두께를 식각하는 것은 평탄화의 균일도(uniformity)를 개선하기 위함이다.
마지막으로, 상기 제 2 절연막(104)이 등방성 식각을 위한 습식 식각으로 제거된다. 상기 습식 식각은 인산 용액으로 수행된다. 그리고, 상기 스페이서(106)와 제 5 절연막(112) 그리고, 제 1 절연막(102)이 산화막 식각 물질로 평탄하게 식각되어 트렌치 격리가 형성된다.
이상과 같이, 본 발명에 따르면 트렌치 형성용 마스크 패턴에 스페이서를 형성하고, 산화 방지막을 얇게 형성함으로써, 라인어-덴트를 방지할 수 있고, 후속 게이트 전극 형성 공정시에 숏 페일(short fail)을 방지할 수 있는 효과가 있다.
Claims (4)
- 반도체 기판(100) 상에 제 1 절연막(102) 및 제 2 절연막(104)을 차례로 형성하는 단계와;트렌치 형성 영역을 정의하기 위한 마스크를 사용하여 상기 제 2 절연막(104)을 패터닝하는 단계와;상기 제 2 절연막(104)의 양측벽에 상기 제 2 절연막(104)과 식각 선택비가 서로 다른 물질로 스페이서(106)를 형성하는 단계와;상기 제 2 절연막(104)과 스페이서(106)를 마스크로 사용하여 상기 제 1 절연막(102)과 반도체 기판(100)을 차례로 식각하여 트렌치(107)를 형성하는 단계와;상기 트렌치(107)의 양측벽 및 하부면에 제 3 절연막(108)을 형성하는 단계와;상기 제 2 절연막(104) 및 스페이서(106)의 상부와 상기 제 3 절연막(108) 상에 제 4 절연막(110)을 얇게 형성하는 단계와;상기 제 4 절연막(110) 상에 상기 트렌치(107)를 채우도록 제 5 절연막(112)을 형성하는 단계와;상기 제 5 절연막(112), 제 4 절연막(110) 그리고, 제 2 절연막(104)을 상기 제 2 절연막(104)의 표면이 노출될 때까지 평탄하게 식각하는 단계와;상기 제 2 절연막(104)을 습식 식각으로 제거하는 단계와;상기 제 1 절연막(102)과 스페이서(106) 그리고, 제 5 절연막(112)의 일부를 식각하여 트렌치 격리를 형성하는 단계를 포함하는 트렌치 격리 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막(102) 및 제 3 절연막(108)은 열산화막(thermal oxidation)인 트렌치 격리 형성 방법.
- 제 1 항에 있어서상기 제 2 절연막(104)과 상기 제 4 절연막(110)은 실리콘 질화막(SiN)이고, 상기 스페이서(106)와 제 5 절연막(112)은 산화막인 트렌치 격리 형성 방법.
- 제 1 항에 있어서,상기 제 4 절연막(110)은 70Å-100Å의 두께 범위 내로 형성되는 트렌치 격리 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025184A KR20000003884A (ko) | 1998-06-29 | 1998-06-29 | 트렌치 격리 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025184A KR20000003884A (ko) | 1998-06-29 | 1998-06-29 | 트렌치 격리 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003884A true KR20000003884A (ko) | 2000-01-25 |
Family
ID=19541676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025184A KR20000003884A (ko) | 1998-06-29 | 1998-06-29 | 트렌치 격리 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003884A (ko) |
-
1998
- 1998-06-29 KR KR1019980025184A patent/KR20000003884A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990084517A (ko) | 트렌치 격리 형성 방법 | |
| KR20030013761A (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| KR100286127B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| KR100475048B1 (ko) | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 | |
| KR20000003884A (ko) | 트렌치 격리 형성 방법 | |
| KR100515037B1 (ko) | 트렌치 격리 제조 방법 | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| KR100671155B1 (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20000039029A (ko) | 이중 라이너를 구비한 트렌치 격리 형성 방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100477924B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR960013501B1 (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR20020017763A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000018502A (ko) | 트렌치 격리의 제조 방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100312983B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR20000001017A (ko) | 반도체 소자 제조방법 | |
| KR20000028095A (ko) | 반도체소자의 제조방법 | |
| KR20000043559A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100459693B1 (ko) | 반도체 장치의 트렌치 소자분리방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000074388A (ko) | 트렌치 격리 형성 방법 | |
| KR100418576B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |