KR20000002139A - Bga 반도체패키지용 라미네이티드 스트립 제조방법 및 그장치 - Google Patents

Bga 반도체패키지용 라미네이티드 스트립 제조방법 및 그장치 Download PDF

Info

Publication number
KR20000002139A
KR20000002139A KR1019980022730A KR19980022730A KR20000002139A KR 20000002139 A KR20000002139 A KR 20000002139A KR 1019980022730 A KR1019980022730 A KR 1019980022730A KR 19980022730 A KR19980022730 A KR 19980022730A KR 20000002139 A KR20000002139 A KR 20000002139A
Authority
KR
South Korea
Prior art keywords
double
adhesive tape
sided adhesive
carrier frame
release paper
Prior art date
Application number
KR1019980022730A
Other languages
English (en)
Other versions
KR100292431B1 (ko
Inventor
김상욱
Original Assignee
김상욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김상욱 filed Critical 김상욱
Priority to KR1019980022730A priority Critical patent/KR100292431B1/ko
Publication of KR20000002139A publication Critical patent/KR20000002139A/ko
Application granted granted Critical
Publication of KR100292431B1 publication Critical patent/KR100292431B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

본 발명은 BGA 반도체패키지용 라미네이티드 스트립 제조방법 및 그 장치에 관한 것으로서,
종래 수작업으로 이루어지던 라미네이티드 스트립 제조방법이 갖는 제결함을 감안하여,
스트립생산의 자동화를 실현함으로써 양산화를 가능케 함과 동시에 불량율을 최소화 하여 제품의 고신뢰성을 유지할 수 있도록 한 것이다.

Description

BGA 반도체패키지용 라미네이티드 스트립 제조방법 및 그 장치
본 발명은 BGA 반도체패키지용 라미네이티드 스트립(Laminated Strip)의 제조방법 및 그 장치에 관한 것이다. 더욱 상세하게는 유연성을 갖는 필름형의 회로기판을 사용하여 BGA 반도체패키지를 제조함에 있어서, 제조장치(라인)에 공급되는 필름형 회로기판이 원활하게 투입(이동)될 수 있도록 필름형 회로기판에 캐리어프레임(금속프레임)을 접착(Laminated)하여 판상의 회로기판인 라미네이티드 스트립을 제조하는 방법 및 그 장치에 대한 것이다.
일반적으로 반도체패키지는 형태에 따라서 여러 종류의 패키지로 분류되는데, 과거 홀타입(Through Hole Type)에서 근자 표면실장형(Surface Mount Type)의 형태로 가면서 단위면적당 많은 종류의 반도체패키지를 설치할 수 있도록 모든 설계가 이루어지고 있다. 즉 표면실장형으로 가면서 반도체패키지의 형태는 다핀화, 소형화, 박형화, 대용량화 등의 경박단소화의 추세로 가고 있는 것이다. 한편 리드프레임을 이용한 반도체패키지에 있어서는 리드(Lead)의 한계에 부딪쳐서 새로운 패키지가 요구되어 왔으며, 극기야 다핀화에 적격인 새로운 패키지 형태인 이른바 BGA 패키지(Ball Grid Array Package)가 출현을 보게 되었다. 이와 같은 BGA 패키지의 종류에는 PBGA, SBGA, FBGA,μBGA 등 여러 형태의 패키지가 소개되고 있는데 그중 경량의 부자재인 PCB(인쇄회로기판)를 이용한 PBGA, SBGA 등이 있으며, 최근에는 반도체패키지의 초경량화를 위한 필름형 회로기판을 이용한 BGA 반도체패키지의 연구에 주력하고 있으며, 일부 출현이 되고 있는 실정이다.
그런데, 이 필름형 BGA 패키지는 기존의 PCB를 이용한 것보다 제조공정에서 여러 가지 어려움 안고 있다. 즉 기존의 판형(Hard) PCB는 제조공정상의 흐름에 아무런 문제가 없었으나 필름형의 경우는 재질이 부드러워(Soft) 필름형 회로기판 자체로는 제조공정에의 투입이 곤란하였다.
그래서, 필름형 회로기판에 금속재(구리)로 된 캐리어프레임을 접착하여 종래 PCB와 같이 빳빳한 판형 회로기판을 만들어 반도체패키지의 제조공정에 사용하고 있는 것이다.
그러나, 종래에는 이러한 필름형 회로기판에 캐리어프레임을 접착하는 모든 접착작업이 수작업으로 진행되고 있으며, 간헐적으로 일부 반자동기구를 사용하여 라미네이티드 스트립을 제조해 오고 있는 실정이기 때문에 제조과정에서의 접착불량율이 높고 더구나 섬세함을 요하는 회로기판의 접착 위치가 정확하지 못하여 회로실장(와이어 본딩 등)상의 많은 불량을 유발시키는 주요요인이 되어 왔었다.
이에 본 발명에서는 상기와 같은 종래의 BGA 반도체패키지용 라미네이티드 스트립의 제조방법이 갖는 문제점을 해결하기 위하여 안출한 것으로,
본 발명의 목적은 스트립생산의 자동화를 실현함으로써 양산화를 가능케 함과 동시에 불량율을 최소화 하여 제품의 고신뢰성을 유지할 수 있도록 한 것이다.
도 1은 본 발명에 의한 BGA 반도체패키지용 라미네이티드 스트립의 제조공정흐름도.
도 2a ∼ 도 2d는 본 발명의 제조과정을 각 자재별로 도시한 예시도.
도 3은 본 발명의 제조장치도.
도 4는 본 발명에 의해 제조 완성된 라미네이티드 스트립 자재의 구성도
도 5는 본 발명의 라미네이티드 스트립 자재를 사용한 BGA 반도체패키지의 구성도.
(도면의 주요 부분에 대한 부호의 설명)
10 ; 캐리어프레임 11 ; 사각홀
20 ; 양면접착테이프 21 ; 사각홀
22 ; 박리지 30 ; 필름형 회로기판
31 ; 회로패턴 32 ; 솔더볼이 부착되는 랜드
1 ; 반도체칩 2 ; 와이어
3 ; 몰드컴파운드 4 ; 인덱스홀
5 ; 홀 A ; 프레임공급장치
B ; 접착테이프공급장치 C ; 열압착장치
D ; 박리지제거장치 E ; 회로기판부착장치
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 반도체패키지용 라미네이티드 스트립의 제조방법 및 그 장치는 다음과 같은 특징을 제공한다.
일정 개수의 사각홀(11)이 천공된 금속재의 캐리어프레임(10)을 세팅하는 단계;
상기 캐리어프레임(10)의 사각홀(11)과 같은 크기의 사각홀(21)이 천공되어 있고, 일면에는 박리지(22)가 부착된 양면접착테이프(20)를 기 세팅된 캐리어프레임(10)의 각 사각홀(11)에 일치시켜 접착하는 단계;
캐리어프레임(10)에 접착된 양면접착테이프(20)를 열압착장치(C)를 사용하여 고열로 열압착하는 단계;
상기 캐리어프레임(10)의 사각홀(11) 주위에 부착된 각각의 양면접착테이프(20)에서 박리지(22)를 제거하는 단계;
일정모양의 회로패턴(31)이 인쇄된 필름형 회로기판(30)을 상기 양면접착테이프(20)와 같은 크기의 형상으로 재단하여 상기 양면접착테이프(20)에 접착하는 단계;
를 포함하는 것을 특징으로 한다.
그리고, 본 발명은
사각홀(11)이 천공된 캐리어프레임(10)을 열압착장치(C)로 공급하는 프레임공급장치(A);
사각홀(21)이 천공되어 있고, 일면에는 박리지(22)가 부착되어 있는 양면접착테이프(20)를 열압착장치(C)로 공급하는 접착테이프공급장치(B);
상기 프레임공급장치(A)와 접착테이프공급장치(B)를 통해 공급된 캐리어프레임(10)과 양면접착테이프(20)를 열압착하는 열압착장치(C);
열압착된 양면접착테이프(20)에서 박리지(22)를 제거해 주는 박리지제거장치(D);
박리지(22)가 제거된 양면접착테이프(20)에 필름형 회로기판(30)을 부착하는 회로기판부착장치(E);
를 포함하는 것을 특징으로 한다.
따라서, 본 발명에 의하면 스트립생산의 자동화를 통한 양산화가 가능하고, 나아가 접착 및 회로실장에 있어서의 불량율을 최소화하여 제품의 신뢰도를 향상할 수 있는 효과를 제공하게 된다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통하여 보다 구체적으로 설명하면 다음과 같다.
도 1은 본 발명에 의한 BGA 반도체패키지용 라미네이티드 스트립의 제조공정을 나타낸 흐름도이고, 도 2a ∼ 도 2d는 본 발명의 제조과정을 각 자재별로 도시한 예시도이며, 도 3은 본 발명의 제조장치도를 예시한 것이고, 도 4는 본 발명에 의해 제조 완성된 라미네이티드 스트립 자재의 구성도를 보인 것이며, 또한 도 5는 본 발명의 라미네이티드 스트립 자재를 사용한 BGA 반도체패키지의 구성도를 예시한 것이다.
<캐리어프레임 세팅단계>
도 2a의 예시와 같이 판상의 금속재(구리 등)의 프레임에 일정 개수의 사각홀(11)이 천공된 강한 탄력을 갖는 캐리어프레임(10)을 프레임공급장치(A)를 통하여 열압착장치(C)로 이송한 후 안정된 접착작업이 가능하도록 세팅한다.
<접착테이프 접착단계>
상기 캐리어프레임(10)의 사각홀(11)과 같은 크기의 사각홀(21)이 천공되어 있고, 일면에는 박리지(22)가 부착된 양면접착테이프(20)를 접착테이프공급장치(B)를 통하여 열압착장치(C)로 이송시킨 후 기 세팅된 캐리어프레임(10)의 사각홀(11)과 양면접착테이프(20)의 사각홀(21)이 정확히 일치되도록 하여 양면접착테이프(20)를 접착한다.
<열압착단계>
캐리어프레임(10)에 접착된 양면접착테이프(20)를 고열의 열압착장치(C)를 사용하여 열압착한다(도2b 예시의 자재구성).
<박리지 제거단계>
박리지제거장치(D)를 사용하여 상기 캐리어프레임(10)의 사각홀(11) 주위에 접착된 각각의 양면접착테이프(20)에서 박리지(22)를 제거한다(도2c 예시의 자재구성).
<회로기판 부착단계>
상기 양면접착테이프(20)와 같은 크기의 형상으로 재단되며, 일정모양의 회로패턴(31)이 인쇄되어 있는 필름형 회로기판(30)을 회로기판접착장치(E)를 사용하여 캐리어프레임(10)에 접착된 양면접착테이프(20)에 부착한다(도2d 예시의 자재). 이와 같은 제조공정을 통하여 BGA 반도체패키지를 제조하기 위한 라미네이티드 스트립 자재가 완성되는 것이며, 이후 반도체칩부착공정 → 와이어본딩공정 → 몰딩공정 → 솔더볼부착공정 → 싱귤레이션공정 등을 거쳐 도5의 예시와 같은 구성의 낱개 제품이 만들어지게 된다.
이상에서와 같이 본 발명에서는 라미테이티드 스트립 자재의 전 제조과정을 완전 자동화함으로써 제품생산의 양산화를 가능케 하여 원가절감에 기여하는 효과를 제공하게 되고, 나아가 접착 및 회로실장에 있어서의 불량율을 최소화함으로써 제품의 신뢰도를 향상하고 품질을 향상하는 일석이조의 효과를 제공하게 된다.
이상에서 설명한 것은 본 발명에 의한 BGA 반도체패키지용 라미네이티드 스트립의 제조방법 및 그 장치를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

  1. 일정 개수의 사각홀(11)이 천공된 금속재의 캐리어프레임(10)을 세팅하는 단계;
    상기 캐리어프레임(10)의 사각홀(11)과 같은 크기의 사각홀(21)이 천공되어 있고, 일면에는 박리지(22)가 부착된 양면접착테이프(20)를 기 세팅된 캐리어프레임(10)의 각 사각홀(11)에 일치시켜 접착하는 단계;
    캐리어프레임(10)에 접착된 양면접착테이프(20)를 열압착장치(C)를 사용하여 고열로 열압착하는 단계;
    상기 캐리어프레임(10)의 사각홀(11) 주위에 부착된 각각의 양면접착테이프(20)에서 박리지(22)를 제거하는 단계;
    일정모양의 회로패턴(31)이 인쇄된 필름형 회로기판(30)을 상기 양면접착테이프(20)와 같은 크기의 형상으로 재단하여 상기 양면접착테이프(20)에 접착하는 단계;
    를 포함하는 것을 특징으로 하는 BGA 반도체패키지용 라미네이티드 스트립 제조방법.
  2. 사각홀(11)이 천공된 캐리어프레임(10)을 열압착장치(A)로 공급하는 프레임공급장치(B);
    사각홀(21)이 천공되어 있고, 일면에는 박리지(22)가 부착되어 있는 양면접착테이프(20)를 열압착장치(A)로 공급하는 접착테이프공급장치(B);
    상기 프레임공급장치(A)와 접착테이프공급장치(B)를 통해 공급된 캐리어프레임(10)과 양면접착테이프(20)를 열압착하는 열압착장치(C);
    열압착된 양면접착테이프(20)에서 박리지(22)를 제거해 주는 박리지제거장치(D);
    박리지(22)가 제거된 양면접착테이프(20)에 필름형 회로기판(30)을 부착하는 회로기판부착장치(E);
    를 포함하는 것을 특징으로 하는 BGA 반도체패키지용 라미네이티드 스트립 제조장치.
KR1019980022730A 1998-06-17 1998-06-17 Bga반도체패키지용라미네이티드스트립제조방법및그장치 KR100292431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022730A KR100292431B1 (ko) 1998-06-17 1998-06-17 Bga반도체패키지용라미네이티드스트립제조방법및그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022730A KR100292431B1 (ko) 1998-06-17 1998-06-17 Bga반도체패키지용라미네이티드스트립제조방법및그장치

Publications (2)

Publication Number Publication Date
KR20000002139A true KR20000002139A (ko) 2000-01-15
KR100292431B1 KR100292431B1 (ko) 2001-07-12

Family

ID=19539793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022730A KR100292431B1 (ko) 1998-06-17 1998-06-17 Bga반도체패키지용라미네이티드스트립제조방법및그장치

Country Status (1)

Country Link
KR (1) KR100292431B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428745B1 (ko) * 2002-03-27 2004-04-28 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지 제조용 탭 테이프 부착기
KR100819791B1 (ko) * 2002-01-07 2008-04-07 삼성테크윈 주식회사 반도체 패키지 제조용 테이프의 접착 장치 및 그 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377466B1 (ko) * 1999-12-30 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지용 써킷테이프의 라미네이션 장치 및 그 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819791B1 (ko) * 2002-01-07 2008-04-07 삼성테크윈 주식회사 반도체 패키지 제조용 테이프의 접착 장치 및 그 방법
KR100428745B1 (ko) * 2002-03-27 2004-04-28 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지 제조용 탭 테이프 부착기

Also Published As

Publication number Publication date
KR100292431B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
TW383475B (en) Grid array assembly and method of making
KR0178255B1 (ko) Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
KR100231152B1 (ko) 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법
US6852553B2 (en) Semiconductor device fabrication method and semiconductor device fabrication apparatus
KR100292431B1 (ko) Bga반도체패키지용라미네이티드스트립제조방법및그장치
US6138892A (en) Method for mounting an integrated circuit from a tape carrier package on a printed circuit board
CN101107705A (zh) 密封板以及其制造方法
CN115966541A (zh) 一种金属夹扣组及半导体器件组及其制备方法与应用
JP2546629B2 (ja) テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法
KR100567092B1 (ko) 반도체 기판 및 그 제조 방법
US20050077611A1 (en) Package carrier having multiple individual ceramic substrates
KR100813474B1 (ko) 단매 인쇄회로기판의 제조 방법
JPH1012993A (ja) 電子部品の製造方法、電子部品の出荷形態化方法、電子部品集合体、およびこの電子部品集合体の使用方法
KR100271180B1 (ko) F-bga 반도체패키지의 제조방법 및 몰드금형 구조
JP4332994B2 (ja) 実装用電子部品及びその製造方法
US20230380072A1 (en) Tape and manufacturing method thereof
JP2000058701A (ja) 補強部付キャリアテープおよびこれを用いた半導体装置
JP2009071083A (ja) 半導体装置の製造方法
JP2006332241A (ja) リードフレーム及びリードフレームの製造方法
JP2000114446A (ja) 放熱板付リードフレームの製造方法
CN117912963A (zh) 植球工装、植球设备及植球方法
KR100257405B1 (ko) 마이크로 비지에이 패키지 제조방법
KR200274132Y1 (ko) 반도체 패키지 제조 장비
KR100271354B1 (ko) 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 18

EXPY Expiration of term