KR100271180B1 - F－bga 반도체패키지의 제조방법 및 몰드금형 구조 - Google Patents

F－bga 반도체패키지의 제조방법 및 몰드금형 구조 Download PDF

Info

Publication number
KR100271180B1
KR100271180B1 KR1019980035555A KR19980035555A KR100271180B1 KR 100271180 B1 KR100271180 B1 KR 100271180B1 KR 1019980035555 A KR1019980035555 A KR 1019980035555A KR 19980035555 A KR19980035555 A KR 19980035555A KR 100271180 B1 KR100271180 B1 KR 100271180B1
Authority
KR
South Korea
Prior art keywords
mold
circuit board
flexible circuit
semiconductor package
float insert
Prior art date
Application number
KR1019980035555A
Other languages
English (en)
Other versions
KR20000015539A (ko
Inventor
문영엽
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980035555A priority Critical patent/KR100271180B1/ko
Publication of KR20000015539A publication Critical patent/KR20000015539A/ko
Application granted granted Critical
Publication of KR100271180B1 publication Critical patent/KR100271180B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 F-BGA 반도체패키지의 제조방법 및 몰드금형 구조에 관한 것이다.
일반적으로 가요성회로기판(3; 회로가 실장된 필름)을 사용하는 F-BGA 반도체패키지에 있어서는 이 가요성회로기판(3)의 물리적인 특성으로 인하여 제조과정 중 몰드공정을 수행함에 있어서 플로트인서트(M1)와 가요성회로기판(3) 사이가 완전하게 밀착되지 않아 그 안에 잔존해 있는 공기의 팽창으로 인해 반도체칩(5)의 크랙불량이 발생하는 문제점이 있었다.
이에, 본 발명에서는 이러한 문제점에 착안하여 F-BGA 반도체패키지를 제조하는 새로운 방법과 새로운 구조의 몰딩금형을 발명하게 된 것으로,
본 발명은 몰드공정에서 몰드공정을 수행하는 플로트인서트(M1)에 공기배출수단을 구비시켜 플로트인서트(M1)와 가요성회로기판(3) 사이에 잔존하게 되는 공기의 원활한 배출이 이루어질 수 있도록 한 것이다.
따라서, 본 발명에 의하면 몰드과정에서의 반도체칩(5)의 크랙발생을 미연에 방지하여 제품의 불량율을 최소화함으로써 생산성 제고 효과를 얻을 수 있는 것이다.

Description

Ｆ－ＢＧＡ 반도체패키지의 제조방법 및 몰드금형 구조
본 발명은 반도체패키지의 제조방법 및 그 장치에 대한 것으로, 더욱 상세하게는 F-BGA(Flexible Ball Grid Array) 반도체패키지의 제조방법 및 F-BGA 반도체패키지를 성형하는 몰드금형 구조에 관한 것이다.
일반적으로, 반도체패키지는 그 내부에 반도체칩(5)을 비롯한 고밀도의 회로를 내장하게 되는 관계로 외부환경(외력, 먼지, 습기, 전기적 열적 부하 등)으로부터 회로를 보호하고 반도체칩(5)의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재를 이용해 신호의 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 패키지성형한 납짝한 형태의 구조를 취하게 된다.
한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 솔더볼(Solder Ball)을 형성한 BGA(Ball Grid Array) 반도체패키지가 출현하였다. 그러나 BGA 반도체패키지를 구성하는 플라스틱 스트립자재는 동판의 리드프레임자재에 비하여 가격이 10배 이상 고가이고 더구나 제조과정에서 한 유니트에 불량이 발생하더라도 그 자재를 그대로 투입해 반도체패키지의 전체 제조과정을 수행해야 하는 제조공정상의 어려운 문제가 있었으며, 또한 전자통신산업의 발달로 인해 휴대폰의 초경량화와 초소형화가 추진되면서 여기에 사용되는 반도체패키지 또한 초경량이면서 고집적의 반도체패키지의 출연이 요구되었고 마침내 이에 상응하는 유연성의 가요성회로기판(3)을 사용한 이른바 F-BGA 반도체패키지의 출연을 보게 되었다.
여기서 상기 F-BGA 반도체패키지의 제조과정을 간략히 살펴보면 다음과 같다.
다수개의 사각홀(1a)이 천공된 동재질의 캐리어프레임(1)에 이 캐리어프레임(1)과 동일(또는 약간 크게)하게 사각홀(2a)이 천공된 양면접착테이프(2)를 부착한 다음, 상기 캐리어프레임(1)에 천공된 각각의 사각홀(1a) 위에 사각형상으로 낱개 가공된 유연성의 가요성회로기판(3; 회로가 실장된 필름)을 부착하고, 이 가요성회로기판(3)에 에폭시(4)를 접착시켜 여기에 반도체칩(5)을 부착하여 와이어본딩과정을 수행하고, 이어서 몰드컴파운드에 의한 몰드공정을 수행한 다음, 솔더볼 부착공정을 거쳐 캐리어프레임(1)에서 성형 완성된 패키지를 분리하면(싱귤레이션공정)도 도면 예시와 같은 형상의 낱개의 초경량 F-BGA 반도체패키지가 만들어지게 된다.
그러나, 상기와 같은 종래의 F-BGA 반도체패키지 제조방법에 있어서는 몰드과정에서 반도체칩의 크랙(Crack)불량이 다수 발생하는 등 생산성이 없어 이 문제를 해결하지 않고서는 더 이상의 프로세스를 진행할 수가 없었다.
따라서 본 발명자는 반도체칩에 영향을 미칠 수 있는 가능한한 인자를 찾아보게 되었다. 그 인자에는,
① 몰드금형의 클램프압력
② 공급압력 및 위치
③ 에폭시 트러블
④ 몰드금형의 상태
⑤ 반도체칩의 상태(휨정도 및 가공정도)
⑥ 몰드컴파운드(수지물)의 충진압력
⑦ 예열조건
⑧ 가요성회로필름의 상태(휨정도)
등이 있다는 것을 알아내었으나 위 열거된 사항들은 F-BGA 반도체패키지 제조에 있어서 반도체칩의 크랙문제에 일부 영향을 미친다는 사실만을 확인할 수 있었다.
따라서, 본 발명자는 근본적인 원인분석에 들어가 누차의 실험을 거친 결과 반도체칩의 크랙발생은,
첫째; 몰드컴파운드의 충진(주입)압력에 가장 많은 영향을 받는다는 사실을 알 수 있었고,
둘째; 가요성회로기판(3)의 상태(볼록형 또는 오목형)가 반도체칩의 크랙발생에 치명적인 영향을 끼친다는 것을 알 수 있었다.
특히, 볼록형의 가요성회로기판의 경우에는 그 상태가 더욱 심각하다는 것을 알 수 있었다.
즉, F-BGA 반도체패키지를 제조함에 있어서는 캐리어프레임(1)에 형성된 사각홀(1a)에 낱개로 가공된 가요성회로필름(3)을 부착(캐리어프레임(1)에 양면접착테이프(2)가 부착되어 있음)하게 되는데, 이 가요성회로필름(3)의 유연성으로 인해 각 사각홀(1a)에 부착된 가요성회로기판(3)의 상태가 금속재의 리드프레임이나 플라스틱 스트립자재와 같이 빳빳한 상태가 아닌 볼록 또는 오목하게 휘어진 상태를 취하고 있어 이렇게 유연성을 갖는 가요성회로기판(3)이 부착된 캐리어프레임(1)을 몰드금형(M)에 세팅하여 클램프하게 되면, 도 1a 및 도 1b의 예시와 같이 몰드금형(M)을 구성하는 플로트인서트(M1)와 가요성회로기판(3)과의 사이(접착면)에는 볼록 또는 오목한 공간이 형성되게 되고, 따라서 그 공간에 잔존하게 되는 공기가 열(고열)을 받아 팽창을 하게 되면서(볼록형 또는 오목형이 심화됨), 이어서 몰드금형(M)의 캐비티(성형할 공간) 안으로 몰드컴파운드(수지물)가 주입되면 그 층진압력이 공기의 팽창으로 변형된 가요성회로기판(3)을 압압하게 되므로 가요성회로기판(3)과 플로트인서트(M1) 사이의 공간에 갇힌 공기가 외부로 빠져나가야 하나 그렇지 못하고 가요성회로기판(3)의 공기압력이 계속 증가하여 결국에는 가요성회로기판(3)의 취약한 부분으로 공기가 집중 이동되면서 반도체회로의 성형불량 및 반도체칩(5)의 크랙(Crack)발생을 일으키는 등 이 가요성회로기판(3)에 부착된 반도체칩(5)에 치명적인 영향을 줌으로써 반도체패키지의 생산성 저하를 가져오게 되는 주요 원인이 되고 있다는 사실을 확인할 수 있었다.
이에, 본 발명에서는 가요성회로기판(3; 회로가 실장된 필름)을 사용하는 F-BGA 반도체패키지에 있어서는 이 가요성회로기판(3)의 물리적인 특성으로 인하여 제조과정 중 몰드공정을 수행함에 있어서 플로트인서트(M1)와 가요성회로기판(3) 사이가 완전하게 밀착되지 않아 그 안에 잔존해 있는 공기의 팽창으로 인해 반도체칩(5)의 크랙불량이 발생한다는 점에 착안하여 F-BGA 반도체패키지 새로운 제조방법(몰드방법)과 새로운 구조의 몰드금형을 발명하게 된 것으로써, 본 발명의 목적은 몰드공정에서 플로트인서트와 가요성회로기판 사이에 잔존하게 되는 공기의 원활한 배출이 이루어지도록 하여 몰드시 반도체칩의 크랙발생을 미연에 방지함으로써 제품의 불량율을 최소화하여 생산성을 제고토록 한 것이다.
도 1a는 종래 F-BGA 반도체패키지 제조에 있어서 몰드과정을 도시한 것으로, 성형시 몰드금형의 플로트인서트에 안치된 가요성회로기판이 볼록형으로 변형된 상태를 보여주는 예시도
도 1b는 종래 F-BGA 반도체패키지 제조에 있어서 몰드과정을 도시한 것으로, 성형시 몰드금형의 플로트인서트에 안치된 가요성회로기판이 오목형으로 변형된 상태를 보여주는 예시도
도 2는 본 발명에 의한 F-BGA 반도체패키지 제조에 있어서 몰드과정을 도시한 것으로, 성형시 몰드금형의 플로트인서트에 안치된 가요성회로기판이 플로트인서트 상면에 완전 밀착된 상태를 보여주는 예시도
도 3은 본 발명의 몰드금형을 구성하는 플로트인서트의 구성도
도 4는 본 발명의 몰드금형을 구성하는 플로트인서트의 다른 실시예를 보여주는 몰드과정의 일예시도.
도 5는 본 발명의 몰드금형을 구성하는 플로트인서트의 다른 실시예
도 6은 본 발명에 의해 제조된 F-BGA 반도체패키지 외관도
(도면의 주요부분에 대한 부호의 설명)
1 : 캐리어프레임 2 : 양면접착테이프
1a : 사각홀 2a : 사각홀
3 : 가요성회로기판(회로가 실장된 필름)
4 : 에폭시 5 : 반도체칩
6 : 캐비티 M : 몰드금형
M1 : 플로트인서트(로딩바) M2 : 거칠기를 갖는 표면
M3 : 공기배출수단
상기와 같은 목적을 달성하기 위한 본 발명의 F-BGA 반도체패키지 제조방법 및 몰드금형 구조는 다음과 같은 특징을 제공한다.
다수개의 사각홀(1a)이 천공된 캐리어프레임(1)에 이 캐리어프레임(1)과 동일(또는 약간 크게)하게 사각홀(2a)이 천공된 양면접착테이프(2)를 부착한 다음, 상기 캐리어프레임(1)에 천공된 각각의 사각홀(1a) 위에 사각형상으로 낱개 가공된 유연성의 가요성회로기판(3)을 부착하고, 이 가요성회로기판(3)에 에폭시(4)를 접착시켜 여기에 반도체칩(5)을 부착하여 와이어본딩공정을 수행하고, 이어서 몰드컴파운드에 의한 몰드공정을 수행한 다음, 솔더볼 부착공정을 거쳐 캐리어프레임(1)에서 성형완성된 패키지를 분리하여(싱귤레이션공정) 낱개의 F-BGA 반도체패키지를 만들어내는 F-BGA 반도체패키지 제조방법에 있어서,
상기 와이어본딩공정을 거친 캐리어프레임(1)을 공기배출수단이 구비된 몰드금형(M)의 플로트인서트(M1)에 세팅하는 단계;
몰드컴파운드(수지물)의 충입 완료시까지, 몰드금형(M)을 구성하는 플로트인서트(M1)와 그 상면에 클램프된 각각의 가요성회기판(3) 사이에 잔존해 있는 공기를 상기 플로트인서트(M1)에 구비된 공기배출수단을 통해 외부로 배출하는 단계;
가요성회로기판(3)이 플로트인서트(M1)의 상면에 완전 밀착된 상태에서 몰드금형(M)에 몰드컴파운드를 충입하는 단계;
의 몰드공정을 포함하는 것을 특징으로 하며, 그리고
F-BGA 반도체패키지를 성형하는 몰드금형(M)을 구성함에 있어서,
플로트인서트(M1) 상면에 세팅된 가요성회로기판(3)이 완전 밀착될 수 있도록 몰드금형(M)을 구성하는 상기 플로트인서트(M1)에 공기배출수단을 마련하는 것을 특징으로 한다.
따라서 본 발명에 의하면, 몰드금형(M)을 구성하는 플로트인서트(M1)에 진공흡착수단이 마련되어 있어 몰드공정에서 상기 플로트인서트(M1)와 가요성회로기판(3) 사이에 잔존하게 되는 공기의 원활한 배출이 이루어져 가요성회로기판(3)이 상기 플로트인서트(M1)의 상면에 완전히 밀착된 상태에서 몰드컴파운드의 충입이 진행되므로 원만한 성형이 진행되어 반도체칩(5)의 크랙발생을 미연에 예방함으로써 제품의 불량율을 최소화하여 생산성 제고의 효과를 가져오게 되는 것이다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도 2는 본 발명에 의한 반도체패키지 제조에 있어서 몰드과정을 도시한 것으로, 성형시 몰드금형(M)의 플로트인서트(M1)에 안치된 가요성회로기판(3)이 완전 밀착된 상태를 보여주는 예시도이고, 도 3은 본 발명의 몰드금형(M)을 구성하는 플로트인서트(M1)의 구성도로서 공기배출수단이 구비된 플로트인서트(M1)의 구성을 보인 것이며, 도 4는 본 발명의 몰드금형을 구성하는 플로트인서트(M1)의 다른 실시예를 보여주는 몰드과정의 일예시도이고, 도 5는 본 발명의 몰드금형(1)을 구성하는 플로트인서트(M1)의 다른 실시예를 나타낸 것이며, 도 6은 본 발명의 몰드금형(M)에 의해 제조된 F-BGA 반도체패키지의 외관을 도시한 것이다.
도시한 바와 같이, 본 발명의 F-BGA 반도체패키지는 공기배출수단을 구비한 몰드금형(M)의 플로트인서트(M1)에 의하여 가요성회로기판(3)이 상기 몰드금형(M)을 구성하는 플로트인서트(M1)의 상면에 완전 밀착된 상태(즉 플로트인서트(M1)와 가요성회로기판(3)의 사이에 잔존해 있는 공기가 완전히 배출된 상태)에서 몰드과정의 진행이 이루어지도록 한 것으로, 본 발명의 제조방법 및 몰드금형의 구조를 상세히 설명하면 다음과 같다.
＜캐리어프레임 준비단계＞
가요성회로기판(3)을 사용하는 F-BGA 반도체패키지의 제조에 필요한 여러 공정을 원활히 수행하기 위하여 적정 개수의 사각홀(1a)이 천공된 동박판으로 된 캐리어프레임(1)을 가공 준비한다.
＜테이프 부착단계＞
상기 캐리어프레임(1)에 가요성회로기판(3)을 부착하기 위한 양면접착테이프(2)를 부착하는 공정으로서, 상기 양면접착테이프(2)에는 상기 캐리어프레임(1)에 사각홀(1a)이 천공되어 있는 것과 마찬가지로 동일 간격으로 동일 개수의 사각홀(2a)이 천공되어 있으며, 이 사각홀(2a)의 크기는 상기 캐리어프레임(1)에 천공된 사각홀(1a)의 크기를 포함하도록 사각홀(1a)과 동일하거나 약간 크게 천공된다.
＜가요성회로기판 부착단계＞
양면접착테이프(2)가 부착된 캐리어프레임(1)에 구비된 각각의 사각홀(1a)에 준비된 낱개의 사각형상 가요성회로기판(3; 회로패턴과 솔더볼(Solder Ball)을 부착하기 위한 범프(Bump)가 실장된 필름)을 부착하는 공정으로서, 가요성회로기판(3)이 부착된 상태를 보면 가요성회로기판(3)의 물리적인 특성으로 인해 동금속이나 플라스틱 스트립자재의 경우와 같이 빳빳한 상태가 아닌 볼록 또는 오목하게 휘어진 상태를 보이게 된다.
＜반도체칩 부착단계＞
캐리어프레임(1)에 부착된 각각의 가요성회로기판(3) 위에 에폭시(4)를 바르고 그 위에 반도체칩(5)을 부착하는 공정을 수행한다.
＜와이어 본딩단계＞
가요성회로기판(3)에 부착된 반도체칩(5)과 상기 가요성회로기판(3)의 하면에 설치된 솔더볼부착용 범프를 전기적으로 연결시켜 주기 위하여 반도체칩(5) 상면에 형성된 범프와 가요성회로기판(3)에 실장된 회로패턴을 골드와이어로 연결하는 공정을 수행한다.
＜몰드컴파운드에 의한 성형단계＞
반도체회로를 외부환경으로부터 보호하기 위하여 열경화성 몰드컴파운드로서 봉함하기 위하여 와이어 본딩공정을 거친 캐리어프레임(1)을 몰드금형(M)에 세팅한 후 몰드공정을 수행하게 되는데, 이 공정은 다시 다음과 같이 세분화 된다.
(캐리어프레임(1)을 몰드금형(1)에 세팅하는 단계)
와이어 본딩공정을 거친 캐리어프레임(1)을 공기배출수단이 구비된 몰드금형(M)의 플로트인서트(M1)에 세팅하는 단계로서, 상기 플로트인서트(M1)에 구비되는 공기배출수단은 상면에 형성되는 캐비티(6)와 유사크기의 단차홈(M3)과 상기 단차홈(M3)에 천설되는 진공흡착홀(h)에 의해 이루어지며, 단차홈(M3)의 깊이는 3㎛ ∼ 50㎛ 유지시킨다.
(공기배출단계)
몰드금형(M)에 세팅된 캐리어프레임(1)을 클램프하게 되면 유연성의 가요성회로기판(3)과 플로트인서트(M1) 사이에 잔존해 있는 공기가 고열에 의해 팽창하려는 순간, 본 발명의 몰드금형(M)을 구성하는 플로트인서트(M1)에 구비된 공기배출수단을 구성하는 단차홈(M3)에 천설된 진공흡착홀(h)에 진공이 걸리면서 잔류해 있는 공기를 바로 흡착하게 되는데, 이때 3㎛ ∼ 50㎛ 깊이의 단차홈(M3)에 가요성회로기판(3)이 얹어진 상태이므로 단차홈(M3)의 중앙 부위에 천설된 진공흡착홀(h)을 통하여 공기를 흡착하는 순간 단차홈(M3) 가장자리의 공기까지 모두 동시에 배출되어 플로트인서트(M1) 상면에 안치된 가요성회로기판(3)은 플로트인서트(M1)의 상면에 완전히 밀착된 상태를 유지할 수 있게 되는 것이다. 여기서 본 발명의 몰드금형(M)을 구성하는 플로트인서트(M1)에 구비되는 공기배출수단을 구성하는 단차홈(M3)은 각각의 가요성회로기판(3)이 안치되는 위치(캐비티(6)와 대응위치)에 대응하여 캐비티(6)와 유사크기로 형성되며, 이 단차홈(M3)에 천설되는 진공흡착홀(h)은 일정간격을 두고 1㎜ 크기로 2개소에 천설되는데 그 개수는 가요성회로기판(3)의 크기에 따라 1개 이상이 될 수도 있고 홀의 크기도 변화를 줄 수 있다.
한편, 본 발명에서는 가요성회로기판(3)의 공기배출효율(흡착효율)을 높이기 위하여 도 5의 예시와 같이 각각의 가요성회로기판(3)이 접촉되는 플로트인서트(M1)의 상면을 방전하거나 부식 또는 브라스팅(Brasting)의 방법으로 거칠기를 갖는 표면(M2; Matte Surface)을 형성하여 진공흡착에 의한 공기의 배출효율을 높일 수도 있을 것이다.
(몰드컴파운드 충입단계)
플로트인서트(M1)에 구비된 공기배출수단을 통한 진공흡착작용으로 플로트인서트(M1)에 가요성회로기판(3)이 완전 밀착된 상태에서 몰드금형(M)에 몰드컴파운드을 일정압력으로 충입하는 단계로서, 몰드금형(M)의 캐비티에 몰드컴파운드가 완전히 충진될 때까지 진공흡착작용을 통해 공기배출은 계속된다.
＜솔더볼 부착단계＞
몰드공정이 완료된 캐리어프레임(1)에 부착된 가요성회로기판(3)의 저면에 설치된 솔더볼부착용 범프에 솔더볼(Solder Ball)을 부착하는 공정을 수행한다.
＜싱귤레이션단계＞
솔더볼 부착이 완료된 캐리어프레임(1)의 가요성회로기판(3) 외곽에 칼자욱을 내어 쉽게 절단되도록 하는 노칭(Notching)작업을 선행함과 동시에, 캐리어프레임(1)의 패키지성형된 부분을 분리하여, 캐리어프레임(1)에 부착되어 있는 개개의 패키지성형품을 떼어낸다. 그러므로써 비로소 완성된 낱개의 F-BGA 반도체패키지가 만들어지게 되는 것이다.
이와 같이, 본 발명에 의하면 몰드금형(M)을 구성하는 플로트인서트(M1)에 진공흡착수단을 마련하여 몰드공정에서 상기 플로트인서트(M1)와 가요성회로기판(3) 사이에 잔존해 있는 공기의 원활한 배출이 이루어지도록 함으로써 가요성회로기판(3)이 상기 플로트인서트(M1)의 상면에 완전히 밀착된 상태에서 몰드컴파운드의 충입이 진행되도록 하여 반도체패키지의 원만한 성형이 이루어져 반도체칩(5)의 크랙발생을 미연에 예방토록 함으로써 불량율을 최소화할 수 있는 것이며, 나아가 생산성 제고의 효과를 제공하게 되는 것이다.
이상에서 설명한 것은 본 발명에 의한 F-BGA 반도체패키지의 제조방법 및 몰드금형 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (7)

  1. 다수개의 사각홀(1a)이 천공된 캐리어프레임(1)에 이 캐리어프레임(1)의 사각홀(1a)을 포함하는 크기의 사각홀(2a)이 천공된 양면접착테이프(2)를 부착한 다음, 상기 캐리어프레임(1)에 천공된 각각의 사각홀(1a) 위에 사각형상으로 낱개 가공된 유연성의 가요성회로기판(3)을 부착하고, 이 가요성회로기판(3)에 에폭시(4)를 접착시켜 여기에 반도체칩(5)을 부착하여 와이어본딩공정을 수행하고, 이어서 몰드컴파운드(수지물)에 의한 몰드공정을 수행한 다음, 솔더볼 부착공정을 거쳐 캐리어프레임(1)에서 성형 완성된 패키지를 분리하여(싱귤레이션공정) 낱개의 F-BGA 반도체패키지를 만들어내는 F-BGA 반도체패키지의 제조방법에 있어서,
    상기 와이어본딩공정을 거친 캐리어프레임(1)을 공기배출수단이 구비된 몰드금형(M)의 플로트인서트(M1)에 세팅하는 단계;
    몰드컴파운드의 충입 완료시까지, 몰드금형(M)을 구성하는 플로트인서트(M1)와 그 상면에 클램프된 각각의 가요성회로기판(3) 사이에 잔존해 있는 공기를 상기 플로트인서트(M1)에 구비된 공기배출수단을 통해 외부로 완전하게 배출하여 각각의 가요성회로기판(3)이 플로트인서트(M1)의 상면에 완전 밀착되도록 하는 공기배출단계;
    가요성회로기판(3)이 플로트인서트(M1)에 완전 밀착된 상태에서 몰드금형(M)에 몰드컴파운드를 충입하는 단계;
    의 몰드공정을 포함하는 것을 특징으로 하는 F-BGA 반도체패키지의 제조방법.
  2. 제 1항에 있어서, 가요성회로기판(3)의 공기배출효율(흡착효율)을 높이기 위하여 각각의 가요성회로기판(3)이 접촉되는 플로트인서트(M1)의 상면에 단차홈(M3)을 형성하거나 방전, 부식 또는 브라스팅(Brasting)의 방법으로 거칠기를 갖는 표면(M2; Matte Surface)을 형성하고 거기에 진공흡착홀(h)을 천설하는 공기배출수단에 의하여 플로트인서트(M1)와 가요성회로기판(3) 사이에 잔존하는 공기의 원활한 배출이 이루어지도록 하는 공기배출단계를 구비한 몰드공정을 포함하는 것을 특징으로 하는 F-BGA 반도체패키지의 제조방법.
  3. F-BGA 반도체패키지를 성형하는 몰드금형(M)을 구성함에 있어서,
    몰드금형(M)을 구성하는 플로트인서트(M1) 상면에 세팅 안치되는 캐리어프레임(1)의 가요성회로기판(3)이 상기 플로트인서트(M1)에 완전 밀착될 수 있도록 상기 플로트인서트(M1)에 공기배출수단을 마련하는 것을 특징으로 하는 F-BGA 반도체패키지의 몰드금형 구조.
  4. 제 3항에 있어서, 몰드금형(M)을 구성하는 플로트인서트(M1)에 마련된 공기배출수단으로서, 가요성회로기판(3)이 안치되는 플로트인서트(M1)의 대응위치에 1개 이상의 진공흡착홀(h)을 천설함을 특징으로 하는 F-BGA 반도체패키지의 몰드금형 구조.
  5. 제 3항 또는 제 4항 중 어느 한 항에 있어서, 몰드금형(M)을 구성하는 플로트인서트(M1)에 마련된 공기배출수단으로서, 각각의 가요성회로기판(3)이 안치되는 플로트인서트(M1)의 대응 위치에 거칠기를 갖는 표면(M2)을 형성함을 특징으로 하는 F-BGA 반도체패키지의 몰드금형 구조.
  6. 제 3항에 있어서, 몰드금형(M)을 구성하는 플로트인서트(M1)에 마련된 공기배출수다능로서, 각각의 가요성회로기판(3)이 안치되는 플로트인서트(M1)의 대응위치에 진공흡착홀(h)과, 단차홈(M3)을 형성함을 특징으로 하는 F-BGA 반도체패키지의 몰드금형구조.
  7. 제 6항에 있어서, 몰드금형(M)에 형성된 캐비티(6)와 유사크기로 단차홈(M3)을 형성함과 동시에, 단차홈(M3)의 깊이를 3㎛ ∼ 50㎛ 유지토록 함을 특징으로 하는 F-BGA 반도체페키지의 몰드금형구조.
KR1019980035555A 1998-08-31 1998-08-31 F－bga 반도체패키지의 제조방법 및 몰드금형 구조 KR100271180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035555A KR100271180B1 (ko) 1998-08-31 1998-08-31 F－bga 반도체패키지의 제조방법 및 몰드금형 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035555A KR100271180B1 (ko) 1998-08-31 1998-08-31 F－bga 반도체패키지의 제조방법 및 몰드금형 구조

Publications (2)

Publication Number Publication Date
KR20000015539A KR20000015539A (ko) 2000-03-15
KR100271180B1 true KR100271180B1 (ko) 2000-11-01

Family

ID=19548915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035555A KR100271180B1 (ko) 1998-08-31 1998-08-31 F－bga 반도체패키지의 제조방법 및 몰드금형 구조

Country Status (1)

Country Link
KR (1) KR100271180B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020072126A (ko) * 2001-03-09 2002-09-14 에스티에스반도체통신 주식회사 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법
KR200446997Y1 (ko) * 2007-12-21 2009-12-17 세크론 주식회사 반도체소자 몰딩용 진공연결장치

Also Published As

Publication number Publication date
KR20000015539A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
US7056771B2 (en) Method of forming an array of semiconductor packages
EP2362416B1 (en) Multi-die module
KR100212607B1 (ko) 반도체 칩 팩키지
US20030205797A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
KR100283348B1 (ko) 반도체장치의 제조방법
JPH0883866A (ja) 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
KR100216840B1 (ko) 반도체 패키지용 인쇄회로기판 스트립
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
US20070194417A1 (en) Semiconductor apparatus containing multi-chip package structures
KR100271180B1 (ko) F－bga 반도체패키지의 제조방법 및 몰드금형 구조
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US6707163B2 (en) Method of eliminating uncontrolled voids in sheet adhesive layer
US6933178B1 (en) Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package
KR20000003305A (ko) 볼 그리드 어레이 패키지
KR20030095035A (ko) 레진 스페이서를 사용한 칩 사이즈 스택 패키지
KR100370838B1 (ko) Bga반도체패키지및그제조방법
CN101118861A (zh) 晶片封装结构及其制造方法
KR100362502B1 (ko) 가요성회로기판스트립을이용하여제조되는볼그리드어레이반도체패키지의싱글레이션방법및장치
KR100279765B1 (ko) 반도체 패키지
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR100723211B1 (ko) 집적회로 칩 패키징 방법
KR100328835B1 (ko) 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법
KR200274132Y1 (ko) 반도체 패키지 제조 장비

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee