KR19990076547A - 회로 모듈_ - Google Patents

회로 모듈_ Download PDF

Info

Publication number
KR19990076547A
KR19990076547A KR1019980051395A KR19980051395A KR19990076547A KR 19990076547 A KR19990076547 A KR 19990076547A KR 1019980051395 A KR1019980051395 A KR 1019980051395A KR 19980051395 A KR19980051395 A KR 19980051395A KR 19990076547 A KR19990076547 A KR 19990076547A
Authority
KR
South Korea
Prior art keywords
connector
module
wiring
memory
connector terminal
Prior art date
Application number
KR1019980051395A
Other languages
English (en)
Other versions
KR100332518B1 (ko
Inventor
야스노부 나까세
쯔또무 요시무라
요시까즈 모로오까
나오야 와따나베
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990076547A publication Critical patent/KR19990076547A/ko
Application granted granted Critical
Publication of KR100332518B1 publication Critical patent/KR100332518B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Abstract

회로 모듈 상의 배선 길이의 차이에 기인하여 발생하는 스큐우를 억제함과 동시에, 스터브 용량을 작게 함으로써 저소비 전력화를 꾀할 수 있는 회로 모듈을 얻는다.
프린트 배선판(2)의 표면에 설치된 커넥터 단자(4a)에 대응하는 도전성의 커넥터 단자(4c)를, 프린트 배선판(2)의 이면에 설치한다. 또한, 프린트 배선판(2)의 표면 중 커넥터 단자(4a)가 형성되어 있는 개소와, 프린트 배선판(2)의 이면 중 커넥터 단자(4c)가 형성되어 있는 개소를 관통하는 관통 구멍(16)을 형성하고, 그 내부를 도체로 충전한다. 커넥터 단자(4a)는 배선(5a)을 통해 메모리 IC(3)가 갖는 데이타 핀 DQt에 접속한다.

Description

회로 모듈
본 발명은 프린트 배선판 상에 반도체 IC가 실장된 회로 모듈, 특히 신호 전송 속도의 고속화를 실현할 수 있는 메모리 모듈에 관한 것이다.
회로 모듈이란, 동일 기능을 갖는 복수의 반도체 IC가 필요에 따라 제어용 IC와 함께 프린트 배선판 상에 실장된 것이다. 실장되는 반도체 IC로서는 메모리 IC가 가장 일반적이기 때문에, 이하 메모리 모듈을 예로 들어 설명한다.
도 16은 종래의 메모리 모듈(101)의 구성을 나타내는 정면도이다. 프린트 배선판(102) 상에 복수(이 예에서는 4개)의 메모리 IC(103)가 실장되어 있다. 메모리 IC(103)가 갖는 핀 DQ0∼DQn은, 데이타 신호의 입출력을 행하기 위한 데이타 핀이다. 여기서, n은 자연수이고, 예를 들면 메모리 IC(103)가 8개의 데이타 핀을 구비하는 경우에는 n=7이 된다. 이하, 데이타 핀을 총칭하여 나타내는 경우, 부호 DQt(0≤t≤n)로써 이것을 나타낸다. 데이타 신호는 각 메모리 IC(103)의 데이타 핀 DQt마다 개별적으로 입출력된다. 따라서, 도 16에 도시된 바와 같이 프린트 배선판(102) 상에 4개의 메모리 IC(103)가 실장되고, 각 메모리 IC(103)가 각각 8개의 데이타 핀을 구비하는 경우에는, 메모리 모듈(101)이 구비하는 복수의 커넥터 단자(104) 중 32개(4개×8개)의 커넥터 단자는, 데이타 신호용 커넥터 단자(104a)로서 기능하게 된다. 그리고, 커넥터 단자(104a)와 데이타 핀 DQ0∼DQn은 프린트 배선판(102) 상에 설치된 배선(105a)에 의해 각각 서로 접속된다. 또, 도 16에서는 간략화를 위해 지면 상단에 있는 메모리 IC가 구비하는 데이타 핀 DQ0∼DQn과 커넥터 단자(104a)와의 접속만을 대표적으로 나타내었다.
한편, 메모리 IC(103)가 갖는 핀 A0∼Ak는 어드레스 신호 또는 커맨드 신호(이하, 통합하여 「어드레스/커맨드 신호」라고 표기함)를 메모리 IC(103)에 입력하기 위한 어드레스/커맨드 핀이다. 여기서, k는 자연수이고, 예를 들면 메모리 IC(103)가 8개의 어드레스/커맨드 핀을 구비하는 경우에는 k=7이 된다. 이하, 어드레스/커맨드 핀을 총칭하여 나타내는 경우, 부호 AS(0≤s≤k)로써 이것을 나타낸다. 상술한 데이타 신호의 입출력의 경우와는 달리, 어드레스/커맨드 신호는 각 메모리 IC(103)의 어드레스/커맨드 핀(AS)에 대해 공통으로 입력된다. 따라서, 도 16에 도시된 바와 같이 각 메모리 IC(103)가 각각 8개의 어드레스/커맨드 핀을 구비하는 경우에는, 메모리 모듈(101)이 구비하는 복수의 커넥터 단자(104) 중 8개의 커넥터 단자는 어드레스/커맨드 신호용의 커넥터 단자(104b)로서 기능하게 된다. 그리고, 복수의 커넥터 단자(104b) 각각에는, 프린트 배선판(102) 상에 설치된 배선(105b)이 접속되어 있다.
도 17은 메모리 모듈(101)의 단면 구조를 도시하는 단면도이다. 특히, 도 16에 도시된 화살표 방향 Y1으로부터 메모리 모듈(101)의 단면을 바라본 것에 상당한다. 이하, 도 16, 17을 참조하면서, 배선(105b)과 어드레스/커맨드 핀(AS)과의 접속에 대해 설명하겠다. 상술한 바와 같이 프린트 배선판(102) 상에는 배선(105a)이 설치되어 있기 때문에, 배선(105b)과 어드레스/커맨드 핀(AS)를 접속하기 위한 배선을 프린트 배선판(102) 상에 설치할 수는 없다. 그래서, 도 17에 도시된 바와 같이 배선(105b)이 연장하는 방향에 수직 방향으로 연장하는 하층 배선(105c)을 프린트 배선판(102) 내부에 설치하고, 배선(105b)과 하층 배선(105c)을 관통 구멍(106) 내에 충전된 도체에 의해 서로 접속한다. 그리고, 어드레스/커맨드 핀(AS)에 접속되는 배선(108)을 프린트 배선판(102) 상에 설치함과 동시에, 배선(108)과 하층 배선(105c)을 관통 구멍(107) 내에 충전된 도체로 서로 접속한다. 이상과 같이 하여 배선(105b)과 어드레스/커맨드 핀(AS)이 서로 접속된다. 이에 따라, 외부로부터 커넥터 단자(104b)에 입력된 어드레스/커맨드 신호는 배선(105b), 관통 구멍(106)에 충전된 도체, 하층 배선(105c), 관통 구멍(107)에 충전된 도체, 배선(108), 및 어드레스/커맨드 핀(AS)를 이 순서를 통해, 메모리 IC(103)에 입력되게 된다.
도 18은 복수의 메모리 모듈(101)에 의해 구성되는 시스템의 전체 구성을 나타내는 측면도이다. 마더보드(109) 상에 신호선(111)이 설치되어 있고, 신호선(111)의 한쪽 단은 마더보드(109) 상에 배치된 컨트롤러(110)에 접속되어 있다. 또한, 신호선(111)의 다른쪽 단은 마더보드(109) 상에 설치된 종단 저항(112)에 접속되어 있다. 그리고, 종단 저항(112)은 종단 전위를 제공하는 전원(113)에 접속되어 있다. 또한, 마더보드(109) 상에는 신호선(111)이 연장하는 방향으로 일정 간격을 두고 나열하는 복수개의 커넥터(114)가 설치되어 있다. 커넥터(114)는 커넥터 내에 삽입된 메모리 모듈(101)을 물리적으로 지지하는 기능을 갖는다. 복수의 메모리 모듈(101)의 각각이 각 커넥터(114) 내에 삽입됨에 따라, 신호선(111)이 연장하는 방향에 대해 수직 방향으로 복수의 메모리 모듈(101)이 배치되는 모양이 된다. 단, 도 18에 도시된 바와 같이 메모리 모듈(101)이 삽입되지 않은 커넥터(114)가 존재하는 경우도 있다. 또한, 커넥터(114)는 메모리 모듈(101)이 구비하는 커넥터 단자(104)(도 18에는 도시하지 않음)와 신호선(111)을 전기적으로 접속하는 기능도 구비한다. 따라서, 컨트롤러(110)로부터 출력되는 데이타 신호 및 어드레스/커맨드 신호는 신호선(111) 및 커넥터(114)를 통해 각 메모리 모듈(101)로 전달되게 된다. 또, 도 18에 도시된 기호 d는 인접한 메모리 모듈(101)끼리의 간격(피치)을 나타낸다.
도 19는, 메모리 모듈(101)이 삽입된 상태의 커넥터(114)를 나타내는 단면도이다. 특히, 도 16에 도시된 화살표 방향 Y2로부터 메모리 모듈(101)을 바라본 것에 상당하는 것으로, 도 19에는 배선(105a) 및 데이타 핀 DQt가 나타나 있다. 메모리 모듈(101)은, 커넥터 핀(115b)과 도전성의 커넥터 핀(115a)에 의해 양측으로부터 사이에 끼워짐으로써, 커넥터(114) 내에 지지된다. 또한, 신호선(111)과 커넥터 단자(104a)는, 커넥터 핀(115a)을 통해 서로 전기적으로 접속된다.
프로세서의 고속화에 따라, 메모리 모듈의 신호 전송 속도에 대해서도 고속화가 요구되어 왔다. 그러나, 상술한 종래의 메모리 모듈(101)에 따르면, 고속화의 관점에서 이하의 문제점이 있고, 이 요구에 응할 수 없다.
우선, 제1 문제점을 설명하겠다. 메모리 IC103의 데이타 핀 DQ0∼DQn의 각각에 대해, 데이타 신호는 동기하여 입출력되어야만 한다. 그러나, 도 16에 도시한 바와 같이 메모리 모듈(101)에서는, 예를 들면 데이타 핀 DQ0에 접속되는 배선(105a0)과, 데이타 핀 DQn에 접속되는 배선(105an)에서는, 그 배선 길이에 큰 차가 있다. 따라서, 컨트롤러(110)로부터 메모리 IC(103)에 데이타 신호를 입력하는 경우에, 신호선(111)에서는 데이타 신호가 동기하고 있었다고 해도, 배선(105a)의 배선 길이의 차에 기인하여 동기가 흐트러지고, 그 결과 메모리 IC(103)에 입력되는 시점에서는 데이타 신호에 위상차가 생긴다. 마찬가지로, 메모리 IC(103)로부터 데이타 신호를 출력하는 경우에, 가령 데이타 핀 DQ0∼DQn으로부터 데이타 신호를 동기하여 출력했다고 해도, 배선(105a)의 배선 길이의 차에 기인하여 동기가 흐트러지고, 그 결과 신호선(111)에서는 데이타 신호에 위상차가 생긴다. 배선 길이가 1㎝ 다르면 약 70㎰의 시간차(스큐우 : skew)가 생긴다. 핀당 1G비트/초의 신호 전송 속도에서는 1사이클이 1㎱인 것을 감안하면, 상기 70㎰의 스큐우는 무시할 수 없다.
이어서, 제2 문제점을 설명한다. 커넥터(114)나 메모리 모듈(101)을 무시하여 단독 신호선(111)을 고려한 경우, 신호선(111)의 단위 길이당 용량을 C, 인덕턴스를 L로 하면, 신호선(111)의 특성 임피던스 Z0은 이하의 식 1에서 부여된다.
한편, 커넥터(114) 및 모듈(101)을 고려한 경우에는, 커넥터 핀(115a)이나 배선(105a)은 신호선(111)으로부터 분기하는 스터브 배선이 된다. 도 20은 이 경우의 등가 회로를 나타내는 회로도이다. 스터브 배선의 배선 용량이나 메모리 IC(103)의 입력 용량(이하 통합하여 「스터브 용량」이라고 기술하는 경우도 있음)은 신호선(111)에 대해서는 용량성 부하로서 기능하므로, 이 경우 신호선(111)은 이하의 수학식 2에서 제공되는 특성 임피던스 Z1을 갖게 된다.
수학식 2에서, CC는 커넥터 핀(115a)의 배선 용량, CLF는 커넥터 단자(104a) 및 배선(105a)의 배선 용량, CIN은 메모리 IC(103)의 입력 용량이다. 도 18에 도시된 종단 저항(112)의 저항치는 임피던스를 정합하여 신호의 반사를 방지하기 위해, 신호선(111)의 특성 임피던스 Z1과 같은 값으로 설정해야 한다. 여기서, 메모리 모듈의 실장에는 특히 배선 용량 CC가 크기 때문에, 수학식 2로부터 신호선(111)의 특성 임피던스 Z1은 작아진다. 따라서, 임피던스의 정합을 취하기 위해서는 종단 저항(112)의 저항치도 작게 설정할 필요가 있기 때문에, 소비 전력은 커진다. 일례로서, 수학식 1에서 나타내는 특성 임피던스 Z0이 75Ω인 경우, 데이타 신호를 전달하기 위한 신호선(111)에 대해서는 메모리 모듈(101)의 실장에 의해 특성 임피던스 Z1은 약 35Ω으로까지 저하한다. 또한, 어드레스/커맨드 신호를 전달하는 신호선(111)에 대해서는 배선(105b)에는 복수의 메모리 IC(103)가 접속되어 있기 때문에 배선 용량 CLF나 입력 용량 CIN도 커지고, 그 결과 종단 저항(112)의 저항치를 더욱 작게 설정할 필요가 있기 때문에, 소비 전력 증대의 문제는 더욱 심각해진다. 여기서, 이론적으로는 메모리 모듈(101)의 피치 d를 크게 함으로써 특성 임피던스 Z1을 크게 하는 것도 가능하지만, 그 한편으로 실장 밀도는 저하한다. 컴퓨터에서는 한정된 스페이스에 일정량의 메모리를 실장해야만 하는 것을 감안하면, 이것으로는 대책이 되지 않는다.
본 발명은 이상과 같은 문제점을 해결하기 위해 이루어진 것으로, 회로 모듈상의 배선 길이의 차에 기인하여 발생하는 스큐우를 억제함과 동시에, 스터브 용량을 작게 하여 저소비 전력화를 꾀할 수 있는 회로 모듈을 얻는 것을 목적으로 하는 것이다.
본 발명에 따른 회로 모듈은, 커넥터 부분에서 서로 분리된 제1 및 제2 신호선을 갖는 마더보드의 주면(主面) 상에 설치된 커넥터에 삽입되는 회로 모듈로서, 기판의 제1 주면 상에 설치되고, 커넥터가 갖는 제1 커넥터 핀을 통해 제1 신호선과 전기적으로 접속되는 제1 커넥터 단자와, 제1 주면과 표리 관계에 있는 기판의 제2 주면 상에 설치되고, 커넥터가 갖는 제2 커넥터 핀을 통해 제2 신호선과 전기적으로 접속되는 제2 커넥터 단자와, 제1 커넥터 단자와 제2 커넥터 단자를 전기적으로 접속하기 위한 제1 배선을 구비하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, 제1 배선은 기판의 제1 주면 중 제1 커넥터 단자가 형성되어 있는 개소와, 기판의 제2 주면 중 제2 커넥터 단자가 형성되어 있는 개소를 선택적으로 관통하는 관통 구멍의 내부에 충전된 도체인 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, 제1 배선은 제1 및 제2 커넥터 단자에 모두 접촉하도록 기판의 측면 상에 설치된 금속 배선인 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, 마더보드의 주면 상에는 커넥터가 복수개 형성되고, 복수의 커넥터 중 제1 커넥터는, 제1 커넥터의 커넥터 부분에서 서로 분리되는 제1 및 제2 신호선 각각에 전기적으로 접속되는 제3 및 제4 커넥터 핀을 갖고, 제1 커넥터에는 제3 커넥터 핀에 접속되는 제3 커넥터 단자와, 제3 커넥터 단자에 접속되는 한쪽 단을 구비한 제2 배선과, 제2 배선의 다른쪽 단에 접속되는 제1 IC가 형성된 제1 주면을 갖는 IC 모듈이 삽입되고, IC 모듈의 제1 주면과 표리 관계에 있는 제2 주면에는, 제4 커넥터 핀에 접속되는 제4 커넥터 단자가 설치되고, IC 모듈은 제3 커넥터 단자와 제4 커넥터 단자를 전기적으로 접속하기 위한 제3 배선을 갖고, 회로 모듈은 복수의 커넥터 중, IC 모듈이 삽입되지 않은 제2 커넥터에 삽입되는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, 회로 모듈이 갖는 기판의 제1 주면 상에는, 제1 커넥터 단자에 접속되는 한쪽 단을 구비한 제4 배선과, 제4 배선의 다른쪽 단에 접속되는 제1 용량성 소자가 형성되고, 제4 배선의 배선 용량은 제2 배선의 배선 용량과 같고, 제1 용량성 소자의 용량은 제1 IC의 입력 용량과 같은 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, IC 모듈의 제2 주면 상에는, 제4 커넥터 단자에 접속되는 한쪽 단을 구비하는 제5 배선과, 제5 배선의 다른쪽 단에 접속되는 제2 IC가 형성되고, 회로 모듈이 갖는 기판의 제2 주면 상에는, 제2 커넥터 단자에 접속되는 한쪽 단을 갖는 제6 배선과, 제6 배선의 다른쪽 단에 접속되는 제2 용량성 소자가 형성되고, 제6 배선의 배선 용량은 제5 배선의 배선 용량과 같고, 제2 용량성 소자의 용량은 제2 IC의 입력 용량과 같은 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, IC 모듈의 제2 주면 상에는 제4 커넥터 단자에 접속되는 한쪽 단을 갖는 제5 배선과, 제5 배선의 다른쪽 단에 접속되는 제2 IC가 형성되고, 회로 모듈이 갖는 기판의 제2 주면 상에는 제2 커넥터 단자에 접속되는 한쪽 단을 갖는 제6 배선과, 제6 배선의 다른쪽 단에 접속되는 제3 IC가 형성되고, 제6 배선의 배선 용량은 제5 배선의 배선 용량과 같고, 제3 IC의 입력 용량은 제2 IC의 입력 용량과 같은 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈에 있어서, 제1 커넥터 단자는 복수이고, 기판의 제1 주면 상에는, 복수의 제1 커넥터 단자 각각에 접속되는 한쪽 단을 갖는 복수의 배선과, 복수의 배선의 다른쪽 단에 각각 접속되는 복수의 단자를 갖는 IC가 형성되고, 복수의 단자는 복수의 제1 커넥터 단자가 나열되는 방향에 평행한 방향으로 병설되는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, IC가 실장된 IC 모듈이 필요에 따라 삽입되는 복수의 제1 커넥터와, IC에 신호를 공급하는 컨트롤러와, 컨트롤러에 접속되는 한쪽 단을 갖는 신호선이 설치된 주면을 갖는 마더보드의 주면 상에 설치된 제2 커넥터에 삽입되는 회로 모듈로서, 신호선은 제1 및 제2 커넥터 각각의 커넥터 부분에서 서로 분리되고, 복수의 제1 커넥터 중, 제2 커넥터와 컨트롤러 사이에 존재하는 제1 커넥터에는, IC 모듈이 모두 삽입되고, 복수의 제1 커넥터 중, 컨트롤러측에서 봤을 때 제2 커넥터 이원(以遠)에 존재하는 제1 커넥터에는, IC 모듈이 모두 삽입되지 않고, 제2 커넥터가 갖는 제1 커넥터 핀을 통해 신호선과 전기적으로 접속되는 제1 커넥터 단자와, 제1 커넥터 단자에 접속되는 한쪽 단을 구비한 제1 배선과, 제1 배선의 다른쪽 단에 접속되는 종단 저항과, 종단 저항에 종단 전위를 공급하는 전원을 구비하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈에 있어서, IC 모듈은 제1 커넥터가 갖는 제2 커넥터 핀을 통해 신호선에 접속되는 제2 커넥터 단자와, 제2 커넥터 단자와 IC를 접속하는 제2 배선을 구비하고, 회로 모듈은, 종단 저항과 공통하여 제1 배선에 접속되는 용량성 소자를 더 구비하고, 제1 배선의 배선 용량은 제2 배선의 배선 용량과 같고, 용량성 소자의 용량은 IC의 입력 용량과 같은 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 회로 모듈은, 복수의 신호선을 갖는 마더보드의 주면 상에 설치된 커넥터에 삽입되는 회로 모듈로서, 기판의 주면 상에 설치되고, 커넥터가 갖는 복수의 커넥터 핀을 통해 복수의 신호선에 각각 접속되는 복수의 커넥터 단자와, 기판의 주면 상에 설치되고, 복수의 커넥터 단자 각각에 접속되는 한쪽 단을 갖는 복수의 배선과, 기판의 주면 상에 설치되고, 복수의 배선의 다른쪽 단에 각각 접속되는 복수의 단자를 갖는 IC를 구비하고, 복수의 단자는 마더보드 주면의 법선 방향 및 기판 주면의 법선 방향에 대해 모두 수직 방향으로 병설되는 것이다.
또한, 본 발명에 따른 회로 모듈은, 상기 회로 모듈로서, IC는 메모리 IC이고, 복수의 단자는 데이타 신호의 입출력을 행하기 위한 데이타 핀이고, 데이타 핀은 메모리 IC 중 커넥터 단자에 대향하는 측에 설치되고, 메모리 IC 중 커넥터 단자에 대향하지 않은 측에는 어드레스/커맨드 핀이 설치되고, 어드레스/커맨드 핀에는, 기판의 주면 상에 설치된 버퍼 IC를 통해 어드레스/커맨드 신호가 입력되는 것을 특징으로 하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 메모리 모듈(1a)의 구성을 나타내는 정면도.
도 2는 복수의 메모리 모듈(1a)에 의해 구성되는 시스템의 전체 구성을 개략적으로 도시하는 측면도.
도 3은 메모리 모듈(1a)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 4는 본 발명의 제2 실시예에 따른 메모리 모듈(1b)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 5는 본 발명의 제2 실시예에 따른 메모리 모듈(1c)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 6은 본 발명의 제3 실시예에 따른 메모리 모듈(1d)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 7은 본 발명의 제3 실시예에 따른 메모리 모듈(1e)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 8은 본 발명의 제4 실시예에 따른 모듈(20a)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도.
도 9는 본 발명의 제4 실시예에 따른 모듈(20b)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 개략적으로 나타내는 단면도.
도 10은 모듈(20b)의 구체적인 구성을 나타내는 평면도.
도 11은 메모리 모듈(1c)을 사용하는 시스템의 구성을 부분적으로 나타내는 단면도.
도 12는 복수의 메모리 모듈(1b)에 의해 구성되는 시스템의 전체 구성을 개략적으로 나타내는 측면도.
도 13은 본 발명의 제5 실시예에 따른 모듈(20d)의 단면 구조를, 커넥터(14f)에 삽입된 상태에서 개략적으로 나타내는 단면도.
도 14는 모듈(20d)의 구체적인 구성을 부분적으로 나타내는 평면도.
도 15는 본 발명의 제5 실시예에 따른 메모리 모듈(1g)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 개략적으로 나타내는 단면도.
도 16은 종래의 메모리 모듈(101)의 구성을 나타내는 정면도.
도 17은 메모리 모듈(101)의 단면 구조를 나타내는 단면도.
도 18은 복수의 메모리 모듈(101)에 의해 구성되는 시스템의 전체 구성을 나타내는 측면도.
도 19는 메모리 모듈(101)이 삽입된 상태의 커넥터(114)를 나타내는 단면도.
도 20은 커넥터(114) 및 모듈(101)을 고려한 경우의 등가 회로를 나타내는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1a∼1g : 메모리 모듈
2 : 프린트 배선판
3 : 메모리 IC
4a, 4c, 21a, 21b, 23a : 커넥터 단자
5a∼5f : 배선
9 : 마더보드
10 : 컨트롤러
11, 11a, 11b : 신호선
12, 27a : 종단 저항
13, 28a : 전원
14, 14a∼14k : 커넥터
15a∼15c : 커넥터 핀
16, 22 : 관통 구멍
17 : 금속 배선
18a, 25a : 용량
18b, 25b : 칩 컨덴서
19b, 26b, 28b : 필름
20a∼20c : 모듈
27b : 필름 저항
제1 실시예.
도 1은 본 발명의 제1 실시예에 따른 메모리 모듈(1a)의 구성을 나타내는 정면도이다. 프린트 배선판(2) 상에 복수(이 예에서는 4개)의 메모리 IC(3)가 실장되어 있다. 프린트 배선판(2)의 표면 상에 실장된 메모리 IC(3)가 갖는 핀 DQ0∼DQn은 데이타 신호의 입출력을 행하기 위한 데이타 핀이다. 본 제1 실시예에 따른 메모리 모듈(1a)에서는, 종래의 메모리 모듈(101)과는 달리, 데이타 핀 DQ0∼DQn이 나열되는 방향이 커넥터 단자(4)가 나열되는 방향과 평행하다. 데이타 신호는 각 메모리 IC(3)가 갖는 데이타 핀 DQt마다 개별적으로 입출력된다. 따라서, 도 1에 도시된 바와 같이 프린트 배선판(2) 상에 4개의 메모리 IC(3)가 실장되고, 각 메모리 IC(3)가 각각 8개의 데이타 핀을 구비하는 경우는, 메모리 모듈(1a)이 구비되는 복수의 커넥터 단자(4) 중 32개(4개×8개)의 커넥터 단자는, 데이타 신호용의 커넥터 단자(4a)로서 기능하게 된다. 그리고, 커넥터 단자(4a)와 데이타 핀 DQ0∼DQn은 프린트 배선판(2) 상에 설치된 배선(5a)에 의해 각각 서로 접속된다. 또, 도 1에서는 간략화를 위해 지면 상단에 있는 메모리 IC(3)가 구비되는 데이타 핀 DQ0∼DQn과 커넥터 단자(4a)와의 접속만을 대표적으로 나타내었다.
한편, 메모리 IC(103)가 갖는 핀 A0∼Ak는 어드레스/커맨드 신호를 메모리 IC(3)에 입력하기 위한 어드레스/커맨드 핀이다. 본 제1 실시예에 따른 메모리 모듈(1a)에서는, 어드레스/커맨드 핀 A0∼Ak가 나열되는 방향도 커넥터 단자(4)가 나열되는 방향과 평행하다. 상술한 데이타 신호의 입출력의 경우와는 달리, 어드레스/커맨드 신호는, 각 메모리 IC(3)의 어드레스/커맨드 핀(AS)에 대해 공통적으로 입력된다. 따라서, 도 1에 도시된 바와 같이 각 메모리 IC(3)가 각각 8개의 어드레스/커맨드 핀을 구비하는 경우에는, 메모리 모듈(1a)이 구비하는 복수의 커넥터 단자(4) 중 8개의 커넥터 단자는 어드레스/커맨드 신호용의 커넥터 단자(4b)로서 기능하게 된다.
커넥터 단자(4b)에는, 프린트 배선판(2) 상에 설치된 배선(5b)의 한쪽 단이 각각 접속된다. 또한, 배선(5b)의 다른쪽 단은, 프린트 배선판(2) 상에 실장된 버퍼 IC6이 구비된 입력핀(8a)에 각각 접속된다. 한편, 버퍼 IC(6)가 갖는 출력 핀(8b)은 배선(5c)을 통해 버스(7)에 접속된다. 또한, 버스(7)는 배선(5d)을 통해 어드레스/커맨드 핀 A0∼Ak에 각각 접속된다. 이에 따라, 외부로부터 커넥터 단자(4b)에 입력된 어드레스/커맨드 신호는 배선(5b), 버퍼 IC(6), 배선(5c), 버스(7), 및 배선(5d)을 이 순서를 통해, 메모리 IC(3)에 입력된다. 즉, 어드레스/커맨드 신호는, 버퍼 IC(6)를 통해 각 메모리 IC(3)에 각각 재분배되게 된다. 여기서, 배선(5c, 5d) 및 버스(7)는 모두 프린트 배선판(2) 상에 설치되어 있다.
도 2는 복수의 메모리 모듈(1a)에 의해 구성되는 시스템의 전체 구성을 개략적으로 나타내는 측면도이다. 마더보드(9)의 주면 상에 신호선(11)이 설치되어 있고, 신호선(11)의 한쪽 단은 동일하게 마더보드(9)의 주면 상에 배치된 컨트롤러(10)에 접속되어 있다. 또한, 신호선(11)의 다른쪽 단은 마더보드(9)의 주면 상에 설치된 종단 저항(12)에 접속되어 있다. 그리고, 종단 저항(12)은 종단 전위를 제공하는 전원(13)에 접속되어 있다. 또한, 마더보드(9)의 주면 상에는 신호선(11)이 연장하는 방향으로 일정 간격을 두고 나열되는 복수의 커넥터(14)가 설치되어 있다.
커넥터(14)는 커넥터 내에 삽입된 메모리 모듈(1a)을 물리적으로 지지하는 기능을 갖는다. 각 커넥터(14) 내에 메모리 모듈(1a)이 삽입됨에 따라, 복수의 메모리 모듈(1a)이 신호선(11)의 연장하는 방향으로 일정 간격 d로 배치되는 모양이 된다. 이 때, 신호선(11)은 마더보드(9)의 주면의 전면에 걸쳐 연장하기 때문에, 도 2에 도시된 바와 같이 메모리 모듈(1a)이 삽입되지 않은 커넥터(14)가 존재하고 있어도 된다.
또한, 커넥터(14)는 메모리 모듈(1a)이 구비하는 커넥터 단자(4)(도 2에는 도시하지 않음)와 신호선(11)을 전기적으로 접속하는 기능도 갖는다. 따라서, 컨트롤러(10)로부터 출력되는 데이타 신호 및 어드레스/커맨드 신호는 신호선(11) 및 커넥터(14)를 통해 각 메모리 모듈(1a)로 전달되게 된다.
도 3은 메모리 모듈(1a)의 단면 구조를, 커넥터(14)에 삽입된 상태로 도시하는 단면도이다. 특히, 도 1에 도시된 화살표 방향 Y3으로부터 메모리 모듈(1a)을 바라본 것에 상당한다. 커넥터(14)는 커넥터 핀(15b)과 도전성의 커넥터 핀(15a)을 갖고, 메모리 모듈(1a)은 커넥터 핀(15a, 15b)에 양측으로부터 끼워짐으로써 커넥터(14) 내에 지지된다. 또한, 신호선(11)과 커넥터 단자(4a)는 커넥터 핀(15a)에 의해 서로 전기적으로 접속된다.
이와 같이 본 제1 실시예에 따른 메모리 모듈(1a)에 따르면, 데이타 신호 및 어드레스/커맨드 신호의 각각에 대해 이하의 효과를 얻을 수 있다. 우선, 데이타 신호에 대해서는, 데이타 핀 DQ0∼DQn과 커넥터 단자(4a)를 각각 접속하는 각 배선(5 a)의 배선 길이의 차가 각 데이타 핀 DQ0∼DQn사이에서 작아지므로, 스큐우의 발생을 억제할 수 있다. 즉, 종래 기술의 문제점에서의 제1 문제점을 완화할 수 있어, 메모리 모듈의 신호 전송 속도의 고속화의 요구에 널리 대응하는 것이 가능해진다.
또한, 종래의 메모리 모듈(101)과 비교하면 배선(5a)의 배선 길이 자체도 대폭 단축할 수 있으므로, 종래 기술의 문제점에서의 제2 문제점 중, 커넥터 단자(4a) 및 배선(5a)의 배선 용량 CLF가 저감된다. 따라서, 상기 수학식 2에서 제공되는 신호선(11)의 특성 임피던스 Z1이 커지기 때문에, 종단 저항(12)의 저항치도 크게 설정할 수 있어, 저소비 전력화를 꾀할 수 있다.
이어서, 어드레스/커맨드 신호에 대해서는 이하의 효과를 얻을 수 있다. 종래의 메모리 모듈(101)에서는, 신호선(111)의 특성 임피던스 Z1을 구할 때에, 입력 용량 CIN으로서 프린트 배선판(102)에 실장되어 있는 모든 메모리 IC(103)의 입력 용량을 고려해야 하며, 그 결과 신호선(111)의 특성 임피던스 Z1이 작아졌다. 이에 대해, 본 제1 실시예에 따른 메모리 모듈(1a)에서는, 버퍼 IC(6)의 입력 용량만을 고려하면 되므로, 신호선(11)의 특성 임피던스 Z1은 커진다. 또한, 종래의 메모리 모듈(101)과 비교하면 배선(5b)의 배선 길이 자체도 단축할 수 있다. 따라서, 종단 저항(12)의 저항치를 크게 설정할 수 있어, 저소비 전력화를 꾀할 수 있다.
또한, 배선(5a)의 배선 길이와 배선(5b)의 배선 길이가 거의 동일해지도록 버퍼 IC(6)를 배치함으로써, 어드레스/커맨드 신호를 전달하는 신호선(11)에 관한 종단 저항(12)의 저항치를, 데이타 신호를 전달하는 신호선(11)에 관한 종단 저항(12)의 저항치와 거의 마찬가지로 설정할 수 있다.
제2 실시예.
도 4는 본 발명의 제2 실시예에 따른 메모리 모듈(1b)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 나타내는 단면도이다. 프린트 배선판(2)의 표면에 설치된 커넥터 단자(4a)에 대응하는 도전성의 커넥터 단자(4c)를, 프린트 배선판(2)의 이면에 설치한다. 또한, 프린트 배선판(2)의 표면 중 커넥터 단자(4a)가 형성되어 있는 개소와, 프린트 배선판(2)의 이면 중 커넥터 단자(4c)가 형성되어 있는 개소를 선택적으로 관통하는 관통 구멍(16)을 형성하고, 그 내부를 도체로 충전한다. 이에 따라, 커넥터 단자(4a)와 커넥터 단자(4c)는, 관통 구멍(16)의 내부에 충전된 도체에 의해 서로 전기적으로 접속되게 된다.
마더보드(9)의 주면 상에는, 커넥터(14) 부분에서 분리된 신호선(11a, 11b)이 설치되어 있다. 커넥터 단자(4a)와 신호선(11a)는 도전성의 커넥터 핀(15a)에 의해 전기적으로 접속되고, 커넥터 단자(4c)와 신호선(11b)은 도전성의 커넥터 핀(15c)에 의해 전기적으로 접속된다.
또, 이상의 설명에서는 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 경우에 대해 설명하였지만, 표면과 함께 이면에 메모리 IC(3)가 실장되는 경우라도 본 제2 실시예에 따른 발명을 마찬가지로 적용할 수 있다. 도 5는 프린트 배선판(2)의 표면 및 이면에 메모리 IC(3)가 실장된 메모리 모듈(1c)의 단면 구조를, 커넥터(14)에 삽입된 상태로 나타내는 단면도이다. 프린트 배선판(2)의 이면 상에 실장된 메모리 IC(3)가 갖는 데이타 핀 DQt는 배선(5a)을 통해 커넥터 단자(4c)에 접속된다.
이와 같이 본 제2 실시예에 따른 메모리 모듈(1b, 1c)에 따르면, 프린트 배선판(2)의 표면과 이면을 선택적으로 관통하는 관통 구멍(16)의 내부에 충전된 도체에 의해 커넥터 단자(4a, 4c)를 서로 전기적으로 접속한다. 그리고, 당해 관통 구멍(16)을 갖는 메모리 모듈(1b, 1c)을 커넥터(14) 내에 삽입함으로써, 커넥터(14) 부분에서 분리되어 있는 신호선(11a, 11b)을 서로 전기적으로 접속한다. 이러한 구성으로 함으로써, 커넥터 핀(15a, 15c), 커넥터 단자(4a, 4c), 및 관통 구멍(16) 내에 충전된 도체는, 상기 제1 실시예에서의 신호선(11)의 일부로 간주할 수 있다. 따라서, 이 경우에 신호선(11a, 11b)에 대한 스터브 배선이 되는 것은, 프린트 배선판(2) 상에 설치된 배선(5a)만이다.
종래의 메모리 모듈(101)에서의 스터브 용량 CSO는, CSO=CC+CLF+CIN인 것에 대해, 본 제2 실시예에 따른 메모리 모듈(1b)에서의 스터브 용량 CSI은, CS1=CTH+CLF+CIN이 된다. 여기서, CTH는 관통 구멍(16)의 용량이다. 따라서, 이 경우의 신호선(11a, 11b)의 특성 임피던스 Z2는 이하의 수학식 3으로 나타낸다.
수학식 3과 수학식 2를 비교한 경우, 일반적으로 CC》CTH이기 때문에, Z2》Z1의 관계가 성립한다. 즉, 본 제2 실시예에 따른 메모리 모듈(1b)에 따르면, 종래의 메모리 모듈(101)과 비교하여 스터브 용량을 대폭 저감할 수 있고, 신호선(11a, 11b)의 특성 임피던스를 크게 할 수 있다. 따라서, 마더보드(9)의 주면 상에 설치되는 종단 저항(12)의 저항치도 크게 설정할 수 있고, 상기 제1 실시예에 따른 메모리 모듈(1a)을 사용하는 경우와 비교해도, 한층 더 저소비 전력화를 꾀할 수 있다.
제3 실시예.
도 6은 본 발명의 제3 실시예에 따른 메모리 모듈(1d)의 단면 구조를, 커넥터(14)에 삽입된 상태로 도시한 단면도이다. 상기 제2 실시예에 따른 메모리 모듈(1c)에서는, 커넥터 단자(4a)와 커넥터 단자(4c)를, 관통 구멍(16) 내로 충전된 도체를 통해 서로 전기적으로 접속하였다. 이에 대해, 본 제3 실시예에 따른 메모리 모듈(1d)에서는, 커넥터 단자(4a 및 4c)에 모두 접촉하는 금속 배선(17)을 프린트 배선판(2)의 측면에 설치하고, 커넥터 단자(4a)와 커넥터 단자(4c)를, 이 금속 배선(17)을 통해 서로 전기적으로 접속한다.
또, 이상의 설명에서는 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 경우에 대해 설명했지만, 표면과 동시에 이면에 메모리 IC(3)가 실장되는 경우라도 된다. 도 7은 프린트 배선판(2)의 표면 및 이면에 메모리 IC(3)가 실장된 메모리 모듈(1e)의 단면 구조를 커넥터(14)에 삽입된 상태로 나타내는 단면도이다. 프린트 배선판(2)의 이면 상에 실장된 메모리 IC(3)가 갖는 데이타 핀 DQt는 배선(5a)을 통해 커넥터 단자(4c)에 접속된다.
이와 같이 본 제3 실시예에 따른 메모리 모듈(1d, 1e)에 따르면, 커넥터 단자(4a)와 커넥터 단자(4c)를 금속 배선(17)을 통해 서로 전기적으로 접속한다. 여기서, 금속 배선(17)의 배선 용량은 관통 구멍(16)의 용량에 비하여 충분히 작다. 따라서, 상기 제2 실시예에 따른 메모리 모듈(1b)을 사용하는 경우와 비교해도 신호선(11a, 11b)의 특성 임피던스는 더욱 커지고, 그 결과 종단 저항(12)의 저항치도 더욱 크게 설정할 수 있기 때문에, 한층 더 저소비 전력화를 꾀할 수 있다.
제4 실시예.
상기 제2 실시예 및 3에서는, 커넥터(14) 부분에서 분리된 신호선(11a, 11b)을 마더보드(9)의 주면 상에 설치하고, 신호선(11a)과 신호선(11b)을, 관통 구멍(16) 내에 충전된 도체 혹은 금속 배선(17)을 통해 서로 전기적으로 접속하였다. 따라서, 복수의 메모리 모듈로 이루어지는 시스템을 정상적으로 동작시키기 위해서는, 모든 커넥터(14)에 메모리 모듈이 삽입되어 있을 필요가 있다. 그러나, 실제로는 시스템이 요구하는 성능 혹은 비용에 따라 몇개의 커넥터(14)는 메모리 모듈을 삽입하지 않은 상태로 남겨 두는 것이 일반적이다. 따라서, 상기 제2 실시예, 3에 따른 메모리 모듈을 사용하는 경우에도, 이것에 대응할 수 있으면 바람직하다.
도 8은 본 발명의 제4 실시예에 따른 모듈(20a)의 단면 구조를, 커넥터(14)에 삽입된 상태로 나타내는 단면도이다. 프린트 배선판(2)의 표면 상에 설치된 도전성의 커넥터 단자(21a)에 대응하는 도전성의 커넥터 단자(21b)를, 프린트 배선판(2)의 이면 상에 설치한다. 또한, 프린트 배선판(2)의 표면 중 커넥터 단자(21a)가 형성되어 있는 개소와, 프린트 배선판(2)의 이면 중 커넥터 단자(21b)가 형성되어 있는 개소를 선택적으로 관통하는 관통 구멍(22)을 형성하고, 그 내부를 도체로 충전한다. 이에 따라, 커넥터 단자(21a)와 커넥터 단자(21b)는, 관통 구멍(22)의 내부에 충전된 도체에 의해 서로 전기적으로 접속되게 된다.
또한, 도 8에 도시된 바와 같이 커넥터 단자(21a)는 도전성의 커넥터 핀(15a)을 통해 신호선(11a)에 전기적으로 접속되고, 커넥터 단자(21b)는 도전성의 커넥터 핀(15c)을 통해 신호선(11b)에 전기적으로 접속된다.
따라서, 데이타 신호 및 어드레스/커맨드 신호는 신호선(11a)으로부터 커넥터 핀 (15a), 커넥터 단자(21a), 관통 구멍(22) 내에 충전된 도체, 커넥터 단자(21b), 및 커넥터 핀(15c)을 이 순서를 통해, 신호선(11b)으로 전달되게 된다.
도 9는 모듈(20a)을 개량한 모듈(20b)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 개략적으로 도시된 단면도이다. 프린트 배선판(2)의 표면 상에 배선(5e)을 설치하고, 배선(5e)의 한쪽 단을 커넥터 단자(21a)에, 타단을 용량(18a)에 각각 접속한다. 또한, 용량(18a)의 타단을 접지(19a)에 접속한다.
도 10은 모듈(20b)의 구체적인 구성을 나타내는 평면도이다. 모듈(20b)에는 복수의 커넥터 단자(21)가 설치되어 있고, 이 중에서 데이타 신호를 전달하는 신호선(11a)에 커넥터 핀(15a)을 통해 접속되는 커넥터 단자가, 커넥터 단자(21a)로서 기능한다. 커넥터 단자(21a)에는 배선(5e)을 통해 칩 컨덴서(18b)가 접속되어 있다. 칩 컨덴서(18b)는 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 9에 도시된 용량(18a)에 상당하는 것이다. 또한, 칩 컨덴서(18b)는 접지 전위를 제공하는 필름(19b)에 접속되어 있다. 필름(19b)은 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 9에 도시된 접지(19a)에 상당하는 것이다.
도 9, 도 10에서 배선(5e)의 배선 용량을 CLF1, 칩 컨덴서(18b)의 용량, 즉 용량(18a)의 용량치를 EC로 하면, 신호선(11a, 11b)의 특성 임피던스 Z3은, 이하의 식 4으로 제공된다.
한편, 도 3에 도시한 메모리 모듈(1b)에서, 신호선(11a, 11b)의 특성 임피던스 Z2는 상기 수학식 3으로 제공된다. 수학식 3과 수학식 4를 비교한 경우, CLF=CLF1, CIN=EC이면, Z2=Z3이 성립한다. 즉, 커넥터(14)에 메모리 모듈(1b)을 삽입한 경우의 신호선(11a, 11b)의 특성 임피던스와, 커넥터(14)에 모듈(20b)을 삽입한 경우의 신호선(11a, 11b)의 특성 임피던스가 동일해진다. 여기서, CLF=CLF1로 하기 위해서는, 배선(5a)의 배선 길이와 배선(5e)의 배선 길이를 동일하게 하면 된다. 또한, CIN=EC로 하기 위해서는, 이 조건을 만족시키는 칩 컨덴서(18b)를 적절하게 선택하면 된다. 혹은, 칩 컨덴서(18b)를 대신하여 입력 용량이 CIN인 회로가 존재하는 IC를 프린트 배선판(2)의 표면 상에 실장해도 좋다.
도 9, 도 10에서는 메모리 IC(3)가 프린트 배선판(2)의 표면 상에만 실장되는 메모리 모듈(1b)을 사용하는 시스템을 전제로 하여 설명하였다. 그러나, 메모리 IC(3)가 프린트 배선판(2)의 표면 및 이면에 실장되는 메모리 모듈(1c)을 사용하는 시스템을 전제로 한 경우, 메모리 모듈(1c)이 삽입되지 않은 커넥터(14)에 상기 모듈(20b)을 삽입하는 것으로는, 커넥터(14)에 메모리 모듈(1c)을 삽입한 경우의 신호선(11a, 11b)의 특성 임피던스와, 커넥터(14)에 모듈(20b)을 삽입한 경우의 신호선(11a, 11b)의 특성 임피던스를 동일하게 하는 목적을 달성할 수 없다. 모듈(20b)의 스터브 용량이 CTH+CLF+CIN인데 비해, 메모리 모듈(1c)의 스터브 용량은 CTH+2CLF+2CIN으로서, 양자는 일치하지 않기 때문이다. 이하, 메모리 모듈(1c)을 사용하는 시스템을 전제로 한 경우에도 상기 목적을 달성할 수 있는 모듈의 구성에 대해 설명한다.
도 11은 메모리 모듈(1c)을 사용하는 시스템의 구성을 부분적으로 도시하는 단면도이다. 마더보드(9)의 주면 상에는 커넥터(14i∼14k)가 설치되어 있다. 이 중, 커넥터(14i)는 메모리 모듈(1c)이 삽입되는 커넥터이고, 커넥터(14k)는 메모리 모듈(1c)이 삽입되지 않은 커넥터이다. 커넥터(14k)에는 모듈(20c)이 삽입된다. 모듈(20c)의 구조는 기본적으로는 상기 모듈(20b)의 구조와 동일하지만, 프린트 배선판(2)의 이면에도 표면과 같은 구조, 즉 배선(5e), 용량(18a), 및 접지(19a)가 설치되어 있는 점에서 모듈(20b)과 상이하다. 또, 모듈(20c) 이면의 구체적인 구조는, 도 10에 도시된 구조와 동일하다. 이와 같이, 프린트 배선판(2)의 이면에도 배선(5e) 및 용량(18a)을 설치함으로써, 모듈(20c)의 스터브 용량은 CTH+2CLF+2CIN이 되어, 메모리 모듈(1c)의 스터브 용량과 동일해진다.
한편, 메모리 모듈(1c)을 사용하는 시스템에서도, 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 메모리 모듈(1b)의 사용이 가능한 것이 요구된다. 그러나, 메모리 모듈(1b)의 스터브 용량은 CTH+CLF+CIN로서, 메모리 모듈(1c)의 스터브 용량 혹은 모듈(20c)의 스터브 용량과는 다르다. 따라서, 메모리 모듈(1b)을 그대로 사용한 것은, 신호선(11a, 11b)의 특성 임피던스를 마더보드(9) 상의 전면에 대해 일정하게 유지할 수 없다. 도 11에는 이 문제점을 회피하기 위해 개량된 메모리 모듈(1f)이 도시되어 있다. 프린트 배선판(2)의 표면에는 메모리 IC(3)가 실장되고, 이면에는 배선(5e), 용량(18a), 및 접지(19a)가 설치되어 있다. 이와 같이, 프린트 배선판(2)의 이면에 배선(5e) 및 용량(18a)을 설치함에 따라, 메모리 모듈(1f)의 스터브 용량은 CTH+2CLF+2CIN이 되어, 메모리 모듈(1c) 및 모듈(20c)의 스터브 용량과 동일해진다.
이와 같이 본 제4 실시예에 따른 모듈(20a∼20c)에 따르면, 메모리 모듈(1b, 1c)이 삽입되지 않은 커넥터(14)에 모듈(20a∼20c)을 삽입함으로써, 커넥터(14) 부분에서 분리된 신호선(11a 및 11b)을 모듈(20a∼20c)을 통해 서로 전기적으로 접속할 수 있다.
또한, 본 제4 실시예에 따른 모듈(20b)에 따르면, 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 메모리 모듈(1b)을 사용하는 시스템에서, 메모리 모듈(1b)이 삽입되지 않은 커넥터(14)에 모듈(20b)을 삽입함에 따라, 신호선(11a, 11b)의 특성 임피던스를 마더보드(9) 상의 전면에서 일정하게 유지할 수 있어, 특성 임피던스의 부정합에 따르는 데이타 신호의 반사를 방지할 수 있다.
또한, 본 제4 실시예에 따른 모듈(20c)에 따르면, 메모리 IC(3)가 프린트 배선판(2)의 표면 및 이면에 실장되는 메모리 모듈(1c)을 사용하는 시스템에서, 메모리 모듈(1c)이 삽입되지 않은 커넥터(14k)에 모듈(20c)을 삽입함으로써, 신호선(11a, 11b)의 특성 임피던스를 마더보드(9) 상의 전면에서 일정하게 유지할 수 있어, 특성 임피던스의 부정합에 따르는 데이타 신호의 반사를 방지할 수 있다.
또한, 본 제4 실시예에 따른 메모리 모듈(1f)에 따르면, 메모리 IC(3)가 프린트 배선판(2)의 표면 및 이면에 실장되는 메모리 모듈(1c)을 사용하는 시스템에서, 메모리 모듈(1f)을 사용함으로써, 데이타 신호의 반사를 방지하면서, 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 메모리 모듈(1b)을 사용하는 것이 가능해진다.
또, 이상의 설명에서는 커넥터 단자(21a)와 커넥터 단자(21b)를 관통 구멍(22) 내에 충전된 도체를 통해 전기적으로 접속하는 경우에 대해 설명하였지만, 상기 제3 실시예에 도시된 바와 같이, 프린트 배선판(2)의 측면에 설치된 금속 배선(17)을 통해 커넥터 단자(21a)와 커넥터 단자(21b)를 전기적으로 접속하는 경우라도, 상기된 바와 같은 효과를 얻을 수 있는 것은 물론이다.
제5 실시예.
상기 제4 실시예에서는, 메모리 모듈(1b)이 삽입되지 않은 커넥터(14)에 모듈(20b)을 삽입함으로써, 데이타 신호의 반사를 방지하면서 신호선(11a, 11b)을 전기적으로 접속하는 것에 대해 설명하였다. 본 제5 실시예는, 커넥터(14)에 메모리 모듈(1b)이 삽입되지 않는 것에 따른 폐해, 즉 신호선(11a, 11b)이 전기적으로 접속되지 않는다고 하는 문제점을 회피하기 위한 다른 구성에 관한 것이다.
도 12는 복수의 메모리 모듈(1b)에 의해 구성되는 시스템의 전체 구성을 개략적으로 도시하는 측면도이다. 컨트롤러(10) 및 커넥터(14a∼14h)가 마더보드(9)의 주면 상에 설치되어 있다. 이 때, 메모리 모듈(1b)은 컨트롤러(10)로부터 가까운 순서, 즉 커넥터(14a)로부터 순서대로 삽입되어 간다. 그리고, 마지막 메모리 모듈(1b)이 삽입되는 커넥터(도 12에서는 커넥터(14e)의 다음 커넥터(도 12에서는 커넥터(14f))에는 모듈(20d)이 삽입된다.
도 13은 본 발명의 제5 실시예에 따른 모듈(20d)의 단면 구조를 커넥터(14f)에 삽입된 상태에서 개략적으로 나타내는 단면도이다. 프린트 배선판(2)의 표면 상에 커넥터 단자(23a)와 배선(5f)을 설치하고, 배선(5f)의 한쪽 단을 커넥터 단자(23a)에 접속한다. 또한, 배선(5f)의 다른쪽 단에는 접지(26a)에 접속된 용량(25a)과 전원(28a)에 접속된 종단 저항(27a)을 공통적으로 접속한다. 여기서, 전원(28a)은 종단 전위를 제공하기 위한 전원으로서, 도 2에서의 전원(13)에 상당하는 것이다. 또한, 종단 저항(27a)은 도 2에서의 종단 저항(12)에 상당하는 것이다. 커넥터 단자(23a)는 커넥터 핀(15a)을 통해 신호선(11a)에 접속되어 있다.
도 14는 모듈(20d)의 구체적인 구성을 부분적으로 나타내는 평면도이다. 모듈(20d)의 표면 상에는 복수의 커넥터 단자(23)가 설치되어 있고, 이 중에 데이타 신호를 전달하는 신호선(11a)에 커넥터 핀(15a)을 통해 접속되는 커넥터 단자가 커넥터 단자(23a)로서 기능한다. 커넥터 단자(23a)에는 배선(5f)을 통해 칩 컨덴서(25b)가 접속되어 있다. 칩 컨덴서(25b)는 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 13에 도시된 용량(25a)에 상당하는 것이다. 또한, 칩 컨덴서(25b)는 접지 전위를 공급하는 필름(26b)에 접속되어 있다. 필름(26b)은 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 13에 도시된 접지(26a)에 상당하는 것이다. 또한, 커넥터 단자(23a)는 배선(5f)을 통해 필름 저항(27b)에 접속되어 있다. 필름 저항(27b)은 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 13에 도시된 종단 저항(27a)에 상당하는 것이다. 또한, 필름 저항(27b)은 종단 전위를 제공하는 필름(28b)에 접속되어 있다. 필름(28b)은 프린트 배선판(2)의 표면 상에 설치되어 있고, 도 13에 도시된 전원(28a)에 상당하는 것이다. 또, 상기 제4 실시예에서 상술한 바와 같이, 메모리 모듈(1b)의 스터브 용량과 모듈(20d)의 스터브 용량을 동일하게 하기 위해서는, 배선(5f)의 배선 길이를 배선(5a)의 배선 길이와 동일하게 하고, 칩 컨덴서(25b)의 용량을 메모리 IC(3)의 입력 용량과 동일하게 하면 된다.
이상의 설명에서는, 메모리 IC(3)가 프린트 배선판(2)의 표면에만 실장되는 메모리 모듈(1b)을 사용하는 시스템을 전제로 하여 설명하였지만, 이하 메모리 IC(3)가 프린트 배선판(2)의 표면 및 이면에 실장되는 메모리 모듈(1c)을 사용하는 시스템을 전제로 한 경우에 대해 설명한다.
도 15는 메모리 모듈(1c)을 사용하는 시스템을 전제로 한 경우의 메모리 모듈(1g)의 단면 구조를, 커넥터(14)에 삽입된 상태에서 개략적으로 도시하는 단면도이다. 프린트 배선판(2)의 표면에는, 메모리 모듈(1b) 등과 마찬가지로, 커넥터 단자(4a), 배선(5a), 및 데이타 핀 DQt를 구비한 메모리 IC(3)가 실장되어 있다. 한편, 프린트 배선판(2)의 이면에는, 모듈(20d)의 표면과 마찬가지로, 커넥터 핀(23a), 배선(5f), 용량(25a), 접지(26a), 종단 저항(27a), 및 전원(28a)이 설치되어 있다. 또한, 커넥터 단자(4a)와 커넥터 단자(23a)는 관통 구멍(22) 내에 충전된 도체에 의해 서로 전기적으로 접속된다. 여기서, 메모리 모듈(1g) 이면의 구체적인 구조는 도 14에 도시된 구조와 같고, 메모리 모듈(1g)은 마지막 메모리 모듈(1c)이 삽입되는 커넥터의 다음 커넥터에 삽입되는 점에서 모듈(20d)과 공통된다. 또, 도 15에서는 커넥터 단자(4a)와 커넥터 단자(23a)를 관통 구멍(22) 내에 충전된 도체를 통해 전기적으로 접속하는 경우에 대해 설명했지만, 상기 제3 실시예에 도시된 바와 같이 프린트 배선판(2)의 측면에 설치된 금속 배선(17)을 통해 커넥터 단자(4a)와 커넥터 단자(23a)를 전기적으로 접속해도 된다.
또한, 양면 실장 메모리 모듈(1c)을 사용하는 시스템에서, 메모리 모듈(1g)과 같이 한 면에 메모리를 필요로 하지 않고, 종단만 취하고 싶은 경우에는 용량(25a)을 2배로 하여 도 13에 도시된 메모리 모듈(20d)을 이용할 수 있다.
상기 제4 실시예에서는 메모리 모듈(1b) 혹은 메모리 모듈(1c)이 삽입되지 않은 커넥터(14) 모두, 모듈(20b) 혹은 모듈(20c)을 삽입할 필요가 있었다. 이에 대해 본 제5 실시예에서는, 마지막 메모리 모듈(1b) 혹은 메모리 모듈(1c)이 삽입되는 커넥터의 다음 커넥터에만 모듈(20d) 혹은 메모리 모듈(1g)을 삽입하면 된다. 따라서, 본 제5 실시예에 따른 모듈(20d)에 따르면, 특성 임피던스의 부정합에 따르는 데이타 신호의 반사를 방지할 수 있다고 하는 효과에 더해, 제4 실시예에 도시된 모듈(20d)을 사용하는 경우와 비교하여 비용의 저감을 꾀할 수 있다고 하는 효과도 얻을 수 있다.
본 발명에 따르면, 커넥터 부분에서 서로 분리된 제1 및 제2 신호선은, 커넥터 내에 회로 모듈을 삽입함에 따라, 제1 및 제2 커넥터 핀과 제1 및 제2 커넥터 단자와 제1 배선을 통해 서로 전기적으로 접속된다. 즉, 제1 및 제2 커넥터 핀, 제1 및 제2 커넥터 단자, 및 제1 배선은 제l 및 제2 신호선의 일부로 간주되므로, 회로 모듈에서의 스터브 용량을 저감할 수 있다.
또한, 본 발명에 따르면, 관통 구멍의 용량과 제1 및 제2 신호선을 커넥터 부분에서 분리하지 않은 경우의 커넥터 핀의 용량을 비교하면, 관통 구멍의 용량이 작기 때문에, 종래의 회로 모듈보다도 스터브 용량을 저감시킬 수 있다.
또한, 본 발명에 따르면, 금속 배선의 용량과 상기 회로 모듈에서의 관통 구멍의 용량을 비교하면, 금속 배선의 배선 용량이 작기 때문에, 상기 회로 모듈보다도 스터브 용량을 저감시킬 수 있다.
또한, 본 발명에 따르면, 커넥터 부분에서 제1 및 제2 신호선이 서로 분리되어 있는 경우에, IC 모듈이 삽입되지 않은 제2 커넥터가 존재해도, 그 커넥터에 회로 모듈을 삽입함에 따라, 제1 신호선과 제2 신호선을 서로 전기적으로 접속할 수 있다.
또한, 본 발명에 따르면, 회로 모듈의 스터브 용량과 IC 모듈의 스터브 용량이 동일해지기 때문에, 제1 및 제2 신호선의 특성 임피던스를 마더보드 상의 전면에서 일정하게 유지할 수 있고, 특성 임피던스의 부정합에 따르는 신호의 반사를 방지할 수 있다.
또한, 본 발명에 따르면, IC 모듈의 제1 주면 및 제2 주면의 쌍방에 IC가 실장되는 시스템에서도, 청구항 5에 따른 회로 모듈의 경우와 마찬가지로, 특성 임피던스의 부정합에 따르는 신호의 반사를 방지할 수 있다.
또한, 본 발명에 따르면, 제1 주면 및 제2 주면의 쌍방에 IC가 실장되는 IC 모듈과, 제1 주면 및 제2 주면 중 어느 한쪽에 IC가 실장되는 IC 모듈이 하나의 시스템에 혼재하는 경우라도, 상기 회로 모듈의 경우와 마찬가지로, 특성 임피던스의 부정합에 따르는 신호의 반사를 방지할 수 있다.
또한, 본 발명에 따르면, 복수의 배선의 각 배선 사이에서 배선 길이의 차를 작게 할 수 있기 때문에, 각 배선의 배선 용량의 차도 작아지고, 각 배선마다 개별로 배선 용량을 고려할 필요가 없어진다는 효과를 얻을 수 있다.
또한, 본 발명에 따르면, 시스템이 요구하는 IC 모듈 모두가, 제2 커넥터와 컨트롤러 사이에 존재하는 제1 커넥터에 삽입되게 되므로, IC 모듈이 삽입되지 않은 제1 커넥터가 존재하는 것에 따른 문제점을, 제2 커넥터에 삽입되는 하나의 회로 모듈에 따라서만 회피할 수 있다.
또한, 본 발명에 따르면, 제1 커넥터에 삽입되는 IC 모듈의 스터브 용량과, 제2 커넥터에 삽입되는 회로 모듈의 스터브 용량이 동일해지기 때문에, 상기 회로 모듈에 의한 효과에 더해, 특성 임피던스의 부정합에 따르는 신호의 반사를 방지할 수 있다.
또한, 본 발명에 따르면, 복수 배선의 각 배선 사이에서 배선 길이의 차가 작아지므로, 스큐우의 발생을 방지할 수 있다.
또한, 본 발명에 따르면, 데이타 핀은 메모리 IC 중 커넥터 단자에 대향하는 측에 설치되기 때문에, 커넥터 단자와 데이타 핀트를 접속하는 배선의 배선 길이 자체를 작게 할 수 있다. 또한, 메모리 IC 중 커넥터 단자에 대향하지 않은 측에 설치된 어드레스/커맨드 핀에는, 버퍼 IC를 통해 어드레스/커맨드 신호가 입력되기 때문에, 어드레스/커맨드 신호를 전달하는 배선의 부하 용량을 저감시킬 수 있다.

Claims (3)

  1. 커넥터 부분에 있어서 서로 분리된 제1 및 제2 신호선을 갖는 마더보드의 주면(主面) 상에 설치된 상기 커넥터에 삽입되는 회로 모듈에 있어서,
    기판의 제1 주면 상에 설치되고, 상기 커넥터가 갖는 제1 커넥터 핀을 통해 상기 제1 신호선과 전기적으로 접속되는 제1 커넥터 단자와,
    상기 제1 주면과 표리 관계에 있는 상기 기판의 제2 주면 상에 설치되고, 상기 커넥터가 갖는 제2 커넥터 핀을 통해 상기 제2 신호선과 전기적으로 접속되는 제2 커넥터 단자와,
    상기 제1 커넥터 단자와 상기 제2 커넥터 단자를 전기적으로 접속하기 위한 제1 배선
    을 구비하는 것을 특징으로 하는 회로 모듈.
  2. IC가 실장된 IC 모듈이 필요에 따라 삽입되는 복수의 제1 커넥터와, 상기 IC에 신호를 공급하는 컨트롤러와, 상기 컨트롤러에 접속되는 한쪽 단을 갖는 신호선이 설치된 주면을 갖는 마더보드의 상기 주면 상에 설치된 제2 커넥터에 삽입되는 회로 모듈에 있어서,
    상기 신호선은, 제1 및 제2 커넥터 각각의 커넥터 부분에서 서로 분리되고,
    복수의 상기 제1 커넥터 중, 상기 제2 커넥터와 상기 컨트롤러 사이에 존재하는 상기 제1 커넥터에는 상기 IC 모듈이 모두 삽입되고,
    복수의 상기 제1 커넥터 중, 상기 컨트롤러측에서 봤을 때 상기 제2 커넥터 이원(以遠)에 존재하는 상기 제1 커넥터에는, 상기 IC 모듈이 모두 삽입되지 않고,
    상기 제2 커넥터가 갖는 제1 커넥터 핀을 통해 상기 신호선과 전기적으로 접속되는 제1 커넥터 단자와,
    상기 제1 커넥터 단자에 접속되는 한쪽 단을 갖는 제1 배선과,
    상기 제1 배선의 다른쪽 단에 접속되는 종단 저항과,
    상기 종단 저항에 종단 전위를 공급하는 전원
    을 구비하는 것을 특징으로 하는 회로 모듈.
  3. 복수의 신호선을 갖는 마더보드의 주면 상에 설치된 커넥터에 삽입되는 회로 모듈에 있어서,
    기판의 주면 상에 설치되고, 상기 커넥터가 갖는 복수의 커넥터 핀을 통해 복수의 상기 신호선에 각각 접속되는 복수의 커넥터 단자와,
    상기 기판의 상기 주면 상에 설치되고, 복수의 상기 커넥터 단자의 각각에 접속되는 한쪽 단을 갖는 복수의 배선과,
    상기 기판의 상기 주면 상에 설치되고, 복수의 상기 배선의 다른쪽 단에 각각 접속되는 복수의 단자를 갖는 IC
    를 구비하고,
    복수의 상기 단자는, 상기 마더보드의 상기 주면의 법선 방향 및 상기 기판의 상기 주면의 법선 방향에 대해 모두 수직 방향으로 병설되는 것을 특징으로 하는 회로 모듈.
KR1019980051395A 1998-03-06 1998-11-27 회로 모듈 KR100332518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10055202A JPH11251539A (ja) 1998-03-06 1998-03-06 回路モジュール
JP98-055202 1998-03-06

Publications (2)

Publication Number Publication Date
KR19990076547A true KR19990076547A (ko) 1999-10-15
KR100332518B1 KR100332518B1 (ko) 2002-06-20

Family

ID=12992098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051395A KR100332518B1 (ko) 1998-03-06 1998-11-27 회로 모듈

Country Status (4)

Country Link
US (1) US6392897B1 (ko)
JP (1) JPH11251539A (ko)
KR (1) KR100332518B1 (ko)
TW (1) TW486809B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351053B1 (ko) * 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
KR100481247B1 (ko) * 2001-09-27 2005-04-07 엘피다 메모리, 아이엔씨. 메모리 시스템상의 메모리 칩 부근에서의 임피던스의국소적인 부정합을 회피하는 방법, 메모리 시스템, 및메모리 모듈 기판
KR100576366B1 (ko) * 2004-10-29 2006-05-03 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 신호라인 배치방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
JP2001100064A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 光部品実装用基板及びそれを用いた光モジュール
JP4383601B2 (ja) * 1999-09-30 2009-12-16 株式会社東芝 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法
JP4569913B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリモジュール
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
JP2001257018A (ja) 2000-03-13 2001-09-21 Nec Corp 回路モジュール
US6545875B1 (en) * 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
KR100335501B1 (ko) 2000-06-09 2002-05-08 윤종용 향상된 데이터 버스 성능을 갖는 메모리 모듈
KR100335504B1 (ko) * 2000-06-30 2002-05-09 윤종용 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈
JP2002117000A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd メモリシステムおよび接続部材
KR100355237B1 (ko) * 2000-10-16 2002-10-11 삼성전자 주식회사 모듈확장용 소켓들 및 상기 모듈확장용 소켓들을 이용하는메모리시스템
KR100429878B1 (ko) * 2001-09-10 2004-05-03 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
DE10250156A1 (de) * 2002-10-28 2004-05-13 Infineon Technologies Ag Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten
US7219242B2 (en) * 2003-03-31 2007-05-15 Intel Corporation Direct plane access power delivery
JP2005136090A (ja) * 2003-10-29 2005-05-26 Toshiba Corp カード形電子機器およびその製造方法
KR20070033714A (ko) * 2005-09-22 2007-03-27 삼성전자주식회사 데이터 전송 라인 배선 방법
JP2007109932A (ja) * 2005-10-14 2007-04-26 Toshiba Corp 半導体装置
US8161219B2 (en) * 2008-09-30 2012-04-17 Qimonda Ag Distributed command and address bus architecture for a memory module having portions of bus lines separately disposed
KR101526318B1 (ko) * 2009-01-09 2015-06-05 삼성전자주식회사 메인 보드 상에 스터브 저항이 형성된 메모리 보드를 포함하는 메모리 시스템
JP2011049216A (ja) * 2009-08-25 2011-03-10 Elpida Memory Inc 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
JP5761198B2 (ja) 2010-10-21 2015-08-12 富士通株式会社 プリント配線基板及びコネクタ、プリント配線基板の製造方法
TWI400999B (zh) * 2011-04-15 2013-07-01 Hon Hai Prec Ind Co Ltd 印刷電路板
TW201249268A (en) * 2011-05-20 2012-12-01 Hon Hai Prec Ind Co Ltd Printed circuit board
US9437518B2 (en) * 2012-10-29 2016-09-06 Samsung Electronics Co., Ltd. Semiconductor module
US20140304445A1 (en) * 2013-04-09 2014-10-09 William Michael Gervasi Memory bus loading and conditioning module
DE102013109234B4 (de) 2013-08-27 2021-08-12 HELLA GmbH & Co. KGaA Leiterplatteneinheit mit Mitteln zur Kontaktierung eines Randkontaktsteckers
JP2020030978A (ja) * 2018-08-23 2020-02-27 株式会社デンソー 基板モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US5319591A (en) 1991-12-26 1994-06-07 Oki Electric Industry Co., Ltd. Memory module
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JP3099051B2 (ja) 1993-06-25 2000-10-16 株式会社日立製作所 半導体実装装置
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5754408A (en) * 1995-11-29 1998-05-19 Mitsubishi Semiconductor America, Inc. Stackable double-density integrated circuit assemblies
JPH09162572A (ja) 1995-12-13 1997-06-20 Mitsubishi Electric Corp 電子機器
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
US5995378A (en) * 1997-12-31 1999-11-30 Micron Technology, Inc. Semiconductor device socket, assembly and methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351053B1 (ko) * 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
KR100481247B1 (ko) * 2001-09-27 2005-04-07 엘피다 메모리, 아이엔씨. 메모리 시스템상의 메모리 칩 부근에서의 임피던스의국소적인 부정합을 회피하는 방법, 메모리 시스템, 및메모리 모듈 기판
KR100576366B1 (ko) * 2004-10-29 2006-05-03 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 신호라인 배치방법

Also Published As

Publication number Publication date
JPH11251539A (ja) 1999-09-17
US6392897B1 (en) 2002-05-21
TW486809B (en) 2002-05-11
KR100332518B1 (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
KR100332518B1 (ko) 회로 모듈
EP0940850B1 (en) Signaling improvement using extended transmission lines on &#39;DIMM&#39;memory modules
US7072201B2 (en) Memory module
US8050042B2 (en) Clock routing in multiple channel modules and bus systems and method for routing the same
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
EP1422717B1 (en) Memory system and memory subsystem
US5680342A (en) Memory module package with address bus buffering
US6202110B1 (en) Memory cards with symmetrical pinout for back-to-back mounting in computer system
US6480409B2 (en) Memory modules having integral terminating resistors and computer system boards for use with same
US7014472B2 (en) System for making high-speed connections to board-mounted modules
US20110299316A1 (en) Memory module, method and memory system having the memory module
KR100375147B1 (ko) 회로모듈
US20070156938A1 (en) Interconnect structure between HyperTransport bus interface boards
US20030156443A1 (en) High capacity memory module with built-in performance enhancing features
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
KR100315844B1 (ko) 고주파 메모리 모듈
US7282649B2 (en) Printed circuit board
KR100923825B1 (ko) 고속 동작에 적합한 메모리 모듈 및 메모리 시스템
JP4097906B2 (ja) メモリモジュール及びこれを含むシステムボード
CN101102641A (zh) 印刷电路板
GB2395817A (en) Electronic circuit
US6237056B1 (en) Apparatus and method for high speed board-to board ribbon cable data transfer
JP4695361B2 (ja) 積層型メモリモジュールおよびメモリシステム
KR100505641B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
CN114282487B (zh) 一种pcb板上upi兼容pcie的方法、系统和装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee