KR19990062788A - 고유전체 물질을 갖는 커패시터의 형성방법 - Google Patents

고유전체 물질을 갖는 커패시터의 형성방법 Download PDF

Info

Publication number
KR19990062788A
KR19990062788A KR1019980052995A KR19980052995A KR19990062788A KR 19990062788 A KR19990062788 A KR 19990062788A KR 1019980052995 A KR1019980052995 A KR 1019980052995A KR 19980052995 A KR19980052995 A KR 19980052995A KR 19990062788 A KR19990062788 A KR 19990062788A
Authority
KR
South Korea
Prior art keywords
layer
forming
reaction
platinum
capacitor
Prior art date
Application number
KR1019980052995A
Other languages
English (en)
Other versions
KR100285066B1 (ko
Inventor
이문희
송재인
장규환
송창룡
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990062788A publication Critical patent/KR19990062788A/ko
Application granted granted Critical
Publication of KR100285066B1 publication Critical patent/KR100285066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

이 발명은 DRAM에 사용하기 위한 스토리지 셀 커패시터의 형성방법을 개시하고 있고, 그 방법은, 노드를 갖고 있는 반도체기판상에 형성된 콘택 플러그위에 반응 저지층 및 백금층을 차례로 형성한 다음, 상기 반응 저지층을 습식 식각하여 백금층아래에서 서로 횡방향으로 대향하고 있는 오목부분을 형성하는 공정과, 상기 오목부분상에 그리고 백금층아래에 산화저지용 측벽스페이서를 형성하는 공정을 포함하고 있다. 또한 본 발명에 따른 커패시터의 형성 방법의 두가지 특징으로서 산화막으로 반응 저지층의 측벽을 에워싸는 것과 80도 이상의 경사면을 갖되 커패시터의 스토리지 노드 전극으로 기능하는 백금층을 형성하는 것이다. 백금층의 상부는 두가지의 연속적인 식각방법으로 80도이상의 경사각을 갖는 급격히 경사진 패턴을 갖는다. 이 연속적인 식각방법중 하나는 상기 백금층의 상부를 부분적으로 식각하는 건식식각공정이고, 다른 하나는 상기 백금층의 상부의 나머지 부분을 식각하는 습식식각공정이다. 상기 백금층의 하부는 다마신 공정에 의해 거의 90도의 경사각을 갖는 패턴을 갖는다.

Description

고유전체 물질을 갖는 커패시터의 형성방법(a method of forming capacitors having high dielectric constant material)
본 발명은 반도체 제조 기술에 관한 것으로서, 구체적으로는 DRAM (dynamic random access memory) 내에 사용하는 스토리지 셀 커패시터(storage cell capacitor)의 형성방법에 관한 것이다.
메로리 장치들이 더욱 긴밀하게 됨에 따라, 회로 요소들의 사이즈(size)를 줄이는 것이 필요하다. DRAM 장치의 저장 용량(storage capacity)을 유지하고 그리고 그 장치의 사이즈를 줄이기 위한 하나의 방법은 스토리지 셀 커패시터의 유전체층의 유전상수(dielectric constant)를 증가시키는 것이다. 256 메가비트(Mb) 또는 그이상의 메모리들에 필요한 전하 저장 효율(charge storage efficiency)을 달성하기 위해서, 고 유전상수(high dielectric constant), 통상적으로 50이상의 유전상수를 갖는 물질이 스토리지 노드 전극(즉 하부커패시터 전극)과 셀 플레이트 커패시터 전극(cell plate capacitor electrode: 즉 상부커패시터 전극) 사이에 있는 유전체층으로서 사용될 수 있다. 유전상수는 물질의 중요한 특성으로서, 그 유전상수를 갖는 물질이 두 전극들사이에 놓여질 때 그 물질에 저장될 수 있는 전하량에 비례한다. 고 유전상수물질들중에, 특히 (Ba, Sr)TiO3[BST]물질이 고집적도를 갖는 반도체회로 장치에 주로 사용된다. 상기 BST막이 그 제조방법에 따라 약 200 내지 300사이의 고 유전상수를 가질 수 있기 때문에, 그러한 BST막을 사용하는 커패시터들은 간단한 커패시터 구조로서 형성됨에도 불구하고 소망했던 커패시턴스값(capacitance value)을 각각 얻을 수 있다.
불행히도 상기 BST 물질은, Si3N4와 SiO2/Si3N4혼합물질등의 더욱 낮은 유전상수 물질과 비교하여 볼 때, 현존하는 공정들과 양립할 수 없을 뿐만아니라 용이하게 폴리실리콘 전극상에 도포될 수 없다. 이와같이 상반되는 점은 고 유전상수 물질의 도포공정중에 또는 어닐링 공정중에 존재하는 산소(O2)가 많은 분위기(O2rich ambient)의 결과이다. 이 산소는 이전에 스토리지 노드 플레이트(storage node plate)용으로 사용되었던 물질들의 일부분을 산화시킨다. 또한 전에 사용되었던 물질을 채용하는 커패시터는 열적 사이클(thermal cycles)중에 셀 플레이트 물질의 유전체내 확산에 기인하여 물리적으로 열화된다.
BST를 내장하고 있는 스토리지 셀에 있어서는, 이들 문제점의 몇가지가 해결되었다. 스토리지 노드 전극은 통상적으로 폴리실리콘 플러그(polysilicon plug)위에 차례로 놓여져 있는 반응저지층위에 있는 백금층(platinum layer)을 포함하고 있다. 최근들어 백금은 BST 도포공정 또는 후속의 어닐공정중에 산화되지 않기 때문에 커패시터 전극으로 사용되어 왔다. 산화되는 전극은 BST막 밑에 있는 낮은(저) 유전상수물질층을 가질 수 있어서, 고 유전상수 물질에 의해 제공되는 장점들을 없애버린다. 반응저지층(또는 반응방지층: reaction barrier layer)으로서는, 티타늄 나이트라이드(titanium nitride), 탄탈륨 (tantalum)등이 있다. 그러한 반응저지층은 실리콘 (Si) 및 백금(Pt)의 상호-확산 (inter-diffusion)을 피하기 위하여 그리고 백금표면의 상부에 SiO2의 형성을 방지하기 위하여 사용된다. 게다가, 상기 반응저지층은 그의 상부표면이 BST 도포공정중에 격렬하게 산화되는 조건으로부터 보호한다. 도 1a는 탄탈륨, 티타늄 나이트라이드 등과같은 반응저지층(1)을 포함하는 종래기술의 스토리지 노드 전극, 즉 백금의 스토리지 노드 전극(2)을 보여주고 있다.
그러나, 이 공정중에 형성된 상기 반응저지층(1)의 측벽들(4)은 뒤이은 BST의 도포공정중에 산화되기 쉽다. 이 반응저지층(1)이 산화되기 때문에, 절연막(5)에 의해 규정되어 있는 폴리실리콘 플러그(3)는 또한 산화되기 쉽다. 상기 폴리실리콘 플러그(3)와 상기 반응저지층(1)물질의 일부분들이 산화에 의해 소모될 때, 스토리지 셀 커패시터의 커패시턴스는, 상기 스토리지 노드 전극이 부분적으로 산화되는 것에 기인하여 형성된 낮은 유전상수물질의 막에 의해 부분적으로 덮어지기 때문에, 감소된다. 이러한 커패시턴스의 감소는 결국 누설전류의 증가를 야기한다.
또한, 고 유전상수물질인 BST의 도포공정중에 또는 어닐링 공정중에, 산소(O2)는 그레인 경계(grain boundaries)를 통하여 백금의 스토리지 노드 전극(2)으로 침투되어서, 상기 폴리실리콘 플러그(3)의 표면을 산화하게 되고, 그리고 상기 백금 그 자체는 폴리실리콘과 반응하여 그들사이에 실리사이드 혼합막(silicide composite film)을 형성한다.
게다가, 스토리지 노드의 콘택 저항은 BST 및 기타의 고 유전상수 물질의 도포공정중에 상기 반응저지층이 열화되는 결과로 상기 폴리실리콘 플러그(3)와 상기 반응저지층(1)사이에서 급격하게 증가한다.
상기 백금층(2)의 형성에 이어서, 도 1B에 도시된 바와같이, 고유전체인 BST의 얇은 막(6)을 상기 백금층(2)상에 형성된 다음, 최종적으로 상부 커패시터 전극인 셀 플레이트 커패시터 전극(7)이 상기 BST 막(6)상에 형성된다. 그 결과, 스토리지 셀 커패시터가 완전하게 형성된다.
도 1B에 도시된 커패시터의 구조는, 비록 공정중에서 실제로 발생되지는 않지만, 이상적인 구조이다. 특히 도 1C를 참조하면, 상기 반응저지층(1)의 측벽(4)이 산화되어서, 쐐기형상의 산화막(8)이 형성된다. 그 결과, TiN의 반응저지층(1)으로부터 티타늄 옥사이드(titanium oxide)를 형성한다. 이것은 실제로 그 부분에 스트레스 및 크랙킹이 발생된다.
그래서, 반응저지층의 부분적인 산화를 최소화하고 그리고 폴리실리콘 플러그와 반응저지층사이의 콘택저항을 감소시키기 위한 방법이 U.S. Pat. No. 5,381,302에 개시되어 있다. 이 방법에서, 도 2에 도시된 바와같이, 스토리지 셀 커패시터는 원자들의 확산을 방지하는 반응저지층을 갖는 스토리지 노드 전극의 특징을 갖는다. 이 반응저지층은 실리콘 확산을 방지하는 티타늄 나이트라이드 또는 다른 물질일 수 있다. 반응저지층은 도전성 플러그(13)와 백금과 같은 산화되지 않는 도전물질(12)사이에 끼워져 있다. 유전체층(17), 대표적으로 BST층은 상기 산화되지 않는 도전물질(12)상에 도포되어 있다. 반응저지층은 그의 측벽에서 상기 절연층(15)에 의해 에워싸여져 있다. 상기 반응저지층은 두 개의 층, 즉 티타늄 실리사이드와같은 제1저지층(16)과 티타늄 나이트라이드와같은 제2저지층(11)으로 구성되어 있다.
도 2의 커패시터 형성방법은 BST막의 도포공정 또는 후속의 어닐공정중에 도 1C에서 도시된 바와같이 쐐기형상의 산화막이 형성되는 것을 방지할 수 있으나, 다른 새로운 문제점을 갖고 있다. 도 2의 백금층(12)을 식각할 때, 전극형성용 마스크를 사용하는 건식식각만으로 상기 백금층(12)이 패터닝되기 때문에, 이러한 커패시터의 형성방법은 도 1a 내지 도 1c에 도시된 방법에서와같이 디자인 룰(design rule)이 작은, 즉 고집적도의 반도체메모리장치의 제조에 적용할 수 없다. 이러한 커패시터의 형성방법, 특히 백금 커패시터전극의 형성방법이 도 3A 내지 도 3C에 예시되어 있다.
도 3a를 참조하면, 예를들어 TiN의 층(23)이 반도체기판(20)상에서 절연층(22)에 의해 규정된 도전성 플러그(21)상에 형성되어 있다. 반응저지층으로 기능하는 상기 TiN층(23)상에 백금층(24)이 형성되어 있고, 그 위에 하부 커패시터 전극을 형성하기 위한 포토레지스트 마스크(26)가 형성되어 있다. 이어, 상기 마스크(26)를 사용하여 상기 백금층(24)의 건식식각을 하면, 튀겨나온 백금입자들(28)의 일부분이 상기 마스크(26)의 측벽에 부착되어 상기 마스크(26)는 도 3b와같은 프로파일을 갖는다. 도 3b에서 알수 있는 바와같이, 백금입자들은 마스크(26)의 상부측벽부로부터 하부측벽부로 내려가면서 더욱 많이 부착되기 때문에, 상기 마스크(26)의 바닥부분이 넓어지게 된다. 이러한 프로파일을 갖는 마스크를 사용하여 계속해서 상기 건식식각공정을 실행하면, 상기 백금층(26)은 패터닝되어서 도 3c와같이 완만한 경사면 갖는다.
바로 위에서 설명한 커패시터의 형성방법이 고집적도의 반도체메모리장치의 제조에 적용될 때, 약 70도 이하의 경사각을 갖는 백금의 하부커패시터 전극 패턴들이 전기적으로 서로 분리되지 못하는 문제점을 일으킨다.
따라서 본 발명의 목적은 커패시터의 스토리지 노드 전극밑에 서로 대향하면서 오목한 부분을 갖는 반응저지층을 갖고, 그리고 산화저지물질층이 상기 스토리지 노드 전극이 BST 도포공정 또는 후속의 어닐공정중에 산화되는 것을 방지하기 위하여 상기 오목한 부분의 양쪽에 형성되어 있는, 스토리지 셀 커패시터의 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 백금의 스토리지 노드 전극이 다마신 공정(damascene process)에 의해 형성되고, 상기 백금전극의 일부분이 전극형성용 마스크를 이용하여 건식식각되고, 그리고 그의 나머지 부분은 상기 건식식각공정중에 튀겨진(sputtered) 백금입자들(platinum particles)의 부착에 의해 더 넓어진 바닥부분을 갖는 상기 동일한 전극형성용 마스크를 사용하여 습식식각되는 스토리지 셀 커패시터의 형성방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 스토리지 노드 전극이 급격하게 경사진 패턴을 갖는 스토리지 셀 커패시터의 형성방법을 제공하는 데 있다.
본 발명의 다른 특징은 고집적도를 갖는 반도체 장치들에 특히 적합한 스토리지 셀 커패시터의 형성방법을 제공하는 데 있다.
본 발명의 또 다른 특징은 급격한 경사면을 갖는 백금층을 갖고 그리고 고유전체물질의 도포공정 또는 후속의 어닐공정중에 산화되는 것을 방지할 수 있는 반응저지층을 갖는 스토리지 노드 전극을 갖는 커패시퍼의 형성방법을 제공하는 데 있다.
도 1a와 1b는 종래의 커패시터 형성방법의 공정들을 보여주는 단면도들;
도 1c는 도 1b의 점선표시의 원에 의해 표시된 부분을 확대한 도면;
도 2는 다른 종래의 커패시터 형성방법에 따라 제조된 커패시터의 구조를 보여주는 단면도;
도 3a 내지 도 3c는 또 다른 종래의 커패시터 형성방법의 공정들을 보여주는 단면도들;
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 스토리지 노드 커패시터의 형성방법의 공정들을 보여주는 단면도들;
도 5는 본 발명의 제1실시예에 따라 제조된 상기 스토리지 노드 커패시터의 스토리지 노드 전극의 사시도를 예시하는 SEM(scanning electron microphotograph) 사진;
도 6a 내지 도 6l은 본 발명의 제2실시예에 따른 스토리지 셀 커패시터의 형성방법의 공정들을 보여주는 단면도들;
본 발명의 일 특징에 의하면, 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법은, 상기 노드위에 반응 저지층을 형성하는 공정과; 상기 반응 저지층위에 백금층을 형성하는 공정과; 상기 백금층 및 상기 반응 저지층을 차례로 건식식각하여서 상기 스토리지 노드 전극을 형성하는 공정과; 상기 반응 저지층을 습식식각하여 반응 저지층의 횡방향의 에지를 형성하는 공정과; 상기 반응 저지층을 포함하여 상기 백금층위에 산화저지층을 형성하는 공정 및; 상기 산화저지층을 건식식각하여 상기 반응 저지층의 횡방향의 에지위에 그리고 상기 백금층의 아래에 산화저지스페이서를 형성하는 공정을 포함한다. 이 방법에서, 상기 습식식각공정은 H2O2, HF 및 순수(deionized)를 포함하는 케미컬 또는 H2O2, NF4OH 및 순수를 포함하는 케미컬을 사용한다.
본 발명의 다른 특징에 따르면, 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법은, 상기 노드위에 반응 저지층을 형성하는 공정과; 상기 반응 저지층위에 스토리지 노드 전극을 형성하는 공정과; 상기 반응 저지층의 양측벽에 그리고 상기 스토리지 노드 전극의 아래에 오목부분을 형성하는 공정 및; 상기 오목부분에 산화저지스페이서를 형성하는 공정을 포함한다.
본 발명의 또 다른 특징에 의하면, 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법은, 상기 노드위에 반응 저지층을 형성하는 공정과; 상기 반응 저지층위에 도전층을 형성하는 공정과; 마스크를 사용하여 상기 도전층을 건식식각하는 공정과; 상기 동일한 마스크를 사용하여 상기 도전층을 습식식각하여 스토리지 노드 전극을 형성하는 공정과; 상기 반응 저지층을 건식식각하는 공정과; 상기 반응 저지층의 양측벽에 그리고 상기 스토리지 노드 전극아래에 오목부분을 형성하는 공정 및; 상기 오목부분에 산화 저지층을 형성하는 공정을 포함한다.
본 발명의 또 다른 특징에 의하면, 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법은, 제1절연층이 상기 노드위에 제1개구부를 갖되, 상기 기판상에 상기 제1절연층을 형성하는 공정과; 상기 제1개구부내에 콘택 플러그를 형성하는 공정과; 상기 콘택 플러그위에 그리고 상기 제1개구부내에 오목부분을 형성하는 공정과; 상기 오목부분내에 반응 저지층을 형성하는, 상기 반응 저지층의 횡방향의 에지가 상기 제1절연층에 의해 에워싸여져 있는, 공정과; 상기 제1절연층위에 제2절연층을 형성하는, 상기 제2절연층이 상기 반응 저지층상에 있는 제2개구부를 갖는, 공정과; 상기 제2개구부를 채우면서 상기 제2절연층위에 도전층을 형성하는 공정과; 마스크를 사용하여 상기 도전층을 건식식각하여 상기 도전층의 상부를 식각하는 공정 및; 상기 동일한 마스크를 사용하여 상기 도전층을 습식식각하여 스토리지 노드 전극을 형성하는 공정을 포함한다.
이하 본 발명의 실시예를 첨부도면 도 3 내지 도 6을 참조하여 상세히 설명한다.
(실시예 1)
도 4a 내지 도 4d는 본 발명의 제1실시예에 따라 스토리지 노드 커패시터의 형성방법의 공정들을 보여주는 단면도들이다.
도 4c 및 도 4d를 참조하면, 본 발명의 제1실시예에 따른 신규한 커패시터 형성방법은, 노드를 갖는 반도체기판상에 형성된 콘택 플러그의 위에 반응 저지층(42) 및 백금층(44)을 차례로 형성한 다음, 상기 반응 저지층(42)을 습식 식각하여 상기 백금층(44)의 밑에 대향하는 측방향의 오목부분(48)을 형성하고, 그리고 측벽 스페이서(52)를 상기 오목부분(48)상에 그리고 백금층(44)의 아래에 형성하는 공정을 포함한다. 고 유전체 물질의 도포공정중에 또는 후속의 어닐 공정들(anneal steps)중에, 상기 반응 저지층(42)의 측부들(edges)이 산화에 대하여 저항력을 갖는 측벽 스페이서(52)에 의해 산화되는 것을 방지될 수 있다.
도 4a를 참조하면, 반도체 웨이퍼 구조는 도전성의 도프된 확산영역(32)을 갖는 벌크 기판(30)을 구비하고 있다. BPSG(borophosphosilicate glass)와 같은 절연물질의 평탄화된 층(34)은 상기 기판(30)상에 제공되어 있다. 콘택 개구부(contact opening: 36)는 상기 절연층(34)을 통하여 상기 확산영역(32)의 내부를 향하여 형성되어 있다. 이 콘택 개구부(36)는 전기적으로 도전성을 갖는 물질(38), 바람직하게는 폴리실리콘으로 채워져서, 콘택 플러그(38)이 형성된다. 상기 콘택 플러그(38)는 커패시터에의 전기적인 접속을 이루는 노드(node)를 구성한다. 실리사이드 층(silicide layer: 40)은 콘택 저항을 감소하기 위하여 상기 콘택 플러그(38)의 위에 형성되어 있다. 이 실리사이드 층(40)은 실제로 상기 콘택 플러그(38)의 일부분을 식각하고 그리고 이 식각에 의해 상기 콘택 플러그(38)내에 형성되어 있는 오목부분(recess)위에 실리사이드 물질을 도포하는 것에 의해 형성된다. 전기적 도전성을 갖는 반응저지층(42)은 상기 평탄화된 절연층(34)의 위에 제공되어 있다. 이 반응저지층(42)은 TiN, TaN, TiSiN, TaSiN, TiAlN, TaAlN, 그리고 이들의 화합물로 구성되는 그룹중에서 선택된 물질로 이루어진다. 또한 전기적 도전성을 갖는 물질의 층(44)이 상기 반응저지층(42)위에 도포되어서 스토리지 노드 전극을 형성한다. 상기 스토리지 노드(44)용으로 바람직한 물질은 백금(platinum: Pt)이다. 이 실시예에서는, 상기 반응저지층(42)이 바람직하게는 TiN으로 이루어져 있다. 도 4a 내지 도 4d에서 도시된 바와같이 상기 실리사이드 층(40)이 상기 콘택 플러그(38)와 반응저지층(42)사이에 형성되어 있다 하더라도, 상기 반응저지층(42)이 실리사이드 층을 사용하지 않고 상기 콘택 플러그(38)의 위에 바로 형성될 수 있다.
도 4b를 참조하면, 상기 백금층(44)과 반응저지층(42)은 포토레지스트 패턴등의 스토리지 노드 형성용 마스크(46)을 사용하여 연속적으로 식각되어, 스토리지 노드 전극이 형성된다. 상기 백금층(44)은 산화에 대하여 저항력을 갖고 있기 때문에, 후속의 고 유전 상수 물질 도포, 즉 BST의 도포공정에 대하여 우수한 표면을 제공한다. 또한 상기 백금층(44)은 상기 티타늄 나이트라이드 층(titanium nitride layer: 42)의 상부표면이 후속의 BST 도포공정중에 격렬한 산화조건으로부터 보호할 수 있다.
도 4c 및 도 4d는 본 발명의 제1실시예에 따른 방법개념을 보여주고 있다. 도 4c에서, 상기 마스크(46)의 제거후, 상기 반응저지층(42)은 또한 습식 케미칼(wet etching chemical)을 이용하여 습식 식각되어서 상기 백금층(44)밑에 대향하는 오목부분(48)을 형성한다. 이상적으로는, 상기 오목부분(48)을 만드는 습식 식각단계는 상기 오목부분(48)의 측부(edge: 50)가 상기 콘택 플러그(38)에 의해서 규정되는 노드로부터 측방향의 바깥으로 떨어져 있도록 한다. 상기 반응 저지층(42)이 TiN일 경우에 상기 오목부분(48)을 형성하는 습식 식각 케미칼은, 산화제로서 H2O2와, HF 및 순수(deionized water)를 혼합하는 제1 케미컬 용액, 또는 H2O2와, NH4OH 및 순수를 혼합하는 제2 케미컬 용액일 수 있다. 제1 및 제2 케미컬 용액에서, H2O2의 농도는 1wt% 내지 36wt%의 범위내에 있고, 그리고 HF의 농도는 50%의 범위내에 있다. 상기 제1 케미컬 용액의 H2O2와 HF는 300:1 내지 50:1의 비율로 되어 있고, 그리고 제2 케미컬 용액의 H2O2와 NH4OH는 1:10 내지 10:1의 비율로 되어 있다. 상기 제1 케미컬 용액이 사용될 경우에는, 상기 습식 식각 단계는 30초 내지 10분동안, 20℃ 내지 70℃의 온도에서 실행된다. 또는 상기 제2 케미컬 용액이 사용되는 경우에는, 그 습식 식각 단계는 30초 내지 20분동안, 20℃ 내지 70℃의 온도에서 실행된다.
만일 상기 반응 저지층이 TixSiy타케트(target)를 스퍼터링하는 것에 의해 형성된 TiSiN을 포함하고 있다면, 상기 TiSiN층은 TiN막위에 소량의 Si3N4와 Si을 포함하는 혼합물지로서 존재한다. 그래서 반응 저지층의 TiN상(TiN phase)은 각각의 케미컬 용액의 H2O2에 의해서 식각되지만, 상기 TiSiN층의 Si3N4와 Si 상(Si3N4and Si phases)들은 제1 케미컬 용액의 HF에 의해서 식각되고 또는 제2 케미컬 용액의 NH4OH에 의해서 식각된다.
도 5는 본 발명의 제1 실시예에 따라 제조된 스토리지 셀 커패시터의 스토리지 노드 전극의 사시도를 예시하는 SEM(scanning electron microphotograph)이다.
일예로서, 3분동안 20℃의 온도에서, 7wt% 내지 8wt%의 H2O2와 50%의 HF를 200:1의 비율로 포함되는 습식 식각 케미컬을 사용하여 반응 저지층(42)의 습식 식각 공정이 실행된다. 그 결과, 도 5에서 자명한 바와같이, 스토리지 노드 전극(44)밑에 있는 TiSiN의 반응 저지층(42)이 약 20 옹스트롬정도로 습식 식각되어 대향하는 오목부분(48)을 갖는다.
도 4D를 참조하면, 산화물의 절연층이 상기 반응 저지층(42)의 오목부분(48)을 채우면서 반도체기판상에 도포되고, 이어 에치-백(etch-back)되어서 상기 스토리지 노드 전극(44)의 오목부분(48)상에 절연체 스페이서(52)를 형성한다. 이러한 에치-백의 공정마진(process margin)은 백금의 스토리지 노드 전극(44)밑에 형성된 오목부분(48)의 구조 때문에 증가될 수 있다. 또한 상기 스토리지 노드 전극(44)의 대부분이 노출될 수 있어서, 상기 절연체 스페이서(52)가 반응 저지층의 측벽(50)을 완전히 덮을 뿐만아니라, 상기 백금층(44)의 바로 밑에 형성되어 있다. 이것은 최종적으로 제조된 스토리지 셀 커패시터의 유효면적 증가를 얻는다. 여기에서, 도포된 절연층이 건식 과-식각되어 절연체 스페이서(52)를 형성하더라도, 반응저지층(42)의 어느 부분도 상기 스토리지 노드 전극의 언더-컷 프로파일(under-cut profile) 때문에 노출되지 않는다.
만일 상기 절연체 스페이서를 형성하는 공정이 종래기술에서와 마찬가지로 반응저지층의 측방향의 오목부분을 형성하지 않고 실행된다면, 상기 절연체 스페이서가 상기 측방향의 오목부분상에만 형성될 수 있도록 그 스페이서의 형성을 위해 도포된 절연물질을 정확히 에치-백하는 것이 어렵다. 일 예로서, 절연체 스페이서의 바람직하지 않은 패턴이 도 4D의 점선(54)에 의해서 표시된 바와같이 형성된다면, 그와같이 형성된 스토리지 셀 커페시터의 유효면적은, 스토리지 노드 전극의 언더-컷 프로파일을 갖는 스토리지 셀 커패시터와 비교하여 볼 때, 감소된다. 또한 상기 도포된 절연층이 절연체 스페이서를 형성하기 위하여 건식 과-식각되면, 상기 반응 저지층의 일부분이 노출되기 쉽다.
이어서, 공정이 종래의 방법들에 의해서 계속해서 스토리지 셀 커패시터를 완성한다. 예들들어, 도면들에서는 도시되어 있지 않더라도, BST, PZT 등의 고유전체층이 반도체기판상에 도포되어 커패시터 유전체층을 형성하고, 그리고 백금등의 도전층이 상기 커패시터 유전체층상에 도포된다. 그 결과, 스토리지 셀 커패시터가 완전히 제조된다.
상기 실시예에 따르면, 고유전체층의 도포공정중에 반응 저지층의 측방향의 오목부분상에 형성된 측벽 스페이서의 덕택에 상기 반응 저지층의 산화가 최소화될 수 있다.
(실시예 2)
도 6a 내지 도 6l은 본 발명의 제2실시예에 따른 스토리지 셀 커패시터의 형성방법의 공정들을 보여주는 단면도들이다.
본 발명의 제2실시예에 따른 커패시터의 신규한 형성방법은 두가지의 특징에 의해서 규정될 수 있다. 그중 하나의 특징은 반응저지층(78)의 측벽들을 산화막(64)으로 에워싸는 것이고, 다른 하나의 특징은 80도 이상의 경사면을 갖되 커패시터의 스토리지 노드 전극으로서 기능하는 백금층(84)을 형성하는 것이다. 이 반응저지층(78)은 폴리실리콘 플러그(70)의 상부에 있는 오목부분내에 형성되어 있고 그리고 상기 산화막(64)에 의해 에워싸여져 있어서, 상기 스토리지 노드 전극이 BST도포공정 또는 후속의 어닐공정중에 산화되는 것이 방지된다. 또한 백금층(84)의 상부는 두가지의 연속적인 식각공정들에 의해서 80도 이상의 경사각을 갖는 급속히 경사진 패턴을 갖는다. 그 연속적인 식각공정들중 하나는 상기 백금층(84)의 상부를 부분적으로 식각하는 건식식각공정이고, 다른 하나의 공정은 상기 백금층(84) 상부의 나머지 부분을 식각하는 습식식각공정이다. 그 결과, 상기 백금층패턴들은 전기적으로 서로 격리될 수 있다.
도 6a를 참고하면, 마스크(66)는 자기-정렬된 기판 콘택영역(63)을 규정하고 있다. 산화막(64)이 식각되어, 바람직하게는 건식식각되어서, 도전적으로 도포된 확산영역(62)을 갖는 벌크 기판(60)의 콘택영역(63)을 노출시키는 콘택 개구부(contact opening: 68)을 형성한다.
도 6b를 참조하면, 상기 기판(60)과 스토리지 셀 커패시터간의 전기적인 접속을 제공하기 위하여, 예를 들어, 폴리실리콘의 콘택플러그(70)가 상기 콘택 개구부(68)내에 형성된다. 상기 폴리실리콘 플러그(70)의 형성방법으로서, 두가지의 방법이 사용될 수 있다. 그중 하나는 상기 콘택 영역(63)으로부터 선택적으로 실리콘을 성장하는 방법이고, 다른 하나는 인-시튜(in-situ)방식으로 도프된 폴리실리콘을 도포하고 이어서 에치-백(etch-back) 또는 CMP법으로 제거하는 방법이다.
도 6c를 참조하면, 상기 폴리실리콘 플러그(70)의 상부는 오목부분(72)을 형성하기 위하여 건식식각공정중에 제거된다. 상기 폴리실리콘 플러그(70)가 선택적으로 실리콘을 성장하는 공정중에 형성되는 경우에는, 그 성장을 조절하는 것에 의해서 상기 오목부분(72)을 형성할 수 있다.
도 6d를 참조하면, 티타늄의 제1 저지층(74)이 상기 산화막(64)과 상기 폴리실리콘 플러그(70)위에 도포된다. 이때 어닐공정이 실행되고 그리고 상기 폴리실리콘 플러그(70)와 접촉되는 티타늄(74)은 폴리실리콘과 반응하여 티타늄 실리사이드(titanium silicide layer: 76)를 형성하고, 그리고 폴리실리콘 플러그(70)와 접촉되지 않은 티타늄은 질소와 반응하여 TiN을 형성한다. 또한 질소의 박막이 상기 티타늄 실리사이드(76)의 위에 형성되어 있다.
도 6E를 참조하면, 상기 실리사이드화되지 않은 층(질소가 없는 어닐공정의 경우에는 반응하지 않은 티타늄, 또는 질소가 있는 어닐공정의 경우에는 TiN)과 박막의 질소층이 습식공정중에 제거되었다. 상기 폴리실리콘 플러그(70)위에 있는 티타늄 실리사이드(76)는 그 식각공정중에 계속 남아있게 된다.
도 6f를 참조하면, 티타늄 나이트라이드(titanium nitride)의 제2저지층(78)은 CVD법(chemical vapor deposition) 또는 실온에서 실행되는 스퍼터링법에 의해서 형성된다. 이 실시예에서는, 도 6F에 도시된 바와같이, 상기 티타늄 나이트라이드층(78)은 상기 반응하지 않은 티타늄의 제거후 남아있는 오목부분(72)의 깊이와 거의 동일한 두께를 갖는다. 상기 티타늄 실리사이드층(76)은 폴리실리콘 플러그(70)와 티타늄 나이트라이드층(78)사이의 콘택 저항을 낮추기 위하여 제공되어 있다. 상기 티타늄 나이트라이드 층(78)은 후속의 고온 어닐공정중에 폴리실리콘 플러그(70)와 티타늄 실리사이드층(76)의 실리콘 확산을 방지하기 위한 반응 저지층으로서 기능한다.
도 6g를 참조하면, 적어도 상기 산화막(64)이 노출되도록 하기 위하여 그리고 상기 티타늄 실리사이드층(76)위에 있는 오목부분(72)내에 티타늄 나이트라이드(78)가 남도록 하기 위하여, 도 6F의 티타늄 나이트라이드층(78)이 바람직하게는 CMP에 의해서 평탄화된다. 물론 실리콘 확산을 방지하기 위하여 상기 티타늄 나이트라이드(78)의 충분한 깊이를 유지하는 것이 중요하다. 상기 티타늄 나이트라이드층(78)의 상부만이 노출되고 그리고 상기 티타늄 나이트라이드 측벽(80)이 상기 산화막(64)에 의해 보호되고 있음을 알 수 있다.
도 6h를 참조하면, 산화물등의 질연층(82)이 티타늄 나이트라이드층(78) 및 산화막(64)상에 도포된 다음, 패턴닝되어서 상기 개구부(83)를 형성하고 그리고 상기 티타늄 나이트라이드층(78)의 상부표면을 노출시킨다.
도 6i를 참조하면, 배금층(84)이 CVD법, 스퍼터링법 또는 전기도금법등에 의해서 실온에서 형성된다. 이 백금층(84)은 도 6H에 도시된 티타늄 나이트라이드층(78)위에 형성되어 있고 그리고 1000 내지 2000 옹스트롬 범위의 두께를 갖는다. 상기 백금층(84)은 산화에 대하여 저항성을 갖고 있기 때문에, 고유전 상수를 갖는 물질의 도포에 대하여 우수한 표면을 제공한다. 게다가, 백금층(84)은 상기 티타늄 나이트라이드층(78)의 상부표면이 BST도포공정중에 강력한 산화조건으로부터 보호되게 한다. 그러므로 백금은 BST도포공정 또는 후속의 어닐공정들중에 산화되지 않기 때문에 커패시터 전극으로서 사용된다. 산화되는 전극은 BST아래에 낮은 유전상수를 갖는 막을 가질 수 있어서, 고 유전상수를 갖는 물질에 의해서 제공된 장점을 상쇄시킨다. 이러한 티타늄 나이트라이드층(78)은 원자의 Si 및 Pt 내부-확산을 회피하기 위하여 제공되어 있고, 이것에 의해서 백금표면의 상부에 SiO2이 형성되는 것을 방지한다.
상기 티타늄 나이트라이드층(78)은 상기 산화막(64)내에 오목한 곳에 놓여져 있기 때문에, 두꺼운 백금층은 소자의 밀도를 감소시키지 않고 도포될 수 있다. 매우 두꺼운 백금전극을 사용하는 것에 의해서, 상기 커패시턴스 영역은 측벽 영역의 덕택에 증가될 수 있다.
도 6j를 참조하면, 마스크층(86)이 상기 티타늄 나이트라이드층(78)위에 있는 백금층(84)위에 형성되어서 스토리지 셀 커패시터의 스토리지 노드 전극을 정의한다. 상기 마스크층(86)은 옥사이드(oxide), 나이트라이드(nitride), TiN, TiO2, TiSiN 및 TiAlN으로 이루어진 그룹으로부터 선택된 것으로 구성되어 있다. 상기 마스크층(86)의 형성공정은 상기 백금층(84)이 CMP에 의해 평탄화된 다음에 실행될 수 있다. 이 실시예에서는 상기 마스크층(86)은 CMP의 사용없이 상기 백금층(84)상에 직접 형성되어 있다.
도 6k는 상기 백금층(84)의 마스크되지 않은 부분(unmasked portion)이 부분적으로 제거된 것을 보여주고 있다. 도 6K에 있어서, 상기 백금층(84)의 마스크되지 않은 부분은 상기 마스크층(86)을 사용하는 건식식각공정에 의해서 200 및 500옹스트롬사이의 깊이로 식각된다. 이 건식식각공정은 60초이하 동안 실행된다. 이 건식식각공정중에, 상기 스퍼터된(sputtered) 백금입자들의 일부분이 상기 마스크층(86)의 측벽에 부착되어서 그의 측벽상에 잔유물(residue: 88)이 형성 된다. 이 마스크층(86)의 바닥은 임계(critical dimension)을 조금 초과한다. 또한 그 마스크층(86)의 상부는 그 건식식각공정중에 둥굴게 된다. 이러한 건식식각공정으로, 상기 백금층(84)의 일부분이 패턴닝되어서, 상기 백금층의 상부(도 6L에서 참조번호 86b에 의해서 보여준 부분)이 상기 평탄화된 산화막(64)에 대해서 80도 이상의 경사각을 갖도록 형성된다.
도 6l을 참조하면, 도 6K에서 도시된 상기 백금층(84)의 마스크되지 않은 부분들은, 상기 산화막(64)가 노출되기 까지, 동일한 마스크(86)를 사용하는 습식 식각되어서, 상기 백금층(84)의 완전한 상부가 형성된다. 상기 마스크되지 않은 백금은 HCl/HNO3용액, 또는 순수(deionized water)에 희석된 HCl/HNO3등의 케미컬을 사용하는 습식식각공정중에 제거된다. 상기 백금층(84)의 종방향의 식각속도는 HCl 과 HNO3의 비율을 조절하는 것에 의해서 상기 백금층의 횡방향의 식각속도보다 더욱 빠르게 증가될 수 있다. 이 실시예에서는, 상기 습식식각공정을 위한 케미컬은 총량에 대하여 0 내지 80%의 순수와 3 내지 15비율의 HCl/HNO3를 포함하고, 그리고 섭씨 40 내지 100도의 온도에서 유지된다. 통상적으로는 상기 스토리지 노드 전극은 상기 티타늄 나이트라이드층(78)과 백금층(84)을 포함하는 것으로 사료된다. 이 폴리실리콘 플러그(70)는, 비록 그 스토리지 노드의 일부분 그 자체로서 생각될 수 있다 하더라도, 가끔 상기 기판과 스토리지 노드 전극간에 끼워진 전기적 배선인 것으로 사료된다. 이어서 상기 마스크(86)와 산화막(64)이 제거되어서 상기 스토리지 셀 커패시터의 완전한 스토리지 노드 전극을 형성한다.
또는, 상기 백금의 스토리지 노드 전극을 형성한 후에, 상기 백금층(84)은 그의 표면을 매끄럽게 하기 위하여 건식식각될 수 있다.
도 6l에서 알 수 있듯이, 상기 백금층(84)의 하부(84a)는 상기 산화막(64)의 평탄화된 표면에 대해서 거의 수직인 프로파일을 갖고, 그의 하부(84b)는 약 80도 이상의 경사각을 갖는 경사진 프로파일을 갖는다. 상기 백금층(84)의 하부(84a)는 상기 산화막(64)을 사용하는 다마신 공정(damascene process)에 따라 패터닝되기 때문에, 90도의 경사면의 원하는 패턴을 가질 수 있다.
이어, 종래의 방법으로 공정이 계속 진행되어서 스토리지 셀 커패시터을 완성한다. 예를들어, 도면에서는 도시되어 있지 않더라도, BST, PZT등의 고유전체층이 상기 반도체기판위에 도포되어서 커패시터 유전체층을 형성하고, 이어 도전층이 상기 커패시터 유전체층위에 도포되어서 상부 커패시터전극을 형성한다. 이 실시예에서 BST가 바람직한 물질로서 사용된다. 그 결과 상기 스토리지 셀 커패시터는 완전히 형성된다.
상술한 실시예에 따르면, 상기 티타늄 나이트라이드층(78)은, 그의 측벽(80)상의 증기환경(vapor environment)으로부터 상기 산화막(64)에 의해 보호된 다는 사실과 그의 상부표면이 백금층(84)에 의해 보호된다는 사실에 기인하여, BST의 도포공정 또는 후속의 어닐공정중에 산화되지 않는다.
상기 백금층(84)의 하부(84a)는 또한 상기 다마신 공정에 의해 형성되어서 거의 90도의 경사면을 갖고, 그의 상부(84b)는 연속적인 건식 및 습식의 식각공정들에 의해서 식각되어서 거의 80도 이상의 경사면을 갖는다. 그러므로 백금층의 패턴들이 급속히 경사지게 되고, 그리고 인접하는 패턴들과 전기적으로 격리될 수 있기 때문에, 본 발명의 커패시터형성방법은 고집적의 반도체장치들을 제조하는 데 특히 적합한 기술이다.
상술한 바와 같이 본 발명의 커패시터형성방법은 백금층의 패턴들이 급속히 경사지게 되고, 그리고 인접하는 패턴들과 전기적으로 격리될 수 있기 때문에, 고집적의 반도체장치들을 제조할 수 있다.

Claims (5)

  1. 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법에 있어서,
    상기 노드위에 반응 저지층을 형성하는 공정과;
    상기 반응 저지층위에 백금층을 형성하는 공정과;
    상기 백금층 및 상기 반응 저지층을 차례로 건식식각하여서 상기 스토리지 노드 전극을 형성하는 공정과;
    상기 반응 저지층을 습식식각하여 반응 저지층의 횡방향의 에지를 형성하는 공정과;
    상기 반응 저지층을 포함하여 상기 백금층위에 산화저지층을 형성하는 공정 및;
    상기 산화저지층을 건식식각하여 상기 반응 저지층의 횡방향의 에지위에 그리고 상기 백금층의 아래에 산화저지스페이서를 형성하는 공정을 포함하는 것을 특징으로 하는 커패시터의 형성방법.
  2. 제 1 항에 있어서,
    상기 습식식각공정은 H2O2, HF 및 순수(deionized)를 포함하는 케미컬 또는 H2O2, NF4OH 및 순수를 포함하는 케미컬을 사용하여 실행되는 것을 특징으로 하는 커패시터의 형성방법.
  3. 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법에 있어서,
    상기 노드위에 반응 저지층을 형성하는 공정과;
    상기 반응 저지층위에 스토리지 노드 전극을 형성하는 공정과;
    상기 반응 저지층의 양측벽에 그리고 상기 스토리지 노드 전극의 아래에 오목부분을 형성하는 공정 및;
    상기 오목부분에 산화저지스페이서를 형성하는 공정을 포함하는 것을 특징으로 하는 커패시터의 형성방법.
  4. 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법에 있어서,
    상기 노드위에 반응 저지층을 형성하는 공정과;
    상기 반응 저지층위에 도전층을 형성하는 공정과;
    마스크를 사용하여 상기 도전층을 건식식각하는 공정과;
    상기 동일한 마스크를 사용하여 상기 도전층을 습식식각하여 스토리지 노드 전극을 형성하는 공정과;
    상기 반응 저지층을 건식식각하는 공정과;
    상기 반응 저지층의 양측벽에 그리고 상기 스토리지 노드 전극아래에 오목부분을 형성하는 공정 및;
    상기 오목부분에 산화 저지층을 형성하는 공정을 포함하는 것을 특징으로 하는 커패시터의 형성방법.
  5. 노드를 갖는 기판상에 스토리지 셀 커패시터의 형성방법에 있어서,
    제1절연층이 상기 노드위에 제1개구부를 갖되, 상기 기판상에 상기 제1절연층을 형성하는 공정과;
    상기 제1개구부내에 콘택 플러그를 형성하는 공정과;
    상기 콘택 플러그위에 그리고 상기 제1개구부내에 오목부분을 형성하는 공정과;
    상기 오목부분내에 반응 저지층을 형성하는, 상기 반응 저지층의 횡방향의 에지가 상기 제1절연층에 의해 에워싸여져 있는, 공정과;
    상기 제1절연층위에 제2절연층을 형성하는, 상기 제2절연층이 상기 반응 저지층상에 있는 제2개구부를 갖는, 공정과;
    상기 제2개구부를 채우면서 상기 제2절연층위에 도전층을 형성하는 공정과;
    마스크를 사용하여 상기 도전층을 건식식각하여 상기 도전층의 상부를 식각하는 공정 및;
    상기 동일한 마스크를 사용하여 상기 도전층을 습식식각하여 스토리지 노드 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 커패시터의 형성방법.
KR1019980052995A 1997-12-06 1998-12-01 고유전체 물질을 갖는 커패시터의 형성방법 KR100285066B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR19970066533 1997-12-06
KR??-1997-066533 1997-12-06
KR1019970066533 1997-12-06
KR1019980029731 1998-07-23
KR??-1998-029731 1998-07-23
KR19980029731 1998-07-23

Publications (2)

Publication Number Publication Date
KR19990062788A true KR19990062788A (ko) 1999-07-26
KR100285066B1 KR100285066B1 (ko) 2001-04-02

Family

ID=26633239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052995A KR100285066B1 (ko) 1997-12-06 1998-12-01 고유전체 물질을 갖는 커패시터의 형성방법

Country Status (4)

Country Link
US (1) US6162671A (ko)
JP (1) JP3999383B2 (ko)
KR (1) KR100285066B1 (ko)
TW (1) TW396610B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365757B1 (ko) * 1999-12-30 2002-12-26 주식회사 하이닉스반도체 상감기법을 이용한 캐패시터 전극 형성 방법
KR100501595B1 (ko) * 2000-11-15 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100546108B1 (ko) * 1999-12-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100869559B1 (ko) * 2000-08-21 2008-11-21 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280206B1 (ko) * 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US6228701B1 (en) * 1997-12-19 2001-05-08 Seimens Aktiengesellschaft Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs
CN1155092C (zh) * 1998-07-03 2004-06-23 松下电器产业株式会社 半导体装置及其制造方法
JP3495955B2 (ja) 1999-03-26 2004-02-09 シャープ株式会社 半導体メモリ装置及びその製造方法
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
JP2001060672A (ja) * 1999-08-20 2001-03-06 Mitsubishi Electric Corp エッチング方法およびエッチングマスク
US6624086B1 (en) * 1999-09-15 2003-09-23 Texas Instruments Incorporated Effective solution and process to wet-etch metal-alloy films in semiconductor processing
JP2001308287A (ja) * 2000-04-26 2001-11-02 Sharp Corp 半導体装置、及びその製造方法
US6358855B1 (en) * 2000-06-16 2002-03-19 Infineon Technologies Ag Clean method for recessed conductive barriers
JP4286439B2 (ja) * 2000-08-11 2009-07-01 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20020119245A1 (en) * 2001-02-23 2002-08-29 Steven Verhaverbeke Method for etching electronic components containing tantalum
US6436760B1 (en) * 2001-04-19 2002-08-20 International Business Machines Corporation Method for reducing surface oxide in polysilicon processing
KR100418586B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 반도체소자의 제조방법
US6614116B1 (en) * 2002-06-04 2003-09-02 Micron Technology, Inc. Buried digit line stack and process for making same
US6917537B2 (en) 2003-08-11 2005-07-12 Northrop Grumman Corporation RSFQ Batcher-banyan switching network
US7666776B2 (en) * 2005-09-01 2010-02-23 Micron Technology, Inc. Methods of forming conductive structures
KR100985409B1 (ko) * 2008-08-29 2010-10-06 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조 방법
EP2515327A1 (en) * 2011-04-20 2012-10-24 STMicroelectronics (Tours) SAS Method for etching a BST layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365757B1 (ko) * 1999-12-30 2002-12-26 주식회사 하이닉스반도체 상감기법을 이용한 캐패시터 전극 형성 방법
KR100546108B1 (ko) * 1999-12-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100869559B1 (ko) * 2000-08-21 2008-11-21 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치 및 그 제조방법
KR100501595B1 (ko) * 2000-11-15 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
US6162671A (en) 2000-12-19
TW396610B (en) 2000-07-01
JPH11243182A (ja) 1999-09-07
KR100285066B1 (ko) 2001-04-02
JP3999383B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
KR100285066B1 (ko) 고유전체 물질을 갖는 커패시터의 형성방법
US5573979A (en) Sloped storage node for a 3-D dram cell structure
US7393753B2 (en) Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5478772A (en) Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5619393A (en) High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers
KR0170308B1 (ko) 강유전체 캐패시터의 제조방법
US6078493A (en) Fin-shaped capacitor
KR100411353B1 (ko) 커패시터와커패시터를형성하는방법
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
KR100408742B1 (ko) 집적회로소자의 캐패시터 및 그 제조방법
KR100418573B1 (ko) 반도체소자의 제조 방법
US6559025B2 (en) Method for manufacturing a capacitor
US6030847A (en) Method for forming a storage cell capacitor compatible with high dielectric constant materials
US6130124A (en) Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
US6218258B1 (en) Method for fabricating semiconductor device including capacitor with improved bottom electrode
US6030866A (en) Method of manufacturing a capacitor
US6180970B1 (en) Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes
US6090658A (en) Method of forming a capacitor including a bottom silicon diffusion barrier layer and a top oxygen diffusion barrier layer
US6762476B2 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
KR100614576B1 (ko) 캐패시터 제조 방법
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
KR19990080413A (ko) 배리어층 측벽에 산소 차단 스페이서가 형성된고유전율 커패시터 및 그 제조방법
KR20020001254A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee