KR19990057820A - 캐패시터의 강유전체 박막 형성방법 - Google Patents

캐패시터의 강유전체 박막 형성방법 Download PDF

Info

Publication number
KR19990057820A
KR19990057820A KR1019970077899A KR19970077899A KR19990057820A KR 19990057820 A KR19990057820 A KR 19990057820A KR 1019970077899 A KR1019970077899 A KR 1019970077899A KR 19970077899 A KR19970077899 A KR 19970077899A KR 19990057820 A KR19990057820 A KR 19990057820A
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric
ferroelectric thin
capacitor
heat treatment
Prior art date
Application number
KR1019970077899A
Other languages
English (en)
Other versions
KR100275120B1 (ko
Inventor
이주석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077899A priority Critical patent/KR100275120B1/ko
Publication of KR19990057820A publication Critical patent/KR19990057820A/ko
Application granted granted Critical
Publication of KR100275120B1 publication Critical patent/KR100275120B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 제조 분야에 관한 것으로, 특히 비휘발성 메모리 소자인 FeRAM(ferrolectric Random Access Memory)에 사용되는 강유전체 캐패시터 제조 기술에 관한 것이며, 고온 공정에 따른 강유전체 박막의 열화를 방지하는 반도체 장치의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명은 고온(500∼800℃) 증착을 통해 제1 강유전체 박막을 얇게 형성하고, 그 상부에 저온(25∼500℃) 증착을 통한 제2 강유전체 박막을 형성하였으며, 박막의 결정화를 위하여 추가적으로 짧은 고온 열처리 공정을 가미하였다. 여기서, 고온 증착된 제1 강유전체 박막은 제2 강유전체 박막 증착시 결정성을 제공하고, 이를 하부층으로 하여 형성된 제2 강유전체 박막은 저온에서 증착됨으로써 박막 내에 보다 많은 납(Pb) 또는 비스무스(Bi)를 잔류시킬 수 있다. 또한, 결정화를 위한 후속 열처리 공정을 짧게 가져감으로써 박막의 강유전체 특성을 향상시킬 수 있다.

Description

캐패시터의 강유전체 박막 형성방법
본 발명은 반도체 제조 분야에 관한 것으로, 특히 비휘발성 메모리 소자인 FeRAM(Ferrolectric Random Access Memory)에 사용되는 강유전체 캐패시터 제조 기술에 관한 것이며, 더 자세히는 캐패시터의 유전체막인 PbxZr1-yTiyO3(이하, PZT라 함) 박막을 형성하는 방법에 관한 것이다.
비휘발성 메모리 소자인 FeRAM은 캐패시터의 유전막으로서 PZT, SrxBiyTi2O9(SBT) 등이 주목되고 있다.
첨부된 도면 도 1은 종래기술에 따라 제조된 강유전체 캐패시터의 단면을 도시한 것으로, 유전체로서 PZT를 사용한 예를 도시한 것이다.
도시된 바와 같은 PZT 박막(12)을 사용한 강유전체 캐패시터 제조 공정시 일반적으로 보다 나은 강유전체 특성을 얻기 위해 500∼800℃의 고온에서 PZT 박막(12)을 증착하게 된다. 그런데, PZT 박막(12)내에 포함된 원소중 납(Pb)은 그 용융점(melting point)이 500℃ 정도로 낮으므로, 납(Pb)이 쉽게 휘발되어 강유전체 특성이 열화되는 문제점이 있었다.
한편, 이러한 문제점을 방지하기 위해 저온 공정만을 거칠 경우, 후속 열처리 공정을 거친다하더라도, PZT 박막(12) 형성시 열에너지가 충분하지 않은 관계로 PZT 박막(12)의 결정성이 좋지 않아, 결과적으로 우수한 강유전체 특성을 확보할 수 없게 된다. 도면에서, 도면 부호 '10'은 기판, '11'은 하부전극, '13'은 상부전극을 각각 나타낸 것이다.
그리고, 상기한 문제점은 캐패시터의 강유전체로 SBT 박막을 사용하는 경우에도 유발되는 것이다. 즉, 고온의 결정화 열처리 공정시 SBT 박막 내의 비스무스(Bi)가 휘발되는 문제점이 있었다.
본 발명은 고온 공정에 따른 강유전체 박막의 열화를 방지하여 캐패시터의 특성을 개선하는 캐패시터의 강유전체 박막 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 제조된 강유전체 캐패시터의 단면도.
도 2는 본 발명의 일실시예에 따라 제조된 강유전체 캐패시터의 단면도.
도 3은 본 발명의 일실시예에 따른 강유전체 캐패시터 제조 공정 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 하부전극
22 : 제1 PZT 박막 23 : 제2 PZT 박막
24 : 상부전극
본 발명은 고온(500∼800℃) 증착을 통해 제1 강유전체 박막을 얇게 형성하고, 그 상부에 저온(25∼500℃) 증착을 통한 제2 강유전체 박막을 형성하였으며, 박막의 결정화를 위하여 추가적으로 짧은 고온 열처리 공정을 가미하였다. 여기서, 고온 증착된 제1 강유전체 박막은 제2 강유전체 박막 증착시 결정성을 제공하고, 이를 하부층으로 하여 형성된 제2 강유전체 박막은 저온에서 증착됨으로써 박막 내에 보다 많은 납(Pb) 또는 비스무스(Bi)를 잔류시킬 수 있다. 또한, 결정화를 위한 후속 열처리 공정을 짧게 가져감으로써 박막의 강유전체 특성을 향상시킬 수 있다.
상술한 본 발명의 기술적 원리로부터 제공되는 캐패시터의 강유전체 박막 형성방법은 하부전극이 형성된 기판 상에 500℃ 내지 800℃의 증착 온도로 제1 강유전체 박막을 형성하는 제1 단계; 상기 제1 PZT 박막 상에 25℃ 내지 500℃의 증착 온도로 제2 강유전체 박막을 형성하는 제2 단계; 및 상기 제2 강유전체 박막의 결정화를 위한 열처리를 실시하는 제3 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 소개한다.
첨부된 도면 도 2는 본 발명의 일실시예에 따라 제조된 캐패시터의 단면을 도시한 것으로, 도면 부호 '20'은 기판, '21'은 하부전극, '22'는 제1 PZT 박막, '23'은 제2 PZT 박막, '24'는 상부전극을 각각 나타낸 것이다.
첨부된 도면 도 3은 도 2에 도시된 강유전체 캐패시터의 제조 공정 흐름도를 나타낸 것으로, 이하 도 2에 나타낸 도면 부호를 인용하여 본 발명의 일실시예에 따른 강유전체 캐패시터 제조 공정을 소개한다.
우선, 소정의 하부 구조가 형성된 기판(20) 상에 하부전극(21)을 형성한다(100). 이때, 하부전극(21) 재료로서 Pt 또는 IrO, RuO 등의 금속산화물을 사용하며, 기판(20)과의 접착력을 향상시키고 불순물 상호 확산을 방지하기 위하여 Ti, TiN 등의 장벽 금속이 사용될 수도 있다.
다음으로, 전체구조 상부에 스퍼터링(sputtering), 레이저 어브레이션(laser ablation) 방식 등의 물리기상증착(PVD) 방식을 사용하여 500∼800℃의 고온에서 0.001∼0.05㎛ 두께의 제1 PZT 박막(22)을 증착한다(200). 이때, 제1 PZT 박막(22)은 PbxZr1-yTiyO3(x= 0.0∼1.0, y= 0.3∼0.6)의 조성을 가진다.
이어서, 박막 내의 납(Pb)의 휘발을 줄이기 위하여 25∼500℃의 저온에서 제1 PZT 박막(22) 상부에 0.1∼1.0㎛ 두께의 제2 PZT 박막(23)을 증착한다(300). 이때, 제2 PZT 박막(23)의 증착이 납(Pb)의 용융점(약 500℃) 이하의 낮은 온도에서 이루어지므로 납의 휘발을 최소화할 수 있으며, 제2 PZT 박막(23)은 PbxZ1-yTiyO3(x=0.0∼1.0, y=0.3∼0.6)의 조성을 가지되, 납(Pb)의 조성비(x)가 제1 PZT 박막(22) 보다는 높다.
계속하여, 제2 PZT 박막(23)의 결정성을 향상시키기 위해 600∼800℃ 온도에서 0.5∼30분 동안 열처리를 실시한다(400). 이러한 열처리시 제2 PZT 박막(23) 내의 납이 급작스럽게 휘발하기 시작하므로 전체 박막의 특성을 향상시키기 위해서는 요구되는 캐패시터의 특성에 따라 열처리 시간을 최적화해야 한다.
다음으로, 제2 PZT 박막(23) 상에 상부전극(24)을 형성한다(500). 이후, 캐패시터의 특성을 안정화시키기 위하여 열처리 공정 등을 실시한다. 이후, 사진 및 식각 공정을 진행하여 캐패시터를 디파인한다. 이때, 상부전극(24) 재료로서 하부전극(21)과 동일한 물질을 사용할 수 있으며, 필요한 경우 제2 PZT 박막(23)과 상부전극(24)간의 상호 작용(interaction)을 줄이기 위해 다른 물질들을 버퍼층(buffer layer)으로 사용할 수 있다. 또한, 식각후 열처리를 함으로써 식각시 손상을 입은 캐패시터의 특성을 개선할 수 있다.
상기한 실시예에서는 강유전체로서 PZT 박막을 사용하는 공정을 일례로 하여 설명하였으나, 본 발명은 강유전체로서 SBT 박막을 사용하는 경우에도 적용 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 비휘발성 메모리 소자인 FeRAM에 사용되는 강유전체 캐패시터의 유전체인 PZT 박막의 안정화를 통해 캐패시터의 특성을 개선할 수 있으며, 이로 인하여 반도체 장치의 신뢰도 및 성능을 향상시키는 효과가 있다.

Claims (6)

  1. 하부전극이 형성된 기판 상에 500℃ 내지 800℃의 증착 온도로 제1 강유전체 박막을 형성하는 제1 단계;
    상기 제1 PZT 박막 상에 25℃ 내지 500℃의 증착 온도로 제2 강유전체 박막을 형성하는 제2 단계; 및
    상기 제2 강유전체 박막의 결정화를 위한 열처리를 실시하는 제3 단계
    를 포함하여 이루어진 캐패시터의 강유전체 박막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 강유전체 박막이
    PbxZr1-yTiyO3로 이루어진 캐패시터의 강유전체 박막 형성방법.
  3. 제 1 항에 있어서,
    상기 열처리가
    600℃ 내지 800℃의 온도에서 이루어지는 캐패시터의 강유전체 박막 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 열처리가
    0.5분 내지 30분 동안 이루어지는 캐패시터의 강유전체 박막 형성방법.
  5. 제 2 항에 있어서,
    상기 제1 및 제2 강유전체 박막이
    PbxZr1-yTiyO3(x=0.0∼1.0, y=0.3∼0.6)의 조성비를 가지는 캐패시터의 강유전체 박막 형성방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 강유전체 박막이
    스퍼터링 또는 레이저 어브레이션 방식의 물리기상증착을 통해 형성되는 캐패시터의 강유전체 박막 형성방법.
KR1019970077899A 1997-12-30 1997-12-30 캐패시터의강유전체박막형성방법 KR100275120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077899A KR100275120B1 (ko) 1997-12-30 1997-12-30 캐패시터의강유전체박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077899A KR100275120B1 (ko) 1997-12-30 1997-12-30 캐패시터의강유전체박막형성방법

Publications (2)

Publication Number Publication Date
KR19990057820A true KR19990057820A (ko) 1999-07-15
KR100275120B1 KR100275120B1 (ko) 2001-01-15

Family

ID=40749580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077899A KR100275120B1 (ko) 1997-12-30 1997-12-30 캐패시터의강유전체박막형성방법

Country Status (1)

Country Link
KR (1) KR100275120B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353809B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
KR100405146B1 (ko) * 1999-12-28 2003-11-10 인피니언 테크놀로지스 아게 구조화된 금속 산화물 함유 층의 제조 방법
KR100772559B1 (ko) * 2001-12-24 2007-11-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314794A (ja) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH06338598A (ja) * 1993-05-31 1994-12-06 Matsushita Electric Ind Co Ltd 誘電体薄膜構造物及びその製造方法
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353809B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
KR100405146B1 (ko) * 1999-12-28 2003-11-10 인피니언 테크놀로지스 아게 구조화된 금속 산화물 함유 층의 제조 방법
KR100772559B1 (ko) * 2001-12-24 2007-11-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터의 제조방법

Also Published As

Publication number Publication date
KR100275120B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100753574B1 (ko) 강유전성 메모리 집적 회로용 고품질 pzt막의 제조 방법
US6929956B2 (en) Ferroelectric random access memory device and fabrication method therefor
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
US6495413B2 (en) Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
KR19990045573A (ko) 메모리 디바이스 및 그 제조 방법
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
US6608339B2 (en) Ferroelectric memory element
US6713799B2 (en) Electrodes for ferroelectric components
KR100275120B1 (ko) 캐패시터의강유전체박막형성방법
US6346424B1 (en) Process for producing high-epsilon dielectric layer or ferroelectric layer
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
JP3363091B2 (ja) 誘電体メモリの製造方法
US20010023951A1 (en) Method of manufacturing a ferroelectric capacitor
KR20030074438A (ko) 용량소자의 제조방법
JPH1012751A (ja) 強誘電体記憶素子
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
KR100430686B1 (ko) 반도체소자의저장전극제조방법
KR100486608B1 (ko) 강유전체캐패시터및그형성방법
JP2000068465A (ja) 半導体装置及びその形成方法
KR100772559B1 (ko) 강유전체 메모리 소자의 캐패시터의 제조방법
JPH06291272A (ja) 強誘電体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee