KR19990057365A - 모스 전계효과 트랜지스터의 제조방법 - Google Patents
모스 전계효과 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR19990057365A KR19990057365A KR1019970077416A KR19970077416A KR19990057365A KR 19990057365 A KR19990057365 A KR 19990057365A KR 1019970077416 A KR1019970077416 A KR 1019970077416A KR 19970077416 A KR19970077416 A KR 19970077416A KR 19990057365 A KR19990057365 A KR 19990057365A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- diffusion region
- gate electrode
- effect transistor
- oxide film
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical group 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로, LDD 구조의 소오스/드레인전극 형성시 종래의 희생산화막 형성공정을 대체하여 언도프드 폴리실리콘막을 형성함으로서 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.
이를 위해 본 발명은 먼저, 게이트전극을 형성하고 종래의 희생산화막 형성공정을 대체하여 언도프드 폴리실리콘막을 형성한 다음, 산화막 스페이서와 고농도 확산영역을 형성하고 절연 스페이서를 제거한 다음 저농도 확산영역 형성하여 LDD 구조의 소오스/드레인전극을 형성하고 열산화 공정을 진행함으로서 산화막 스페이스 식각시 남아 있게 되는 언도프드 폴리실리콘막을 용이하게 제어할 수 있고, 활성영역에 대한 식각 손상을 제거할 수 있으며, 게이트 버즈빅현상을 제거할 수 있는 모스 전계효과 트랜지스터의 제조방법을제공한다.
Description
본 발명은 모스 전계효과 트랜지스터(metal oxide semiconductor field effect transistor)의 제조방법에 관한 것으로, LDD 구조의 소오스/드레인전극 형성시 종래의 희생산화막 형성공정을 대체하여 언도프드 폴리실리콘막을 형성함으로서 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.
일반적으로, P 또는 N형 반도체기판에 N 또는 P형 불순물로 형성되는 PN 접합은 불순물을 반도체기판에 이온주입한 후, 열처리로 활성화시켜 확산영역을 형성한다.
따라서, 채널의 폭이 감소된 반도체 소자에서는 확산영역으로 부터의 측면 확산에 의한 숏채널 효과(short channel effect)를 방지하기 위하여 접합 깊이를 얕게 형성하여야 한다.
도 1 은 종래 기술에 따른 모스 전계효과 트랜지스터의 제조공정도이다.
먼저, 반도체 기판(10) 상부에 소자분리를 위한 필드산화막(12)과 게이트산화막(14) 및 폴리실리콘층을 패턴닝하여 게이트전극(16)을 순차적으로 형성한다.
다음, 상기 구조의 전표면에 일정 두께의 희생산화막(도시 안됨)을 형성한 다음, 고농도 불순물 이온을 주입하여 상기 게이트전극(16) 양측의 반도체 기판(10)에 고농도 확산영역(18)을 형성한다.
그 다음, 상기 구조의 전표면에 스페이서를 형성하기 위한 일정 두께의 산화막(도시 안됨)을 형성한다.
다음, 상기 산화막을 건식식각하여 급격한 기울기를 가진 산화막 스페이서(20)을 형성한 다음, 상기 산화막 스페이서(20)을 마스크로 저농도 불순물이온을 주입하여 상기 고농도 확산영역(18)과 중첩되는 저농도 확산영역(22)을 형성하여 LDD 구조의 소오스/드레인 전극을 형성한다.
상기와 같은 종래 기술에 따르면, 게이트전극을 형성한 다음, 희생산화 공정을 통하여 LDD 임플란트 공정에 따른 손상(damage) 및 채널링효과(channeling effect)를 방지하고 있다.
그리고, 희생 산화공정 후 스페이서 형성하고 전면 식각공정을 진행하게 되는데, 게이트전극의 희생산화막과 절연 스페이서가 동일한 물질인 관계로 절연 스페이서 식각시 남아있게 되는 산화막 제어가 어려우며, 도 1의 A에 도시된 바와 같이 실리콘에 대한 식각 손상이 발생되어 소자의 전기적 특성이 저하되는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 LDD 구조의 소오스/드레인전극 형성시 먼저, 게이트전극을 형성하고 종래의 희생산화막 형성공정을 대체하여 언도프드 폴리실리콘막을 형성한 다음, 산화막 스페이서와 고농도 확산영역을 형성하고 절연 스페이서를 제거한 다음 저농도 확산영역 형성한 후 열산화 공정을 진행함으로서 산화막 스페이스 식각시 남아(remain) 있게 되는 언도프드 폴리실리콘막을 용이하게 제어할 수 있고, 활성영역(active)에 대한 식각 손상을 제거할 수 있으며, 게이트 버즈빅(bird's beak)현상을 제거할 수 있는 모스 전계효과 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 모스 전계효과 트랜지스터의 공정공정도
도 2a 내지 도 2c 는 본 발명에 따른 모스 전계효과 트랜지스터의 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
10, 30 : 반도체 기판 12, 32 : 필드산화막
14, 34 : 게이트산화막 16, 36 : 게이트전극
18, 42 : 고농도 확산영역 20, 40 : 산화막 스페이서
22, 44 : 저농도 확산영역 38 : 언도프드 폴리실리콘막
상기 목적을 달성하기 위해 본 발명에 따르면,
반도체 기판 상부에 게이트산화막과 게이트전극을 형성하는 공정과,
상기 구조의 전표면에 언도프드 폴리실리콘막을 형성하는 공정과,
상기 게이트전극 측벽에 절연 스페이서를 형성하는 공정과,
상기 구조의 전표면에 임플란트 공정을 실시하여 상기 절연 스페이서 양측의 반도체 기판에 고농도 확산영역을 형성하는 공정과,
상기 게이트전극 측벽의 산화막 스페이서를 습식식각하여 제거하는 공정과,
상기 구조의 전표면에 임플란트 공정을 실시하여 상기 고농도 확산영역과 중첩되는 저농도 확산영역을 형성하여 LDD 구조의 소오스/드레인 전극을 형성하는 공정과,
상기 구조의 전표면에 열산화 공정을 실시하는 공정을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 모스 전계효과 트랜지스터의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 2a 내지 도 2c 는 본 발명에 따른 모스 전계효과 트랜지스의 제조공정도이다.
먼저, 반도체 기판(30) 상부에 소자분리를 위한 필드산화막(32)을 형성한 다음, 게이트산화막(34)과 폴리실리콘패턴으로된 게이트전극(36)을 순차적으로 형성한다.
다음, 상기 구조의 전표면에 언도프드(undoped) 폴리실리콘막(38)을 형성한다.
이 때, 본 발명에서 종래 기술에서의 희생산화막형성 공정 대신에 언도프드 폴리실리콘막(38)을 형성하는 이유는 후속 공정에서의 산화막 스페이서와 언도프드 폴리실리콘막(38)의 성질이 다름으로 산화막 스페이스 식각시 남아(remain) 있게 되는 언도프드 폴리실리콘막(38)을 용이하게 제어하기 위함이며, 활성영역(active)에 대한 식각 손상을 제거할 수 있기 때문이다.
또한, 산화막 스페이스 식각시 발생하게 되는 게이트 버즈빅(bird's beak)현상을 제거하기 위함이다.(도 2a 참조)
그 다음, 상기 구조의 전표면에 스페이서를 형성하기 위한 일정 두께의 산화막을 형성한 다음, 건식식각하여 상기 게이트전극(36) 측벽에 급격한 기울기을 갖는 산화막 스페이서(40)를 형성한다.
다음, 상기 구조의 전표면에 고농도 불순물이온을 주입하여 상기 산화막 스페이서(40) 양측의 반도체 기판(30)에 고농도 확산영역(42)을 형성한다.(도 2b 참조)
그 다음, 상기 게이트전극(36) 측벽의 산화막 스페이서(40)를 습식식각하여 제거한 다음, 전표면에 저농도 불순물 이온을 주입하여 상기 고농도 확산영역(42)과 중첩되는 저농도 확산영역(44)을 형성하여 LDD 구조의 소오스/드레인 전극을 형성한다.
다음, 상기 구조의 전표면에 열산화 공정을 실시한다.
이 때, 상기 열산화 공정으로 상기 언도프드 폴리실리콘막(38)을 산화시켜 실리콘산화막을 성장시킴으로서 게이트전극의 브리지(bridge)현상을 방지할 수 있다.(도 2c 참조)
상기한 바와같이 본 발명에 따르면, LDD 구조의 소오스/드레인전극 형성시 종래의 희생산화막 형성공정을 대체하여 언도프드 폴리실리콘막을 형성함으로서 산화막 스페이스 식각시 남아(remain) 있게 되는 언도프드 폴리실리콘막을 용이하게 제어할 수 있고, 활성영역(active)에 대한 식각 손상을 제거할 수 있다.
또한, 산화막 스페이스 식각시 발생하게 되는 게이트 버즈빅(bird's beak)현상을 제거할 수 있으므로 결국 소자의 생산수율 및 신뢰성을 향상시키는 이점이 있다.
Claims (2)
- 반도체 기판 상부에 게이트산화막과 게이트전극을 형성하는 공정과,상기 구조의 전표면에 언도프드 폴리실리콘막을 형성하는 공정과,상기 게이트전극 측벽에 절연 스페이서를 형성하는 공정과,상기 구조의 전표면에 임플란트 공정을 실시하여 상기 절연 스페이서 양측의 반도체 기판에 고농도 확산영역을 형성하는 공정과,상기 게이트전극 측벽의 산화막 스페이서를 습식식각하여 제거하는 공정과,상기 구조의 전표면에 임플란트 공정을 실시하여 상기 고농도 확산영역과 중첩되는 저농도 확산영역을 형성하여 LDD 구조의 소오스/드레인 전극을 형성하는 공정과,상기 구조의 전표면에 열산화 공정을 실시하는 공정을 포함하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 게이트 전극 형성후 후속 공정의 희생산화막 형성공정을 생략하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077416A KR100506878B1 (ko) | 1997-12-29 | 1997-12-29 | 모스 전계효과 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077416A KR100506878B1 (ko) | 1997-12-29 | 1997-12-29 | 모스 전계효과 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057365A true KR19990057365A (ko) | 1999-07-15 |
| KR100506878B1 KR100506878B1 (ko) | 2005-10-19 |
Family
ID=37305402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077416A KR100506878B1 (ko) | 1997-12-29 | 1997-12-29 | 모스 전계효과 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100506878B1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352914A (en) * | 1992-08-03 | 1994-10-04 | Hughes Aircraft Company | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor |
| KR960026937A (ko) * | 1994-12-30 | 1996-07-22 | 김주용 | 반도체 소자 제조방법 |
| KR0172530B1 (ko) * | 1995-12-29 | 1999-02-01 | 김주용 | 씨모스 트랜지스터 제조방법 |
| KR100203910B1 (ko) * | 1995-12-29 | 1999-06-15 | 김영환 | 모스 전계 효과 트랜지스터의 제조방법 |
| KR970077357A (ko) * | 1996-05-28 | 1997-12-12 | 김광호 | 모스(mos) 트랜지스터의 제조방법 |
-
1997
- 1997-12-29 KR KR1019970077416A patent/KR100506878B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100506878B1 (ko) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393216B1 (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| KR100218260B1 (ko) | 트랜치 게이트형 모스트랜지스터의 제조방법 | |
| KR100396895B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| KR100332119B1 (ko) | 반도체 소자 제조 방법 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100506878B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100642420B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100262456B1 (ko) | 반도체 소자 제조방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100609584B1 (ko) | 반도체 소자의 제조방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980057072A (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100225382B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| KR100264079B1 (ko) | 반도체 소자 제조방법 | |
| KR0125313B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR19990006027A (ko) | 반도체 소자의 제조방법 | |
| KR100598163B1 (ko) | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 | |
| KR20000050649A (ko) | 반도체소자의 제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR100247170B1 (ko) | 트렌치 구조를 갖는 트랜지스터 제조방법 | |
| KR100406564B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100321753B1 (ko) | 모스트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |