KR100406564B1 - 모스 전계효과 트랜지스터의 제조방법 - Google Patents
모스 전계효과 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100406564B1 KR100406564B1 KR1019970028685A KR19970028685A KR100406564B1 KR 100406564 B1 KR100406564 B1 KR 100406564B1 KR 1019970028685 A KR1019970028685 A KR 1019970028685A KR 19970028685 A KR19970028685 A KR 19970028685A KR 100406564 B1 KR100406564 B1 KR 100406564B1
- Authority
- KR
- South Korea
- Prior art keywords
- ions
- diffusion region
- gate electrode
- concentration diffusion
- spacer
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로, 실리콘 접합층의 응력을 최소화시켜 접합누설 전류를 감소시켜 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.
이를 위한 본 발명은 불순물 As+이온 또는 P+이온을 이온주입하여 상기 게이트전극 양측의 반도체 기판에 저농도 확산영역을 형성한 다음, 전표면에 CVD법으로 산화막을 형성하고 건식식각하여 상기 게이트전극 측벽에 스페이서를 형성한 후, 상기 스페이서를 재차 불산(HF)용액으로 습식식각하여 가파른 기울기를 갖는 스페이서를 형성한 다음, 상기 스페이서를 마스크로 불순물 이온주입하여 상기 저농도 확산영역과 중첩되는 고농도 확산영역을 형성하여 LDD(Lightly-Doped Drain) 구조의 모스 전계효과 트랜지스터를 형성한다.
Description
본 발명은 모스 전계효과 트랜지스터(metal oxide semiconductor field effect transistor)의 제조방법에 관한 것으로, 특히 게이트전극의 측벽에 형성되는 스페이서를 가파른 기울기를 갖는 구조의 형태로 형성함으로써 실리콘 접합층의 응력을 최소화하여 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.
일반적으로, P 또는 N형 반도체기판에 N 또는 P형 불순물로 형성되는 PN 접합은 불순물을 반도체기판에 이온주입한 후, 열처리로 활성화시켜 확산영역을 형성한다.
따라서, 채널의 폭이 감소된 반도체 소자에서는 확산영역으로 부터의 측면 확산에 의한 숏채널 효과(short channel effect)를 방지하기 위하여 접합 깊이를 얕게 형성하여야 한다.
도 1a 내지 도 1d 는 종래 기술에 따른 모스 전계효과 트랜지스터의 제조공정도이다.
먼저, P형 반도체 기판(1) 상부에 소자분리를 위한 소자분리절연막(도시 않됨)과 게이트산화막(3) 및 폴리실리콘층을 패턴닝하여 게이트전극(5)을 순차적으로 형성한다.(도 1a 참조)
다음, 상기 구조의 전표면에 일정 두께의 희생산화막(7)을 형성한 다음, N형 불순물을 이온주입하여 상기 게이트전극(5) 양측의 반도체 기판(1)에 N-저농도 확산영역(9)을 형성한다.(도 1b 참조)
그 다음, 상기 구조의 전표면에 스페이서를 형성하기 위한 일정 두께의 산화막(11)을 형성한다.(도 1c 참조)
다음, 상기 산화막(11)을 건식식각하여 급격한 기울기를 가진 스페이서(13)을 형성한 다음, 상기 스페이서(13)을 마스크로 불순물 이온주입하여 상기 저농도 확산 영역(9)과 중첩되는 N+고농도 확산영역(15)을 형성하여 LDD 구조의 소오스/드레인 전극을 형성한다.(도 1d 참조)
상기와 같은 종래 기술에 따르면, 게이트전극과 그 측벽에 형성된 산화막 스페이서의 계면은 실리콘과 열팽창 계수차로인해 변형되어 실리콘 기판에 응력이 가해지게 되는데, 특히 게이트 측벽의 모서리 부분에 응력이 집중된다.
따라서, 후속 공정의 열처리 공정을 거쳐 냉각시 실리콘 기판에 전위(dislocation)선 및 결함이 발생하게 되어 접합 누설전류가 증가됨으로써 소자의 전기적 특성을 저하시키는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 불순물 As+이온 또는 P+이온을 이온주입하여 상기 게이트전극 양측의 반도체 기판에 저농도 확산영역을 형성한 다음, 전표면에 CVD법으로 산화막을 형성하고 건식식각하여 상기 게이트전극 측벽에 스페이서를 형성한 후, 상기 스페이서를 재차 불산(HF)용액으로 습식 식각하여 가파른 기울기를 갖는 스페이서를 형성한 다음, 상기 스페이서를 마스크로 불순물 이온주입하여 상기 저농도 확산영역과 중첩되는 고농도 확산영역을 형성하여 LDD(Lightly-Doped Drain) 구조의 모스 전계효과 트랜지스터를 형성함으로써 실리콘접합층의 응력을 최소화하여 접합누설 전류를 감소시켜 소자의 전기적 특성을 향상시키는 모스 전계효과 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1d 는 종래 기술에 따른 모스 전계효과 트랜지스터의 제조공정도
도 2a 내지 도 2f 는 본 발명에 따른 모스 전계효과 트랜지스터의 제조공정도
＜ 도면의 주요부분에 대한 부호의 설명＞
1, 20 : 반도체 기판 3, 22 : 게이트산화막
5, 24 : 게이트전극 7, 26 : 희생산화막
9, 28 : 저농도 확산영역 11, 30 : 산화막
13, 32 : 스페이서 15, 34 : 고농도 확산영역
상기 목적을 달성하기 위해 본 발명에 따른 모스 전계효과 트랜지스터의 제조방법은
반도체 기판상에 게이트산화막과 게이트전극을 순차적으로 형성하는 공정과,
상기 구조의 전표면에 희생산화막을 형성한 후, 불순물 이온주입하여 상기 게이트전극 양측의 반도체 기판에 저농도 확산영역을 형성하는 공정과,
상기 구조의 전표면에 CVD법으로 산화막을 형성하는 공정과,
상기 산화막을 건식식각하여 상기 게이트전극 측벽에 스페이서를 형성하는 공정과,
상기 스페이서를 습식식각하여 가파른 형태의 스페이서를 형성하는 공정과,
상기 스페이서를 마스크로 불순물 이온주입하여 상기 저농도 확산영역과 중첩되는 고농도 확산영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 모스 전계효과 트랜지스터의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 2a 내지 도 2f 는 본 발명에 따른 모스 전계효과 트랜지스터의 제조공정도이다.
먼저, P형 반도체 기판(20) 상부에 소자분리를 위한 소자분리절연막(도시 않됨)과 게이트산화막(22) 및 폴리실리콘층을 패턴닝하여 게이트전극(24)을 순차적으로 형성한다.(도 2a 참조)
다음, 상기 구조의 전표면에 일정 두께의 희생산화막(26)을 형성한 다음, N형 불순물을 이온주입하여 상기 게이트전극(24) 양측의 반도체 기판(20)에 N-저농도 확산영역(28)을 형성한다.
이 때, 상기 불순물 이온으로는 As+이온 또는 P+이온을 5 ∼ 80 keV 로 1 ×1013∼ 5 ×1014ions/cm2만큼 이온 주입하여 저농도 확산영역(28)을 형성한다.(도 2b 참조)
그 다음, 상기 구조의 전표면에 스페이서를 형성하기 위한 일정 두께의 산화막(30)을 형성한다.
이 때, 상기 산화막(30)은 화학기상증착법(chemical vapor deposition)으로 600 ∼ 750 ℃ 온도에서 500 ∼ 5000Å 두께 정도로 형성한다.(도 2c 참조)
다음, 실리콘 표면과 상기 게이트전극(24) 상부에 산화막이 잔류하지 않도록 하기 위해 상기 산화막(30)을 건식식각하여 급격한 기울기를 가진 스페이서(32)을 형성한다.(도 2d 참조)
그 다음, 상기 스페이서(32)를 불산(HF)용액으로 습식식각하여 가파른 형태의 스페이서(32)을 형성한다.
이 때, 상기 습식식각은 상기 게이트전극(24)의 측벽이 노출되지 않을 정도로 식각하게 된다.(도 2e 참조)
다음, 상기 스페이서(32)를 마스크로 불순물 이온주입하여 상기 저농도 확산 영역(28)과 중첩되는 N+고농도 확산영역(34)을 형성하여 LDD 구조의 소오스/드레인 전극을 형성한다.
여기서, 상기 불순물 이온으로는 As+이온과 P+이온을 각각 5 ∼ 100 keV, 3 ∼ 80 keV로 1 ×1015∼ 1 ×1016ions/cm2만큼 이온 주입하여 N+고농도 확산영역(34)을 형성한다.
이 때, 상기 게이트전극(24)의 측벽에 형성된 스페이서(32)로 인해 산화막의 두께가 얇아져서 실리콘 접합층의 응력을 감소시키게 된다.(도 2f 참조)
상기한 바와같이 본 발명에 따르면, LDD 구조의 모스 전계효과 트랜지스터에서 게이트전극의 측벽에 형성되는 스페이서를 가파른 기울기를 갖는 구조의 형태로 형성함으로써 실리콘 접합층의 응력을 최소화하여 고농도 확산영역에 불순물 이온주입 공정 후, 후속 공정의 활성화 열처리 공정을 진행한 다음 냉각시 실리콘 기판의 전위 및 결함을 방지하여 접합 누설전류를 최소화시켜 소자의 전기적 특성을 향상시키는 이점이 있다.
Claims (8)
- 반도체 기판상에 게이트산화막과 게이트전극을 순차적으로 형성하는 공정과,상기 구조의 전표면에 희생산화막을 형성한 후, 불순물 이온주입하여 상기 게이트전극 양측의 반도체 기판에 저농도 확산영역을 형성하는 공정과,상기 구조의 전표면에 CVD법으로 산화막을 형성하는 공정과,상기 산화막을 건식식각하여 상기 게이트전극 측벽에 스페이서를 형성하는 공정과,상기 스페이서를 습식식각하여 가파른 형태의 스페이서를 형성하는 공정과,상기 스페이서를 마스크로 불순물 이온주입하여 상기 저농도 확산영역과 중첩되는 고농도 확산영역을 형성하는 공정을 포함하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 저농도 확산영역에 주입되는 불순물 이온으로는 As+이온 또는 P+이온이 주입되는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 불순물의 이온에너지는 5 ∼ 80 keV이며, 불순물의 이온주입량은 1 ×1013∼ 5 ×1014ions/cm2인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 산화막은 600 ∼ 750 ℃ 온도에서 500 ∼ 5000Å 두께 정도로 형성된 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 습식식각시 불산용액을 이용하여 식각하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 고농도 확산영역에 주입되는 불순물 이온으로는 As+이온 또는 P+이온이 주입되는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 불순물의 As+이온에너지는 5 ∼ 100 keV 이고, 불순물의 P+이온에너지는 3 ∼ 80 keV 이며, 불순물의 이온주입량은 1 ×1013∼ 1 ×1014ions/cm2인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 불산용액으로 습식식각시 상기 게이트전극의 측벽이 노출되지 않을 정도의 두께로 식각되는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028685A KR100406564B1 (ko) | 1997-06-28 | 1997-06-28 | 모스 전계효과 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028685A KR100406564B1 (ko) | 1997-06-28 | 1997-06-28 | 모스 전계효과 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004558A KR19990004558A (ko) | 1999-01-15 |
| KR100406564B1 true KR100406564B1 (ko) | 2004-03-18 |
Family
ID=37422708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028685A KR100406564B1 (ko) | 1997-06-28 | 1997-06-28 | 모스 전계효과 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406564B1 (ko) |
-
1997
- 1997-06-28 KR KR1019970028685A patent/KR100406564B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004558A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302187B1 (ko) | 반도체장치제조방법 | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| KR20030011401A (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| KR100540341B1 (ko) | 반도체 소자 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR100406564B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR19990004557A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100900145B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| KR100313953B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100209232B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR960008736B1 (ko) | 모스펫트(mosfet) 및 그 제조방법 | |
| JP3366709B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR100281544B1 (ko) | 저도핑 드레인 구조의 얕은 접합을 갖는 트랜지스터 제조 방법 | |
| KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR101016337B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |